CN102259828B - 与半导体工艺兼容的制造隔离腔体的方法及隔离腔体 - Google Patents

Abstract

本发明提供一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤：提供腔体基底，其上形成阻挡层；刻蚀阻挡层和腔体基底，形成槽；在阻挡层表面和槽侧壁与底部淀积保护层；去除阻挡层表面和槽底部的保护层，在槽侧壁形成侧壁保护层；以阻挡层和侧壁保护层为掩膜，形成深槽；湿法腐蚀深槽，在腔体基底内形成腔体；提供覆盖基底，其中形成缺陷层，从中划分出一表层基底；将覆盖基底和腔体基底键合，腔体与外界隔离；以缺陷层为界，将表层基底与覆盖基底分开。相应地，本发明还提供一种隔离腔体。本发明属于正面工艺，与传统半导体工艺兼容。其实现方式简单，形成腔体后的基底厚度大大减薄。不但能降低制造费用，而且与器件小型化趋势相符。

Description

与半导体工艺兼容的制造隔离腔体的方法及隔离腔体

技术领域

本发明涉及微机电系统制造技术领域，具体来说，本发明涉及一种与半导体工艺兼容的制造隔离腔体的方法及隔离腔体。

背景技术

在MEMS(微机电系统)压力传感器、微流器件和其他相关的应用中，微小的隔离的腔体是重要的功能部件，这些腔体有些是真空的，有些是充有气体或者是液体的。在不同的应用中，这些隔离腔体具有不同的作用，例如在压力传感器中，隔离腔体就作为实现压力比较的背景压力。另外，绝大多数的隔离腔体都要求是密封的。

为了实现上述不同应用中的腔体的制造，研究人员提出了各种不同的方法，例如在MEMS领域中普遍存在的一种做法是：通过背面工艺在硅晶圆的一面形成凹槽，随后在背面作阳极键合实现硅晶圆与玻璃基底之间的键合。在键合过程中，在高温和真空下，通过高电压的施加实现硅晶圆与玻璃基底离子的迁移，实现两块基片的阳极键合，键合温度普遍超过400度。

一般地，上述背面工艺中玻璃基底中存在的钠离子和钾离子会对CMOS工艺产生污染，对例如曝光设备等提出了特别的要求，故其与众多传统的CMOS制造工艺不兼容。另外，通过这种方法实现的腔体所在的基底整个厚度很厚(是硅晶圆和玻璃的总厚度)，大约接近1mm，并且很难减薄，不适合半导体器件的小型化趋势，工艺较为复杂，成本也较高。

发明内容

本发明所要解决的技术问题是提供一种与半导体工艺兼容的制造隔离腔体的方法及隔离腔体，与传统的CMOS制造工艺相兼容，实现工艺简单，并且降低制造成本。

为解决上述技术问题，本发明提供一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤：

提供腔体基底，在所述腔体基底上形成阻挡层；

依次刻蚀所述阻挡层和所述腔体基底，在所述腔体基底上形成槽；

在所述阻挡层的表面和所述槽的侧壁与底部淀积保护层；

去除所述阻挡层的表面和所述槽的底部的保护层，在所述槽的侧壁形成侧壁保护层；

以所述阻挡层和所述侧壁保护层为掩膜，继续刻蚀所述槽，形成深槽；

采用湿法腐蚀法腐蚀所述深槽，在所述腔体基底的内部形成腔体；

提供覆盖基底，在所述覆盖基底中形成缺陷层，所述覆盖基底被所述缺陷层从中划分出一表层基底；

将所述覆盖基底和所述腔体基底面对面进行键合，将所述腔体与外界隔离；

以所述缺陷层为界，将所述表层基底与所述覆盖基底分割开，所述表层基底仍保留于所述腔体基底的表面，继续封闭所述腔体。

可选地，所述方法在所述腔体基底的内部形成腔体之后，还包括采用化学机械抛光法去除所述腔体基底表面的阻挡层。

可选地，所述方法在将所述表层基底与所述覆盖基底分割开之后，还包括在所述表层基底上方制造其他功能器件。

可选地，所述阻挡层包括一层或者多层不同类型和/或厚度的材料。

可选地，所述阻挡层的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、氮化铝和氧化铝。

可选地，所述槽的形状和/或深度根据实际需要是可调节的。

可选地，所述槽的深度为0.1～20μm。

可选地，所述保护层是通过化学气相淀积法或者原子层淀积法形成的。

可选地，所述阻挡层的表面和所述槽的底部的保护层是通过回刻工艺(Etchback)去除的。

可选地，所述深槽的深度为0.1～80μm。

可选地，所述湿法腐蚀法采用各向异性的腐蚀工艺在所述腔体基底的内部形成腔体。

可选地，所述湿法腐蚀的溶液为KOH或者TMAH。

可选地，所述腔体的形状和/或深度是任意的。

可选地，所述覆盖基底为半导体基底。

可选地，所述覆盖基底为硅材料基底。

可选地，在所述覆盖基底中形成缺陷层的方法包括离子注入法或者扩散加离子注入法。

可选地，其特征在于，所述离子注入法通过注入H原子、B原子、O原子、C原子、N原子、Ar原子、P原子、Al原子、Si原子、F原子和As原子中的一种或者多种，在所述覆盖基底中形成缺陷层。

可选地，位于所述覆盖基底表层的所述表层基底的厚度为0.1-5μm。

可选地，所述腔体的真空度由所述键合的工艺决定，包括真空、常压或者高压。

可选地，通过退火工艺将所述表层基底与所述覆盖基底分割开。

可选地，所述退火工艺的温度为150℃-1050℃。

可选地，所述退火工艺的温度为180℃-750℃。

相应地，本发明还提供一种采用上述方法中任一项制造的隔离腔体。

与现有技术相比，本发明具有以下优点：

本发明的制造方法属于正面加工工艺，不采用与传统CMOS工艺不兼容并且价格昂贵的背面工艺，其与传统的CMOS制造工艺完全兼容。

在随后的表面层的覆盖封闭工艺中，本发明采用的工艺温度低于400度，并且不需要施加高电压，实现工艺简单，形成腔体后的晶圆总厚度也大大减薄了。

在覆盖了封闭层后，本发明利用其中形成的缺陷层造成的剥离效应，通过退火实现表层基底之外的其余基底的剥离，在腔体的顶部可以仅保留两微米以下的材料。其余基底材料通过平坦化工艺之后还可以回收重复利用，不但能够降低制造费用，具有较好的成本优势，而且与器件小型化趋势相适合。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

图1为本发明一个实施例的与半导体工艺兼容的制造隔离腔体的方法流程示意图；

图2至图17为本发明一个实施例的与半导体工艺兼容的制造隔离腔体的过程的剖面结构示意图；

图18至图19为本发明另一个实施例的与半导体工艺兼容的制造隔离腔体的过程的剖面结构示意图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。

图1为本发明一个实施例的与半导体工艺兼容的制造隔离腔体的方法流程示意图。如图所示，该方法流程可以包括：

执行步骤S101，提供腔体基底，在腔体基底上形成阻挡层；

执行步骤S102，依次刻蚀阻挡层和腔体基底，在腔体基底上形成槽；

执行步骤S 103，在阻挡层的表面和槽的侧壁与底部淀积保护层；

执行步骤S104，去除阻挡层的表面和槽的底部的保护层，在槽的侧壁形成侧壁保护层；

执行步骤S105，以阻挡层和侧壁保护层为掩膜，继续刻蚀槽，形成深槽；

执行步骤S106，采用湿法腐蚀法腐蚀深槽，在腔体基底的内部形成腔体；

执行步骤S107，提供覆盖基底，在覆盖基底中形成缺陷层，覆盖基底被缺陷层从中划分出一表层基底；

执行步骤S 108，将覆盖基底和腔体基底面对面进行键合，将腔体与外界隔离开；

执行步骤S 109，以缺陷层为界，将表层基底与覆盖基底分割开，表层基底仍保留于腔体基底的表面，继续封闭腔体。

图2至图17为本发明一个实施例的与半导体工艺兼容的制造隔离腔体的过程的剖面结构示意图。下面结合各附图来对该隔离腔体的制造过程作详细描述。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。

如图2所示，提供腔体基底101，在腔体基底101上形成阻挡层102。其中腔体基底101优选为(111)取向的硅基底。阻挡层102可以包括一层或者多层不同类型和/或不同厚度的绝缘材料，该材料可以包括氧化硅、氮化硅、氮氧化硅、多晶硅、氮化铝和氧化铝等阻挡材料。

如图3所示，通过半导体工艺，依次刻蚀阻挡层102和腔体基底101，在腔体基底101上形成槽103。图中，沿A-A方向的投影如图4所示，可以看到，槽103的形状可以是方形，图4中沿B-B方向的投影如图3所示，而沿C-C方向的投影如图2所示。

很显然，槽103的形状和深度并不是限制本发明的内容，例如槽103的俯视图形状根据实际需要是可以调节的，例如可以如图5和图6所示，两图中分别沿D-D和E-E方向的投影如图3所示。而槽103深度也是可以根据实际的需求进行调节的，例如其深度可以为0.1～20μm，在此为简略起见不再辅以附图示出。

如图7所示，在图3的结构上通过例如化学气相淀积法或者原子层淀积法等方法在阻挡层102的表面和槽103的侧壁与底部淀积形成保护层104。当然，本领域技术人员应该认识到，具体采用何种的淀积方法取决于该种方法能否很好地覆盖槽103的侧壁。

如图8所示，通过例如回刻工艺去除阻挡层102的表面和槽103的底部的保护层104，该保护层104在槽103中附着于侧壁上未被去除的部分则成为槽103的侧壁保护层105。

如图9所示，采用刻蚀工艺，以阻挡层102和侧壁保护层105为掩膜，继续刻蚀槽103，形成深槽106，该深槽106的深度可以为0.1～80μm。在此过程中，由于阻挡层102和侧壁保护层105均作为刻蚀过程中的硬掩膜存在，保护其他区域，因此，选择的刻蚀条件需要有较好的刻蚀选择比。

采用湿法腐蚀法腐蚀深槽106，在腔体基底101的内部形成腔体107，如图10所示。在此过程中，为了更好地控制腐蚀过程，形成较理想的腔体107，所以，本领域技术人员可以根据实际的需要，优选地采用各向异性的腐蚀工艺。当然也可以是其他的腐蚀方式。例如，可以选择(111)取向的硅基底，在其内部采用KOH或者TMAH等湿法腐蚀溶液对腔体基底101进行各向异性的(选择性的)腐蚀，在其内部形成腔体107。

经过上述步骤的制作，本实施例在获得如图10所示的结构中，沿F-F方向的投影如图11所示，沿G-G方向的投影如图12所示。在图12中，显示的腔体107的意思是形成的腔体可以是任意的或者随机的形状。当然，腔体107的深度根据本领域技术人员实际的需要也可以是任意的。本领域技术人员应该理解到腔体107的形状和/或深度并不是限制本发明的内容。

接下来的描述重点转向另一个基底。如图13所示，提供覆盖基底201，该覆盖基底201可以为硅材料之类的半导体基底。通过离子注入法或者扩散加离子注入法在覆盖基底201中注入H原子、B原子、O原子、C原子、N原子、Ar原子、P原子、Al原子、Si原子、F原子或As原子，对覆盖基底201造成晶格缺陷，在覆盖基底201中形成缺陷层202。在本步骤中，同时注入的原子/离子的种类可以是一种，也可以是多种，优选为同时注入H原子和B原子，但本发明不限于上述所提到的这几种掺杂杂质。

该覆盖基底201被缺陷层202从中划分出一表层基底203。该表层基底203的位置处于覆盖基底201的表层附近，其厚度在5μm以下，例如0.1-5μm，优选为1-2μm，可以通过掺杂的深度和种类来调整。

如图14所示，将腔体基底101和覆盖基底201正面对正面进行键合实现接触。如图15所示，经过键合后，腔体107就与外界隔离了，被封闭在腔体基底101和覆盖基底201之间。该腔体107里面所含气氛的压力可以根据键合过程中的工艺条件来决定，例如采用真空键合工艺就可以实现真空的腔体107；如果在常压下进行键合，那么腔体107内的压力就为常压；而如果在高压下进行键合，那么腔体107内的压力就为高压。根据本领域技术人员可以在面对实际的需要时进行相应的调整。

如图16所示，以缺陷层202为界，通过退火工艺在150℃-1050℃之间的温度下将较薄的表层基底203与较厚的覆盖基底201剥离开，其中退火工艺的优选温度可以为180℃-750℃，例如其具体可以为200℃、230℃、250℃、280℃、300℃、330℃、350℃、380℃、400℃、450℃、500℃、550℃、600℃、650℃、700℃以及750℃等。

因为表层基底203与覆盖基底201之间有造成晶格缺陷的缺陷层202的存在，所以使用退火可以使表层基底203和覆盖基底201在缺陷层202的界面上自动地剥离开来，而将表层基底203保留在腔体基底101的表面。最终形成的腔体结构可以如图17所示。

于是仅有厚度较薄的表层基底203仍保留在腔体基底101的表面，继续封闭住腔体基底101，与腔体基底101之间密封有腔体107。而剥离下来的覆盖基底201的厚度会很厚，通过平坦化工艺之后可以多次重复性地使用，因此，此举降低了基底的使用成本，同时达到节能减排的目的。

在本发明中，在腔体基底101的内部形成腔体107之后，还可以采用化学机械抛光法将腔体基底101表面的阻挡层102去除(如图18所示)，然后再将腔体基底101和覆盖基底201进行键合(如图19所示)。显然，在此过程中，两者键合的界面是腔体基底101与表层基底203的接触面。这是本发明另一种与上面详细描述的实施例不同的实施方式。

另外，本发明在将表层基底203与覆盖基底201分割开之后，还可以在腔体基底101上方的表层基底203上制造一些其他功能器件。如果覆盖基底201采用半导体材料基底，例如硅材料基底，那么可以在表层基底203上制造一些半导体器件。在此不再展开详述。

本发明的制造方法属于正面加工工艺，不采用与传统CMOS工艺不兼容并且价格昂贵的背面工艺，其与传统的CMOS制造工艺完全兼容。

在随后的表面层的覆盖封闭工艺中，本发明采用的工艺温度低于400度，并且不需要施加高电压，实现工艺简单，形成腔体后的晶圆总厚度也大大减薄了。

在覆盖了封闭层后，本发明利用其中形成的缺陷层造成的剥离效应，通过退火实现表层基底之外的其余基底的剥离，在腔体的顶部可以仅保留两微米以下的材料。其余基底材料通过平坦化工艺之后还可以回收重复利用，不但能够降低制造费用，具有较好的成本优势，而且与器件小型化趋势相适合。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。

Claims (23)

1.一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤：

提供腔体基底，在所述腔体基底上形成阻挡层；

依次刻蚀所述阻挡层和所述腔体基底，在所述腔体基底上形成槽；

在所述阻挡层的表面和所述槽的侧壁与底部淀积保护层；

去除所述阻挡层的表面和所述槽的底部的保护层，在所述槽的侧壁形成侧壁保护层；

以所述阻挡层和所述侧壁保护层为掩膜，继续刻蚀所述槽，形成深槽；

采用湿法腐蚀法腐蚀所述深槽，在所述腔体基底的内部形成腔体；

提供覆盖基底，在所述覆盖基底中形成缺陷层，所述覆盖基底被所述缺陷层从中划分出一表层基底；

将所述覆盖基底和所述腔体基底面对面进行键合，将所述腔体与外界隔离；

以所述缺陷层为界，将所述表层基底与所述覆盖基底分割开，所述表层基底仍保留于所述腔体基底的表面，继续封闭所述腔体。

2.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述方法在所述腔体基底的内部形成腔体之后，还包括采用化学机械抛光法去除所述腔体基底表面的阻挡层。

3.根据权利要求1或2所述的制造隔离腔体的方法，其特征在于，所述方法在将所述表层基底与所述覆盖基底分割开之后，还包括在所述表层基底上方制造其他功能器件。

4.根据权利要求1或2所述的制造隔离腔体的方法，其特征在于，所述阻挡层包括一层或者多层不同类型和/或厚度的材料。

5.根据权利要求4所述的制造隔离腔体的方法，其特征在于，所述阻挡层的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、氧化铝和氮化铝。

6.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述槽的形状和/或深度根据实际需要是可调节的。

7.根据权利要求6所述的制造隔离腔体的方法，其特征在于，所述槽的深度为0.1～20μm。

8.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述保护层是通过化学气相淀积法或者原子层淀积法形成的。

9.根据权利要求8所述的制造隔离腔体的方法，其特征在于，所述阻挡层的表面和所述槽的底部的保护层是通过回刻工艺去除的。

10.根据权利要求9所述的制造隔离腔体的方法，其特征在于，所述深槽的深度为0.1～80μm。

11.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述湿法腐蚀法采用各向异性的腐蚀工艺在所述腔体基底的内部形成腔体。

12.根据权利要求11所述的制造隔离腔体的方法，其特征在于，所述湿法腐蚀的溶液为KOH或者TMAH。

13.根据权利要求1、11或12所述的制造隔离腔体的方法，其特征在于，所述腔体的形状和/或深度是任意的。

14.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述覆盖基底为半导体基底。

15.根据权利要求14所述的制造隔离腔体的方法，其特征在于，所述覆盖基底为硅材料基底。

16.根据权利要求15所述的制造隔离腔体的方法，其特征在于，在所述覆盖基底中形成缺陷层的方法包括离子注入法或者扩散加离子注入法。

17.根据权利要求16所述的制造隔离腔体的方法，其特征在于，所述离子注入法通过注入H原子、B原子、O原子、C原子、N原子、Ar原子、P原子、Al原子、Si原子、F原子和As原子中的一种或者多种，在所述覆盖基底中形成缺陷层。

18.根据权利要求17所述的制造隔离腔体的方法，其特征在于，位于所述覆盖基底表层的所述表层基底的厚度为0.1-5μm。

19.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述腔体的真空度由所述键合的工艺决定，包括真空、常压或者高压。

20.根据权利要求18所述的制造隔离腔体的方法，其特征在于，通过退火工艺将所述表层基底与所述覆盖基底分割开。

21.根据权利要求20所述的制造隔离腔体的方法，其特征在于，所述退火工艺的温度为150℃-1050℃。

22.根据权利要求21所述的制造隔离腔体的方法，其特征在于，所述退火工艺的温度为180℃-750℃。

23.一种采用上述权利要求1至22中任一项所述的方法制造的隔离腔体。

Images