JP2008182211A - 紫外線、電子線、イオンビームおよびx線パターニング用の印刷金属マスク - Google Patents

紫外線、電子線、イオンビームおよびx線パターニング用の印刷金属マスク Download PDF

Info

Publication number
JP2008182211A
JP2008182211A JP2007326949A JP2007326949A JP2008182211A JP 2008182211 A JP2008182211 A JP 2008182211A JP 2007326949 A JP2007326949 A JP 2007326949A JP 2007326949 A JP2007326949 A JP 2007326949A JP 2008182211 A JP2008182211 A JP 2008182211A
Authority
JP
Japan
Prior art keywords
mask
forming
printing
dielectric layer
droplet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007326949A
Other languages
English (en)
Other versions
JP5250252B2 (ja
Inventor
Juergen H Daniel
エイチ ダニエル ヨーガン
Ana C Arias
シー アリアス アナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2008182211A publication Critical patent/JP2008182211A/ja
Application granted granted Critical
Publication of JP5250252B2 publication Critical patent/JP5250252B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087Holes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00111Tips, pillars, i.e. raised structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0156Lithographic techniques
    • B81C2201/0159Lithographic techniques not provided for in B81C2201/0157
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/773Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/775Nanosized powder or flake, e.g. nanosized catalyst
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/773Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/775Nanosized powder or flake, e.g. nanosized catalyst
    • Y10S977/776Ceramic powder or flake

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置の形成および半導体装置の電気的接点形成について安価な方法を提供する。
【解決手段】インクジェット印刷による印刷マスク212を用いてビアおよびピラーを形成する。印刷マスクは懸濁金属ナノ粒子を含む液滴208により形成される。マスク形成およびその後の導電性構造の形成の両方において同じ金属ナノ粒子を利用することにより製造プロセスが簡素化される。また金属ナノ粒子を用いることにより、印刷液滴の大きさよりかなり小さい構造を形成できる。
【選択図】図2

Description

本発明は紫外線、電子線、イオンビームおよびX線パターニング用の印刷金属マスクに係る。
近年、電子構造を層状に形成することが重要性を増している。接点(コンタクト)および半導体装置を形成する現行方法は通常、フォトリソグラフィ工程でフォトマスクを用いる。しかし、フォトマスキングは高価な工程である。フォトマスクを多用すれば当該技術を用いて形成される回路、特にディスプレイのコストが大幅に上昇する。
米国特許第6,742,884号明細書 米国特許出願公開第2005/0287728号明細書
コストを削減すべく、柔軟な基板上に安価な電子デバイスを形成するのにインクジェット印刷技術が有用であることがわかっている。ウォン(Wong)他による米国特許第6,742,884号「相変化材料を用いてエッチングマスクを印刷する装置」には、半導体装置の製造におけるマスクとしての相変化材料のインクジェット印刷が記載されている。しかし、入射光を遮断するために厚い層を通常、必要とする点で相変化材料には限界がある。更に、相変化材料は通常、後でエッチングにより除去する必要がある犠牲材料である。
通常、エッチングの後で接点(コンタクト)が形成される。接点の形成には通常、半導体装置に対し適切に整列配置された金属構造を形成すべく追加的なフォトリソグラフィ工程が含まれる。整列配置された接点形成に大きく依存する構造の一例として、層間絶縁膜が異なる機能層を分離している積層型半導体構造がある。整列配置された接点は異なる層の素子(デバイス)を接続する。
製造手順が複雑であれば結果的に回路が高価になる。したがって、半導体装置の形成およびマスキングならびに半導体装置の電気的接点の形成について安価な方法が必要とされている。
ビアを形成する方法を例示する。本方法では誘電体層が形成される。プリンタは、誘電体の第1部分の上に懸濁金属ナノ粒子を含む少なくとも1個の個別液滴を堆積させてマスクパターンを形成する。当該マスクパターンは化学線放射に晒され、金属ナノ粒子のマスクパターンによりマスキングされていない領域が化学的変化を受ける。露光されなかった誘電体領域が除去されて誘電体にビアが生成される。本技術は特に、半導体素子間を相互接続させるのに有用である。
半導体装置のマスキングおよびマスキング材料を用いた相互接点形成のためのシステムを説明する。本システムは、溶液中に懸濁された金属ナノ粒子を印刷する。ナノ構造および金属バネデバイスを可能にする本技術の変型も説明する。
図1〜図5に、印刷技術を利用して誘電体層にビア接点(ビアコンタクト)を製造するステップを示す。図1に、基板100の上に形成された導線104を示す。誘電体層の一例としてSU−8(フォトエポキシ)等のフォトポリマー108が導線104上に堆積される。フォトポリマーの堆積は、スピンコーティング、押出、ドクターブレーディング、ディップコーティング等の多くの公知のコーティング法により実現することができる。
図2〜図4にフォトポリマー内にビアを形成するステップを示す。図2において、インクジェットプリンタ204等の液滴源が、「キャリア液」すなわち溶媒内に懸濁された金属ナノ粒子を含む液滴208をフォトポリマー108上に放出する。典型的なナノ粒子の例として、ボストンのキャボット社(Cabot Corp)製のナノ銀が含まれる。ここで用いる金属ナノ粒子とは、大きさが100nmを超えない金属粒子として定義される。ナノ粒子が懸濁されたキャリア液は、インクジェット印刷と、粒子を溶媒内で良好に分散された状態に保つべく粒子と組み合わせて用いられる分散剤とに適合する(compatible)特性を有している。水、エチレングリコール、水とエチレングリコールとの混合物、キシレン、トルエンがキャリア液の例である。インクジェット印刷の場合、典型的な流体粘性の範囲は1〜30センチポアズ程度である。分散剤は通常、インク製造業者から提供される添加物である。粒子の荷重が見かけの(apparent)流体粘性に影響を及ぼす。典型的な粒子含有量は重量百分率約20%であるが、より広い範囲の粒子荷重、例えば重量百分率1%未満から30%がより広範囲の印刷構造を可能にする。液滴208は、フォトポリマーの狭い領域上にマスク212を形成する。
キャリア液が蒸発した後で、金属ナノ粒子はマスクとして機能する高密度の不透明な層を形成する。必要に応じて、金属マスクを厚くすることにより不透明度を増すことができる。金属マスクを厚くする簡便な方法として、印刷金属ナノ粒子上に無電解メッキを用いる方法が挙げられる。金が、典型的な表面被覆材として機能する。このように厚くすることは、X線放射を用いる構造に特に適している。高温発生が可能な用途では、粒子をアニーリングすることにより粒子を互いに焼結または融合して高密度の粒子ネットワークを形成することができる。ナノ粒子の焼結温度は通常、摂氏100〜200度程度と比較的低い。ナノ粒子層が可視光または紫外線を遮蔽する不透明マスクとして機能するだけではない点に留意されたい。ナノ粒子層はまた、電子線、X線またはイオンビーム等の放射光を効果的に遮蔽または吸収すべく機能する。したがってナノ粒子層はまた、効果的なハードマスクとしても機能する。本明細書で用いる「放射光」は、紫外線、化学線、X線、電子線、イオンビームな等を含むように広義に定義される。
上に示した例では、マスク形成の後でフォトポリマーは化学線または紫外線に晒される。図3に、フォトポリマーを紫外線304等で露光する様子を示す。大多数の種類のフォトポリマーは、「ポジ型」および「ネガ型」の形式で利用できる。ポジ型フォトポリマーの場合、不透明(マスクされた)領域は現像または溶解の後で残るフォトポリマーの領域に対応する。現像または溶解ステップでは、フォトポリマーを溶媒またはエッチャントに浸す。ここで用いる「エッチング」は広義には溶媒またはエッチャントを用いる両方の溶解を含むものと定義している。ネガ型レジストは逆の効果をもたらす。ネガ型レジストでは、露光された領域が残る一方、露光していない領域は「エッチング」される。図1〜図3に、マイクロケム社(MicroChem Corp)製のSU−8等のネガ型活性ポリマーを示し、この場合は架橋性反応である化学変化を受けてエッチング溶液に対する抵抗が高まる。いくつかの実施形態において、露光後ベークが、紫外線に対し露光されたフォトポリマー領域の架橋プロセスを完了させる。ナノ粒子マスクにより遮蔽された領域は、非架橋のまま残り、エッチング溶液により侵食または溶解され得る。
放射光による露光の後で、露光されておらず、したがって化学的変化を受けなかった領域(通常は非架橋領域)は次いで、溶媒PGMEA(プロピレングリコールモノメチルエーテル酢酸塩)等、SU−8用の適当なエッチング溶液中に溶解されてビアを形成する。いくつかの実施形態において、金属マスクはフォトポリマー現像の間に剥がれる。別の実施形態では、印刷金属ナノ粒子マスクは超音波振動、機械的拭き取り、またはスプレー現像により除去することができる。図4に、マスク212およびマスク212の直下にある材料の両方を除去することにより形成されたビア404を示す。ビアは導線104を露出させる。
ビア404を、追加的な構造を形成する基礎として用いることができる。図5において、ビアが満たされて導線104への電気的接点(電気的コンタクト)504を形成する。接点504を形成する一方法は、マスク212の印刷に用いたのと同じ印刷機構を用いてビア404内へ金属懸濁液を含むキャリア溶液を堆積させることである。液滴508内の金属が高い導電率を有するように選ばれているのに対し、液滴208の金属は放射エネルギーを遮断すべく選ばれている点で、液滴508はマスクの形成に用いた液滴208と異なっていてよい。しかし、一実施形態では、同じプリンタおよび同じ懸濁金属ナノ粒子溶液を用いて、ビアマスクを形成すると共に、ビア内へ最終的な導電性金属を堆積させる。同じプリンタおよび同じ金属ナノ粒子溶液を用いることにより、機材を洗浄プロセスに通すことなく同じ印刷機材を用いることができる。
図6に、接点504の構造を用いる能動マトリクス(アクティブマトリクス)のバックプレーンのピクセルの側面図を示す。図6において、導線104はゲート誘電体100の上に配置されたトランジスタドレーン線である。ゲート誘電体およびソースドレイン金属の上方に、ビアと共に、第2誘電体層または層間誘電体膜(ILD)108が形成されている。一実施形態において、ビアの形成は、図5に示したビア形成と同様である。ここでは2個のビアを示しており、その1個のビア610は図5に示す技術を用いて金属化されている。
図に示す構造において、半導体608は印刷金属マスクを用いて形成された第2ビア604を満たす。半導体は、トランジスタの能動領域として機能する。一実施形態において、インクジェット印刷技術を用いて、半導体形成溶液をビア604内に堆積させる。半導体形成溶液の例として、ポリチオフェン溶液等のポリマー半導体溶液、ペンタセン前駆体等の前駆体溶液、銅インジウムテルル化物または酸化亜鉛用の無機半導体前駆体が含まれる。溶媒が蒸発した後で、これらの材料のいくつかは、半導体となるためにアニーリングを必要とする場合がある。ゲート電極612は、導線104(図6におけるドレーン線)とソース線616の間の有機半導体608の導電性を制御する。一実施形態において、有機半導体は、所定位置に印刷されて絶縁キャッピング層でキャップされる(覆われる)。2004年6月24日出願のアナ・アリアス(Ana Arias)による米国特許出願公開第2005/0287728号明細書の「半導体層および絶縁層を形成するためにブレンド溶液を用いてボトムゲート薄膜トランジスタを形成する方法」には、相分離技術を用いて印刷半導体をキャッピングまたは密封する方法が記載されている。
図1〜図6に示すように、印刷金属マスクを用いるパターニングは、従来のフォトマスクを用いてパターニングすることが困難な表面のパターニングを可能にする。平坦でない表面は、パターニングが困難な表面の一例である。図7に、従来のフォトリソグラフィを用いたパターニングが困難な深い井戸704を含む変化に富んだ断面の例を示す。井戸の深さは、数マイクロメートル、数百マイクロメートル、または数ミリメートルであってよい。フォトリソグラフィを用いるプロセスの代わりに、金属ナノ粒子に基づくマスク708,712をフォトレジスト層716上に印刷することにより、図8に示すように井戸の底部にビア804を形成できる。このようなビアの形成に従来のフォトマスキングを用いるには通常、高度に視準された光源を必要とする。
印刷マスクの別の利点として、従来のガラスマスクを用いたパターニングが困難な傾斜または湾曲した表面のマスキングに利用できる点がある。図9および図10に、印刷マスクを用いた傾斜表面のパターニングを示す。傾斜したフォトポリマーは、例えばエンボス加工により形成することができる。図9に、急勾配に傾斜した表面へのナノ粒子金属マスク構造904,908の印刷を示す。傾斜構造の側面を伝って液滴が落下するのを防止すべく、マスキングしたい領域は親水性を有するように処理する一方、マスキングしない領域は疎水性を有するように処理することができる。または、ナノ粒子に基づく液体を速揮発性のキャリア溶媒と共に用いてマスクを印刷してもよい。一実施形態において、基板を加熱して溶媒の蒸発を加速する。マスキング後では、斜めに導かれた光912は、SU−8層を通る斜め方向に延びる経路上において遮断される。図10に、得られたエッチング後の傾斜溝1004を示す。
金属ナノ粒子マスクの印刷はまた、ビアの代わりに、突出した構造すなわちピラー構造を形成するために用いてもよい。図11〜図16に、ピラーバネ構造の形成を示す。このようなバネ構造は圧力検知、アクチュエータ等のバネ用途に用いることができる。
図11に、ポジ型フォトレジストフォトポリマー1104と基板1112にはさまれた導体1108を示す。図12において、印刷ヘッド1208はキャリア溶液内で懸濁された金属ナノ粒子の液滴1204をフォトポリマー1104上へ放出する。キャリア溶液が蒸発するにつれて、金属ナノ粒子はマスク1212を形成する。
図13に、フォトポリマー1104の放射光への露光を示す。放射光は、フォトポリマー1104のマスキングされていない領域を処理する。図に示す実施形態において、フォトポリマーはポジ型フォトポリマーであり、露光された領域がエッチングされるかまたは加熱時に分解される。感紫外線熱分解フォトポリマーの一例として、オハイオ州ベックスビル(Becksville)のPromerus社の「Unity」シリーズがある。代替的な実施形態において、酸化物や窒化物等の非ポリマー材料がフォトポリマー1104を代替する。そのような場合、マスク1212がハードマスクとして機能し、一実施形態において例えばプラズマエッチングを用いてマスクされていない領域をエッチングにより除去することにより、マスクされていない領域を除去することができる。図14に、マスクされていない材料が除去された後に残るピラー構造1404を示す。
図15および図16に、吊り構造またはキャビティ(空洞)の形成に用いる犠牲構造としてピラーを用いるステップを示す。図15において、プリンタ機構1504が、一般的にSU08等のポリマー、またはより一般的に金属材料、もしくはポリマーと金属の二重層である「カンチレバー材料」の液滴1508を堆積させる。当該材料は、ピラー1404の少なくとも一方の側をコーティングする。液滴1508内の金属ナノ粒子は、マスク製造に用いた液滴1204内で金属ナノ粒子とは異なっていてよい。液滴1508の金属ナノ粒子は柔軟な吊り構造の形成に適した特性のために選択される一方、液滴1204内の金属は通常その放射光遮断特性のために選択される。しかし、製造プロセスを簡素化し、機材を洗浄プロセスに通すことなく同じ印刷機材を使用可能にするために、通常は同じプリンタおよび同じ懸濁ナノ粒子溶液を用いて、マスクおよびカンチレバー構造の両方を形成する。
カンチレバー構造を形成すべくカンチレバー材料1508を堆積した後で、図16に示すように犠牲ピラー構造を除去するアンダーエッチングを行う。アンダーエッチングの一方法として、反応性イオンエッチング等の金属を溶解しない分解技術を用いる。熱分解可能なポリマーの場合、ポリマーは横方向から光で露光され、次いで当該ポリマーが加熱されて分解する。カンチレバー構造1604の用途として、カンチレバーからの容量読み出しを用いる加速度検知、圧力検知、または光線をそらせるアクチュエータが含まれる。容量検知またはアクチュエーションは、基板上のカンチレバー金属と対極との間で確立することができる。
印刷金属ナノ粒子を用いる別の潜在的な利点として、印刷液滴の大きさよりかなり小さい構造を製造できる能力である。図17〜図19に、堆積された液滴の領域より小さい横断面を有するピラー構造を形成するステップを示す。図17に示すように、プリンタ1700により、液滴1704を堆積させて複数の金属ナノ粒子1708およびキャリア溶液1712を含むより大きい液滴1716を形成する。液滴1704は、フォトレジストの上に堆積される。
キャリア溶液1712が蒸発するにつれて、金属ナノ粒子1708は、縮小する液滴外壁の表面エネルギーにより液滴の中心へ引っ張られる。この現象は溶液の体積がもはや懸濁液内の金属ナノ粒子を支持できなくなるまで生じる。図18に、キャリア溶液が蒸発した後に残った数個の金属ナノ粒子1708を模式的に示す。金属ナノ粒子1708によりマスキングされた領域は、元の液滴1716に覆われた領域よりもかなり小さい。マスク寸法が、堆積された元の液滴1716よりも少なくとも50〜75%に小さくなることは稀ではない。印刷前に表面を疎水性に加工されていて、且つ印刷溶液内の粒子濃度が低い場合、特に小さいマスク領域が実現される。その場合、最初の液滴は、小さい円形パターンを残す流体ピニング(fluid pinning)が殆ど無い状態で最も効果的に縮小することができる。
残った小さなナノ粒子マスクを用いて、図19に示す小さいビア等の小さい構造、または小さいピラー構造1904等の小さい構造を製造することができる。小さい構造の一つの可能な用途として、薄膜トランジスタのチャネルのパターニングがある。直径が小さいビアは、より高密度のビア配列または小さい加工寸法の印刷回路を得るためにも重要である。
上述の説明は、フォトポリマーに化学変化を引き起こす紫外線または化学放射光を遮断する印刷マスクを用いることを述べた。光化学反応は半導体処理技術において最もよく知られているが、本発明はこれに限定されるものではない。実際に、金属マスクの効果の一つは、X線、電子線およびイオンビーム等の放射光源による透過に対する抵抗性である。X線、電子線およびイオンビームは全て、材料の可溶性またはエッチング抵抗を変えるために基板を化学的に変える能力を有する。例えば、PMMA、または、ポリ(ラクチド−co−グリコリド)(PLG)、ポリアルケンスルフォン(PAS)もしくはポリ(グリシジルメタクリレート−co−エチルアクリル酸塩)(PGMA)等のX線レジストの可溶性を変えるべくしばしばX線が用いられる。PGMAはまた、陰電子線(e光線)レジストの例でもある。PMMAはまた、イオンビームリソグラフィのレジストとしても用いられる。特定の無機レジストもまた、イオンビーム露光用のレジストとして利用できる。例えば、AgSeが蒸着されたGeSe層はネガ型フォトレジストとして機能する。光線に対し露光された場合、GeSe層はAgSeで満たされ、次いでその組合せを現像することができる。イオンビームもまた、マスクにより遮蔽されない領域のパターニングされたドーピング等の表面調整に用いることができる。このように、放射光の種類および照射される材料を適切に選択することよりビアおよび他の構造も形成することができる。ここで用いる「化学的変化」は、分子の架橋、分子結合の切断、光化学的処理等を含むべく広義に定義される。
印刷技術を用いて層間誘電体膜にビア接点を形成するステップを示す断面図である。 印刷技術を用いて層間誘電体膜にビア接点を形成するステップを示す断面図である。 印刷技術を用いて層間誘電体膜にビア接点を形成するステップを示す断面図である。 印刷技術を用いて層間誘電体膜にビア接点を形成するステップを示す断面図である。 印刷技術を用いて層間誘電体膜にビア接点を形成するステップを示す断面図である。 図1〜5で形成されたビア接点を用いた能動マトリクスのバックプレーンのピクセルの側面図である。 印刷金属ナノ粒子を用いて井戸構造の底部にビアを形成するステップを示す模式図である。 印刷金属ナノ粒子を用いて井戸構造の底部にビアを形成するステップを示す模式図である。 印刷マスクを用いて傾斜表面をパターニングするステップを示す模式図である。 印刷マスクを用いて傾斜表面をパターニングするステップを示す模式図である。 印刷金属ナノ粒子マスクを用いてピラー構造を形成するステップを示す模式図である。 印刷金属ナノ粒子マスクを用いてピラー構造を形成するステップを示す模式図である。 印刷金属ナノ粒子マスクを用いてピラー構造を形成するステップを示す模式図である。 印刷金属ナノ粒子マスクを用いてピラー構造を形成するステップを示す模式図である。 吊りカンチレバー構造の形成に用いられる犠牲構造として図11〜14のピラー構造を用いるステップを示す模式図である。 吊りカンチレバー構造の形成に用いられる犠牲構造として図11〜14のピラー構造を用いるステップを示す模式図である。 マスクの形成に用いる液滴の断面積より小さい断面積を有するピラー構造の形成ステップを示す模式図である。 マスクの形成に用いる液滴の断面積より小さい断面積を有するピラー構造の形成ステップを示す模式図である。 マスクの形成に用いる液滴の断面積より小さい断面積を有するピラー構造の形成ステップを示す模式図である。
符号の説明
100 基板、104 導線、108 フォトポリマー、204 インクジェットプリンタ、208 液滴、212 マスク、304 紫外線、404 ビア、504 接点、508 液滴、604 ビア、608 半導体、610 ビア、612 ゲート電極、616 ソース線、704 井戸、708,712 マスク、716 フォトレジスト層、804 ビア、904,908 ナノ粒子金属マスク構造、912 光、1004 エッチング傾斜溝、1104 ポジ型フォトレジストフォトポリマー、1108 導体、1112 基板、1204 液滴、1208 印刷ヘッド、1212 マスク、1404 ピラー構造、1504 プリンタ機構、1508 液滴、1604 カンチレバー構造、1700 プリンタ、1704 液滴、1708 金属ナノ粒子、1712 キャリア溶液、1716 液滴、1904 ピラー構造。

Claims (3)

  1. ビア開口を形成する方法であって、
    誘電体層を形成するステップと、
    プリンタを用いて懸濁金属ナノ粒子を含む少なくとも1個の個別液滴を前記誘電体層の第1部分の上に堆積させてマスクパターンを形成するステップと、
    前記誘電体層を放射光に晒して、金属ナノ粒子の前記マスクパターンによりマスキングされていない領域を化学的に変化させるステップと、
    前記誘電体層のうちで露光されなかった領域を除去して前記誘電体層にビアを形成するステップとを含む方法。
  2. ピラー構造を形成する方法であって、
    プリンタを用いて懸濁金属ナノ粒子を含む液滴の第1の組を第1層の第1部分の上に堆積させてマスクパターンを形成するステップと、
    前記パターンを放射光に晒すステップと、
    前記第1層のうちで前記マスクパターンにより保護されていない部分を除去するステップとを含む方法。
  3. 薄膜トランジスタを製造する方法であって、
    基板上にゲート電極を形成するステップと、
    前記ゲート電極上に第1の誘電体層を形成するステップと、
    前記第1の誘電体層の第1の領域および第2の領域の上にドレイン電極およびソース電極をそれぞれ形成するステップと、
    前記ソース電極および前記ドレイン電極の上に第2の誘電体層を形成するステップと、
    金属ナノ粒子の液滴を印刷して前記ソース電極と前記ドレイン電極との間のゲート領域をマスキングするステップと、
    前記基板を放射光に晒して、前記基板のうちで露光された領域を化学的に変えるステップと、
    前記基板のうちで化学的に変化していない領域を除去して、少なくとも前記ソース電極と前記ドレイン電極との間の層間誘電体層の領域にビアを形成するステップと、
    前記ビア領域を半導体形成溶液で満たすステップとを含む方法。
JP2007326949A 2006-12-22 2007-12-19 紫外線、電子線、イオンビームおよびx線パターニング用の印刷金属マスク Expired - Fee Related JP5250252B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/644,250 US7615483B2 (en) 2006-12-22 2006-12-22 Printed metal mask for UV, e-beam, ion-beam and X-ray patterning
US11/644,250 2006-12-22

Publications (2)

Publication Number Publication Date
JP2008182211A true JP2008182211A (ja) 2008-08-07
JP5250252B2 JP5250252B2 (ja) 2013-07-31

Family

ID=39543451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326949A Expired - Fee Related JP5250252B2 (ja) 2006-12-22 2007-12-19 紫外線、電子線、イオンビームおよびx線パターニング用の印刷金属マスク

Country Status (2)

Country Link
US (1) US7615483B2 (ja)
JP (1) JP5250252B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032782A (ja) * 2007-07-25 2009-02-12 Seiko Epson Corp 電子装置の製造方法
JP2012048183A (ja) * 2010-08-27 2012-03-08 Tokyo Denki Univ レジストパターンの形成方法
JP2013539911A (ja) * 2010-09-21 2013-10-28 中国科学院理化技術研究所 レーザマイクロ・ナノ加工システム及び方法
JP2018529218A (ja) * 2015-07-03 2018-10-04 ナショナル リサーチ カウンシル オブ カナダ 極細配線を印刷する方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7803698B2 (en) * 2007-04-09 2010-09-28 Hewlett-Packard Development Company, L.P. Methods for controlling catalyst nanoparticle positioning and apparatus for growing a nanowire
GB0708381D0 (en) * 2007-04-30 2007-06-06 Nokia Corp Method for forming a semiconductor structure
WO2009052120A1 (en) * 2007-10-15 2009-04-23 Nanoink, Inc. Lithography of nanoparticle based inks
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
US8338275B2 (en) 2010-06-30 2012-12-25 Innovalight, Inc. Methods of forming a metal contact on a silicon substrate
US9999137B2 (en) 2014-11-04 2018-06-12 Intrinsiq Materials, Inc. Method for forming vias on printed circuit boards
JP2018530902A (ja) 2015-07-03 2018-10-18 ナショナル リサーチ カウンシル オブ カナダ 隙間が極細の配線を印刷する方法
EP3317724B1 (en) 2015-07-03 2022-10-26 National Research Council of Canada Self-aligning metal patterning based on photonic sintering of metal nanoparticles

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511445A (ja) * 1990-07-07 1993-01-22 Basf Ag 感光性記録素子
JPH0653135A (ja) * 1992-05-07 1994-02-25 E I Du Pont De Nemours & Co 有機高分子膜にパタンを作成する方法
JPH1010709A (ja) * 1996-06-18 1998-01-16 Nippon Denshi Seiki Kk 感光性樹脂凸版の製版方法
WO2004070823A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JP2005109390A (ja) * 2003-10-02 2005-04-21 Semiconductor Energy Lab Co Ltd 配線、薄膜トランジスタ、発光装置、並びに液晶表示装置の作製方法、及びそれらを形成する液滴吐出装置
JP2006013492A (ja) * 2004-06-24 2006-01-12 Palo Alto Research Center Inc 半導層および絶縁層を形成するために混合溶液を使ってボトムゲート型薄膜トランジスタを形成する改良された方法
JP2006179899A (ja) * 2004-12-20 2006-07-06 Palo Alto Research Center Inc 高解像度および低解像度にパターニングされた膜特徴部分をもつ大面積電子装置
JP2006251231A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp フォトマスクおよびその製造方法、電子機器の製造方法
JP2007165362A (ja) * 2005-12-09 2007-06-28 Fuji Pureamu Kk X線マスク及びその製造方法並びに紫外線リソグラフィー用階調マスク
JP2007329181A (ja) * 2006-06-06 2007-12-20 Sumitomo Heavy Ind Ltd パタン作製方法及びパタン作製装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6742884B2 (en) 2001-04-19 2004-06-01 Xerox Corporation Apparatus for printing etch masks using phase-change materials
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
GB0523437D0 (en) * 2005-11-17 2005-12-28 Imp College Innovations Ltd A method of patterning a thin film

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511445A (ja) * 1990-07-07 1993-01-22 Basf Ag 感光性記録素子
JPH0653135A (ja) * 1992-05-07 1994-02-25 E I Du Pont De Nemours & Co 有機高分子膜にパタンを作成する方法
JPH1010709A (ja) * 1996-06-18 1998-01-16 Nippon Denshi Seiki Kk 感光性樹脂凸版の製版方法
WO2004070823A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JP2005109390A (ja) * 2003-10-02 2005-04-21 Semiconductor Energy Lab Co Ltd 配線、薄膜トランジスタ、発光装置、並びに液晶表示装置の作製方法、及びそれらを形成する液滴吐出装置
JP2006013492A (ja) * 2004-06-24 2006-01-12 Palo Alto Research Center Inc 半導層および絶縁層を形成するために混合溶液を使ってボトムゲート型薄膜トランジスタを形成する改良された方法
JP2006179899A (ja) * 2004-12-20 2006-07-06 Palo Alto Research Center Inc 高解像度および低解像度にパターニングされた膜特徴部分をもつ大面積電子装置
JP2006251231A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp フォトマスクおよびその製造方法、電子機器の製造方法
JP2007165362A (ja) * 2005-12-09 2007-06-28 Fuji Pureamu Kk X線マスク及びその製造方法並びに紫外線リソグラフィー用階調マスク
JP2007329181A (ja) * 2006-06-06 2007-12-20 Sumitomo Heavy Ind Ltd パタン作製方法及びパタン作製装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032782A (ja) * 2007-07-25 2009-02-12 Seiko Epson Corp 電子装置の製造方法
JP2012048183A (ja) * 2010-08-27 2012-03-08 Tokyo Denki Univ レジストパターンの形成方法
JP2013539911A (ja) * 2010-09-21 2013-10-28 中国科学院理化技術研究所 レーザマイクロ・ナノ加工システム及び方法
JP2018529218A (ja) * 2015-07-03 2018-10-04 ナショナル リサーチ カウンシル オブ カナダ 極細配線を印刷する方法
US11396610B2 (en) 2015-07-03 2022-07-26 National Research Council Of Canada Method of printing ultranarrow line

Also Published As

Publication number Publication date
US20080153242A1 (en) 2008-06-26
US7615483B2 (en) 2009-11-10
JP5250252B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5250252B2 (ja) 紫外線、電子線、イオンビームおよびx線パターニング用の印刷金属マスク
KR101018519B1 (ko) 다층 리소그래피 템플릿 및 그 제조 방법
Cha et al. Low-temperature, dry transfer-printing of a patterned graphene monolayer
US9425193B2 (en) Methods of manufacturing transistors including forming a depression in a surface of a covering of resist material
JP2007521645A (ja) インプリント・リソグラフィによる単一デュアルダマシン製法
KR20070051004A (ko) 스탬프 제조 방법, 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
TW201330053A (zh) 於薄膜元件中壓印圖案化材料的製程
JP4984416B2 (ja) 薄膜トランジスタの製造方法
JP2006165555A (ja) 自己整合パターニング方法
US8153512B2 (en) Patterning techniques
JP2015192066A (ja) 凹部を有するオルガノポリシロキサン膜の製造方法、積層体の製造方法、トランジスタの製造方法
JP2006024695A (ja) ナノ粒子インクを用いた配線形成方法
US9034766B2 (en) Pattern formation method
JP4964406B2 (ja) 自己組織化単分子膜の縁部を用いた狭小形状の形成
JP2010283240A (ja) 薄膜のパターニング方法、デバイス及びその製造方法
JP5071643B2 (ja) 電子装置の製造方法
WO2007116362A1 (en) Method of manufacturing a semiconductor device
Xiang et al. An anti-ultrasonic-stripping effect in confined micro/nanoscale cavities and its applications for efficient multiscale metallic patterning
US7358184B2 (en) Method of forming a conductive via plug
WO2005015308A2 (en) Fabrication process for high resolution lithography masks using evaporated or plasma assisted electron sensitive resists with plating image reversal
JP4808824B1 (ja) パターン構造体の製造方法
US20160049605A1 (en) Method for manufacturing an organic electronic device and organic electronic device
JP2008298827A (ja) パターン形成方法、インプリントモールド、フォトマスク
JP2005175157A (ja) 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法
KR101106003B1 (ko) 멀티층 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Ref document number: 5250252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees