JP2018530902A - 隙間が極細の配線を印刷する方法 - Google Patents

隙間が極細の配線を印刷する方法 Download PDF

Info

Publication number
JP2018530902A
JP2018530902A JP2017568350A JP2017568350A JP2018530902A JP 2018530902 A JP2018530902 A JP 2018530902A JP 2017568350 A JP2017568350 A JP 2017568350A JP 2017568350 A JP2017568350 A JP 2017568350A JP 2018530902 A JP2018530902 A JP 2018530902A
Authority
JP
Japan
Prior art keywords
ink
gap
printed
inner layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2017568350A
Other languages
English (en)
Inventor
− ヤ チュウ、ター
− ヤ チュウ、ター
ピィ、クリストフ
タオ、イェ
チャン、ジーイー
ダドヴァンド、アフシン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Research Council of Canada
Original Assignee
National Research Council of Canada
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Research Council of Canada filed Critical National Research Council of Canada
Publication of JP2018530902A publication Critical patent/JP2018530902A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00Inks
    • C09D11/52Electrically conductive inks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Wood Science & Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)
  • Ink Jet Recording Methods And Recording Media Thereof (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

導電性銀インク等の機能材料の、隙間が極細の配線を印刷する方法が、開示されている。本方法は、内層がコーティングされた基材を用意する工程、及び基材の内層上にインクを堆積させることによって、隙間が極細の配線を印刷する工程であって、インクが、機能材料と、内層を膨潤させて、インクの縁部において内層を張り出させ、これにより、インクを閉じ込める堤防を画定する溶媒とを含む、上記印刷する工程を含む。

Description

本開示は、一般に、印刷可能な電子デバイスの製作法に関し、特に、印刷可能な電子デバイスの製作において隙間が細い配線を印刷するための技法に関する。
材料堆積のための手段としての印刷法は、材料の使用を増やし、フォトリソグラフィプロセスをなくすための効率的な方法である。高分解能パターンの印刷における主要な難点の一つは、基材上におけるインクの無制御な展延が制限されることである。例えば、電界効果トランジスタにおいては、高周波スイッチング速度によって低い駆動電圧で十分な電流を得るためには、細いチャネル(ソース電極とドレイン電極との隙間)が必要とされる。例えば、高周波(HF)式無線周波数識別(RFID)タグは、13.56MHzの最低周波数で動作し、この結果、印刷されたHF RFIDは、1〜5μmのチャネル長を必要とする。従来の印刷法は、2個の電極間の短絡を回避するために、10μm〜50μmの最低限の隙間を有する電極のみを、高い信頼性を伴って製造することができる。
フォトリソグラフィは、薄膜パターンの微細加工用として十分に確立した方法であるが、コストが比較的高く、複雑な方法である。フォトリソグラフィと印刷法との組合せは、インクジェット印刷された有機薄膜トランジスタ(OTFT)の製作のために実証されてきた。Sirringhausらは、5μmの印刷されたチャネルの長さが、フォトリソグラフィによる予備パターニングプロセスを使用して得られることを実証した。Sirringhaus,H.、Kawase,T.、Friend,R.H.、Shimoda,T.、Inbasekaran,M.、Wu,W.及びWoo,E.P.Science 290、2123(2000)を参照されたい。印刷された2個の電極間の隙間は、パターニングされたポリイミドストリップによって画定されており、このポリイミドストリップは、電極間のバリアとして作用し、したがって、チャネル長を規定する。図1は、従来技術のフォトリソグラフィ法を示している。
図2に提示されるようなエラストマースタンプを使用するマイクロコンタクト印刷は、インクバリアストリップを予備パターニングした後、導電性材料を印刷するための別の方法である。Rogersらは、マイクロコンタクト印刷による2μmのチャネル長を報告した。Rogers,J.−A.、Bao,Z.、Makhija,A.及びBraun,P.Adv.Mater.11、741(1999)を参照されたい。しかしながら、この方法は、慣例的なリソグラフィ及びエッチングによって製作されたマスターからスタンプを複製することを含む、ソフトリソグラフィに基づく。
細い隙間を有するドレイン電極及びソース電極を製作するための、リソグラフィを用いない自己整合式の方法が、Sirringhausらによって2005年に提案された。Christophe W.Sele、Timothy von Werne、Richard H.Friend及びHenning Sirringhaus、Adv.Mater.17、997(2005)を参照されたい。この方法は、四フッ化炭素(CF)プラズマ処理を使用して、最初に印刷されたPEDOT:PSS電極上に薄層のフッ素化層を形成する。この結果、高い表面エネルギーのコントラストが、フッ素化PEDOT:PSSと基材との間に存在し、二番目に印刷されたPEDOT:PSS液滴は、図3に提示されるように、基材に流れ出る。
図4に提示されるように、フォトマスクを用いた紫外線照射プロセスによる表面エネルギーの制御に基づいたパターニング法は、K.Suzukiら(K.Suzuki、K.Yutani、M.Nakashima、A.Onodera、S.Mizukami、M.Kato、T.Tano、H.Tomono、M.Yanagisawa及びK.Kameyama、International Symposium on Electronic Paper 2010、http://www.ricoh.com/about/company/technology/tech/pdf/idw10paper.pdf)によって実証されており、2個の電極間に2μmという最低限の隙間を達成した。
Tomoyuki Yokotaらは、0.5フェムトリットルのノズルを使用する静電式インクジェット印刷ヘッドを報告しており、この印刷ヘッドは、1μmの印刷されたAg配線の幅及び1μmのチャネル長を得ることができる。Tomoyuki Yokotaら、MRS Communications 1、3〜6、2011及びhttp://www.sijtechnology.com/en/super_fine_inkjet/index.htmlを参照されたい。
Rogersは、静電場によって導電性インクの液滴をとがらせる、電気流体力学式ジェット印刷も提案した。この方法は、幅が1μmまでの配線を製造することができる。Park,J.−U.、Hardy,M.、Kang,S.J.ら、High−resolution electrohydrodynamic jet printing.Nat Mater.6(10)、782〜789(2007)も参照されたい。
商用の印刷技術は、表面エネルギーによる工学的技法を使用して、印刷された約10μmの隙間のみを達成できると考えられている。W.Tang、Y.Chen、J.Zhao、S.Chen、L.Feng、X.Guo、IEEE NEMS、1171頁(2013)を参照されたい。
微細加工パターニングのためのフォトリソグラフィプロセスの使用には、高い分解能、速度及び平行パターニング能、再現性等を含む、数多くの利点が存在する。しかしながら、プロセスの複雑さ並びに材料とフォトレジスト、溶媒及び現像剤との非相溶性は、フレキシブルな基材上に印刷可能な低コストの電子機器の製作における主要な難点である。コスト低減のための簡単な方法は、直接方式により印刷可能な微細加工パターニングプロセスを開発して、フォトリソグラフィをなくすことである。
Sirringhausによって提案された自己整合法は、フォトリソグラフィなしで、サブマイクロメートルチャネル長を達成した。しかしながら、第1の電極のフッ素化は、第1の電極の物理的特性及び得られるデバイスの物理的特性を改変し、図3において認められるように、隙間サイズのバラつきが大きすぎて、有用な任意の回路を製造することができない。
表面エネルギーを制御するためのSuzukiの方法は効率的であるが、フォトマスクが依然として必要とされており、これにより、基材サイズ及びパターン設計の自由度が限定され、コストが上昇する。
フェムトリットルの液滴を用いる静電式プリントヘッドは、印刷速度が非常に限定されており、現在に至るまで、単一のノズルのみが使用可能である。
電気流体力学式ジェット印刷は、最も微細な配線を製造するが、この印刷は、非常にゆっくりであり、帯電したインク液滴がデバイスに問題を起こす可能性がある。静電式技法及び電気流体力学式技法は、図5に提示するように、ジェット噴射される液滴のサイズ低減によって微細なパターンを得ることを希求しているが、基材上における液滴の展延を全く制御していない。
したがって、印刷可能な電子デバイスの製作を容易にするためには、新たな又は改良型の印刷法が、非常に望ましいであろう。
本開示は、表面エネルギーが高い材料を対象にした予備パターニング又は予備コーティングを必要とすることなく、細い隙間(本明細書において、「極細」隙間と呼ばれる)を有する配線を印刷するための新たな直接印刷法を提供する。表面エネルギーは、表面が発生するときの分子間結合の分断の定量化である。基材の高い表面エネルギーは、インクの湿潤を向上させる。本明細書の目的に関して、「極細」は、10μm以下であると考えるべきである。インク中の溶媒は、基材の膨潤を起こして、インクを閉じ込める堀又は堤防を発生させ、この結果、1つの配線のインクが隣接する配線のインクと合体できないようにする。
したがって、本開示の本発明の一態様は、導電性銀インク等の機能材料の、隙間が極細の配線を印刷する方法である。本方法は、内層がコーティングされた基材を用意する工程、及び基材の内層上にインクを堆積させることによって、隙間が極細の配線を印刷する工程であって、インクが、機能材料と、内層を膨潤させて、インクの縁部において内層を張り出させ、これにより、インクを閉じ込める堤防を画定する溶媒とを含む、上記印刷する工程を含む。
上記概要は、特定の重要な本発明の態様を強調するために提供されているが、本開示におけるすべての本発明の態様の排他的又は限定的な規定であるように意図されていない。本発明の他の態様が、詳細な説明及び図面において開示されていることもある。
本技術の更なる特徴及び利点は、添付図面と一緒にして利用される、次の詳細な記述から明らかになる。
インクバリアストリップとして予備パターニングされたポリイミドを使用する、フォトリソグラフィ技法を示す。
PDMSマイクロコンタクト印刷のためのプロセス図を示す。
ドレインの自己整合法を示す。
表面エネルギーの制御のための技法を示す。
電気流体力学式ジェット印刷を示す。
SU−8上に印刷されたエタノールを含む配合インクを示し、この配合インクを用いた場合、本方法を使用して約0.3μmの隙間が得られた。
本方法を使用してSU−8上に印刷された、3μmのチャネル長を有するAg配線を示す。
本方法を使用してPVPに印刷された、4μmのチャネル長を有するAg配線を示す。
本方法を使用したOFET製作(この製作において、1mmにわたって直接印刷された一様なチャネルの長さが達成された)において、3μmの隙間を有する印刷されたソース電極及びドレイン電極を示す。 本方法を使用したOFET製作(この製作において、1mmにわたって直接印刷された一様なチャネルの長さが達成された)において、1.5μmの隙間を有する印刷されたソース電極及びドレイン電極を示す。
印刷されたAg導体トラックの非常に明瞭で鋭い縁部を示す、走査型電子顕微鏡(SEM)画像である。
本方法を使用して印刷されたOFETに関する、グラフにプロットされた特性である。
光学的プロファイル測定装置によって分析された、3μmの隙間を有する印刷されたAg配線を示す。 光学的プロファイル測定装置によって分析された、3μmの隙間を有する印刷されたAg配線を示す。
膨潤したSU−8ポリマーによって隔てられた(隔絶された)印刷された2つの配線を示す。
本方法を使用して得られたプロファイル特性の数値を示す、表面プロファイル測定装置アプリケーションのデータ出力インターフェースを示す。
最初に印刷された配線及び二番目に印刷された配線を示し、インクが展延したとき、第2の配線の変位が、最初に印刷された配線(画像の下側にある)の膨潤した縁部によって限定されるため、第2の配線(画像の上側にある)が縁部に沿って曲がっている。
インク含有溶媒によって発生した基材の膨潤によって形成される、インクを閉じ込める堤防の形成を概略的に示す。
添付図面を通して、同様の特徴が同様の参照番号によって識別されていることに留意する。
機能材料の隙間が極細の配線を印刷する方法が、本明細書において開示されている。一般に、本方法は、内層を基材上にコーティングさせた基材を用意する工程、及び基材の内層上にインクを堆積させることによって、隙間が極細の配線を印刷する工程であって、インクが、機能材料と、内層を膨潤させて、インクの縁部において内層を張り出させ、これにより、インクを閉じ込める堤防を画定する溶媒とを含む、上記印刷する工程を含む。隙間が極細の配線は、同時に印刷されることが可能である。隙間が極細の配線は、印刷可能な電子デバイスの薄膜トランジスタのソース電極及びドレイン電極を画定するように印刷されることが可能である。本方法を使用して、10μmより小さな隙間、例えば、3〜4μmの隙間を有する隙間が極細の配線を印刷することができる。長さが1mmの場合、3μmより小さい隙間、例えば1.5〜3μmの隙間を有する配線を印刷することができる。様々な実施形態において、溶媒は、エタノール、メタノール、ブタノール、エタンジオール、エタノール、グリセリン、2−イソプロポキシエタノール又はこれらの任意の適切な組合せであってよい。一部の実施形態において、内層は、完全エポキシ化ビスフェノールA/ホルムアルデヒドノボラックコポリマーから構成されるSU−8である。他の実施形態において、内層は、ポリビニルピロリドン(PVP)である。機能材料は、例えば銀ナノ粒子インク又は任意の他の同等のインク等の導電性インクであってよい。基材は、銀ナノ粒子インクに対して不透過性であるように選択することができる。
したがって、本方法は、フォトリソグラフィを含まない直接印刷プロセスを利用する、高分解能微細加工パターニング法を提供する。大抵の場合、インクジェット印刷の制御が失われるのは、基材上におけるインク液滴の無制御な展延に起因するため、新たな方法は、インクと、基材(又は予備コーティングされた内層)との相互作用を制御して、展延を防止する又は少なくとも実質的に軽減する。配合インクは、基材又は予備コーティングされた材料と相互作用し、印刷されたパターンの縁部に膨潤を起こす、溶媒を含有する。導入された予備コーティング済みポリマー層(又は基材)は、このポリマー層が予測と制御が可能な様式で膨潤する態様で、インクの溶媒と相互作用するように選択される。ポリマーの膨潤は、印刷された液滴の縁部において特に顕著であり、インクが展延できないようにする微視的な堀を生じさせる。2つの配線が互いに隣り合うように印刷された場合、印刷された2つの配線を隔てる自然のストリップ又は堤防が発生する。
ポリマー材料は、異なる溶媒の存在下で異なる膨潤比を示す。例えば、PMMA、PVP、PDMS及びSU−8は、エタノール、メタノール及びブタノールに対して鋭敏である。溶媒は、コーティングされたフィルムの膨潤を起こし、この膨潤は、慣例的に、微細加工プロセスにおいて欠点であると考えられている。本方法において、インクと基材による膨潤効果を一利点として使用して、インクの展延を制御する。適切なインク溶媒及び予備コーティングされた材料(又は基材材料)を選択することによって、印刷された液滴(又は配線)間の小さな隙間を、いかなるリソグラフィプロセスも用いることなく、直接印刷プロセスによって達成できることが実証された。PVP及びSU−8は、選択された溶媒の影響下ではこれらの材料が膨潤することが公知であるため、本例の実証のために選択された。エタノールの大きな液滴がPVP表面又はSU−8表面と相互作用したとき、PVP及びSU−8の著しい膨潤が起きる。2つの配線パターンのために、DMP−3000 Model Fluid水性インクをSU−8上に印刷すると、SU−8の表面エネルギーが低すぎ、パターンのディウェッティングを起こすため、この水性インクは、隔絶された大きな液滴を形成する。印刷された2つの配線のための液滴が合体し、大きな液滴を形成する。DMP−3000と一緒に50%エタノールを添加することによって、印刷された配線が依然としてSU−8表面上でディウェッティングするが、図6の例示によって提示されるように、約0.3μmのサブマイクロメートル隙間が2個の液滴の間に得られる。
隙間が極細の配線は、本方法を使用して多様な基材上に印刷することができる。図7Aは、SU−8上に印刷された、3μmのチャネル長を有するAg配線を示している。図7Bは、PVP上に印刷された、4μmのチャネル長を有するAg配線を示している。銀が試験されたが、同じ又は機能的に同等の溶媒を有する他の金属インクを利用して、実質的に同様の結果を達成することができると予測されている。
配合された銀インクは、粘度が格段に低下しており、したがって、インクジェット印刷用の信頼性の高いジェット噴射性を得ることが困難である。この例においては、Sunjet EMD5603Agインク(エタンジオール、エタノール、グリセリン及び2−イソプロポキシエタノール溶媒を使用する)が、SU−8及びPVP上に印刷されるように選択された。この具体例において、基材の表面エネルギーを増大させ、これにより、所望の湿潤状態をもたらすために、基材には、印刷プロセスの前にプラズマ前処理を施した。薄膜トランジスタ(TFT)製作用の、3μmのチャネル長及び4μmのチャネル長を有するインクジェット印刷されたソース電極及びドレイン電極が、7A及び図7Bに提示されるように、それぞれSU−8基材及びPVP基材上に得られた。図8A及び図8Bに更に提示されるように、長さが1mm超の印刷された2つの銀(Ag)配線を、ソース電極及びドレイン電極間にいかなる短絡も起きないOFETのために、ソース電極とドレイン電極との間に3μmの隙間及び1.5μmの隙間を有するように印刷した。このような細いチャネルをこのような長い距離にわたって維持できることは、この維持による効果が、非常に良好な制御につながることを実証している。図9は、印刷されたAg配線の走査型電子顕微鏡(SEM)画像を示している。直接印刷された3μmのチャネルの長さを有する、全部が印刷された有機トランジスタが、図10に提示されるとおり実証されており、図10は、本技法を使用して製造された完全印刷式OFETの様々な電流特性及び電圧特性をグラフとして提供している。これは、技術水準による(従来の)インクジェット印刷に対して10倍の改善である。本方法は、フォトマスクパターニング、印刷されたセンサー及びトランジスタ等、多様なエレクトロニクス用途のための簡単な微細加工パターニングに利用することができる。
図11A及び図11Bは、三次元的にレンダリングされた電極の光学的プロファイルを示している。図12A及び図12Bにおける分析の断面によって示されているように、印刷された2つのAg配線は、これらの配線の中央のところで、膨潤したSU−8ポリマー堀によって隔絶されていた。図13は、最初に印刷された配線の縁部における膨潤効果を示している。二番目に印刷された配線からのインクの展延は、最初に印刷された配線上にある膨潤した縁部によって限定された。この結果、これらの2つの配線は、溶媒と基材との相互作用によって発生した膨潤した堤防又は堀のため、SU−8基材上で合体しなかった。
図14は、溶媒含有インクの隣接する2つの配線12、14が基材上に堆積された、基材10を示している。溶媒含有インク中の溶媒は、基材の局所的な膨潤を起こして、インクを閉じ込める堤防16を形成する。言い換えると、堤防は、インクが展延し、隣接する配線のインクと合体できないようにインクを制約する。これらの例は、直線状で平行になっている隣接する2つのインクの配線を示しているが、この概念は、曲がった配線若しくは平行でない配線又は極細の隙間が望ましい他のパターンに適用することができる。
公知の技法とは対照的に、本方法は、高分解能印刷を達成するためにいかなるリソグラフィ法も使用せず、一旦インク液滴が基材の表面に到達したら、インク液滴の展延を防止するためのいかなる表面の予備処理も必要としない。寧ろ、本方法は、防止又は少なくとも実質的に抑制しなければ配線の合体及びこの結果としての分解能の損失につながるであろう、インクの望ましくない展延を防止する又は少なくとも実質的に抑制するためにインクが印刷される層とインク溶媒との間の制御された相互作用を使用する。
本方法を使用して、隙間が極細の配線を印刷することができる。溶媒を主体としたAgインクを使用して、1mmの長さにわたって3μmのチャネル隙間及び1.5μmのチャネル隙間をSU−8ポリマー表面上に印刷することができることが実証された。溶媒と基材(予備コーティングされたポリマー)との適切な相互作用を選択することによって、十分に画定されたパターンを、リソグラフィを用いることなく、この微細加工印刷プロセスによって得ることができる。これは、リソグラフィを用いることなく、より低いコストで、高性能トランジスタ又は他の印刷可能な電子デバイスの印刷を可能にする。
「ある1つの(a)」、「ある1つの(an)」及び「その(the)」という単数形は、そうではないと文脈により明瞭に記述されていない限り、複数の言及対象を含むと理解すべきである。したがって、例えば、「1個のデバイス」への言及は、当該デバイスのうちの1個又は複数への言及を含み、即ち、少なくとも1個のデバイスが存在することを含む。「含む(comprising)」、「有する」、「含む(including)」及び「含有する」という用語は、そうではないと記載されていない限り、非限定的な用語(即ち、「を含むが、これらに限定されるわけではない」を意味する)として解釈すべきである。本明細書において記述されたすべての方法は、そうではないと本明細書において示されていない限り又はそうではないと文脈により明瞭に否定されていない限り、任意の適切な順番で実施することができる。例又は例示的な文言(例えば、「等」)の使用は、本発明の実施形態をより良く例示又は記述することを単に意図しており、そうではないと主張されていない限り、本発明の範囲を限定するように意図されていない。
上記本発明の実施形態は、例示的なものにすぎないように意図されている。本明細書が対象としている当業者には理解されるように、数多くの明白な変更形態、修正形態及び改良形態が、本明細書において開示された本発明の概念(単数又は複数)から逸脱することなく、本明細書において提供された実施形態になされ得る。したがって、本出願人(単数又は複数)が希求する排他的権利の範囲は、添付の特許請求の範囲によってのみ限定されるように意図されている。

Claims (16)

  1. 内層を基材上にコーティングした前記基材を用意する工程と、
    前記基材の内層上にインクを堆積させることによって、隙間が極細の配線を印刷する工程であって、前記インクが、機能材料と、前記内層を膨潤させて、前記インクの縁部に前記内層を張り出させ、これによりインクを閉じ込める堤防を画定する溶媒とを含む、前記印刷する工程と、
    を含む、機能材料の隙間が極細の配線を印刷する方法。
  2. 前記溶媒が、エタノールである、請求項1に記載の方法。
  3. 前記溶媒が、メタノールである、請求項1に記載の方法。
  4. 前記溶媒が、ブタノールである、請求項1に記載の方法。
  5. 前記溶媒が、エタンジオール、エタノール、グリセリン及び2−イソプロポキシエタノールを含む、請求項1に記載の方法。
  6. 前記内層が、完全エポキシ化ビスフェノールA/ホルムアルデヒドノボラックコポリマーから構成されるSU−8である、請求項1から5までのいずれか一項に記載の方法。
  7. 前記内層が、ポリビニルピロリドン(PVP)である、請求項1から5までのいずれか一項に記載の方法。
  8. 隙間が極細の前記配線が、同時に印刷される、請求項1から7までのいずれか一項に記載の方法。
  9. 前記機能材料が、導電性インクである、請求項1から8までのいずれか一項に記載の方法。
  10. 前記インクが、銀ナノ粒子インクである、請求項9に記載の方法。
  11. 前記基材が、銀ナノ粒子インクに対して不透過性である、請求項10に記載の方法。
  12. 隙間が極細の前記配線が、印刷可能な電子デバイスの薄膜トランジスタのソース電極及びドレイン電極を画定するように印刷される、請求項1から11までのいずれか一項に記載の方法。
  13. 隙間が極細の前記配線間の隙間が、3〜4μmである、請求項12に記載の方法。
  14. 隙間が極細の前記配線間の隙間が、1mmの長さにわたって1.5〜3μmである、請求項12に記載の方法。
  15. 隙間が極細の前記配線間の隙間が、10μmより小さい、請求項12に記載の方法。
  16. 隙間が極細の前記配線間の隙間が、1mmの長さにわたって3μmより小さい、請求項12に記載の方法。

JP2017568350A 2015-07-03 2016-06-30 隙間が極細の配線を印刷する方法 Ceased JP2018530902A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562188563P 2015-07-03 2015-07-03
US62/188,563 2015-07-03
PCT/CA2016/050768 WO2017004703A1 (en) 2015-07-03 2016-06-30 Method of printing ultranarrow-gap lines

Publications (1)

Publication Number Publication Date
JP2018530902A true JP2018530902A (ja) 2018-10-18

Family

ID=57684698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017568350A Ceased JP2018530902A (ja) 2015-07-03 2016-06-30 隙間が極細の配線を印刷する方法

Country Status (8)

Country Link
US (1) US10125285B2 (ja)
EP (1) EP3318111B1 (ja)
JP (1) JP2018530902A (ja)
KR (1) KR20180029233A (ja)
CN (1) CN107852821A (ja)
CA (1) CA2990278C (ja)
TW (1) TWI717364B (ja)
WO (1) WO2017004703A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512642A (ja) * 2000-10-16 2004-04-22 セイコーエプソン株式会社 エッチング方法(EtchingProcess)
JP2008098552A (ja) * 2006-10-16 2008-04-24 Seiko Epson Corp パターン形成方法
JP2009516380A (ja) * 2005-11-17 2009-04-16 インペリアル・カレッジ・イノベーションズ・リミテッド 薄膜をパターニングする方法
JP2010062391A (ja) * 2008-09-04 2010-03-18 Fuji Xerox Co Ltd 半導体トランジスタ素子の製造方法、及び半導体トランジスタ素子
US20110094774A1 (en) * 2009-10-23 2011-04-28 Electronics And Telecommunications Research Institute Multi-layer interconnection structure manufacturing method thereof
WO2014072016A1 (en) * 2012-11-08 2014-05-15 Merck Patent Gmbh Method for producing organic electronic devices with bank structures, bank structures and electronic devices produced therewith

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2019046C (en) 1989-06-16 1998-05-12 Satoshi Okazaki Method of printing fine patterns
JPH07273009A (ja) 1994-03-31 1995-10-20 Toppan Printing Co Ltd 厚膜パターンの製造方法
US5602047A (en) 1996-06-13 1997-02-11 Industrial Technology Research Institute Process for polysilicon thin film transistors using backside irradiation and plasma doping
KR100229676B1 (ko) 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
GB0130485D0 (en) * 2001-12-21 2002-02-06 Plastic Logic Ltd Self-aligned printing
US6972261B2 (en) 2002-06-27 2005-12-06 Xerox Corporation Method for fabricating fine features by jet-printing and surface treatment
JP4482631B2 (ja) 2004-02-20 2010-06-16 株式会社Em研究機構 発酵技術を応用した洗浄剤及びその製造方法
US7309225B2 (en) * 2004-08-13 2007-12-18 Molecular Imprints, Inc. Moat system for an imprint lithography template
CN101379224A (zh) 2005-04-15 2009-03-04 南壁技术股份有限公司 具有狭窄导电带线的光学涂层
KR100718152B1 (ko) 2006-02-11 2007-05-14 삼성전자주식회사 유기발광다이오드 및 그 제조방법
US7749396B2 (en) 2006-03-24 2010-07-06 Palo Alto Research Center Incorporated Method of manufacturing fine features for thin film transistors
US7745101B2 (en) 2006-06-02 2010-06-29 Eastman Kodak Company Nanoparticle patterning process
US7491646B2 (en) 2006-07-20 2009-02-17 Xerox Corporation Electrically conductive feature fabrication process
EP1933393A1 (en) * 2006-12-13 2008-06-18 Samsung SDI Co., Ltd. Method of manufacturing a substrate for an electronic device
US7615483B2 (en) 2006-12-22 2009-11-10 Palo Alto Research Center Incorporated Printed metal mask for UV, e-beam, ion-beam and X-ray patterning
KR100882023B1 (ko) 2007-05-25 2009-02-05 한국생산기술연구원 표면에너지 제어를 이용한 패터닝 방법
WO2009052120A1 (en) 2007-10-15 2009-04-23 Nanoink, Inc. Lithography of nanoparticle based inks
JP4867904B2 (ja) 2007-12-10 2012-02-01 セイコーエプソン株式会社 導体パターン形成用インク、導体パターン、導体パターンの形成方法および配線基板
JP2011517367A (ja) 2008-02-28 2011-06-02 スリーエム イノベイティブ プロパティズ カンパニー 基材上に導電体をパターン化する方法
KR100984256B1 (ko) 2009-08-17 2010-09-30 (주) 파루 자기 정렬 그라비어인쇄를 이용한 중첩정밀도 제어 방법
KR101295888B1 (ko) 2010-05-10 2013-08-12 한국전자통신연구원 저항형 메모리 장치 및 그 제조 방법
US8465905B2 (en) 2011-04-04 2013-06-18 Eastman Kodak Company Printing conductive lines
JP2013065633A (ja) * 2011-09-15 2013-04-11 Ricoh Co Ltd 電気機械変換膜の製造方法、電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置
US9096759B2 (en) * 2011-12-21 2015-08-04 E I Du Pont De Nemours And Company Printing form and process for preparing the printing form with curable composition having solvent-free epoxy resin
TW201335969A (zh) 2012-02-17 2013-09-01 Nat Univ Tsing Hua 微縮奈微米線寬之方法
KR101555015B1 (ko) * 2012-12-28 2015-09-22 주식회사 잉크테크 전도성 패턴의 형성방법
US8921236B1 (en) * 2013-06-21 2014-12-30 Eastman Kodak Company Patterning for selective area deposition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512642A (ja) * 2000-10-16 2004-04-22 セイコーエプソン株式会社 エッチング方法(EtchingProcess)
JP2009516380A (ja) * 2005-11-17 2009-04-16 インペリアル・カレッジ・イノベーションズ・リミテッド 薄膜をパターニングする方法
JP2008098552A (ja) * 2006-10-16 2008-04-24 Seiko Epson Corp パターン形成方法
JP2010062391A (ja) * 2008-09-04 2010-03-18 Fuji Xerox Co Ltd 半導体トランジスタ素子の製造方法、及び半導体トランジスタ素子
US20110094774A1 (en) * 2009-10-23 2011-04-28 Electronics And Telecommunications Research Institute Multi-layer interconnection structure manufacturing method thereof
WO2014072016A1 (en) * 2012-11-08 2014-05-15 Merck Patent Gmbh Method for producing organic electronic devices with bank structures, bank structures and electronic devices produced therewith

Also Published As

Publication number Publication date
CA2990278C (en) 2024-02-13
US10125285B2 (en) 2018-11-13
WO2017004703A1 (en) 2017-01-12
US20180187036A1 (en) 2018-07-05
EP3318111B1 (en) 2023-10-04
TW201707073A (zh) 2017-02-16
EP3318111A4 (en) 2019-03-06
EP3318111A1 (en) 2018-05-09
KR20180029233A (ko) 2018-03-20
CA2990278A1 (en) 2017-01-12
TWI717364B (zh) 2021-02-01
CN107852821A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
TW589665B (en) Methods of fabricating patterned layers on a substrate
Wang et al. Dewetting of conducting polymer inkjet droplets on patterned surfaces
KR100972920B1 (ko) 고성능 유기 장치를 조립하기 위한 레이저 절삭 방법
US7615483B2 (en) Printed metal mask for UV, e-beam, ion-beam and X-ray patterning
JP2006352083A (ja) 有機薄膜トランジスタ及びアクティブマトリックス表示装置
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
DE10240105B4 (de) Herstellung organischer elektronischer Schaltkreise durch Kontaktdrucktechniken
KR101067276B1 (ko) 근접장 전기방사 방식의 직접 인쇄법을 이용한 미세패턴 형성방법
Lee et al. High-resolution conductive patterns fabricated by inkjet printing and spin coating on wettability-controlled surfaces
US8714082B2 (en) Method for patterning a substrate surface
JP2008073911A (ja) スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
JP2006196851A (ja) 薄膜トランジスタ及びその製造方法
KR100984256B1 (ko) 자기 정렬 그라비어인쇄를 이용한 중첩정밀도 제어 방법
JP2018530902A (ja) 隙間が極細の配線を印刷する方法
Sirringhaus et al. Manufacturing of Organic Transistor Circuits by Solution‐based Printing
US20180332712A1 (en) High-resolution printing technique
JP2006237197A (ja) 薄膜トランジスタの製造方法
CN106058050A (zh) 一种导电沟道的制作方法
JP6139611B2 (ja) パターン形成方法および導電パターン
JP4639898B2 (ja) パターン形成方法、並びに、これを用いた電気配線回路の形成方法および印刷トランジスタの形成方法
KR101750361B1 (ko) 미세패턴을 갖는 제판 제작방법
JP6094738B2 (ja) 電子デバイス及びその製造方法
Sirringhaus et al. Solution-based Printing
JP2008078182A (ja) パターン形成方法及び回路基板
JP2006261619A (ja) 導電性薄膜パターンの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200827

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20211022