KR100972920B1 - 고성능 유기 장치를 조립하기 위한 레이저 절삭 방법 - Google Patents

고성능 유기 장치를 조립하기 위한 레이저 절삭 방법 Download PDF

Info

Publication number
KR100972920B1
KR100972920B1 KR1020087001106A KR20087001106A KR100972920B1 KR 100972920 B1 KR100972920 B1 KR 100972920B1 KR 1020087001106 A KR1020087001106 A KR 1020087001106A KR 20087001106 A KR20087001106 A KR 20087001106A KR 100972920 B1 KR100972920 B1 KR 100972920B1
Authority
KR
South Korea
Prior art keywords
layer
metal
laser
organic
metal layer
Prior art date
Application number
KR1020087001106A
Other languages
English (en)
Other versions
KR20080045112A (ko
Inventor
클라우스 딤러
Original Assignee
오가니시드, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가니시드, 인크. filed Critical 오가니시드, 인크.
Publication of KR20080045112A publication Critical patent/KR20080045112A/ko
Application granted granted Critical
Publication of KR100972920B1 publication Critical patent/KR100972920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Abstract

유기 트랜지스터의 채널 길이를 형성하기 위해 레이저 절삭이 사용된다. 기판이 금속의 증착물, 또는 전도성 폴리머 증착물로 코팅되며, 상기 증착물들은 레이저 절삭에 의해 얻어질 수 있는 분해능을 보강하기 위해 얇은 막으로 제공된다. 롤-투-롤 공정에서 레이저 절삭법이 사용되어, 인쇄 전자 기법을 생성하기에 적합한 속도, 부피, 비용 및 분해능이 얻어진다.

Description

고성능 유기 장치를 조립하기 위한 레이저 절삭 방법{LASER ABLATION METHOD FOR FABRICATING HIGH PERFORMANCE ORGANIC DEVICE}
본 발명은 2005년 8월 16일자 US 출원 제11/204,725호로부터 우선권을 주장하고 있으며, 상기 출원은 본원에서 참조로서 인용된다.
본 발명은 유기 트랜지스터에 관한 것이며, 더 세부적으로는, 채널 길이를 형성하기 위한 효율적인 고 체적 패턴처리 기법을 이용하는, 고성능 유기 FET(high performing organic FET)를 조립하는 레이저 절삭(laser ablation) 방법에 관한 것이다.
유기 MOS 트랜지스터는 실리콘 금속-옥사이드-반도체 트랜지스터와, 공정에서 유사하다. 구조에 있어서 가장 큰 차이점은, 통상의 무기 실리콘 MOS 장치에서 장치의 반도체로서 실리콘 층이 사용되는 것에 대비되어, 유기 MOS 트랜지스터에서는 반도성 유기 폴리머 막의 박층이 사용된다는 것이다.
도 1을 참조하면, 탑-게이트 바텀 컨택트(top-gate bottom contact) 유기 MOS 트랜지스터(100)의 단면도가 도시되어 있다. 절연 기판(112) 상에 금속 구역(metallic region, 122)이 증착되어, 유기 MOS 장치(100)의 게이트(122)를 형성한다. 게이트 구역(122)의 상부에 얇은 유전성 구역(120)이 위치하여, 상기 게이트 구역이 나머지 층으로부터 전기적으로 고립(isolate)되어, MOS 게이트 절연체로서 기능할 수 있다. 게이트 구역(122) 위에 위치하는 유전성 구역(120) 상에 금속성 전도체(118, 116)가 형성되어, 게이트 물질(122)과 겹쳐지는 전도체(116, 118) 사이에 갭(124)이 존재한다. 상기 갭(124)은 트랜지스터(100)의 채널 구역이라고 한다. 유전성 구역(120)과 금속성 전도체(116, 118)의 일부분, 또는 전체 상에 유기 반도성 물질(114)의 박막이 증착된다. 게이트(122)와 소스(118) 사이에 적용된 전압이 반도체 구역(124)과 유전체(120)의 경계의 인접부에 위치하는 갭 구역(124)에서의 유기 반도성 막(114)의 저항값을 변경한다. 이것이 “전계 효과(field effect)”라고 정의되는 것이다. 소스(118)와 드레인(116) 사이에 또 다른 전압이 적용될 때, 드레인과 소스 사이에서, 게이트-투-소스(gate-to-source)와 드레인-투-소스(drain-to-source) 전압 모두에 따라 좌우되는 값을 갖는 전류가 흐른다.
도 2에서 도시된 바와 같이, 또한 유기 트랜지스터(200)는 바텀-게이트 탑 컨택트 구조물로서 구축될 수 있다. 기판(212) 상으로 전도체 층(222)이 증착되고 패턴처리된다. 상기 전도체 층(222) 상으로 유전 층(220)이 증착된다. 유전 층(220)의 상부로 반도체 물질의 박막(214)이 증착된다. 유기 반도체(214)의 상부로 전도성 막이 증착되고 패턴처리되어, 전도성 소스 및 드레인 구역(216, 218)이 형성되고, 이에 따라서, 아래 위치하는 게이트 금속 층(222)과 겹치는 갭(224)이 존재하게 된다. 상기 갭(224)을 트랜지스터(200)의 채널 구역이라고 한다. 전계 효과를 통해, 게이트 전도체(222)와 소스(218) 사이에 적용되는 전압이, 반도체 구역(214)과 유전체(220)의 경계의 인접부에 위치하는 갭 구역(224)에서의 유기 반도 체(214)의 저항값을 변화시킨다. 소스(218)와 드레인(216) 사이에 또 다른 전압이 적용될 때, 게이트-투-소스와 드레인-투-소스 전압 모두에 따라 좌우되는 값을 갖는 전류가 드레인과 소스 사이에서 흐른다.
유기 트랜지스터(300)는 또한, 도 3에서 도시된 바와 같이 탑 게이트 구조물로서 구축될 수 있다. 절연성 기판(312) 상에서 전도성 막이 증착되고 패턴처리되어 전도성 구역(318, 316)이 형성될 수 있다. 이들 전도성 구역 중 하나가 소스(318)로서 알려져 있고, 나머지 하나가 드레인(316)으로서 알려져 있다. 소스(318)와 드레인(316) 사이의 갭(324)이 트랜지스터(300)의 채널 구역으로서 알려져 있다. 이들 전도성 구역의 상부로 얇은 유기 반도체 층(326)이 증착되어, 갭(324)의 전체와, 전도성 구역 소스(318) 및 드레인(316)의 일부분, 또는 전체가 덮여질 수 있다. 반도체 층(326)의 상부로 유전 층(320)이 증착된다. 전도성 층(322)이 증착되고 패턴처리되어, 아래 위치하는 갭(324)에서, 그리고 소스(318) 및 드레인(316)의 일부분, 또는 전체가 덮일 수 있다. 전계 효과에 의해, 전압이 게이트(322)와 소스(318) 사이에 적용됨에 따라서, 반도체(326)와 유전체(320)의 경계의 인접부에 위치하는 갭(324)의 내부에서의 유기 반도체(326)의 저항이 감소될 수 있다. 소스(318)와 드레인(316) 사이에 또 다른 전압이 적용될 때, 소스(318)와 드레인(316) 사이에서, 게이트(322)와 소스(318) 사이의 전압에 따라 좌우되는 값을 갖는 전류가 흐른다.
도 1 내지 3에서 나타난 이들 구조물 모두에서, 게이트 전도체가 채널 구역 갭과 소스 및 드레인의 일부분, 또는 전체에 겹쳐지고, 유기 반도체 및 유전체가 배치되어, 게이트 전도체와 소스/드레인 전도체가 전기적으로 고립되는 한, 모든 층이 패턴처리될 수 있다.
유기 반도체 재료는 종종 폴리머성, 또는 저분자량, 또는 혼성으로서 분류된다. 펜타센(pentacene), 헥시티오펜(hexithiphene), TPD 및 PBD가 저분자량 재료의 예이다. 폴리티오펜(polythiophene), 파라테닐렌 비닐렌(parathenylene vinylene) 및 폴리페닐렌 에틸렌이 폴리머성 반도체의 예이다. 폴리비닐 카르바졸(polyvinyl carbazole)이 혼성 물질의 예이다. 이들 물질은 절연체, 또는 전도체로서 분류되지 않는다. 유기 반도체가 무기 반도체에서의 띠 이론(band theory)과 유사한 용어로 설명될 수 있다. 그러나 유기 반도체에서의 캐리어를 충전하는 실제 역학은 무기 반도체와는 충분하게 다르다. 실리콘 등의 무기 반도체에서, 여러 다른 원자가의 원자를 임자 결정 격자(host crystal lattice)로 유입시킴으로써, 캐리어가 발생되며, 그 양은 전도대(conduction band)로 주입되는 캐리어의 개수로 설명되고, 움직임은 웨이브 벡터 k로서 설명될 수 있다. 유기 반도체에서, 약하게 결합된 전자, 이른바 π전자가 상기 전자를 발생시킨 원자로부터 비편재화(delocalizate)하고, 비교적 먼 거리를 이동하는 탄소 분자의 혼성화(hybridization)에 의해 특정 물질에서 캐리어가 발생된다. 이러한 효과는 공명 분자(conjugated molecule), 또는 벤젠 고리(benzene ring) 구조물로 구성된 물질에서 특히 두드러진다. 비편재화(delocalization) 때문에, 이들 π전자는 전도대에 존재한다고 막연하게 설명될 수 있다. 이 메커니즘은 낮은 전하 이동도(charge mobility)를 야기하며, 측정치가 이러한 캐리어가 반도체를 통과하여 이동할 수 있는 속도를 설명하고, 이에 따라 서, 무기 반도체에 비교할 때, 유기 반도체의 상당히 더 낮은 전류 특성이 도출된다.
유기 트랜지스터가 무기 트랜지스터보다 훨씬 더 낮은 성능을 가질지라도, 유기 트랜지스터를 생성하기 위한 재료 및 공정 기법의 비용은 무기 트랜지스터를 생산하기 위해 사용되는 비용보다 상당하게 작다. 따라서 유기 트랜지스터 기법은 낮은 비용이 요구되고 낮은 성능이 허용될 수 있는 적용예를 갖는다. 유기 트랜지스터의 유효 성능이 증가됨에 따라서, 유기 트랜지스터 기법의 적용 경우의 수도 증가한다. 이러한 적용예의 한 가지 예로는 RFID(Radio Frequency IDentification) 태그가 있다. 임의의 주파수에서 동작하는 RFID 태그가 생성될 수 있지만, 통상의 적용예에서 사용되는 주파수 범위를 이용하는 RFID 태그를 생성하는 것이 바람직하다. RFID 태그에 대한 이러한 한 가지 통상의 주파수는 13.56㎒이고, 상기 주파수는 유기 트랜지스터의 단위 이득 주파수(unity gain frequency) 이상이며, NQS(non-quasi-static) 동작이 고려될 필요가 있는 범위 내에 존재한다.
유기 트랜지스터의 성능은 채널 길이의 제곱 수로 나눠지는 전하 이동도(charge mobility)에 비례한다. 따라서 상기 채널 길이, 즉 소스와 드레인 사이의 갭은 유기 트랜지스터의 성능의 매우 강력한 함수이다. 이 채널 길이를 더 정교하게 형성할 수 있는 제조 기법을 이용하여, 유기 트랜지스터의 성능이 크게 향상된다.
통상적으로, 유기 전계 트랜지스터(OFET) 조립 동안 특징부를 형성하기 위한 공지 기법은 포토리소그래피 및 진공 증착의 사용을 포함한다. 그러나 이러한 방법은 요구되는 낮은 비용을 이끌어낼 수 없다. 포토리소그래피가 미세한 채널 길이 크기를 형성할 수 있지만, 이들 기법은, 많은 단계(포토 레지스트 스핀, 포토 레지스트 노출(또는 노광), 포토 레지스트 현상, 식각, 포토 레지스트 제거 및 세정)의 비용 때문에, 저-비용의 유기 기법의 구축에는 적용되지 않는 것이 실정이다. 미세한 분해능을 인쇄하기 위한 더욱 효과적인 기법, 가령 마이크로컨택트 인쇄(μ-CP: microcontact printing)가 찾아졌다. 이 기법을 이용하여, 더 작은 특징부 크기가 실현됐다. 그러나 μ-CP은 연약한 인쇄 스탬프, 정렬 문제, 형편없는 결과물 때문에, 큰 스케일의 제품과 잘 맞지 않는 듯이 보여진다. 또 다른 접근법으로는 인쇄 전에 기판을 우선 패턴처리(pre-patterning)하는 것이 있으며, 이때, 친수성(親水性) 구역이 둘러싸는 채널 내에 소수성(疏水性) 구역을 형성하기 위해 포토마스크가 사용될 수 있다. 일반적으로, 기판의 수정된 습윤 속성은, 이러한 특징부-보강 기법를 사용하지 않고 얻어질 수 있는 것보다, 인쇄 후에 더 좁은 특징부 크기를 제공한다. 이 방법이 특정한 실험실 설정에서 실험되었기 때문에, 이 공정은 대량 생산에 대하여 비용 효율적인지의 여부는 불확실하다. 그럼에도 불구하고, 적합한 OFET 성능을 위한, 현재의 제조 공정에 적합한 충분히 좁은 채널을 형성하는 방법이 요망된다.
본 발명에 따라서, 유기 트랜지스터의 채널 길이를 형성하기 위해 레이저 절삭이 사용된다. 본 발명의 하나의 실시예에서, 기판이 금속의 증착물, 또는 전도성 폴리머 증착물로 코팅되며, 상기 증착물들은 레이저 절삭에 의해 얻어질 수 있는 분해능을 보강하기 위해 얇은 막으로 제공된다.
본 발명의 하나의 실시예에 따라서, 상기 레이저 절삭 기법은 롤-투-롤 공정에서 사용될 수 있으며, 이것이 부가 인쇄(additive printing) 기법과 반대인 제거 기법(subtractive printing)일지라도, 인쇄 전자 기법을 생성하기에 적합한 속도, 부피, 비용 및 분해능이 얻어진다. 레이저 절삭은 빛을 사용하여 재료를 제거하는 것이다. 레이저 에너지를 흡수하는 재료의 성질이, 상기 에너지에 의해 유용한 절삭이 수행될 수 있는 깊이를 제한한다. 절삭 깊이는 재료의 흡수 깊이와 재료의 기화 열에 의해 결정된다. 상기 깊이는 또한, 빔 에너지 밀도와, 레이저 펄스 지속구간과, 레이저 파장의 함수이다. 재료 상에서의 단위 면적 당 레이저 에너지가 에너지 플루언스(energy fluence)로서 측정된다.
도 1-3은 공기 기술에서의 절연성 기판과, 유기 폴리머 막과, 유전성 층과, 전도성 게이트를 포함하는 무기 MOS 트랜지스터의 단면도이다.
도 4는 탑 게이트 트랜지스터 구조물의 금속 층을 패턴처리하기 위한, 본 발명에 따르는 레이저 절삭 시스템이다.
도 5는 바텀 게이트, 바텀 컨택트 트랜지스터 구조물을 패턴처리하기 위하 본 발명에 따르는 레이저 절삭 시스템을 도시한다.
도 6은 바텀 게이트, 탑 컨택트 트랜지스터 구조물의 금속 층을 패턴처리하기 위한 본 발명에 따르는 레이저 절삭 시스템을 도시한다.
도 7은 생성 동안, 기판 상의 RFID 태그와 안테나의 패턴을 도시한다.
도 8은 인쇄된 RFID 태그의 고 체적 제품에서 사용되는 레이저 절삭법을 도시한다.
도 9는 연속적인 롤-투-롤 웹에 의해, RFID 태그가 생성될 수 있는 또 다른 방법을 도시한다.
도 10은 절삭될 층이 그 아래 위치하는 층으로부터 더욱 바람직하게 구별될 수 있는 방법을 도시한다.
도 11은 금속 층 사이의 인터커넥트로서 기능하는 유전체 및 반도체의 층을 관통하는 홀을 형성하기 위해 레이저 절삭 시스템의 사용을 도시한다.
도 12는 본 발명에 따르는 복수 개의 엑시머 레이저를 포함하는 레이저 절삭 시스템을 도시한다.
도 4를 참조하면, 탑 게이트 유기 트랜지스터의 금속 층의 레이저 절삭(laser ablation)을 위한 시스템이 도시된다. 구체적으로, 도 3을 참조하여 설명한 바와 같이, 유기 트랜지스터는 탑 게이트 구조물로서 구축될 수 있다. 절연성 기판(404) 상에서 금속 층(403)이 증착되고 패턴처리되어 두 개의 전도성 구역(도시되지 않음)이 형성될 수 있다. 이들 전도성 구역 중 하나가 소스이고, 나머지 하나가 드레인이다. 소스와 드레인 사이의 갭이 트랜지스터의 채널 구역이다. 이들 전도성 구역의 상부로 얇은 유기 반도체 층이 증착되고, 반도체 층의 상부로 유전 층이 증착된다. 이어서 전도성 층이 증착되고 패턴처리되어, 아래 위치하는 갭, 그리고 소스 및 드레인의 일부분, 또는 전체가 덮일 수 있다.
이와 같은 탑 게이트 유기 트랜지스터를 형성하는 과정에서, 엑시머 레이저(excimer laser, 401)를 이용하여 금속 층(403)을 절삭하고, 도 3에 도시된 바와 같은 드레인(316)과 소스(318) 및, 이들 사이에 위치하는 갭 구역을 형성할 수 있다. 이 갭은 상기 소스 및 드레인 사이에 채널 길이(channel length)를 정의한다. 엑시머 레이저(excimer laser, 401)로부터의 광이 포토마스크(402)에 의해 적절하게 차단되어, 절연 기판(404) 상의 금속 층(403)으로 충돌한다. 이때, 포토마스크(402)에는 오프닝(opening)이 존재한다. 광 에너지는 광이 충돌되는 금속을 기화시키기에 적정한 파장과, 흡수 깊이(absorption depth)와, 펄스 폭과, 반복률(repetition rate)을 갖는다. 레이저 절삭은 10㎛ 이상의 라인 폭을 절삭할 수 있는 것이 일반적이다. 본 발명의 하나의 실시예에서, 금속 층(404)은 20㎚ 내지 60㎚로 얇게 이뤄져서, 2㎛ 내지 4㎛의 수준으로, 훨씬 더 미세한 라인을 절삭할 수 있는 능력이 획득될 수 있다.
도 5는 앞서 언급된 것과 동일한 시스템이 바텀 게이트, 바텀 콘택트 장치상의 채널 형성에 적용되는 것을 도시한다. 이 경우에, 절삭되는 금속 층(518)은 절연 층(520)의 상부에 위치한다.
도 6은 언급된 것과 동일한 시스템이 바텀 게이트, 탑 콘택트 장치상에 채널을 형성하는 것에 적용되는 것을 도시한다. 이 경우, 절삭되는 금속 층(618)은 반도체 층(614)의 상부 상에 위치한다.
도 6을 참조하면, 유기 트랜지스터는 바텀-게이트 탑 컨택트 구조물로서 구축될 수 있다. 기판(612) 상으로 전도체 층(622, 게이트 금속 층)이 증착되고 패턴처리된다. 상기 전도체 층(622) 상으로 유전 층(620, 절연 층)이 증착된다. 유전 층(620)의 상부로 유기 반도체 물질로 이루어진 박막(614)이 증착된다. 유기 반도체(614)의 상부로 전도성 막인 금속 층(618)이 증착되고 패턴처리되어, 전도성 소스 및 드레인 구역이 형성되고, 이에 따라서, 아래 위치하는 게이트 금속 층(622)과 겹치는 갭이 존재하게 된다. 상기 갭을 트랜지스터의 채널 구역이라고 한다. 전계 효과를 통해, 게이트 금속 층(622)과 소스 사이에 적용되는 전압이, 반도체 (614) 구역과 유전체(620)의 경계의 인접부에 위치하는 갭 구역에서의 유기 반도체(614)의 저항값을 변화시킨다. 소스와 드레인 사이에 또 다른 전압이 적용될 때, 게이트-투-소스와 드레인-투-소스 전압 모두에 따라 좌우되는 값을 갖는 전류가 드레인과 소스 사이에서 흐른다.
앞서 언급된 도면에서는 포토마스크에 단지 하나의 오프닝만 보이나, 실제로, 레이저 절삭 시스템의 노출(또는 노광) 영역 내의 모든 금속의 패턴처리가 한번에 이뤄진다. 이러한 의미에서, 레이저 절삭법은 선택된 재료로 기판이 코팅되고, 그 후, 마스크에 의해 형성되는 적정 영역이 상기 레이저 절삭법에 의해 제거되는 제거 공정이다. 하나의 실시예에서, 큰 기판에 선택된 재료가 덮이고, 복수 개의 RFID 태그 및 안테나를 형성하는 한 번의 단일 절삭 노출에 의해 도 7에서 나타나는 바와 같은 패턴이 생성된다. 기판(700)은 복수 개의 RFID 태그(701)로 구성되며, 각각의 회로는 인쇄된 안테나 금속(702)으로 둘러싸인다. 레이저 시스템이 절삭할 수 있는 노출 영역은 렌즈(optic)의 크기뿐 아니라, 재료를 절삭하기에 요구되는 총 에너지에 따라 좌우된다. 따라서 RFID 회로는 레이저 시스템의 렌즈를 수용하기 위한 크기를 유지할 필요가 있고, 낮은 절삭 에너지를 갖기 위해서는 전도성 재료가 선택되어야 한다. 절삭이 완성되기 위해 요구되는 에너지의 양을 축적시키기 위해, 금속 층이 여러 차례 노출될 수 있다.
삭제
도 8은 인쇄된 RFID 태그의 높은 체적의 제품에서 레이저 절삭을 사용하는 방법을 도시한다. 이 실시예에서, 안테나 금속을 패턴처리하는 필요성이 없어지고, 이에 따라서, 두 가지 이점이 제공될 수 있다. 첫 번째 이점은 더 작은 영역으로 레이저 광이 집중되어, 단위 영역 당 절삭 에너지를 증가시키는 것이 가능해지고, 더 넓은 영역의 재료를 절삭할 수 있다는 것이다. 두 번째 이점은 제거되는 금속을 감소시킴에 따른 재료 비용의 절약이다. 이 실시예에서, 기판(800)은 연속적인 금속 층으로 이루어진 개별적인 사각형(801, 802, 803)을 가지며, 이 영역에서, 개별적인 RFID 태그 회로가 형성될 것이다. 전도성 폴리머, 나노-입자 금속 잉크, 또 다른 전도성 잉크 포뮬레이션을 인쇄함으로써, 이들 사각형이 생성될 수 있다. 또는, 마스킹 기화된, 또는 스퍼터링된 금속 시스템에 의해 이 금속이 증착될 수 있다. RFID 태그의 회로가 형성될 금속 사각형의 패턴이 전체 기판에 걸쳐 반복된다. 금속 사각형들 사이의 공간은, 추후 각각의 회로 주변에 인쇄된 금속 안테나(702)를 수용하도록 설계된다. 또 다른 실시예에서, 레이저 절삭 전에, 안테나 코일이 인쇄된다.
기판(800)은 개별 시트(sheet), 또는 롤-투-롤(roll-to-roll) 웹(web)의 일부분을 나타낸다. 개별 시트의 경우, 레이저 헤드가 각각의 사각형 위에서 스텝 앤 리핏(step and repeat)하고, 이에 따라서, 각각의 사각형을 개별적으로 노출시키도록 레이저 헤드가 정렬될 수 있으며, 이로 인하여, 하나의 RFID의 모든 트랜지스터가 한번에 패턴처리될 수 있다. 상기 방법은, 기판(800)이 롤-투-롤 웹일 때도 사용될 수 있다. 그러나 이러한 환경에서는, 레이저가 웹을 가로질러 스텝(step)함에 따라 상기 웹은 중지될 필요가 있다. 단일 노출이 웹의 전체 폭을 수용할 수 있고, 따라서 상기 웹이 웹의 방향으로 연속으로 이동할 수 있는 것이 바람직할 것이다. 이는, 웹을 가로질러 존재하는 각각의 RFID 회로에 대하여 하나의 헤드가 존재하는 복수 개의 레이저 헤드를 갖는 시스템을 사용함으로써 이뤄질 수 있다. 그 후, 상기 레이저 헤드들은 동시에 발사되어, 웹의 폭을 따라 존재하는 모든 RFID 태그가 절삭된다.
이러한 레이저 절삭 시스템(1200)이 도 12에서 나타나며, 상기 시스템은 금속 사각형(801, 802 및 803)에 대응하는 엑시머 레이저(1202, 1204 및 1206)를 포함한다. 엑시머 레이저(1202, 1204 및 1206)는 기판(1210) 위의 금속 사각형 위에 위치한다. 레이저 광을 전달할 수 있도록 마스크(1212, 1214 및 1216)가 사용되어, 각각의 금속 사각형을 패턴처리할 수 있다. 상기 엑시머 레이저(1202, 1204 및 1206)가 마스크(1212, 1214 및 1216) 및 그 아래에 위치하는 기판(1210) 상의 사각형과 정렬된다. 웹을 가로질러서, 각각의 레이저에 대하여 하나의 마스크가 존재한다. 이들 마스크는 대응하는 사각형을 레이저 광으로 패턴처리하기 위해 사용되며, 이에 따라서 금속 사각형의 레이저 절삭이 수행될 수 있다. 도 4, 5 및 6의 다이어그램은, 단일 마스크 상의 하나의 오프닝이 이미지 영역이 아닌 곳으로 향하는 광을 차단하는 방법을 도시하며, 도 12는 전체 마스크가 도시된다. 마스크(1212, 1214 및 1216)는, 기판(1210) 상의 금속 사각형으로 절삭이 요망되는 영역에 대응하는 오프닝을 갖는다. 3개의 엑시머 레이저가 도시되지만, 바람직한 경우 추가적인 엑시머 레이저가 사용되어, 웹을 가로지르는 하나의 단일 로우(row)에 더 많은 RFID 태그가 수용될 수 있다.
도 9는 연속적인 롤-투-롤 웹에 의해, RFID 태그가 생성될 수 있는 또 다른 방법을 도시한다. 이 실시예에서, 웹(900)은 단일 RFID 태그만을 수용하기에 충분히 좁게 만들어진다. 금속 사각형들 사이에서, 그리고 웹의 폭에서 충분한 공간이 허용되어, 다음 단계에서 회로 주변의 안테나의 인쇄가 가능해질 수 있다.
도 10은 절삭될 층(1003)이 그 아래 위치하는 층(1004)으로부터 쉽게 구별될 수 있는 방법을 도시한다. 이러한 구별에 의해, 절삭될 층을 절삭하고, 그 아래에 위치하는 층은 변하지 않도록 남겨두는 것이 가능해진다. 상기 층(1003)은 유기 트랜지스터 구조물이 조립되는 것인가에 따라 다르다. 이 실시예에서, 전기적으로 안정적인(electrically benign) 재료의 또 다른 층(1005)이 추가된다. 이 재료는 절삭되는 전도체보다 더 높은 절삭 에너지를 가지며, 전기적으로 안정적이도록 절연체이어야한다. 또 다른 실시예에서, 층(1004)이 표면을 경화하거나, 표면의 반사율(reflectivity)을 증가시키는 화학물질을 이용하여 처리된다. 층 위에 있는 층(1003)의 레이저 절삭에 대한 저항력이 더 커질 수 있다.
도 11을 참조하여, 구조물(1100)은 유전체(1120)와 반도체(1126)를 관통하는 홀(1130)을 형성하여, 금속 패드(1116)와의 연결을 만들기 위한 레이저 절삭의 사용을 도시한다. 다음의 단계에서, 금속이 증착되며, 이에 따라서, 금속 패드(1116)가 상기 패드 위에 위치하는 금속과 연결되어, 2개의 금속 층 사이에 인터커넥트를 제공하는 방법이 형성될 수 있다. 대안적으로, 이러한 홀은, 유전체와 반도체가 인쇄될 때, 상기 유전체와 반도체에 홀을 남겨둠으로써, 형성될 수 있다. 그러나 인쇄 공정의 분해능에 의해, 레이저 절삭되는 것보다 훨씬 더 큰 홀(1130)이 도출된다. 덧붙이자면, 인쇄된 유전체 홀이 유기 반도체에 인쇄된 홀에 겹쳐지는 것이 보장되도록 정렬 허용 오차가 고려되어야하기 때문에, 유전체는 허용되는 분해능보다 더 큰 홀을 갖도록 인쇄되어야하는 것이 일반적이다.
본 발명이 앞선 제공된 기재와 설명된 실시예에서 상세히 설명되었지만, 당 해업계 종사자라면 본원 발명의 사상과 범위 내에서, 많은 변형예가 만들어질 수 있음을 인지할 것이다. 따라서 예를 들어 본 발명의 구조물이 최적화된 인쇄 특성을 위한 요망 표면 에너지와 접촉 각도를 얻기 위한 자기조립박막(SAM: self assembled monolayer), 또는 코로나 처리(corona treatment), 또는 그 밖의 다른 표면 처리를 포함할 수 있음이 이해될 수 있을 것이다. 상기 금속 층은 소스/드레인 사이에, 또는 게이트 층과 표면 사이에 또 다른 전도성 층을 포함할 수 있으며, 접착이 더 보강되도록, 인쇄 표면의 습윤 정도가 증가되거나 감소될 수 있다. 금 침적(gold immersion), 또는 티올 공정을 이용하여, 금속 층이 처리되어, 산화를 감소시키고, 금속의 유효 일함수를 증가시키며, 반도체 폴리머와 결정 구조물의 요망 정렬을 촉진시킬 수 있다. 또한, 각각의 증착 단계에서, 또는 전체 공정의 마지막에서 다양한 경화 단계가 포함될 수 있다.

Claims (20)

  1. 복수 개의 유기 트랜지스터(organic transistor)를 포함하는 하나 이상의 RFID 회로를 형성하는 방법에 있어서, 상기 방법은,
    (a) 게이트 금속 층, 유전 층, 유기 반도체 층 및 금속 층을 제공하는 단계, 그리고
    (b) 레이저 절삭(laser ablation)을 이용하여, 유기 트랜지스터의 소스(source) 및 드레인(drain)과, 상기 소스 및 드레인 사이에 채널 길이(channel length)를 정의하는 갭을 형성하도록 상기 금속 층을 정의함으로써, 상기 하나 이상의 RFID 회로에 복수 개의 유기 트랜지스터를 동시에 패턴처리하는 단계
    를 포함하는 것을 특징으로 하는 RFID 회로 형성 방법.
  2. 제 1 항에 있어서,
    상기 레이저 절삭(laser ablation)을 이용하여, 상기 하나 이상의 RFID 회로에 복수 개의 유기 트랜지스터를 패턴처리하고 동시에 하나 이상의 안테나(antenna)를 패턴처리하는 것을 특징으로 하는 RFID 회로 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하나 이상의 RFID 회로는 복수 개의 RFID 회로를 의미하는 것을 특징으로 하는 RFID 회로 형성 방법.
  4. 제 3 항에 있어서,
    상기 하나 이상의 안테나는 복수 개의 인쇄 안테나(printed antenna)를 포함하는 것을 특징으로 하는 RFID 회로 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 층은 20㎚ 내지 60㎚ 두께인 것을 특징으로 하는 RFID 회로 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저 절삭의 분해능(ablation resolution)은 2㎛ 내지 4㎛인 것을 특징으로 하는 RFID 회로 형성 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 유기 트랜지스터는 탑 게이트(top gate) 유기 트랜지스터 구조물인 것을 특징으로 하는 RFID 회로 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 유기 트랜지스터는 바텀 게이트(bottom gate), 탑 컨택트(top contact) 유기 트랜지스터 구조물인 것을 특징으로 하는 RFID 회로 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 유기 트랜지스터는 바텀 게이트(bottom gate), 바텀 컨택트(bottom contact) 유기 트랜지스터 구조물인 것을 특징으로 하는 RFID 회로 형성 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저 절삭의 수행시 복수 번의 레이저 절삭 노출(exposure)이 이루어지는 것을 특징으로 하는 RFID 회로 형성 방법.
  11. 제 1 항에 있어서,
    상기 하나 이상의 RFID 회로가 형성되는, 복수 개의 금속 사각형이 단일 열(column) 형태로 증착되고, 각각의 금속 사각형이 순차적으로 절삭되는 것을 특징으로 하는 RFID 회로 형성 방법.
  12. 제 3 항에 있어서,
    상기 복수 개의 RFID 회로가 형성되는, 복수 개의 금속 사각형이 행 및 열 형태로 증착되고,
    금속 사각형의 하나의 행(row)이 동시에 절삭되며, 그리고
    금속 사각형의 다음 행이 동시에 절삭되는 것을 특징으로 하는, RFID 회로 형성 방법.
  13. 제 3 항에 있어서,
    상기 복수 개의 RFID 회로를 동시에 노출시키기 위해 복수 개의 레이저 헤드(laser head)를 사용하는 것을 특징으로 하는 RFID 회로 형성 방법.
  14. 제 1 항에 있어서,
    상기 하나 이상의 RFID 회로를 노출시키기 위해 단일 레이저 헤드를 사용하는 것을 특징으로 하는 RFID 회로 형성 방법.
  15. 제 1 항에 있어서,
    상기 금속 층 아래에, 상기 금속 층보다 높은 절삭 에너지를 가지는 추가 층이 형성되는 것을 특징으로 하는 RFID 회로 형성 방법.
  16. 제 15 항에 있어서,
    상기 금속 층보다 높은 절삭 에너지를 가지는 추가 층은 자기조립박막(SAM: Self-Assembled Monolayer)으로 형성되는 것을 특징으로 하는 RFID 회로 형성 방법.
  17. 제 15 항에 있어서,
    상기 금속 층 아래에 위치하는, 상기 금속 층보다 높은 절삭 에너지를 가지는 추가 층의 상부(top) 표면을 처리하여, 레이저 광에 대한 저항력을 증가시키는 것을 특징으로 하는 RFID 회로 형성 방법.
  18. 제 1 항에 있어서,
    레이저 절삭을 이용하여, 상기 유기 트랜지스터의 유전 층을 절삭하여 컨택트(contact)를 형성하는 것을 특징으로 하는 RFID 회로 형성 방법.
  19. 삭제
  20. 삭제
KR1020087001106A 2005-08-16 2006-08-14 고성능 유기 장치를 조립하기 위한 레이저 절삭 방법 KR100972920B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/204,724 US7176053B1 (en) 2005-08-16 2005-08-16 Laser ablation method for fabricating high performance organic devices
US11/204,724 2005-08-16

Publications (2)

Publication Number Publication Date
KR20080045112A KR20080045112A (ko) 2008-05-22
KR100972920B1 true KR100972920B1 (ko) 2010-07-28

Family

ID=37719632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001106A KR100972920B1 (ko) 2005-08-16 2006-08-14 고성능 유기 장치를 조립하기 위한 레이저 절삭 방법

Country Status (5)

Country Link
US (1) US7176053B1 (ko)
EP (1) EP1915791A4 (ko)
JP (1) JP5114406B2 (ko)
KR (1) KR100972920B1 (ko)
WO (1) WO2007022129A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752374B1 (ko) * 2005-11-11 2007-08-27 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
US20070126556A1 (en) * 2005-12-07 2007-06-07 Kovio, Inc. Printed radio frequency identification (RFID) tag using tags-talk-first (TTF) protocol
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
US7979975B2 (en) * 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US8240022B2 (en) * 2006-09-26 2012-08-14 Feinics Amatech Teorowita Methods of connecting an antenna to a transponder chip
US8608080B2 (en) * 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US7633035B2 (en) * 2006-10-05 2009-12-15 Mu-Gahat Holdings Inc. Reverse side film laser circuit etching
US20080083706A1 (en) * 2006-10-05 2008-04-10 Mu-Gahat Enterprises, Llc Reverse side film laser circuit etching
US7681301B2 (en) * 2007-03-07 2010-03-23 James Neil Rodgers RFID silicon antenna
US7980477B2 (en) * 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
US20090061112A1 (en) * 2007-08-27 2009-03-05 Mu-Gahat Enterprises, Llc Laser circuit etching by subtractive deposition
US20090061251A1 (en) * 2007-08-27 2009-03-05 Mu-Gahat Enterprises, Llc Laser circuit etching by additive deposition
US7662726B2 (en) * 2007-09-13 2010-02-16 Infineon Technologies Ag Integrated circuit device having a gas-phase deposited insulation layer
US20090155963A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films
US20090155994A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films with pre-patterned conductors
DE102009056122A1 (de) * 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
FR2959865B1 (fr) * 2010-05-07 2013-04-05 Commissariat Energie Atomique Diminution des effets de casquettes dues a l'ablation laser d'un niveau metallique par utilisation d'une couche de polymere photo- ou thermo-reticulable non reticule
ES2646830T3 (es) 2010-06-14 2017-12-18 Avery Dennison Corporation Método de fabricación de estructuras conductoras
US8593727B2 (en) 2011-04-25 2013-11-26 Vladimir G. Kozlov Single-shot laser ablation of a metal film on a polymer membrane
FI125720B (fi) 2011-05-19 2016-01-29 Tecnomar Oy Rullalta rullalle -massavalmistukseen soveltuva sähköisten siltojen valmistusmenetelmä
US9425571B2 (en) * 2012-01-06 2016-08-23 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form electrical interconnects on ophthalmic devices
KR20170013939A (ko) * 2014-05-29 2017-02-07 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 공극 형성용 조성물, 그 조성물을 사용하여 형성된 공극을 구비한 반도체 장치, 및 그 조성물을 사용한 반도체 장치의 제조방법
US11289378B2 (en) * 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266054A1 (en) 2003-06-30 2004-12-30 Brazis Paul W. OFET channel fabrication

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
WO2002015264A2 (de) * 2000-08-18 2002-02-21 Siemens Aktiengesellschaft Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
JP2002212236A (ja) * 2001-01-16 2002-07-31 Fuji Photo Film Co Ltd 熱硬化性樹脂組成物、転写材料および層間絶縁膜の形成方法
US20020110673A1 (en) 2001-02-14 2002-08-15 Ramin Heydarpour Multilayered electrode/substrate structures and display devices incorporating the same
US6762124B2 (en) 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
JP2003309268A (ja) * 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
JP2003255562A (ja) 2002-03-04 2003-09-10 Sharp Corp パターン形成方法及びその方法を用いた表示装置
DE10212639A1 (de) * 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
EP1361619A3 (en) * 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
US7037767B2 (en) * 2003-03-24 2006-05-02 Konica Minolta Holdings, Inc. Thin-film transistor, thin-film transistor sheet and their manufacturing method
JP2004363346A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6927108B2 (en) * 2003-07-09 2005-08-09 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
JP5110766B2 (ja) * 2003-12-15 2012-12-26 株式会社半導体エネルギー研究所 薄膜集積回路装置の作製方法及び非接触型薄膜集積回路装置の作製方法
JP2005183889A (ja) * 2003-12-24 2005-07-07 Konica Minolta Holdings Inc 薄膜トランジスタシート及びその作製方法、それにより形成された薄膜トランジスタ素子
US20050156656A1 (en) * 2004-01-15 2005-07-21 Rotzoll Robert R. Non-quasistatic rectifier circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266054A1 (en) 2003-06-30 2004-12-30 Brazis Paul W. OFET channel fabrication

Also Published As

Publication number Publication date
US20070042525A1 (en) 2007-02-22
JP5114406B2 (ja) 2013-01-09
JP2009505427A (ja) 2009-02-05
EP1915791A2 (en) 2008-04-30
KR20080045112A (ko) 2008-05-22
EP1915791A4 (en) 2010-05-05
WO2007022129A2 (en) 2007-02-22
WO2007022129A3 (en) 2008-11-13
US7176053B1 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
KR100972920B1 (ko) 고성능 유기 장치를 조립하기 위한 레이저 절삭 방법
JP5232772B2 (ja) 自己整合型高性能有機ｆｅｔの構造及び製造
EP1834358B1 (en) Method of manufacturing an electronic device array
EP1944775B1 (en) Production of electronic devices
US9202683B2 (en) Printed material constrained by well structures and devices including same
US20050009248A1 (en) Solution-processed thin film transistor formation method
JP5638565B2 (ja) ポリマー薄膜における自己整合ビアホールの形成
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
EP2166543B1 (en) Production of electronic devices
US9466796B2 (en) Electronic device having thin film transistor using organic semiconductor and method of manufacturing the same
JP4779296B2 (ja) 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法
US9406896B2 (en) Pre-fabricated substrate for printed electronic devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 10