JP4779296B2 - 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法 - Google Patents
有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4779296B2 JP4779296B2 JP2003412154A JP2003412154A JP4779296B2 JP 4779296 B2 JP4779296 B2 JP 4779296B2 JP 2003412154 A JP2003412154 A JP 2003412154A JP 2003412154 A JP2003412154 A JP 2003412154A JP 4779296 B2 JP4779296 B2 JP 4779296B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- organic semiconductor
- semiconductor thin
- organic
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法に関する。
従来のシリコン半導体基板等から半導体装置を製造する場合、フォトリソグラフィ技術や各種の薄膜形成技術が用いられている。ところが、これらの生産技術は複雑であり、半導体装置の製造に長時間を必要とし、半導体装置の製造コストの低減に対する大きな障害となっている。また、従来の半導体装置は所謂バルクであり、可撓性や柔軟性が要求される分野への応用が困難である。更には、ムーアの法則に象徴されるように、高速化（集積）の限界が見えつつある。
このような従来のシリコン半導体基板等に基づく半導体装置に代わる電子素子、例えば、電界効果型トランジスタ（ＦＥＴ）として、導電性高分子材料を用いた素子の研究、開発が鋭意進められており、柔軟、且つ、安価なプラスチック・エレクトロニクスという新しい分野が拓かれつつある。
チャネル形成領域が有機半導体層から構成された所謂有機電界効果型トランジスタが、例えば、特開平１０−２７０７１２や特開２０００−２６９５１５から周知である。
従来の有機電界効果型トランジスタ（有機ＴＦＴ）の製造方法の一例の概要を、以下、図７の（Ａ）〜（Ｃ）及び図８の（Ａ）〜（Ｃ）を参照して説明する。
［工程−１０Ａ］
先ず、支持体１０上に設けられた基体１１上にゲート電極１２を形成した後、基体１１及びゲート電極１２上にゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。こうして、図７の（Ａ）に示す構造を得ることができる。
先ず、支持体１０上に設けられた基体１１上にゲート電極１２を形成した後、基体１１及びゲート電極１２上にゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。こうして、図７の（Ａ）に示す構造を得ることができる。
［工程−２０Ａ］
その後、全面に有機半導体薄膜１１５を形成する（図７の（Ｂ）参照）。有機半導体薄膜１１５をペンタセンから構成する場合、真空蒸着法にて有機半導体薄膜１１５を形成することができる。
その後、全面に有機半導体薄膜１１５を形成する（図７の（Ｂ）参照）。有機半導体薄膜１１５をペンタセンから構成する場合、真空蒸着法にて有機半導体薄膜１１５を形成することができる。
［工程−３０Ａ］
次いで、有機半導体薄膜１１５をパターニングするために、有機半導体薄膜１１５上にレジスト層１３１を形成する（図７の（Ｃ）参照）。ポリビニルアルコール（ＰＶＡ）から成るレジスト層１３１を、例えば、スピンコーティング法にて形成することができる。次いで、リソグラフィ技術に基づきレジスト層１３１をパターニングする（図８の（Ａ）参照）。具体的には、ＰＶＡから成るレジスト層１３１の露光には紫外線を用いればよいし、レジスト層１３１の現像には純水を用いればよい。
次いで、有機半導体薄膜１１５をパターニングするために、有機半導体薄膜１１５上にレジスト層１３１を形成する（図７の（Ｃ）参照）。ポリビニルアルコール（ＰＶＡ）から成るレジスト層１３１を、例えば、スピンコーティング法にて形成することができる。次いで、リソグラフィ技術に基づきレジスト層１３１をパターニングする（図８の（Ａ）参照）。具体的には、ＰＶＡから成るレジスト層１３１の露光には紫外線を用いればよいし、レジスト層１３１の現像には純水を用いればよい。
［工程−４０Ａ］
そして、このパターニングされたレジスト層１３１をエッチング用マスクとして、酸素プラズマを用いたアッシング処理によって有機半導体薄膜１１５をパターニングすることで、ソース／ドレイン電極１４の間のゲート絶縁膜１３の部分、及び、ソース／ドレイン電極１４の上に有機半導体薄膜１１５を残し、以て、有機半導体薄膜１１５から成るチャネル形成領域１１６を形成する（図８の（Ｂ）参照）。
そして、このパターニングされたレジスト層１３１をエッチング用マスクとして、酸素プラズマを用いたアッシング処理によって有機半導体薄膜１１５をパターニングすることで、ソース／ドレイン電極１４の間のゲート絶縁膜１３の部分、及び、ソース／ドレイン電極１４の上に有機半導体薄膜１１５を残し、以て、有機半導体薄膜１１５から成るチャネル形成領域１１６を形成する（図８の（Ｂ）参照）。
［工程−５０Ａ］
その後、有機溶剤あるいは水系溶剤にレジスト層１３１を浸漬することで、レジスト層１３１を除去する。こうして、図８の（Ｃ）に示す有機電界効果型トランジスタ（有機ＴＦＴ）を得ることができる。
その後、有機溶剤あるいは水系溶剤にレジスト層１３１を浸漬することで、レジスト層１３１を除去する。こうして、図８の（Ｃ）に示す有機電界効果型トランジスタ（有機ＴＦＴ）を得ることができる。
あるいは又、図９の（Ａ）及び（Ｂ）を参照して以下に説明する製造方法で、有機電界効果型トランジスタ（有機ＴＦＴ）を製造することもできる。
［工程−１０Ｂ］
先ず、支持体１０上に設けられた基体１１上にゲート電極１２を形成した後、基体１１及びゲート電極１２上にゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。こうして、図７の（Ａ）に示したと同様の構造を得ることができる。
先ず、支持体１０上に設けられた基体１１上にゲート電極１２を形成した後、基体１１及びゲート電極１２上にゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。こうして、図７の（Ａ）に示したと同様の構造を得ることができる。
［工程−２０Ｂ］
次いで、形成すべき有機半導体薄膜のパターンを転写したマスク１３３を、基体の有機半導体薄膜を形成すべき領域（具体的にはチャネル形成領域を形成すべき部分）の上方に機械的に固定する（図９の（Ａ）参照）。尚、マスク１３３は、金属板やシリコン半導体基板等に貫通孔１３３Ａを形成することで製造することができる。
次いで、形成すべき有機半導体薄膜のパターンを転写したマスク１３３を、基体の有機半導体薄膜を形成すべき領域（具体的にはチャネル形成領域を形成すべき部分）の上方に機械的に固定する（図９の（Ａ）参照）。尚、マスク１３３は、金属板やシリコン半導体基板等に貫通孔１３３Ａを形成することで製造することができる。
［工程−３０Ｂ］
そして、例えば真空蒸着法に基づき、マスク１３３を介してゲート絶縁膜１３及びソース／ドレイン電極１４上に有機薄膜材料を成膜して有機半導体薄膜２１５を形成した後（図９の（Ｂ）参照）、マスク１３３を取り去る。
そして、例えば真空蒸着法に基づき、マスク１３３を介してゲート絶縁膜１３及びソース／ドレイン電極１４上に有機薄膜材料を成膜して有機半導体薄膜２１５を形成した後（図９の（Ｂ）参照）、マスク１３３を取り去る。
しかしながら、上記の［工程−３０Ａ］において、有機半導体薄膜１１５上にレジスト層１３１を形成したとき、レジスト層１３１を構成するレジスト材料に含まれる溶剤である有機溶剤や水によって有機半導体薄膜１１５が劣化してしまう。また、レジスト層１３１を感光させるために照射する紫外線が有機半導体薄膜１１５に到達して、有機半導体薄膜１１５を劣化させてしまう。更には、上記の［工程−５０Ａ］において、レジスト層１３１の除去のために有機溶剤あるいは水系溶剤にレジスト層１３１を浸漬するが、これによっても有機半導体薄膜１１５が劣化してしまう。
また、［工程−２０Ｂ］においてマスク１３３を機械的に固定するが、有機薄膜材料を蒸着する前や蒸着中の振動によって、マスク１３３に位置ずれが生じ易い。そのため、パターン設計上、位置ずれを見越した大きな位置合わせ余裕を確保する必要がある。それ故、パターンの集積度を高めることが難しい。また、マスク１３３と基体１１との間に大きな間隙があると、有機薄膜材料がマスク１３３の下に回り込むため、得られた有機半導体薄膜２１５のパターンの輪郭がぼけてしまう。尚、マスク１３３と基体１１との間の間隙を狭めるためにマスク１３３を基体１１に機械的に接触させると、マスク１３３が基体等を傷付ける虞がある。更には、使用を重ねるうちに、マスク１３３の貫通孔内面に有機薄膜材料が付着してしまい、貫通孔の開口寸法が変化したり、貫通孔が埋まり、微細なパターンほど、精度を保つことが難しくなる。
従って、本発明の目的は、所望の形状を形成するために、レジスト材料を用いる必要が無く、且つ、有機薄膜材料等を通過させるためのマスクを用いる必要も無い、有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法を提供することにある。
上記の目的を達成するための本発明の有機薄膜集積回路の製造方法は、有機薄膜集積回路を構成する有機薄膜にエネルギー線を照射することで、エネルギー線に照射された該有機薄膜の部分を除去することを特徴とする。
上記の目的を達成するための本発明の第１の態様に係る電界効果型トランジスタの製造方法は、所謂ボトムゲート型であってボトムコンタクト型の薄膜トランジスタの製造方法であり、
（Ａ）基体上にゲート電極を形成する工程、
（Ｂ）基体及びゲート電極上にゲート絶縁膜を形成する工程、
（Ｃ）ゲート絶縁膜上にソース／ドレイン電極を形成する工程、及び、
（Ｄ）全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、ソース／ドレイン電極間のゲート絶縁膜の部分、及び、ソース／ドレイン電極上に有機半導体薄膜を残し、有機半導体薄膜から成るチャネル形成領域を得る工程、
を具備すること特徴とする。
（Ａ）基体上にゲート電極を形成する工程、
（Ｂ）基体及びゲート電極上にゲート絶縁膜を形成する工程、
（Ｃ）ゲート絶縁膜上にソース／ドレイン電極を形成する工程、及び、
（Ｄ）全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、ソース／ドレイン電極間のゲート絶縁膜の部分、及び、ソース／ドレイン電極上に有機半導体薄膜を残し、有機半導体薄膜から成るチャネル形成領域を得る工程、
を具備すること特徴とする。
上記の目的を達成するための本発明の第２の態様に係る電界効果型トランジスタの製造方法は、所謂ボトムゲート型であってトップコンタクト型の薄膜トランジスタの製造方法であり、
（Ａ）基体上にゲート電極を形成する工程、
（Ｂ）基体及びゲート電極上にゲート絶縁膜を形成する工程、
（Ｃ）全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、及び、
（Ｄ）有機半導体薄膜上にソース／ドレイン電極を形成する工程、
を具備することを特徴とする。
（Ａ）基体上にゲート電極を形成する工程、
（Ｂ）基体及びゲート電極上にゲート絶縁膜を形成する工程、
（Ｃ）全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、及び、
（Ｄ）有機半導体薄膜上にソース／ドレイン電極を形成する工程、
を具備することを特徴とする。
上記の目的を達成するための本発明の第３の態様に係る電界効果型トランジスタの製造方法は、所謂トップゲート型であってトップコンタクト型の薄膜トランジスタの製造方法であり、
（Ａ）基体上に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
（Ｂ）有機半導体薄膜上にソース／ドレイン電極を形成する工程、
（Ｃ）全面にゲート絶縁膜を形成する工程、及び、
（Ｄ）ゲート絶縁膜上にゲート電極を形成する工程、
を具備することを特徴とする。
（Ａ）基体上に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
（Ｂ）有機半導体薄膜上にソース／ドレイン電極を形成する工程、
（Ｃ）全面にゲート絶縁膜を形成する工程、及び、
（Ｄ）ゲート絶縁膜上にゲート電極を形成する工程、
を具備することを特徴とする。
上記の目的を達成するための本発明の第４の態様に係る電界効果型トランジスタの製造方法は、所謂トップゲート型であってボトムコンタクト型の薄膜トランジスタの製造方法であり、
（Ａ）基体上にソース／ドレイン電極を形成する工程、
（Ｂ）全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
（Ｃ）全面にゲート絶縁膜を形成する工程、及び、
（Ｄ）ゲート絶縁膜上にゲート電極を形成する工程、
を具備することを特徴とする。
（Ａ）基体上にソース／ドレイン電極を形成する工程、
（Ｂ）全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
（Ｃ）全面にゲート絶縁膜を形成する工程、及び、
（Ｄ）ゲート絶縁膜上にゲート電極を形成する工程、
を具備することを特徴とする。
本発明の有機薄膜集積回路の製造方法、あるいは、本発明の第１の態様〜第４の態様に係る電界効果型トランジスタの製造方法（以下、これらを総称して、単に本発明と呼ぶ場合がある）にあっては、有機薄膜あるいは有機半導体薄膜にエネルギー線を照射することで、エネルギー線に照射された有機薄膜あるいは有機半導体薄膜の部分を除去するが、ここで、「エネルギー線を照射すること」には、例えば、エネルギー線を遮蔽するためのレジスト材料等から成るマスク層を有機薄膜あるいは有機半導体薄膜上に形成すること無く、有機薄膜あるいは有機半導体薄膜にエネルギー線を照射する形態が含まれる。また、有機薄膜あるいは有機半導体薄膜の部分を除去するが、この除去は、好ましくは、エネルギー線の照射のみによって行われ、その他の操作は不要である。エネルギー線に照射された有機薄膜あるいは有機半導体薄膜の部分の除去の形態として、有機薄膜あるいは有機半導体薄膜を昇華させる形態、有機薄膜あるいは有機半導体薄膜を分解する形態、有機薄膜あるいは有機半導体薄膜を蒸発させる形態、有機薄膜あるいは有機半導体薄膜を反応させる形態を例示することができる。
本発明におけるエネルギー線の照射方法として、有機薄膜あるいは有機半導体薄膜の上方に配設されたエネルギー線遮蔽マスクを介してエネルギー線を一括して有機薄膜あるいは有機半導体薄膜に照射する方法、あるいは又、例えばチャネル形成領域のパターンに合わせてエネルギー線を、順次、有機薄膜あるいは有機半導体薄膜に照射する方法を例示することができる。これらの方法を採用することで、エネルギー線に照射された有機薄膜あるいは有機半導体薄膜の部分を選択的に除去することができる。尚、前者の方法にあっては、エネルギー線遮蔽マスクとして、例えば、ガラス板や石英板、プラスチック・フィルム、プラスチック板、金属板等にエネルギー線を透過する領域とエネルギー線を遮蔽する領域が形成されたマスクを用いればよい。また、後者の方法として、具体的には、エネルギー線ビームを、順次、ステップ移動させながら有機薄膜あるいは有機半導体薄膜に照射する方法（より具体的には、基体を載置したステージが所定の距離の移動と停止を繰り返し、所謂ラスタ走査方式あるいは所謂ベクタ走査方式と組み合わせて２次元的走査によってエネルギー線ビームを有機薄膜あるいは有機半導体薄膜に照射する方法）を挙げることができる。エネルギー線として、レーザを含む紫外線、レーザを含む可視光線、電子線、Ｘ線といった、広くは電磁波を挙げることができる。
尚、本発明の第１の態様に係る電界効果型トランジスタの製造方法にあっては前記工程（Ｄ）において、本発明の第２の態様に係る電界効果型トランジスタの製造方法にあっては前記工程（Ｃ）において、本発明の第３の態様に係る電界効果型トランジスタの製造方法にあっては前記工程（Ａ）において、本発明の第４の態様に係る電界効果型トランジスタの製造方法にあっては前記工程（Ｂ）において、あるいは又、本発明の有機薄膜集積回路の製造方法においては、有機半導体薄膜あるいは有機薄膜に、エネルギー線として紫外線を照射することで、昇華によって紫外線に照射された有機半導体薄膜あるいは有機薄膜の部分を除去することが好ましい。そして、これらの構成を含む本発明にあっては、有機半導体薄膜あるいは有機薄膜を構成する材料として、ペンタセン、ナフタレン、アントラセン、ナフタセン、コロネン、ベンゾピレン、トリフェニレンを挙げることができる。
有機半導体薄膜あるいは有機薄膜の形成方法として、有機半導体薄膜あるいは有機薄膜を構成する材料にも依るが、真空蒸着法に例示される物理的気相成長法（ＰＶＤ法）；各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；ナノインプリント法、浸漬法といった各種コーティング法；及びスプレー法の内のいずれかを挙げることができる。
また、本発明の電界効果型トランジスタの製造方法において、ゲート電極やソース／ドレイン電極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、インジウム（Ｉｎ）、錫（Ｓｎ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース／ドレイン電極を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料を挙げることもできる。ゲート電極やソース／ドレイン電極、配線の形成方法として、これらの電極を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるＰＶＤ法とエッチング技術との組合せ；各種のＣＶＤ法とエッチング技術との組合せ；スピンコート法とエッチング技術との組合せ；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法とエッチング技術との組合せ；リフトオフ法；シャドウマスク法；及びスプレー法とエッチング技術との組合せを挙げることができる。
ゲート絶縁膜を構成する材料として、ＳｉＯ2、ＳｉＮ、スピン・オン・グラス（ＳＯＧ）、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）やポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。ゲート絶縁膜の形成方法として、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；各種のＣＶＤ法；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；浸漬法；キャスティング法；及びスプレー法の内のいずれかを挙げることができる。また、場合によっては、ゲート電極の表面を酸化あるいは窒化することによって形成することもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、Ｎ2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Ａｕから成るゲート電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面にゲート絶縁膜を形成することもできる。
また、基体として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。更には、基体として、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート、ポリエチレンテレフタレート（ＰＥＴ）に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。
本発明の有機薄膜集積回路の製造方法においては、有機薄膜集積回路を構成する有機薄膜にエネルギー線を照射することで、エネルギー線に照射された有機薄膜の部分を除去する。また、本発明の第１の態様〜第４の態様に係る電界効果型トランジスタの製造方法においては、有機半導体薄膜にエネルギー線を照射することで、エネルギー線に照射された有機半導体薄膜の部分を除去する。従って、有機半導体薄膜や有機薄膜の選択的な除去、あるいは又、有機半導体薄膜から成るチャネル形成領域の形成にあっては、エネルギー線を遮蔽するためのレジスト材料から成るマスク層を有機半導体薄膜や有機薄膜上に形成する必要が全く無い。それ故、レジスト材料から成るマスク層の形成や除去に起因した有機半導体薄膜や有機薄膜の特性劣化、あるいは又、有機半導体薄膜から成るチャネル形成領域の特性劣化が生じることを確実に抑制することができる。
しかも、有機半導体薄膜や有機薄膜を構成する材料を通過させるためのマスクを用いる必要も無い。たとえマスクを用いたとしても、エネルギー線を選択的に通過させるためのマスクである。それ故、基板とマスクとの間隔を十分広くとったとしても、有機薄膜材料がマスクの下に回り込むことを抑えることができる。更には、使用を重ねるうちに、マスクの貫通孔内面に有機薄膜材料が付着してしまい、貫通孔の開口寸法が変化したり、貫通孔が埋まり、微細なパターンほど、精度を保つことが難しくなるといったことも無い。
以上の結果として、少ない工程で、高密度にて有機薄膜集積回路あるいは電界効果型トランジスタを高い歩留りにて集積、製造することが可能となる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例１は、本発明の有機薄膜集積回路の製造方法、及び、本発明の第１の態様に係る電界効果型トランジスタ（以下、ＦＥＴと略称する）の製造方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例１のＦＥＴの製造方法によって得られたＦＥＴを切断したときの模式的な一部断面図を図３の（Ｂ）に示す。
実施例１のＦＥＴの製造方法によって得られたＦＥＴは、所謂、ボトムゲート型であり、且つ、ボトムコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成されたソース／ドレイン電極１４、並びに、
（Ｄ）ソース／ドレイン電極１４の間であってゲート絶縁膜１３上に形成された、有機半導体薄膜１５から成るチャネル形成領域１６、
を備えている。
（Ａ）基体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成されたソース／ドレイン電極１４、並びに、
（Ｄ）ソース／ドレイン電極１４の間であってゲート絶縁膜１３上に形成された、有機半導体薄膜１５から成るチャネル形成領域１６、
を備えている。
尚、有機半導体薄膜１５は、ソース／ドレイン電極１４上にも延在している。また、有機半導体薄膜１５をペンタセンから構成した。更には、支持体１０をシリコン基板から構成し、基体１１をポリエーテルスルホン（ＰＥＳ）から構成し、ゲート電極１２及びソース／ドレイン電極１４を金（Ａｕ）層から構成し、ゲート絶縁膜１３をＳｉＯ2から構成した。
以下、支持体等の模式的な一部断面図である図１の（Ａ）〜（Ｄ）、図２の（Ａ）〜（Ｃ）、並びに、図３の（Ａ）〜（Ｂ）を参照して、実施例１のＦＥＴの製造方法の概要を説明する。
［工程−１００］
先ず、基体１１上にゲート電極１２を形成する。具体的には、シリコン基板から成る支持体１０に接着されたポリエーテルスルホン（ＰＥＳ）から成る基体１１上に、レジスト層３１に基づきゲート電極形成用のパターンを形成する（図１の（Ａ）参照）。
先ず、基体１１上にゲート電極１２を形成する。具体的には、シリコン基板から成る支持体１０に接着されたポリエーテルスルホン（ＰＥＳ）から成る基体１１上に、レジスト層３１に基づきゲート電極形成用のパターンを形成する（図１の（Ａ）参照）。
次いで、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、基体１１及びレジスト層３１上に真空蒸着法によって形成する（図１の（Ｂ）参照）。図面においては、密着層の図示を省略した。蒸着を行う際、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
その後、リフトオフ法によりレジスト層３１を除去することで、Ａｕ層から成るゲート電極１２を得ることができる（図１の（Ｃ）参照）。
［工程−１１０］
次に、ゲート電極１２上を含む基体１１上にゲート絶縁膜１３を形成する。具体的には、ＳｉＯ2から成るゲート絶縁膜１３を、スパッタリング法に基づき、ゲート電極１２及び基体１１上に形成する。ゲート絶縁膜１３の成膜を行う際、ゲート電極１２の一部をハードマスクで覆うことによって、ゲート電極の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜１３の成膜時、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、ＳｉＯ2の成膜中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
次に、ゲート電極１２上を含む基体１１上にゲート絶縁膜１３を形成する。具体的には、ＳｉＯ2から成るゲート絶縁膜１３を、スパッタリング法に基づき、ゲート電極１２及び基体１１上に形成する。ゲート絶縁膜１３の成膜を行う際、ゲート電極１２の一部をハードマスクで覆うことによって、ゲート電極の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜１３の成膜時、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、ＳｉＯ2の成膜中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
［工程−１２０］
その後、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。具体的には、全面に、レジスト層３２に基づきソース／ドレイン電極形成用のパターンを形成する（図１の（Ｄ）参照）。
その後、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。具体的には、全面に、レジスト層３２に基づきソース／ドレイン電極形成用のパターンを形成する（図１の（Ｄ）参照）。
次いで、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、ゲート絶縁膜１３及びレジスト層３２上に真空蒸着法によって形成する（図２の（Ａ）参照）。図面においては、密着層の図示を省略した。蒸着を行う際、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
その後、リフトオフ法によりレジスト層３２を除去することで、Ａｕ層から成るソース／ドレイン電極１４を得ることができる（図２の（Ｂ）参照）。
［工程−１３０］
次に、全面に有機半導体薄膜１５を形成する（図２の（Ｃ）参照）。具体的には、以下の表１に例示する真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜１５をソース／ドレイン電極１４及びゲート絶縁膜１３の上に形成する。
次に、全面に有機半導体薄膜１５を形成する（図２の（Ｃ）参照）。具体的には、以下の表１に例示する真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜１５をソース／ドレイン電極１４及びゲート絶縁膜１３の上に形成する。
［表１］
支持体温度：６０゜Ｃ
成膜速度 ：３ｎｍ／分
圧力 ：５×１０-4Ｐａ
支持体温度：６０゜Ｃ
成膜速度 ：３ｎｍ／分
圧力 ：５×１０-4Ｐａ
［工程−１４０］
その後、エネルギー線として紫外線を有機半導体薄膜１５に照射することで（より具体的には、エネルギー線として紫外線を有機半導体薄膜１５に照射することのみで）、エネルギー線に照射された有機半導体薄膜１５の部分を昇華に基づき除去することによって、ソース／ドレイン電極１４間のゲート絶縁膜１３の部分、及び、ソース／ドレイン電極１４上に有機半導体薄膜１５を残す（図３の（Ａ）参照）。これによって、有機半導体薄膜１５から成るチャネル形成領域１６を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することで（より具体的には、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することのみで）、エネルギー線に照射された有機薄膜１５の部分を除去する。
その後、エネルギー線として紫外線を有機半導体薄膜１５に照射することで（より具体的には、エネルギー線として紫外線を有機半導体薄膜１５に照射することのみで）、エネルギー線に照射された有機半導体薄膜１５の部分を昇華に基づき除去することによって、ソース／ドレイン電極１４間のゲート絶縁膜１３の部分、及び、ソース／ドレイン電極１４上に有機半導体薄膜１５を残す（図３の（Ａ）参照）。これによって、有機半導体薄膜１５から成るチャネル形成領域１６を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することで（より具体的には、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することのみで）、エネルギー線に照射された有機薄膜１５の部分を除去する。
具体的には、ゲート絶縁膜１３及びソース／ドレイン電極１４の上方にマスク（フォトマスク）３３を配置する。このマスク３３は、残すべき有機半導体薄膜１５の部分には紫外線が照射されないような構造を有する。即ち、このマスク３３は、紫外線透過領域と紫外線遮蔽領域を有し、昇華させるべき有機半導体薄膜１５の部分の上方に紫外線透過領域が位置し、残すべき有機半導体薄膜１５の部分の上方に紫外線遮蔽領域が位置する。紫外線の波長は、有機薄膜あるいは有機半導体薄膜１５の吸収波長にあわせて選択する。また、照射強度（照射エネルギー）及び照射時間は、下地に相当するゲート絶縁膜１３やソース／ドレイン電極１４が損傷を受けない範囲であって、有機薄膜あるいは有機半導体薄膜１５が紫外線のエネルギーを吸収して昇華するように選定する。
［工程−１５０］
次いで、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図３の（Ｂ）参照）。こうして、実施例１のＦＥＴを得ることができる。
次いで、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図３の（Ｂ）参照）。こうして、実施例１のＦＥＴを得ることができる。
実施例２は、本発明の有機薄膜集積回路の製造方法、及び、本発明の第２の態様に係るＦＥＴの製造方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例２のＦＥＴの製造方法によって得られたＦＥＴを切断したときの模式的な一部断面図を図４の（Ｃ）に示す。
実施例２のＦＥＴは、所謂、ボトムゲート型であり、且つ、トップコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成された、有機半導体薄膜１５から成るチャネル形成領域１６、並びに、
（Ｄ）有機半導体薄膜１５上に形成されたソース／ドレイン電極１４、
を備えている。
（Ａ）基体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成された、有機半導体薄膜１５から成るチャネル形成領域１６、並びに、
（Ｄ）有機半導体薄膜１５上に形成されたソース／ドレイン電極１４、
を備えている。
実施例２のＦＥＴは、このように、ソース／ドレイン電極１４及び有機半導体薄膜１５の垂直方向の配置状態が実施例１のＦＥＴと逆になっているが、その他の点は実施例１のＦＥＴと同じとすることができる。それ故、実施例２のＦＥＴの詳細な説明は省略する。
以下、支持体等の模式的な一部断面図である図４の（Ａ）〜（Ｃ）を参照して、実施例２のＦＥＴの製造方法の概要を説明する。
［工程−２００］
先ず、実施例１の［工程−１００］と同様にして、基体１１上にゲート電極１２を形成する。
先ず、実施例１の［工程−１００］と同様にして、基体１１上にゲート電極１２を形成する。
［工程−２１０］
次に、実施例１の［工程−１１０］と同様にして、ゲート電極１２上を含む基体１１上にゲート絶縁膜１３を形成する。
次に、実施例１の［工程−１１０］と同様にして、ゲート電極１２上を含む基体１１上にゲート絶縁膜１３を形成する。
［工程−２２０］
その後、実施例１の［工程−１３０］と同様にして、全面に有機半導体薄膜１５を形成する。具体的には、表１に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜１５をゲート絶縁膜１３の上に形成する（図４の（Ａ）参照）。
その後、実施例１の［工程−１３０］と同様にして、全面に有機半導体薄膜１５を形成する。具体的には、表１に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜１５をゲート絶縁膜１３の上に形成する（図４の（Ａ）参照）。
［工程−２３０］
次いで、実施例１の［工程−１４０］と同様にして、エネルギー線として紫外線を有機半導体薄膜１５に照射することで（より具体的には、エネルギー線として紫外線を有機半導体薄膜１５に照射することのみで）、エネルギー線に照射された有機半導体薄膜１５の部分を昇華に基づき除去することによって、有機半導体薄膜１５を残し、有機半導体薄膜１５から成るチャネル形成領域１６を得る（図４の（Ｂ）参照）。あるいは又、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することで（より具体的には、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することのみで）、エネルギー線に照射された有機薄膜１５の部分を除去する。
次いで、実施例１の［工程−１４０］と同様にして、エネルギー線として紫外線を有機半導体薄膜１５に照射することで（より具体的には、エネルギー線として紫外線を有機半導体薄膜１５に照射することのみで）、エネルギー線に照射された有機半導体薄膜１５の部分を昇華に基づき除去することによって、有機半導体薄膜１５を残し、有機半導体薄膜１５から成るチャネル形成領域１６を得る（図４の（Ｂ）参照）。あるいは又、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することで（より具体的には、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することのみで）、エネルギー線に照射された有機薄膜１５の部分を除去する。
［工程−２４０］
その後、有機半導体薄膜１５上にＡｕ層から成るソース／ドレイン電極１４を形成する。具体的には、有機半導体薄膜１５の一部及びゲート絶縁膜１３をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、有機半導体薄膜１５上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。こうして、Ａｕ層から成るソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。
その後、有機半導体薄膜１５上にＡｕ層から成るソース／ドレイン電極１４を形成する。具体的には、有機半導体薄膜１５の一部及びゲート絶縁膜１３をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、有機半導体薄膜１５上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。こうして、Ａｕ層から成るソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−２５０］
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図４の（Ｃ）参照）。こうして、実施例２のＦＥＴを得ることができる。
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図４の（Ｃ）参照）。こうして、実施例２のＦＥＴを得ることができる。
実施例３は、本発明の有機薄膜集積回路の製造方法、及び、本発明の第３の態様に係るＦＥＴの製造方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例３のＦＥＴの製造方法によって得られたＦＥＴを切断したときの模式的な一部断面図を図５の（Ｃ）に示す。
実施例３のＦＥＴは、所謂、トップゲート型であり、且つ、トップコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成された、有機半導体薄膜１５から成るチャネル形成領域１６、
（Ｂ）有機半導体薄膜１５上に形成されたソース／ドレイン電極１４、
（Ｃ）ソース／ドレイン電極１４及び有機半導体薄膜１５上に形成されたゲート絶縁膜１３、並びに、
（Ｄ）ゲート絶縁膜１３上に形成されたゲート電極１２、
を備えている。
（Ａ）基体１１上に形成された、有機半導体薄膜１５から成るチャネル形成領域１６、
（Ｂ）有機半導体薄膜１５上に形成されたソース／ドレイン電極１４、
（Ｃ）ソース／ドレイン電極１４及び有機半導体薄膜１５上に形成されたゲート絶縁膜１３、並びに、
（Ｄ）ゲート絶縁膜１３上に形成されたゲート電極１２、
を備えている。
尚、実施例３のＦＥＴは、このように、構造上、実施例１のＦＥＴと異なっているが、各構成要素を構成する材料等は実施例１のＦＥＴと同じとすることができる。それ故、実施例３のＦＥＴの詳細な説明は省略する。以下、実施例３のＦＥＴの製造方法の概要を、支持体等の模式的な一部断面図である図５の（Ａ）〜（Ｃ）を参照して説明する。
［工程−３００］
先ず、基体１１上に有機半導体薄膜１５を形成する。具体的には、実施例１の［工程−１３０］と同様にして、全面に有機半導体薄膜１５を形成する（図５の（Ａ）参照）。具体的には、表１に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜１５を基体１１上に形成する。
先ず、基体１１上に有機半導体薄膜１５を形成する。具体的には、実施例１の［工程−１３０］と同様にして、全面に有機半導体薄膜１５を形成する（図５の（Ａ）参照）。具体的には、表１に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜１５を基体１１上に形成する。
［工程−３１０］
次いで、実施例１の［工程−１４０］と同様にして、エネルギー線として紫外線を有機半導体薄膜１５に照射することで（より具体的には、エネルギー線として紫外線を有機半導体薄膜１５に照射することのみで）、エネルギー線に照射された有機半導体薄膜１５の部分を昇華に基づき除去することによって、有機半導体薄膜１５を残す（図５の（Ｂ）参照）。これによって、有機半導体薄膜１５から成るチャネル形成領域１６を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することで（より具体的には、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することのみで）、エネルギー線に照射された有機薄膜１５の部分を除去する。
次いで、実施例１の［工程−１４０］と同様にして、エネルギー線として紫外線を有機半導体薄膜１５に照射することで（より具体的には、エネルギー線として紫外線を有機半導体薄膜１５に照射することのみで）、エネルギー線に照射された有機半導体薄膜１５の部分を昇華に基づき除去することによって、有機半導体薄膜１５を残す（図５の（Ｂ）参照）。これによって、有機半導体薄膜１５から成るチャネル形成領域１６を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することで（より具体的には、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することのみで）、エネルギー線に照射された有機薄膜１５の部分を除去する。
［工程−３２０］
その後、有機半導体薄膜１５上にＡｕ層から成るソース／ドレイン電極１４を形成する。具体的には、有機半導体薄膜１５の一部及び基体１１をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、有機半導体薄膜１５上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。こうして、Ａｕ層から成るソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。
その後、有機半導体薄膜１５上にＡｕ層から成るソース／ドレイン電極１４を形成する。具体的には、有機半導体薄膜１５の一部及び基体１１をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、有機半導体薄膜１５上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。こうして、Ａｕ層から成るソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−３３０］
次に、実施例１の［工程−１１０］と同様にして、全面にゲート絶縁膜１３を形成する。
次に、実施例１の［工程−１１０］と同様にして、全面にゲート絶縁膜１３を形成する。
［工程−３４０］
その後、実施例１の［工程−１００］と同様にして、ゲート絶縁膜１３上にＡｕ層から成るゲート電極１２を形成する。図面においては、密着層の図示を省略した。あるいは又、ゲート絶縁膜１３の一部をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、ゲート絶縁膜１３上に真空蒸着法によって形成してもよく、これによって、ゲート電極１２をフォトリソグラフィ・プロセス無しで形成することができる。
その後、実施例１の［工程−１００］と同様にして、ゲート絶縁膜１３上にＡｕ層から成るゲート電極１２を形成する。図面においては、密着層の図示を省略した。あるいは又、ゲート絶縁膜１３の一部をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、ゲート絶縁膜１３上に真空蒸着法によって形成してもよく、これによって、ゲート電極１２をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−３５０］
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図５の（Ｃ）参照）。こうして、実施例３のＦＥＴを得ることができる。
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図５の（Ｃ）参照）。こうして、実施例３のＦＥＴを得ることができる。
実施例４は、本発明の有機薄膜集積回路の製造方法、及び、本発明の第４の態様に係るＦＥＴの製造方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例４のＦＥＴの製造方法によって得られたＦＥＴを切断したときの模式的な一部断面図を図６の（Ｃ）に示す。
実施例４のＦＥＴは、所謂、トップゲート型であり、且つ、ボトムコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成されたソース／ドレイン電極１４、
（Ｂ）ソース／ドレイン電極１４及び基体１１上に形成された、有機半導体薄膜１５から成るチャネル形成領域１６、
（Ｃ）有機半導体薄膜１５上に形成されたゲート絶縁膜１３、並びに、
（Ｄ）ゲート絶縁膜１３上に形成されたゲート電極１２、
を備えている。
（Ａ）基体１１上に形成されたソース／ドレイン電極１４、
（Ｂ）ソース／ドレイン電極１４及び基体１１上に形成された、有機半導体薄膜１５から成るチャネル形成領域１６、
（Ｃ）有機半導体薄膜１５上に形成されたゲート絶縁膜１３、並びに、
（Ｄ）ゲート絶縁膜１３上に形成されたゲート電極１２、
を備えている。
実施例４のＦＥＴは、このように、ソース／ドレイン電極１４及び有機半導体薄膜１５の垂直方向の配置状態が実施例３のＦＥＴと逆になっているが、その他の点は実施例３のＦＥＴと同じとすることができる。それ故、実施例４のＦＥＴの詳細な説明は省略する。
以下、支持体等の模式的な一部断面図である図６の（Ａ）〜（Ｃ）を参照して、実施例４のＦＥＴの製造方法の概要を説明する。
［工程−４００］
先ず、実施例１の［工程−１２０］あるいは実施例３の［工程−３２０］と同様にして、基体１１上にソース／ドレイン電極１４を形成する。
先ず、実施例１の［工程−１２０］あるいは実施例３の［工程−３２０］と同様にして、基体１１上にソース／ドレイン電極１４を形成する。
［工程−４１０］
次に、全面に有機半導体薄膜１５を形成する。具体的には、実施例１の［工程−１３０］と同様にして、基体１１及びソース／ドレイン電極１４上に有機半導体薄膜１５を形成する（図６の（Ａ）参照）。具体的には、表１に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜１５を基体１１及びソース／ドレイン電極１４上に形成する。
次に、全面に有機半導体薄膜１５を形成する。具体的には、実施例１の［工程−１３０］と同様にして、基体１１及びソース／ドレイン電極１４上に有機半導体薄膜１５を形成する（図６の（Ａ）参照）。具体的には、表１に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜１５を基体１１及びソース／ドレイン電極１４上に形成する。
［工程−４２０］
その後、実施例１の［工程−１４０］と同様にして、エネルギー線として紫外線を有機半導体薄膜１５に照射することで（より具体的には、エネルギー線として紫外線を有機半導体薄膜１５に照射することのみで）、エネルギー線に照射された有機半導体薄膜１５の部分を昇華に基づき除去することによって、有機半導体薄膜１５を残す（図６の（Ｂ）参照）。これによって、有機半導体薄膜１５から成るチャネル形成領域１６を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することで（より具体的には、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することのみで）、エネルギー線に照射された有機薄膜１５の部分を除去する。
その後、実施例１の［工程−１４０］と同様にして、エネルギー線として紫外線を有機半導体薄膜１５に照射することで（より具体的には、エネルギー線として紫外線を有機半導体薄膜１５に照射することのみで）、エネルギー線に照射された有機半導体薄膜１５の部分を昇華に基づき除去することによって、有機半導体薄膜１５を残す（図６の（Ｂ）参照）。これによって、有機半導体薄膜１５から成るチャネル形成領域１６を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することで（より具体的には、有機薄膜集積回路を構成する有機薄膜１５にエネルギー線を照射することのみで）、エネルギー線に照射された有機薄膜１５の部分を除去する。
［工程−４３０］
次いで、実施例１の［工程−１１０］と同様にして、全面にゲート絶縁膜１３を形成する。
次いで、実施例１の［工程−１１０］と同様にして、全面にゲート絶縁膜１３を形成する。
［工程−４４０］
その後、実施例１の［工程−１００］と同様にして、ゲート絶縁膜１３上にＡｕ層から成るゲート電極１２を形成する。図面においては、密着層の図示を省略した。あるいは又、ゲート絶縁膜１３の一部をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、ゲート絶縁膜１３上に真空蒸着法によって形成してもよく、これによって、ゲート電極１２をフォトリソグラフィ・プロセス無しで形成することができる。
その後、実施例１の［工程−１００］と同様にして、ゲート絶縁膜１３上にＡｕ層から成るゲート電極１２を形成する。図面においては、密着層の図示を省略した。あるいは又、ゲート絶縁膜１３の一部をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、ゲート絶縁膜１３上に真空蒸着法によって形成してもよく、これによって、ゲート電極１２をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−４５０］
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図６の（Ｃ）参照）。こうして、実施例４のＦＥＴを得ることができる。
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図６の（Ｃ）参照）。こうして、実施例４のＦＥＴを得ることができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。電界効果型トランジスタの構造、製造条件は例示であり、適宜変更することができる。尚、本発明のＦＥＴを、ディスプレイ装置や各種の電子機器に適用、使用する場合、基体に多数のＦＥＴを集積したモノリシック集積回路としてもよいし、各ＦＥＴを切断して個別化し、ディスクリート部品として使用してもよい。
実施例においては、紫外線の一括照射で選択的に有機薄膜あるいは有機半導体薄膜を昇華させることにより、有機薄膜や有機半導体薄膜にダメージを与えることなく、有機薄膜あるいは有機半導体薄膜を高精度にてパターンニングし、例えばチャネル形成領域を得ることが可能となる。尚、紫外線の照射は一括照射に限定するものではなく、チャネル形成領域のパターンに合わせて成形した紫外線成形ビームを、順次、ステップ移動させながら有機薄膜あるいは有機半導体薄膜に照射してもよい。あるいは、紫外線成形ビームの代わりに、絞ったレーザ光の照射点をチャネル形成領域以外の領域で走査させて、有機薄膜あるいは有機半導体薄膜を分解あるいは蒸発させてもよい。
本発明の有機薄膜集積回路の製造方法は、実施例にて説明したような、有機薄膜トランジスタにおける有機半導体薄膜から成るチャネル形成領域の形成への適用に限定されない。即ち、本発明の有機薄膜集積回路の製造方法は、例えば、
（１）有機薄膜集積回路（具体的には、ゲート電極）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成るゲート電極を形成する方法
（２）有機薄膜集積回路（具体的には、ソース／ドレイン電極）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成るソース／ドレイン電極を形成する方法
（３）有機薄膜集積回路（具体的には、各種の配線）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成る配線を形成する方法
（４）有機薄膜集積回路（具体的には、絶縁膜、層間絶縁層、パッシベーション膜等の各種絶縁層）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成り、パターニングされた絶縁層を得る方法
（５）有機薄膜集積回路（具体的には、絶縁膜、層間絶縁層、パッシベーション膜等の各種絶縁層）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、コンタクトホールやビヤホールといった接続孔を設けるための開口部やコネクターとの接続部を設けるための開口部を有機薄膜から成る絶縁層に形成する方法
に適用することができる。
（１）有機薄膜集積回路（具体的には、ゲート電極）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成るゲート電極を形成する方法
（２）有機薄膜集積回路（具体的には、ソース／ドレイン電極）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成るソース／ドレイン電極を形成する方法
（３）有機薄膜集積回路（具体的には、各種の配線）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成る配線を形成する方法
（４）有機薄膜集積回路（具体的には、絶縁膜、層間絶縁層、パッシベーション膜等の各種絶縁層）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成り、パターニングされた絶縁層を得る方法
（５）有機薄膜集積回路（具体的には、絶縁膜、層間絶縁層、パッシベーション膜等の各種絶縁層）を構成する有機薄膜にエネルギー線を照射することで（より好ましくは、照射することのみで）、エネルギー線に照射された有機薄膜の部分を除去することによって、コンタクトホールやビヤホールといった接続孔を設けるための開口部やコネクターとの接続部を設けるための開口部を有機薄膜から成る絶縁層に形成する方法
に適用することができる。
尚、上記（１）〜（５）の場合にあっては、ゲート電極、ソース／ドレイン電極、各種の配線、絶縁膜、層間絶縁層、パッシベーション膜等の各種絶縁層（これらを総称して、有機薄膜集積回路構成要素）を構成する有機薄膜として、有機薄膜集積回路構成要素に最適な材料を選択すればよいし、係る有機薄膜に照射すべきエネルギー線も、有機薄膜集積回路構成要素を構成する材料に対して最適なエネルギー線であって下地等に損傷を発生させないエネルギー線を選択すればよい。また、エネルギー線の照射方法や照射条件、有機薄膜の除去の形態も、有機薄膜集積回路構成要素、あるいは、有機薄膜集積回路構成要素を構成する有機薄膜に基づき適宜選択、設定、決定すればよい。
１０・・・支持体、１１・・・基体、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４・・・ソース／ドレイン電極、１５・・・有機半導体薄膜あるいは有機薄膜、１６・・・チャネル形成領域、２０・・・絶縁層、２１・・・配線、３１，３２・・・レジスト層、３３・・・マスク
Claims (10)
- 有機薄膜集積回路の製造方法であって、
該有機薄膜集積回路を構成する有機薄膜に、エネルギー線ビームを、順次、ステップ移動させながら照射することで、エネルギー線ビームに照射された該有機薄膜の部分を除去する有機薄膜集積回路の製造方法。 - （Ａ）基体上にゲート電極を形成する工程、
（Ｂ）基体及びゲート電極上にゲート絶縁膜を形成する工程、
（Ｃ）ゲート絶縁膜上にソース／ドレイン電極を形成する工程、及び、
（Ｄ）全面に有機半導体薄膜を形成した後、有機半導体薄膜に、エネルギー線ビームを、順次、ステップ移動させながら照射することでエネルギー線ビームに照射された該有機半導体薄膜の部分を除去することによって、ソース／ドレイン電極間のゲート絶縁膜の部分、及び、ソース／ドレイン電極上に有機半導体薄膜を残し、有機半導体薄膜から成るチャネル形成領域を得る工程、
を具備する電界効果型トランジスタの製造方法。 - 前記工程（Ｄ）において、有機半導体薄膜に紫外線を照射することで、昇華によって紫外線に照射された該有機半導体薄膜の部分を除去する請求項２に記載の電界効果型トランジスタの製造方法。
- （Ａ）基体上にゲート電極を形成する工程、
（Ｂ）基体及びゲート電極上にゲート絶縁膜を形成する工程、
（Ｃ）全面に有機半導体薄膜を形成した後、有機半導体薄膜に、エネルギー線ビームを、順次、ステップ移動させながら照射することでエネルギー線ビームに照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、及び、
（Ｄ）有機半導体薄膜上にソース／ドレイン電極を形成する工程、
を具備する電界効果型トランジスタの製造方法。 - 前記工程（Ｃ）において、有機半導体薄膜に紫外線を照射することで、昇華によって紫外線に照射された該有機半導体薄膜の部分を除去する請求項４に記載の電界効果型トランジスタの製造方法。
- （Ａ）基体上に有機半導体薄膜を形成した後、有機半導体薄膜に、エネルギー線ビームを、順次、ステップ移動させながら照射することでエネルギー線ビームに照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
（Ｂ）有機半導体薄膜上にソース／ドレイン電極を形成する工程、
（Ｃ）全面にゲート絶縁膜を形成する工程、及び、
（Ｄ）ゲート絶縁膜上にゲート電極を形成する工程、
を具備する電界効果型トランジスタの製造方法。 - 前記工程（Ａ）において、有機半導体薄膜に紫外線を照射することで、昇華によって紫外線に照射された該有機半導体薄膜の部分を除去する請求項６に記載の電界効果型トランジスタの製造方法。
- （Ａ）基体上にソース／ドレイン電極を形成する工程、
（Ｂ）全面に有機半導体薄膜を形成した後、有機半導体薄膜に、エネルギー線ビームを、順次、ステップ移動させながら照射することでエネルギー線ビームに照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
（Ｃ）全面にゲート絶縁膜を形成する工程、及び、
（Ｄ）ゲート絶縁膜上にゲート電極を形成する工程、
を具備する電界効果型トランジスタの製造方法。 - 前記工程（Ｂ）において、有機半導体薄膜に紫外線を照射することで、昇華によって紫外線に照射された該有機半導体薄膜の部分を除去する請求項８に記載の電界効果型トランジスタの製造方法。
- 前記有機半導体薄膜はペンタセンから成る請求項２乃至請求項９のいずれか１項に記載の電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003412154A JP4779296B2 (ja) | 2003-12-10 | 2003-12-10 | 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003412154A JP4779296B2 (ja) | 2003-12-10 | 2003-12-10 | 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005175157A JP2005175157A (ja) | 2005-06-30 |
| JP4779296B2 true JP4779296B2 (ja) | 2011-09-28 |
Family
ID=34732689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003412154A Expired - Fee Related JP4779296B2 (ja) | 2003-12-10 | 2003-12-10 | 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4779296B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5066848B2 (ja) * | 2006-02-10 | 2012-11-07 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタの製造方法 |
| JP5103982B2 (ja) * | 2007-03-28 | 2012-12-19 | 大日本印刷株式会社 | 有機半導体素子の製造方法 |
| JP5509629B2 (ja) * | 2009-03-09 | 2014-06-04 | コニカミノルタ株式会社 | 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ |
| JP5565609B2 (ja) * | 2009-10-02 | 2014-08-06 | ソニー株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3246189B2 (ja) * | 1994-06-28 | 2002-01-15 | 株式会社日立製作所 | 半導体表示装置 |
| JP2002229041A (ja) * | 2001-02-06 | 2002-08-14 | Sony Corp | 液晶表示装置の製造方法及び液晶表示装置 |
| JP2003347624A (ja) * | 2002-05-27 | 2003-12-05 | Konica Minolta Holdings Inc | 有機半導体材料の精製方法、該精製方法を用いて得られた有機半導体材料及びそれを用いた半導体素子 |
-
2003
- 2003-12-10 JP JP2003412154A patent/JP4779296B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005175157A (ja) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100972920B1 (ko) | 고성능 유기 장치를 조립하기 위한 레이저 절삭 방법 | |
| US8987808B2 (en) | Thin film transistor with accurately aligned electrode patterns and electronic device(s) that include same | |
| KR101313885B1 (ko) | 전자 디바이스 어레이 | |
| EP1944775B1 (en) | Production of electronic devices | |
| JP4951878B2 (ja) | 電界効果型トランジスタの製造方法 | |
| US7615483B2 (en) | Printed metal mask for UV, e-beam, ion-beam and X-ray patterning | |
| KR100803426B1 (ko) | 기판 및 그 제조 방법과 표시 장치 및 그 제조 방법 | |
| EP1665290B1 (en) | Production of electronic devices | |
| JP2005521238A (ja) | ソース及びドレイン並びにそれらの間のギャップを規定するための方法 | |
| US20080296562A1 (en) | Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices | |
| JP4779296B2 (ja) | 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法 | |
| US8153512B2 (en) | Patterning techniques | |
| JP2005093633A (ja) | 電界効果型トランジスタ | |
| US20110294296A1 (en) | Using edges of self-assembled monolayers to form narrow features | |
| US20080153285A1 (en) | Patterning Metal Layers | |
| US20080230771A1 (en) | Thin film transistor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |