JP5114406B2 - 高性能の有機デバイス製造用レーザアブレーション法 - Google Patents

高性能の有機デバイス製造用レーザアブレーション法 Download PDF

Info

Publication number
JP5114406B2
JP5114406B2 JP2008527041A JP2008527041A JP5114406B2 JP 5114406 B2 JP5114406 B2 JP 5114406B2 JP 2008527041 A JP2008527041 A JP 2008527041A JP 2008527041 A JP2008527041 A JP 2008527041A JP 5114406 B2 JP5114406 B2 JP 5114406B2
Authority
JP
Japan
Prior art keywords
metal
layer
forming
laser ablation
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008527041A
Other languages
English (en)
Other versions
JP2009505427A (ja
Inventor
ディムラー、クラウス
Original Assignee
タップ デベロップメント リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タップ デベロップメント リミテッド ライアビリティ カンパニー filed Critical タップ デベロップメント リミテッド ライアビリティ カンパニー
Publication of JP2009505427A publication Critical patent/JP2009505427A/ja
Application granted granted Critical
Publication of JP5114406B2 publication Critical patent/JP5114406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本願は、2005年8月16日提出の米国特許出願番号11/204,724の優先権を主張しており、その全体をここに参照として組み込む。
本発明は、有機トランジスタに関しており、より詳しくは、チャネル長を画定する効率的な高容量パターニング法を利用する高性能の有機FETを製造するレーザアブレーション法に関する。
有機MOSトランジスタは操作上シリコン金属酸化物半導体トランジスタに類似している。構造上の大きな違いは、より典型的な無機物シリコンMOSデバイスで利用されるシリコン層に対して、有機MOSトランジスタでは、デバイスの半導体として機能する半導体有機ポリマーフィルムの薄い層を利用することである。
図1を参照すると、ボトムゲート/ボトムコンタクト型の有機MOSトランジスタ100の断面図が示されている。絶縁基板112上に金属領域122が堆積されて、有機MOSデバイス100のゲート122が形成される。薄膜誘電体領域120がゲート領域122の上部に配され、他の層とは電気的に絶縁されてMOSゲート絶縁体として機能する。金属導体118および116がゲート領域122の上の誘電体領域120上に形成され、間隙124がゲート金属122に重複しつつ、導体116および118の間に存在する。間隙124は、トランジスタ100のチャネル領域として知られている。有機半導体材料114の薄膜が誘電体領域120上および少なくとも金属導体116および118の一部の上に堆積されている。ゲート122およびソース118間に印加される電圧は、半導体領域124および誘電体120の間のインタフェース付近の間隙領域124の有機半導体膜114の抵抗を変える。これは「電界効果」と定義される。別の電圧がソース118およびドレイン116間に印加されると、ゲートからソースおよびドレインからソース電圧の両方に依存する値を持つ電流が、ドレインおよびソース間を流れる。
有機トランジスタ200は、図2に示すボトムゲート/トップコンタクト構造としても構成することができる。基板212上に導体層222が堆積およびパターニングされる。誘電体層220が導体層222上に堆積される。半導体材料214の薄膜が誘電体層220の上部に堆積される。導電性のフィルムが有機半導体214の上部に堆積およびパターニングされ、導電性のソース/ドレイン領域216、218を形成して、間隙224が下にあるゲート金属層222と重複する。間隙224はトランジスタ200のチャネル領域として知られている。電界効果により、電圧がゲート導体222およびソース218間に印加され、これにより半導体領域214および誘電体220間のインタフェース付近の間隙領域224の有機半導体214の抵抗が変わる。別の電圧がソース218およびドレイン216間に印加されると、ゲートからソースおよびドレインからソース電圧の両方に依存する値を持つ電流が、ドレインおよびソース間を流れる。
有機トランジスタ300は、図3に示すトップゲート型構造としても構成することができる。導電性のフィルムが絶縁基板312上に堆積およびパターニングされて導体領域318、316を形成している。これら導体領域の一方がソース318として知られており、他方がドレイン316として知られている。ソース318およびドレイン316間の間隙324が、トランジスタ300のチャネル領域である。薄膜有機半導体層326が、間隙324全体および少なくとも導体領域ソース318およびドレイン316の一部が覆われるように、これら導体領域の上部に堆積される。誘電体層320が半導体層326の上部に堆積される。導体層322が、下の間隙324および少なくともソース316およびドレイン316の一部が覆われるように、堆積およびパターニングされる。電界効果により、電圧がゲート322およびソース318間に印加されると、半導体326および誘電体320間のインタフェース付近の間隙324内の有機半導体326の抵抗が減少する。別の電圧がソース318およびドレイン316間に印加されると、電流がソース318およびドレイン316間に流れる。電流値はゲート322およびソース318間の電圧に依る。
図1−3に示す全ての構造においては、ゲート導体がチャネル領域間隙および少なくともソースおよびドレインの一部と重複する限り、全ての層がパターニングされてよく、ゲート導体およびソース/ドレイン導体が電気的に絶縁されるように有機半導体および誘電体が配置される。
有機半導体材料はポリマー型、低分子量、あるいはハイブリッドとして分類分けされることが多い。低分子量の分子の例としては、ペンタセン、hexithiphene、TPD、およびPBDが挙げられる。ポリマー半導体の例としては、ポリチオフェン、パラセニレンビニレン(parathenylene vinylene)、およびポリフェニレンエチレンが挙げられる。ハイブリッド材料の例には、ポリビニルカルバゾールが挙げられる。これら材料は絶縁体あるいは導体としては分類分けされない。有機半導体は、無機半導体のバンド理論に類似した用語で示しうる様に振舞う。しかし、有機半導体の電荷担体を生じる実際の力学は、無機半導体とは相当異なる。シリコンなどの無機半導体においては、異なる原子価の原子をホスト結晶格子に導入することで担体が生成され、その量は伝導バンドに注入される担体数で示され、その運動は波数ベクトルkで示されうる。有機半導体においては、π電子と称される弱く結合された電子が非局在化して、電子を元々生じた原子から比較的遠い距離移動する、炭素分子のハイブリダイゼーションにより担体がある材料に生成される。この効果は、共役分子あるいはベンゼン環構造を含む材料において特に顕著である。非局在化により、これらπ電子は伝導バンドにいるとして大まかに示すことができる。この機構により、低電荷可動性(low charge mobility)、およびこれら担体が半導体間を移動することのできる速度を示す尺度が生まれ、無機半導体に比して有機半導体の電流特性が劇的に低くなる。
有機トランジスタの性能は、無機トランジスタよりもずっと低いが、有機トランジスタを作成する材料および処理技術のコストは、無機トランジスタを作成するのに利用されるものよりも有為に低い。従って、有機トランジスタ技術は低コストが望まれ且つ低い性能で許される用途に利用される。有機トランジスタの効果的性能が増すと、有機トランジスタ技術の用途の数もまた増加する。この用途種類の例に、無線IC(RFID)タグがある。RFIDタグは任意の周波数で動作するものが生成できるが、RFIDタグは典型的な用途に利用される周波数範囲で生成されるのが望ましい。RFIDタグのそのような典型的な周波数は13.56Mhzであり、この周波数は有機トランジスタのユニティゲイン周波数(unity gain frequency)よりはるかに高く、非可逆的な振る舞いを考慮すべき範囲内にある。
有機トランジスタの性能は、チャネル長の二乗で除算された電荷移動度に比例している。故に、チャネル長、ソースおよびドレイン間の間隙は、有機トランジスタの性能の非常に強力な関数である。より良好にこのチャネル長を画定することのできる製造技術をもってすれば、有機トランジスタの性能は大きく向上する。
有機電界効果トランジスタ(OFET)製造中にフィーチャを画定する従来の技術は、典型的にフォトリソグラフィ法および真空蒸着法の利用を伴ってきた。しかし、このような方法は、望ましい低統一小売価格(low price points)を生んでいない。フォトリソグラフィ法は微細なチャネル長寸法を画定することができるが、フォトレジストスピン、フォトレジスト露光、フォトレジスト現像、エッチング、フォトレジスト除去、および洗浄などの多くの工程を伴うコストから、これら技術は実際には低コストの有機技術の構成には適用されない。マイクロ接触プリンティング(μ―CP)など、微細な分解能(resolution)をプリントする効率的な幾らかの技術が探索されてきた。この技術により、より小さなフィーチャのサイズが実証されている。しかし、脆弱なプリントスタンプ、アラインメントの問題、および乏しいスループットにより、μ―CPは大規模生産には向かないことが示されている。別のアプローチには、チャネル内の周囲の親水性領域内に疎水性領域を画定するのにフォトマスクを利用してよい、プリンティング前に基板をパターニングしておくというものがある。概して、基板の修正された湿気のある性質(wetting properties)により、このような形状向上技術の利用なくしては得られないより小さな形状をプリンティング後に得ることができる。この方法はあるラボラトリ設定で示されているが、この工程が大量生産においてコスト面で効率的であるか否かは定かでない。前述に関わらず、既存の製造工程で利用できる充分に細いチャネルを形成する方法は、向上したあるいは適切なOFET性能にとって望ましい。
本発明によると、レーザアブレーションを利用して有機トランジスタのチャネル長を画定している。本発明の一実施形態においては、基板が金属の堆積あるいは導電性ポリマー堆積によりコーティングされ、レーザアブレーションにより達成可能な分解能を向上させるべく薄膜に適用される。
本発明の一実施形態によると、レーザアブレーション法をロール毎のプロセス(roll-to-roll process)に利用でき、加算的なプリンティング技術に対して減算的なプリンティング技術であるとしても、プリント電子技術(printed electronic technologies)を生成するのに適当な速度、量、価格、分解能を達成する潜在力を持つ。レーザアブレーションとは、光を利用して材料を除去することである。材料のレーザエネルギーを吸収する力により、そのエネルギーが有用なアブレーションを行うことのできる深さは限定される。アブレーションの深さは、材料の吸収深さおよび作業材料の気化熱により決定される。深さはさらに、ビームエネルギー密度、レーザパルス持続期間、およびレーザ波長の関数である。作業材料の単位面積当たりのレーザエネルギーは、エネルギーフルエンスで計測される。
本発明を例で示すが、付随する図面で限定することはない。図面中、同様の参照番号は同様の部材を示す。
先行技術による、絶縁基板、有機ポリマーフィルム、誘電体層、および導電性のゲートを含む無機MOSトランジスタの断面図である。
トップゲート型トランジスタ構造の金属層をパターニングする、本発明によるレーザアブレーションシステムを示す。
ボトムゲート/ボトムコンタクト型トランジスタ構造の金属層をパターニングする、本発明によるレーザアブレーションシステムを示す。
ボトムゲート/トップコンタクト型トランジスタ構造の金属層をパターニングする、本発明によるレーザアブレーションシステムを示す。
製造中の基板のRFIDタグおよびアンテナのパターンを示す。
プリントRFIDタグの高容量製造にレーザアブレーションを利用する方法を示す。
連続的なロールごとのウェブによりRFIDタグが製造される別の方法を示す。
アブレーションする層を、その下の層からよりよく区別する方法を示す。
金属層間のインターコネクトとして機能する孔を形成する誘電体および半導体層に孔の形成に対する、レーザアブレーションシステムの利用を示す。
本発明による複数のエキシマーレーザを含むレーザアブレーションシステムである。
図4を参照すると、トップゲート型有機トランジスタの金属層のレーザアブレーションシステムが示されている。エキシマーレーザ401からの光は略フォトマスク402により遮られ、フォトマスク402に開口のある絶縁基板404上の金属層403に影響を与える。光のエネルギーは、適切な波長、吸収深さ、パルス幅、および光が金属に影響を与える金属蒸発に関する繰り返し率である。レーザアブレーションは典型的に10μm以上の線幅をアブレーションすることができる。本発明の一実施形態においては、金属層404は、もっと細い線(2μm〜4μm程度)をアブレーションすることができるよう、通常薄い(20nm〜60nm)。
図5は、上述と同じシステムが、ボトムゲート/ボトムコンタクト型デバイスのチャネル画定に適用されたものを示す。この場合、アブレーションされる金属層518は誘電体層520の上部にある。
図6は、上述と同じシステムが、ボトムゲート/トップコンタクト型デバイスのチャネル画定に適用されたものを示す。この場合、アブレーションされる金属層618は半導体層614の上部にある。
上の図はフォトマスクの一開口のみを示すが、実際にはレーザアブレーションシステムの露光領域内の全ての金属のパターニングは全て一度に行われる。この意味では、レーザアブレーションは減算プロセスであり、選択された材料で基板がコーティングされ、その後マスクにより画定される領域がレーザアブレーションにより除去される必要がある。一実施形態においては、大きな基板が選択された材料で覆われ、単一のアブレーション露出画定の多数RFIDタグおよびアンテナにより覆われ、図7に示すパターンが作成される。基板700は、多数のRFIDタグ701で構成され、各回路がプリントアンテナ金属702により取り囲まれる。レーザシステムがアブレーションできる露光領域は、材料をアブレーションするのに必要な全エネルギーおよび光学の寸法に依る。故に、RFID回路は、レーザシステムの光学を収容できるだけの大きさを維持せねばならず、導電性の材料は低アブレーションエネルギーを持つよう選択されるべきである。アブレーション完成に必要なエネルギー量を蓄積する目的から、金属層は多数回露光される。
図8はプリントRFIDタグの高容量製造にレーザアブレーションを利用する方法を示す。この実施形態においては、アブレーションによりアンテナ金属をパターニングする必要がなくなり、二つの利点が提供される。第一の利点は、レーザ光がより小さい領域に集中して、単位領域当たりのアブレーションエネルギーを増加させ、より幅広い種類の材料のアブレーションを可能とすることである。第二の利点は、金属の除去量削減による製造コスト節約である。この実施形態においては、基板800は、個々のRFIDタグ回路が形成されるべき領域に、連続金属層の別個の矩形801、802、および803を有す。これら矩形は、プリンティング導電性ポリマー、ナノ粒子金属インク、別の導電性のインク処方により製造できる。又は、この金属はマスクされた蒸着/スパッタリング金属システムにより堆積されうる。金属矩形パターンは、RFIDタグの回路が形成される全基板に亘って繰り返される。金属矩形間のスペースは、後に、各回路の周りのプリント金属アンテナ704を収容するよう設計される。別の実施形態においては、アンテナコイルがレーザアブレーション前にプリンティングされる。
基板800は、個々のシートあるいはロール毎のウェブの一部を表す。個々のシートの場合、レーザヘッドが各矩形上をステップおよび繰り返し、レーザヘッドをアラインして各矩形を個々に露光し、一つのRFIDタグの全てのトランジスタを一度にパターニングする。基板800がロール毎のウェブである場合、同じ方法を利用することができる。しかし、この状況においては、レーザヘッドがウェブ上をステップすると、ウェブは停止する必要がある。単一の露光によりウェブの全幅が収容でき、ウェブが連続してウェブ方向に移動できることが望ましいと思われる。これは、ウェブ上に各RFID回路について一ヘッドを持つ、多数のレーザヘッドを持つシステムを利用することで達成できる。これらレーザヘッドはその後同時に燃焼され、ウェブの幅に沿った全てのRFIDタブをアブレーションする。
このようなレーザアブレーションシステム1200が図12に示され、金属矩形801、802、および803に対応するエキシマーレーザ1202、1204、および1206を含む。エキシマーレーザ1202、1204、1206は基板1210の金属矩形上に配置される。マスク1212、1214、および1216を利用して、レーザ光を照射して各金属矩形をパターニングする。エキシマー1202、1204、および1206はマスク1212、1214、および1216、およびその下且つ基板1210上の金属矩形とアラインされる。ウェブ上には各レーザに対して一マスクがある。これらマスクを利用して、レーザ光を対応する矩形に照射して、金属矩形上にレーザアブレーションを行う。図4、5、および6においては単一のマスクの開口が非画像領域の光を遮る様を示したが、図12においては全マスクが示されている。マスク1212、1214、および1216は、基板1210の金属矩形上にアブレーションすることが望ましい領域に対応する開口をもつ。三つのエキシマーレーザが示されているが、より多くのRFIDタグがウェブ上の単一の行に収容できる場合などでそのほうが望ましければ、追加的なエキシマーレーザを利用してもよい。
図9は、連続的なロール毎のウェブによりRFIDタグが製造される別の方法を示す。本実施形態においては、ウェブ900は充分細く形成され、単一のRFIDタグのみを収容する。金属矩形901はRFID回路が形成される場所に堆積される。後の工程において回路の周りにアンテナプリンティングをするのに充分なスペースが、金属矩形間およびウェブの幅において存在してよい。
図10は、アブレーションする層1003を、その下の層1004からよりよく区別する方法を示す。このような区別化により、アブレーションする層をアブレーションしつつ、その下の層は変更しないことができる。層1003は、製造する有機トランジスタ構造によって異なる。本実施形態においては、電気的に良性な(electrically benign)別の材料層1005が加えられている。この材料はアブレーションされる導体よりも高いアブレーションエネルギーを有し、電気的に良性であり続ける目的においては絶縁体であるべきである。別の実施形態においては、層1004は化学処理されて、表面硬化され、あるいは反射性増加が行われ、その上の層1003のレーザアブレーションに対してより大きな耐性を持つ。
図11を参照すると、構造1100は、金属パッド1116との接触を目的として、誘電体層1120および半導体1126に対して孔1130を形成すべくレーザアブレーションを利用する。次のステップにおいては、金属が堆積され、これにより金属パッド1116をその上の金属と接続して、該二金属層間にインターコネクトを形成する方法を提供する。あるいはこの孔は、誘電体および半導体の孔を、これら層がプリンティングされる際に放置することで形成することもできる。しかし、プリンティング工程の分解能によると、レーザアブレーションによる場合よりも孔1130がずっと大きくなってしまう。さらに、誘電体は概して、分解能よりもさらに大きな孔をプリンティングされねばならない、というのもプリント誘電体孔が有機半導体にプリンティングされる孔と確実に重なるようにするには、アラインメント許容範囲(alignment tolerance)を考慮に入れる必要があるからである。
本発明を前述の記載および例示的な実施形態により詳述してきたが、当業者にとっては多く変形例が本発明の精神および範囲を逸脱しない限りにおいて可能であることが理解されよう。故に、例えば上記の構造は、最適なプリンティング特性の望ましい表面エネルギーおよび接触角度を達成すべく、自己組織化単分子膜(SAMs)、コロナ処理、あるいは他の表面処理を含んでよい。金属層は、プリント表面の湿気を増減すべく、向上した接着性を促進することを目的として、ソース/ドレイン間、あるいはゲート層間、およびその上にプリンティングされる表面に、別の導体層を含むことができる。金属層を金メッキあるいはチオール処理することで、酸化を減少させ、金属の有効仕事関数を増加させ、半導体ポリマーおよび結晶構造の望ましいアラインメントを促進してもよい。各堆積ステップにおいて、あるいは、工程全体の終わりに、様々な硬化ステップを含めることもできる。

Claims (17)

  1. 機トランジスタを形成する方法であって、
    レーザアブレーションを利用して、各有機トランジスタソースおよドレイン、ならびにその間にチャネル長を画定す間隙を形成するために有機トランジスタに金属層を画定することにより、少なくとも一のRFID回路に複数の有機トランジスタと少なくとも一のプリントアンテナとを同時にパターニングすること含む、方法。
  2. 前記少なくとも一のRFID回路は複数のRFID回路を含む、請求項に記載の方法。
  3. 前記少なくとも一のプリントアンテナは複数のプリントアンテナを含む、請求項に記載の方法。
  4. 厚みが20nm〜60nmの前記金属層を形成することをさらに含む、請求項1からのいずれか1項に記載の方法。
  5. アブレーション分解能は2μm〜4μmである、請求項1からのいずれか1項に記載の方法。
  6. ップゲート型有機トランジスタ構造を形成することをさらに含む、請求項1からのいずれか1項に記載の方法。
  7. トムゲート/トップコンタクト型有機トランジスタ構造を形成することをさらに含む、請求項1からのいずれか1項に記載の方法。
  8. トムゲート/ボトムコンタクト型有機トランジスタ構造を形成することをさらに含む、請求項1からのいずれか1項に記載の方法。
  9. 前記レーザーアブレーションにおいて露光を複数回行うことをさらに含む、請求項1からのいずれか1項に記載の方法。
  10. 前記少なくとも一のRFID回路が形成されるべき場所に単一列の複数の金属矩形を堆積して、各金属矩形を順次アブレーションすることをさらに含む、請求項1に記載の方法。
  11. 前記複数のRFID回路が形成されるべき場所に複数列の複数の金属矩形を堆積することと、
    一行の複数の金属矩形を同時にアブレーションすることと、
    複数の連続した行の複数の金属矩形を同時にアブレーションすることと、をさらに含む、請求項に記載の方法。
  12. 複数のレーザヘッドを利用して、前記複数のRFID回路を同時に露光することをさらに含む、請求項に記載の方法。
  13. 単一のレーザヘッドを利用して、前記少なくとも一のRFID回路を露光することをさらに含む、請求項1に記載の方法。
  14. 前記金属層の下に、アブレーションを止めるように構成されたストッピング層を形成することをさらに含む、請求項1に記載の方法。
  15. トッピング層を形成することは、己組織化単分子膜(SAM)を形成することを含む、請求項14に記載の方法。
  16. 前記金属層の下の加層の面を処理して、前記追加層をレーザ光に対してより耐性のあるものにすることをさらに含む、請求項1に記載の方法。
  17. レーザアブレーションを利用して、前記有機トランジスタの電体層に複数の切れ込みを入れて複数のコンタクトを形成することをさらに含む、請求項1に記載の方法。
JP2008527041A 2005-08-16 2006-08-14 高性能の有機デバイス製造用レーザアブレーション法 Active JP5114406B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/204,724 US7176053B1 (en) 2005-08-16 2005-08-16 Laser ablation method for fabricating high performance organic devices
US11/204,724 2005-08-16
PCT/US2006/031731 WO2007022129A2 (en) 2005-08-16 2006-08-14 Laser ablation method for fabricating high performance organic devices

Publications (2)

Publication Number Publication Date
JP2009505427A JP2009505427A (ja) 2009-02-05
JP5114406B2 true JP5114406B2 (ja) 2013-01-09

Family

ID=37719632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008527041A Active JP5114406B2 (ja) 2005-08-16 2006-08-14 高性能の有機デバイス製造用レーザアブレーション法

Country Status (5)

Country Link
US (1) US7176053B1 (ja)
EP (1) EP1915791A4 (ja)
JP (1) JP5114406B2 (ja)
KR (1) KR100972920B1 (ja)
WO (1) WO2007022129A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752374B1 (ko) * 2005-11-11 2007-08-27 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
US20070126556A1 (en) * 2005-12-07 2007-06-07 Kovio, Inc. Printed radio frequency identification (RFID) tag using tags-talk-first (TTF) protocol
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
US8240022B2 (en) * 2006-09-26 2012-08-14 Feinics Amatech Teorowita Methods of connecting an antenna to a transponder chip
US7979975B2 (en) * 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US8608080B2 (en) * 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US20080083706A1 (en) * 2006-10-05 2008-04-10 Mu-Gahat Enterprises, Llc Reverse side film laser circuit etching
US7633035B2 (en) * 2006-10-05 2009-12-15 Mu-Gahat Holdings Inc. Reverse side film laser circuit etching
US7681301B2 (en) * 2007-03-07 2010-03-23 James Neil Rodgers RFID silicon antenna
US7980477B2 (en) * 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
US20090061112A1 (en) * 2007-08-27 2009-03-05 Mu-Gahat Enterprises, Llc Laser circuit etching by subtractive deposition
US20090061251A1 (en) * 2007-08-27 2009-03-05 Mu-Gahat Enterprises, Llc Laser circuit etching by additive deposition
US7662726B2 (en) * 2007-09-13 2010-02-16 Infineon Technologies Ag Integrated circuit device having a gas-phase deposited insulation layer
US20090155963A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films
US20090155994A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films with pre-patterned conductors
DE102009056122A1 (de) * 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
FR2959865B1 (fr) * 2010-05-07 2013-04-05 Commissariat Energie Atomique Diminution des effets de casquettes dues a l'ablation laser d'un niveau metallique par utilisation d'une couche de polymere photo- ou thermo-reticulable non reticule
ES2739355T3 (es) 2010-06-14 2020-01-30 Avery Dennison Corp Producto intermedio estratificado de lámina fina y método de fabricación
US8593727B2 (en) 2011-04-25 2013-11-26 Vladimir G. Kozlov Single-shot laser ablation of a metal film on a polymer membrane
FI125720B (fi) 2011-05-19 2016-01-29 Tecnomar Oy Rullalta rullalle -massavalmistukseen soveltuva sähköisten siltojen valmistusmenetelmä
US9425571B2 (en) * 2012-01-06 2016-08-23 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form electrical interconnects on ophthalmic devices
EP3150668A4 (en) * 2014-05-29 2018-01-17 AZ Electronic Materials (Luxembourg) S.à.r.l. Void forming composition, semiconductor device provided with voids formed using composition, and method for manufacturing semiconductor device using composition
US11289378B2 (en) 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
EP1309994A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
JP2002212236A (ja) * 2001-01-16 2002-07-31 Fuji Photo Film Co Ltd 熱硬化性樹脂組成物、転写材料および層間絶縁膜の形成方法
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
US20020110673A1 (en) * 2001-02-14 2002-08-15 Ramin Heydarpour Multilayered electrode/substrate structures and display devices incorporating the same
JP2003309268A (ja) * 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
JP2003255562A (ja) * 2002-03-04 2003-09-10 Sharp Corp パターン形成方法及びその方法を用いた表示装置
DE10212639A1 (de) * 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
EP1361619A3 (en) 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
US7037767B2 (en) * 2003-03-24 2006-05-02 Konica Minolta Holdings, Inc. Thin-film transistor, thin-film transistor sheet and their manufacturing method
JP2004363346A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20040266054A1 (en) * 2003-06-30 2004-12-30 Brazis Paul W. OFET channel fabrication
US6927108B2 (en) * 2003-07-09 2005-08-09 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
JP5110766B2 (ja) * 2003-12-15 2012-12-26 株式会社半導体エネルギー研究所 薄膜集積回路装置の作製方法及び非接触型薄膜集積回路装置の作製方法
JP2005183889A (ja) * 2003-12-24 2005-07-07 Konica Minolta Holdings Inc 薄膜トランジスタシート及びその作製方法、それにより形成された薄膜トランジスタ素子
US20050156656A1 (en) * 2004-01-15 2005-07-21 Rotzoll Robert R. Non-quasistatic rectifier circuit

Also Published As

Publication number Publication date
US7176053B1 (en) 2007-02-13
JP2009505427A (ja) 2009-02-05
EP1915791A4 (en) 2010-05-05
KR100972920B1 (ko) 2010-07-28
WO2007022129A2 (en) 2007-02-22
WO2007022129A3 (en) 2008-11-13
KR20080045112A (ko) 2008-05-22
EP1915791A2 (en) 2008-04-30
US20070042525A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP5114406B2 (ja) 高性能の有機デバイス製造用レーザアブレーション法
KR101313885B1 (ko) 전자 디바이스 어레이
EP1944775B1 (en) Production of electronic devices
EP1670079B1 (en) Method of forming a conductive pattern of a thin film transistor
JP5232772B2 (ja) 自己整合型高性能有機fetの構造及び製造
US7271098B2 (en) Method of fabricating a desired pattern of electronically functional material
KR100801998B1 (ko) 고해상 구조체를 제조하기 위한 패터닝 방법
US8748242B2 (en) Electronic circuit structure and method for forming same
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
KR20100022110A (ko) 적층 구조체, 전자 소자, 및 표시 장치
EP2166543B1 (en) Production of electronic devices
TWI422085B (zh) 製造電子構件的方法
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
WO2010034815A1 (en) Method for forming self-aligned electrodes
US20120305892A1 (en) Electronic device, method of manufacturing a device and apparatus for manufacturing a device
US20080032440A1 (en) Organic semiconductor device and method of fabricating the same
JP2009026901A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
TW201705303A (zh) 薄膜電晶體的製造方法以及薄膜電晶體
JP5514545B2 (ja) 歪み許容プロセシング
JP4779296B2 (ja) 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法
JP7467976B2 (ja) 薄膜トランジスタ、その製造方法、ならびにそれを備えた半導体装置
US20080230771A1 (en) Thin film transistor and method for manufacturing the same
KR101073863B1 (ko) 인쇄 전자 장치 및 그의 인쇄 전자 소자 제조 방법
KR20070041129A (ko) 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5114406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250