JP6094738B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP6094738B2
JP6094738B2 JP2013006357A JP2013006357A JP6094738B2 JP 6094738 B2 JP6094738 B2 JP 6094738B2 JP 2013006357 A JP2013006357 A JP 2013006357A JP 2013006357 A JP2013006357 A JP 2013006357A JP 6094738 B2 JP6094738 B2 JP 6094738B2
Authority
JP
Japan
Prior art keywords
layer
substrate
electronic device
ink
surface energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013006357A
Other languages
English (en)
Other versions
JP2014138106A (ja
Inventor
水上 誠
誠 水上
時任 静士
静士 時任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamagata University NUC
Original Assignee
Yamagata University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamagata University NUC filed Critical Yamagata University NUC
Priority to JP2013006357A priority Critical patent/JP6094738B2/ja
Publication of JP2014138106A publication Critical patent/JP2014138106A/ja
Application granted granted Critical
Publication of JP6094738B2 publication Critical patent/JP6094738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ダイオード、トランジスタ等の電子デバイスにおける電極に関し、特に、塗布法により形成される電極パターンを備えた電子デバイス及びその製造方法に関する。
電子回路は、年々小型化が進み、それに伴って電極も微細配線化が進んでいる。このように微細配線化された電極の作製には、通常、フォトリソグラフィが用いられている。
しかしながら、フォトリソグラフィプロセスを用いたリフトオフやウエットエッチングでは、レジスト塗布、乾燥、露光、現像及び膜のエッチング等において、大量の溶剤や化学薬品、電力が使用されるため、地球環境への負荷が大きい。
これに対しては、近年、設備投資の負担が軽く、大量生産が可能であり、低コストメリットを望める方法として、印刷を用いた電極形成が行われるようになってきた。印刷法は、フォトリソグラフィに比べて使用原材料や化学薬品が少量で済むため、地球環境に優しいグリーンイノベーション分野の技術として期待されている。印刷法においては、さらに、少量多品種に対応できる印刷技術が望まれている。
印刷法により電極パターンを形成する具体的な方法としては、インクジェット方式、凸版印刷、グラビア印刷、スプレー印刷、スリットコート法、スクリーン印刷等、様々な方法がある。この中でも、微細配線に効果的な印刷方法は、インクジェット方式、凸版印刷及びグラビア印刷である。
しかしながら、凸版印刷及びグラビア印刷は、版を用いる点でオンデマンド性に劣る。これに対して、版を必要としないインクジェット方式は、オンデマンド性に優れていると言える。
ただし、インクジェット方式で微細配線を行う場合、基板に着弾したインクが如何に広がらずに指定位置に確実に形成することができるかが重要なポイントとなる。
図4,5に、インクジェット方式で基板上に微細配線を行った場合の概念図を示す。それぞれ、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示したものである。
図4においては、基板11のインク15に対する濡れ性が高いため、設定幅d以上に線幅が広がっている。一方、図5においては、基板21のインク25に対する撥液性が高いため、インク25が定着せずに基板の端に移動し、線幅も狭くなっている。
このように、インクジェット方式では、基板の濡れ性によりインクの線幅が変化するという現象が生じる。
この対策として、例えば、特許文献1に、濡れ性制御層に紫外線を照射することにより表面エネルギーを変化させて、インクが広がる範囲を制御することが記載されている。
また、特許文献2には、インクが広がる範囲の制御のために、凸領域にインクを滴下することで平滑面より撥水的な挙動が起こる現象を利用することが記載されている。
特開2007−150246号公報 特開2004−141856号公報
しかしながら、上記特許文献1に記載された方法では、紫外線のエネルギーに反応して濡れ性が変化するような特殊な制御層を形成する必要があり、また、前記制御層を有機トランジスタのゲート絶縁膜として用いる場合は、絶縁性やトランジスタ特性の点で問題が生じるおそれがある。
一方、上記特許文献2に記載された方法では、濡れ性を制御するための凹凸層を基板に形成する必要があり、このような凹凸を高精度で形成するためにはフォトリソグラフィ技術を用いなければならない。
したがって、高精細な電極パターンを単純な構造で簡単にオンデマンドに対応して形成することができる方法が望まれている。
本発明は、上記技術的課題を解決するためになされたものであり、オンデマンドでの対応が可能であり、高精細で簡便に形成することができる電極パターンを備えた電子デバイス及びその製造方法を提供することを目的とするものである。
本発明に係る電子デバイスの製造方法は、基板上に、前記基板とは異なる材質からなり、前記基板よりも高い表面エネルギーを持つ第一層を、レーザ光の照射により電極パターン形状に形成する工程と、前記第一層の上面に、導電性ナノインクにより形成された第二層を形成する工程とを有することを特徴とする。
このような第一層及び第二層を形成することにより、高精細な電極パターンを容易に構成することが可能となる。
また、本発明に係る他の態様の電子デバイスの製造方法は、基板上に、前記基板とは異なる材質からなり、前記基板よりも低い表面エネルギーを持つ下地層を形成する工程と、前記下地層の上面に、前記下地層とは異なる材質からなり、前記下地層よりも高い表面エネルギーを持つ第一層を、レーザ光の照射により電極パターン形状に形成する工程と、前記第一層の上面に、導電性ナノインクにより形成された第二層を形成する工程とを有することを特徴とする。
基板の表面エネルギーが、第一層の表面エネルギーと同等程度又はより大きい場合には、このように基板と第一層との間に、基板よりも表面エネルギーが低い下地層を介在させることにより、上記の場合と同様に、高精細な電極パターンの形成が可能となる。
前記第一層には、前記基板又は前記下地層の表面エネルギーより高い表面ネルギーを持つ材質として、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物を用いることができる。
一方、前記第二層には、導電性ナノインクにより塗布成膜可能な電子デバイスの電極材料として、銀、金、銅及び酸化インジウムスズのうちのいずれか1種もしくは2種以上の混合物を用いることができる。
また、前記レーザ光の照射の方法には、レーザCVD法又はレーザ転写法を用いることができる。
このような方法によれば、フォトリソグラフィを用いることなく、レーザ光幅に応じた微細な幅の電極パターンを容易に形成することができる。
本発明によれば、フォトリソグラフィを用いることなく、オンデマンドに対応して高精細な電極パターンが形成された電子デバイスを提供することができる。
また、本発明に係る製造方法によれば、このような電子デバイスを簡便に得ることができる。
本発明に係る電子デバイスの電極パターン構造の一態様を示す概念断面図である。 本発明に係る電子デバイスの電極パターン構造の他の態様を示す概念断面図である。 図1の電極パターンが形成される過程を説明するための概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。 インクジェット方式で濡れ性が高い基板上に微細配線を行った場合の概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。 インクジェット方式で撥液性が高い基板上に微細配線を行った場合の概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。
以下、本発明について図面を参照して詳細に説明する。
図1に、本発明に係る電子デバイスの電極パターン構造の一態様の概念図を示す。図1に示したように、本発明に係る電子デバイスは、基板1上に、第一層2及び第二層3が形成されている。第一層2は、基板1とは異なる材質で、基板1よりも高い表面エネルギーを持ち、電極パターン形状に形成される。そして、第二層3は、導電性ナノインクにより形成される。
図3に、図1に示す電極パターンが形成される過程を説明するための概念図を示す。まず、基板1上に、基板1よりも高い表面エネルギーを持つ第一層2を電極パターン形状に形成しておく。これにより、基板1と第一層2との間に表面エネルギーが異なる境界面が形成される。そして、第一層2の上に、導電性ナノインク5を滴下すると、その直後は、第一層2の幅からはみ出して、基板1表面にも一部接触するようにインクが広がる(図3(a)参照)。その後、インクの溶媒が蒸発していくと、導電性ナノインク5は自己組織的に、表面エネルギーが高い第一層2の上面のみに集まって留まり、それ以上広がることが抑制される(図3(b)参照)。この状態で乾燥させると、第一層2の上面のみに導電性ナノインク5が乾燥して生成した第二層3が形成され、第一層2とほぼ同等の幅で微細な電極パターンを形成することができる。
また、図2に、本発明に係る電子デバイスの電極パターン構造の他の態様の概念図を示す。図2においては、基板1と第一層2との間に、下地層4が形成されている。下地層4は、基板1とは異なる材質で、基板1よりも低い表面エネルギーを持つ。そして、下地層4の上面の第一層2は、下地層4とは異なる材質で、下地層4よりも高い表面エネルギーを持ち、電極パターン形状に形成される。また、第二層3は、導電性ナノインクにより形成される。
このような下地層4の形成は、基板1の表面エネルギーが、第一層2の表面エネルギーと同等程度又はより大きい場合に有効である。基板1よりも表面エネルギーが低い下地層4上に、表面エネルギーがより高い第一層2を形成することにより、導電性ナノインクが第一層2上にのみ付着しやすくさせることができ、微細な電極パターンを形成することができる。
したがって、下地層4は、基板1の表面エネルギーが第一層2よりも十分に低い場合には、形成する必要はなく、図1に示すような層構造で電極パターンを形成すればよい。
なお、図2に示す電極パターン構造の形成過程は、図3において、基板1が下地層4を備えた基板1に代わる以外は、図3に示す過程と同様である。
上記のような本発明に係る電子デバイスにおいては、第一層2は、レーザ光の照射により好適に形成することができる。
レーザ光の照射による方法としては、具体的には、レーザCVD法やレーザ転写法等が挙げられる。
レーザCVD法によれば、基板1又は下地層4の上面に、第一層2のソースガスを供給し、前記ソースガスをレーザ光を照射した部分のみで分解して成膜させ、第一層2を形成することができる。
また、レーザ転写法においては、第一層2の構成材料が成膜された基板やフィルム等の基材を用いて、その膜側の面を基板1又は下地層4に重ね合わせ、この状態でレーザ光を照射し、その照射部分のみを基板1又は下地層4に転写させて、第一層2を形成することができる。
上記のように、レーザ光を用いれば、基板1又は下地層4の表面に、レーザ光幅に対応した微細なパターンの第一層2を形成することができ、その上面に導電性ナノインクを用いて第二層3を形成することにより、第一層2とほぼ同等の幅で微細な電極パターンを形成することが可能となる。
したがって、上記方法によれば、大量の材料やエネルギーを要するフォトリソグラフィを用いることなく、高精細な電極パターンを形成することが可能となる。
本発明においては、基板1の材質としては、例えば、ガラス、又は、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、ポリプロピレン(PP)、ポリメチルメタクリレート(PMMA)、ポリテトラフルオロエチレン(PTFE)等のプラスチック材を用いることができる。
下地層4は、上述したように、基板1の表面エネルギーが第一層2と同等である場合又はより大きい場合に形成され、第一層2よりも低い表面エネルギーを持つ材質で構成される。例えば、基板1がガラスの場合、上記PC、PET、PP、PMMA、PTFEの他に、ポリビニールアルコール(PVA)、ポリスチレン(PS)、ポリビニルフェノール(PVP)や各種フッ素系ポリマー等のポリマーを用いることができる。
また、第一層2は、上述したように、その直下層となる基板1又は下地層4の表面エネルギーより高い表面ネルギーを持つ材質で構成される。具体的には、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物を用いることができる。特に、レーザ光の照射によって容易に成膜可能であるものが好ましく、例えば、タングステン、モリブデン、ニッケル、クロム等の金属やこれらを含む有機金属化合物が挙げられる。
一方、第二層3は、導電性ナノインクにより形成されるが、その材質としては、電子デバイスにおける好適な電極材料が用いられ、具体的には、銀、金、銅及び酸化インジウムスズのうちのいずれか1種又は2種以上の混合物が挙げられる。
導電性ナノインクは市販のものを適用することができ、その塗布方法としては、スピンコート法、インクジェット法、スリットコート法、ダイコート法等を用いることができるが、オンデマンドに対応する観点からは、版を用いない塗布方法が好ましく、特に、インクジェット方式による印刷が効率的であり好ましい。
以下、本発明を実施例に基づいて、さらに具体的に説明するが、本発明は下記実施例により制限されるものではない。
以下に示す手順で、図2に示すような電子デバイスの電極パターン構造を作製した。
まず、洗浄したガラス基板1上に、ガラス基板1より表面エネルギーが低いPTFEをスピンコート法(4000rpm)で厚さ300nmで成膜し、150℃で熱硬化させて、下地層4(表面エネルギー:8.7mN/m)を形成した。
次に、レーザCVD装置を用いて、下地層4の上面に、ソースガスとしてヘキサカルボニルタングステン(W(CO)6)を供給しながらレーザ光(波長349nm、幅5μm)を照射し、光反応及び熱反応によりWとCOに分解し、レーザ光の幅でタングステン膜を堆積させて、第一層2(表面エネルギー:30mN/m)を形成した。
そして、第一層2の上面に、導電性ナノインクとして銀ナノペースト(ハリマ化成株式会社;NPS−JL)をスピンコート法(4000rpm)で成膜し、ホットプレート上で100℃、30分間焼成し、第二層3である銀電極(幅5.5μm)を形成した。
このように、第二層3を第一層2とほぼ同等の幅で形成することができ、微細配線の電極パターンの形成が可能であることが認められた。
1,11,21 基板
2 第一層
3 第二層
4 下地層
5,15,25 インク

Claims (5)

  1. 基板上に、前記基板とは異なる材質からなり、前記基板よりも高い表面エネルギーを持つ第一層を、レーザ光の照射により電極パターン形状に形成する工程と、
    前記第一層の上面に、導電性ナノインクにより形成された第二層を形成する工程と
    を有することを特徴とする電子デバイスの製造方法。
  2. 基板上に、前記基板とは異なる材質からなり、前記基板よりも低い表面エネルギーを持つ下地層を形成する工程と、
    前記下地層の上面に、前記下地層とは異なる材質からなり、前記下地層よりも高い表面エネルギーを持つ第一層を、レーザ光の照射により電極パターン形状に形成する工程と、
    前記第一層の上面に、導電性ナノインクにより形成された第二層を形成する工程と
    を有することを特徴とする電子デバイスの製造方法。
  3. 前記第一層が、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物からなることを特徴とする請求項1又は2に記載の電子デバイスの製造方法
  4. 前記第二層が、銀、金、銅及び酸化インジウムスズのうちのいずれか1種もしくは2種以上の混合物からなることを特徴とする請求項1〜3のいずれか1項に記載の電子デバイスの製造方法
  5. 前記レーザ光の照射の方法が、レーザCVD法又はレーザ転写法であることを特徴とする請求項1〜4のいずれか1項に記載の電子デバイスの製造方法。
JP2013006357A 2013-01-17 2013-01-17 電子デバイス及びその製造方法 Active JP6094738B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013006357A JP6094738B2 (ja) 2013-01-17 2013-01-17 電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006357A JP6094738B2 (ja) 2013-01-17 2013-01-17 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014138106A JP2014138106A (ja) 2014-07-28
JP6094738B2 true JP6094738B2 (ja) 2017-03-15

Family

ID=51415447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006357A Active JP6094738B2 (ja) 2013-01-17 2013-01-17 電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP6094738B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369978A (ja) * 1986-09-12 1988-03-30 Nippon Telegr & Teleph Corp <Ntt> 薄膜パタン形成方法
JP3106690B2 (ja) * 1992-06-02 2000-11-06 ソニー株式会社 膜形成方法
JP2006026522A (ja) * 2004-07-15 2006-02-02 Seiko Epson Corp 薄膜パターンの形成方法、デバイスおよびその製造方法
JP2006066675A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp 配線パターン及びその形成方法、電気光学装置、並びに電子機器
JP5343330B2 (ja) * 2007-06-28 2013-11-13 住友化学株式会社 薄膜形成方法、有機エレクトロルミネッセンス素子の製造方法、半導体素子の製造方法及び光学素子の製造方法
JP5444725B2 (ja) * 2009-01-21 2014-03-19 株式会社リコー 積層構造体及び積層構造体の製造方法

Also Published As

Publication number Publication date
JP2014138106A (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
US7176053B1 (en) Laser ablation method for fabricating high performance organic devices
US8372731B2 (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
US6927108B2 (en) Solution-processed thin film transistor formation method
JP4745062B2 (ja) 平板表示装置及びその製造方法
US8413576B2 (en) Method of fabricating a structure
JP2013512568A (ja) 表面エネルギーの調節による電気伝導パターンの形成
Schlisske et al. Substrate-independent surface energy tuning via siloxane treatment for printed electronics
JP2005311325A5 (ja)
JP2013016773A (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
WO2016067590A1 (ja) 薄膜トランジスタおよびその製造方法
CN104934537A (zh) 电子器件及其制造方法
JP2008073911A (ja) スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
JP6002894B2 (ja) 電子デバイスの製造方法
JP6094738B2 (ja) 電子デバイス及びその製造方法
JP2009140790A (ja) 導電体およびその製造方法
JP2009032782A (ja) 電子装置の製造方法
JP5103982B2 (ja) 有機半導体素子の製造方法
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP5453793B2 (ja) 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
JP4449949B2 (ja) 表面エネルギー差バンクの形成方法、パターンの形成方法、バンク構造、電子回路、電子デバイス、電子機器、及びスタンプ
JP2007150030A (ja) 薄膜トランジスタ及びその製造方法
JP6612690B2 (ja) 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器
KR101073863B1 (ko) 인쇄 전자 장치 및 그의 인쇄 전자 소자 제조 방법
JP2008258206A (ja) 有機半導体素子の製造方法
JP2017208378A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170131

R150 Certificate of patent or registration of utility model

Ref document number: 6094738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250