JP2013512568A - 表面エネルギーの調節による電気伝導パターンの形成 - Google Patents

表面エネルギーの調節による電気伝導パターンの形成 Download PDF

Info

Publication number
JP2013512568A
JP2013512568A JP2012541086A JP2012541086A JP2013512568A JP 2013512568 A JP2013512568 A JP 2013512568A JP 2012541086 A JP2012541086 A JP 2012541086A JP 2012541086 A JP2012541086 A JP 2012541086A JP 2013512568 A JP2013512568 A JP 2013512568A
Authority
JP
Japan
Prior art keywords
surface energy
substrate surface
liquid
substrate
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012541086A
Other languages
English (en)
Inventor
ラマクリシュナン,エド,エス.
ペトカヴィッチ,ロバート,ジェイ.
Original Assignee
ユニ−ピクセル・ディスプレイズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44067170&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2013512568(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ユニ−ピクセル・ディスプレイズ・インコーポレーテッド filed Critical ユニ−ピクセル・ディスプレイズ・インコーポレーテッド
Publication of JP2013512568A publication Critical patent/JP2013512568A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0709Catalytic ink or adhesive for electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Chemically Coating (AREA)

Abstract

基材表面に導電パターンを形成するための方法は、前記基材表面の表面エネルギーを調節するステップと、前記基材表面に触媒添加液を付着させるステップと、該付着した触媒添加液からシード層を形成するステップと、該シード層をメッキすることにより前記導電パターンを形成するステップとを含む。ある実施形態では、三次元構造が基材上に置かれて導電パターンの大きさ及び形状を区切る。他の実施形態では、基材のうち導電性材料を望まない(すなわち反転パターン)領域に導電性液体が吸着しないように、その領域の表面エネルギーが変更(例えば低減)される。

Description

連邦支援の研究開発に関する記述
非適用
背景
回路は一つ以上の能動及び/又は受動電気素子を有し、これらは電気伝導体を介して互いに接続されている。回路基板上において、このような導電体には、回路基板自体の一部として加工された経路、配線、付着した導電体が含まれる。小型化のためには、互いに密に近接した更に小さな部品が必要となる。
電子デバイス製造が発達する中で、電子配線をプリントあるいは付着させるために用いられる製造技術には、導電線や導電パターンの高密度化に向かう進展に際して、進行中の課題がある。より細い導電線幅や導電パターンを製造する方法は、例えば、半導体デバイス、光学ディスプレイを駆動する電子パネル(例えば液晶ディスプレイ(LCD))、太陽電池パネルの製造において特に重要である。
導電性材料は付着されて導電線や導電パターンを形成することができる。例えば、導電線は、二つの電子デバイスの間に延びる電気経路となることができる。導電パターンは、三次元構造の内側および周囲に付着した伝導性材料、例えば、三次元(3D)の溝の中や三次元の突起の周囲にある伝導性材料を含む。
サブミクロンスケールの電気伝導配線の付着については、典型的には、金属蒸着、フォトリソグラフィー、エッチング処理を含む従来の半導体処理技術によって、導電性材料を基材上に付着させる。これらの技術は、サブミクロンの導電線の製造には効果的であるが、高コストであり、約300mm以下の基材サイズの加工に限定される。言い換えると、半導体加工技術は、大きさがしばしば1mを超えるLCDパネルや太陽電池パネル等、大面積(>300mm)のデバイスまでにはスケールを拡大することができない。半導体加工技術による導電線付着の他の欠点は、このような技術には基材を100°Cから250°Cの範囲の高い処理温度にさらす必要があることである。このため、適する基材材料は、有害な影響(例えば反り等の寸法の歪み)なく高い処理温度に耐え得る基材材料(ガラス、Si等)に限定される。他の欠点は、半導体処理技術による三次元構造の周囲または内部への導電性材料の導電パターニングは非常に難しく、三次元の面構造がもたらす複雑さに起因してしばしば回避されることである。
マクロレベルの導電配線またはパターン配置については、インクジェット処理により導電体がプリントされ、導電性インクの液滴を、ガラス基材の表面や、酸化インジウムスズ(ITO)の表面(例えばガラス上のITO)、ケイ素(Si)、酸化ケイ素(例えばSi上のSiOx)、窒化ケイ素(Si上のSiNx)等、対象となる基材表面に付着させて所望の導電パターンを形成する。既知のほとんどの水性又は非水性の媒体のインクは、急速に濡れるか、又はほとんどの表面により非常に容易に吸収される。このような濡れ/吸収により、付着したインクは最初に付着した液滴よりも広く広がり、細い線幅を得ることは不可能でないとしても困難となる。このように、この技術は大面積の基材の上に導電線を付着させるために用いることができるが、一つの欠点は、最小の線幅が通常約100マイクロメーター(ミクロン、μm)より大きいことである。この技術を用いて幅が100μmより小さい導電線を作成しようとすると、通常は、導電線の幅が一様ではなく(導電経路の縁がギザギザになる等)、且つ導体の厚さが変化する(すなわち導電経路の高さが一様でない)結果となり、電気経路内の抵抗が変化して性能が低下する。市販の液体媒体を用いる従来のインクジェット処理の他の欠点は、導電線や導電パターンを付着させるには、基材を高温(>120°C)にさらして、インク中の溶媒を飛ばしてインクを硬化させ、ナノ粒子を焼結させて所望の導電線や導電パターンを残す必要があることである。このような場合、金属線の面抵抗は焼結温度に関連し焼結温度により制御され、低い抵抗(数オーム/平方)を得るには高温(>150°C)が必要となる。このため、適する基材材料は、有害な影響(例えば反り等の寸法の歪み)なく高い処理温度に耐え得る基材材料(ガラス、Si等)に限られる。
三次元表面上に導体を選択的にコーティングすることは、特定のデザインをインクジェットプリントすることによって達成されるのみである。このようなことから、最小の導電パターンまたは線幅が約100μmであることによって適用範囲が限定される。約100μmよりも大きい幅を有する幅広の接続線でも、線間の間隔すなわちピッチが約75μm以上に限定される。このように線の充填密度は低い。同様に、75μmより小さいピッチを有する規則的あるいはランダムな三次元構造の間の凹んだ領域(谷間)への導電性材料の選択的なプリント、または三次元構造の頂上への導電性材料のプリントは、一般的に可能ではない。
典型的に約120°Cを超える高い処理温度に起因して、半導体および従来のインクジェット処理技術は、フレキシブルな高分子膜(例えば各種タイプの光学ディスプレイに利用される高分子膜)や、フレキシブルエレクトロニクスへの応用に利用されるフレキシブル高分子基材上に導電線または導電パターンを付着させるのに適した技術ではない。このような高い処理温度に基材がさらされることによって、基材材料は、反り、溶融、微小な亀裂等に起因する寸法歪み等の有害な影響なく高い処理温度に耐え得る基材材料(ガラス、Si等)に限定される。フレキシブルな高分子材料を高温処理すると、典型的に、望まない微小な亀裂や導電性材料のフレキシブル高分子材料への拡散が生じるため、フレキシブルプラスチック基材を作成するために用いられる高分子材料は、半導体かインクジェット処理技術の何れかを用いた導電線または導電パターンの付着に適する基材材料ではない。
図面の簡単な説明
本発明の典型的な実施形態の詳細な説明のために、以下の添付図面が参照される。
図1は本発明の第1の実施形態に係る方法を示す図である。 図2は基材を示す図である。 図3は付着あるいは浮彫りされた種々の三次元構造を有する基材を示す図である。 図4は本発明の種々の実施形態に係る図3の三次元構造の谷間に付着した導電材料を示す図である。 図5は三次元構造の谷間にある導電材料の斜視図である。 図6は本発明の第2の実施形態に係る方法を示す図である。 図7及び図8は図6の方法によって形成された導電パターンのいくつかの例を示す図である。 図11及び図12は本明細書にて説明した方法の適用例であり、ディスプレイを駆動するパネルに導電パターンが形成される例である。
詳細な説明
以下の議論は本発明の複数の実施形態に向けられたものである。開示された実施形態の中のいくつかの実施形態が好ましいとしても、請求の範囲を含めた開示の範囲を限定するものとしてこれらの実施形態を解釈したり用いたりしてはならない。さらに、以下の説明は広範に適用され、いずれの実施形態の議論もその実施形態の典型例にずぎないものであって請求の範囲を含めた開示の範囲がその実施形態に限定されないことを意味するものと当業者は理解するであろう。
本明細書に開示される実施形態では、基材上に導電性液体(インク等)を付着(deposit)させる前に、基材の表面エネルギーを調節(modify)する。「表面エネルギー」の用語は、表面の分子を内側へ引き込む物質の性質を言う。実施形態によっては、導電性液体を付着させたい領域における基材表面の表面エネルギーを、導電性液体自体の表面エネルギー(表面張力)と凡そ一致するように調節する。表面の表面エネルギーを導電性液体の表面エネルギーと凡そ一致させることによって、導電性液体は所望の領域には吸着(adhere)するが、表面エネルギーがはるかに低い残りの領域には吸着しない。他の実施形態においては、導電性液体を吸着させたくない領域の表面エネルギーを調節して、その表面エネルギーを導電性液体を吸着させたい箇所の「反転パターン」で減少させる。これにより、導電性液体が基材表面をコーティングすると、液体は表面エネルギーが減少しなかった領域にのみ吸着する。以下においてこれらの実施形態をさらに詳しく説明する。
本明細書において説明する実施形態によれば、細い導電線および三次元の幾何学的形態(例えば薄さ1μm以下)を基材上に形成でき、上記のものよりも十分低い温度で形成することができる。例として、本明細書にて説明する処理は、45℃(下記に議論するメッキ浴の温度)以下の温度で行うことができる。使用する基材の材料には、シリコン、ガラス、アクリレート、カプトン、ポリカーボネート、マイラー、ポリエチレンテレフタレート(PET)等が含まれる。基材は必要に応じてフレキシブルなものとしても良い。
本明細書において、「パターン」の用語は一般的に導電性液体によって形成された導電材料の所望のパターンを言う。パターンには、導電性材料からなる複数本の直線(例えば間隔を空けた平行線の組)、任意のパターン(模様)、三次元配置が含まれる。
図1は方法100の実施形態を示し、基材の複数の領域の表面エネルギーが導電性液体の表面エネルギーに近づくように調節される。このように調節した基材の領域は、導電性液体から形成された導電材料が残って、基材を渡る導電性経路が形成されることとなる領域である。可能な限りにおいて、図1に示したステップのうちのいくつかを図示とは異なる順序にて行っても良く、またいくつかのステップを順にではなく並行して行っても良い。
102に示すように、本方法は、基材表面の所望の領域(すなわち導電性材料が形成されるべき領域)の表面エネルギーを調節するステップを含む。このステップは、表面エネルギーが20〜50ダイン/cmの範囲内にある物質を基材表面に付着させることにより行っても良い。実施形態によっては、付着させる物質は、表面エネルギーが25〜35ダイン/cmの範囲内にある。基材表面に付着させるのに適する物質には、アクリレートが含まれる。所望の領域の表面エネルギーを変えることには、基材表面のその領域を少なくとも20%増加させることが含まれる。図2は、基材130の側面図を示す。
104に示すように、本方法は、三次元(3D)構造を基材表面に付着させるステップを含む。このような構造はいかなる形状又は寸法としても良い。実施形態によっては、このような構造は透明であり、基材が結合した光ガイドから光が取り出されるように機能する。光ガイドの用途は、図9および図10を参照しつつ下記において説明する。図3は、三次元構造132が付着した図2の基材130の側面図を示す。複数の三次元構造132は、その間に谷間134を形成する。三次元構造132の表面エネルギーは、基材の調節した領域の表面エネルギーとほぼ等しくすることができ、アクリレートからも形成することができる。実施形態によっては、三次元構造の表面エネルギーは基材表面の表面エネルギーの10%以内である。
三次元構造132は、所望の導電パターンの幅および形を区画する、隆起あるいは突出した構造を有する。実施形態によっては、構造132は、高さ(H1)が6μm、幅が6μm、稜の間隔(D1)が12μmとされる。構造はまた、高さを数ナノメートルから数ミクロン(100nm〜100μm)とすることもできる。間隔D1は、導電パターンのピッチを限定する。
構造132は、種々の技術により形成することができる。少なくとも一つの実施形態では、構造132のパターニングおよび製作は、フォトアクリレートの紫外線(UV)エンボス加工や、ポリウレタン、ポリカーボネート等の熱間エンボス加工によってなされる。構造132および基層が光学ディスプレイの一部である場合、以下に図9,10に関して議論するが、フォトマスクでエッチングによりマイクロレンズアレイや光学格子を作成し、次にこれをフォトリソグラフィー、レーザー切除、レーザー高分子化を用いてフォトレジストマスターで複製する。熱硬化性樹脂を膜上に付与し、炉内で90°Cで熱硬化させることにより、複製スタンプ(PDMS、シリコーン)を製造する。UV硬化性アクリレート樹脂を基層(厚さは2〜200μmの範囲内)の表面に一様に広げる。次に、荷重を掛けながらスタンプを一定時間基層に接触させ、パターンが基材表面に転写されるようにする。次に、スタンプと基層の結合体を、密閉されたUVチャンバー内でUV硬化させ、所定のUV投与レベルまで暴露してアクリレートを硬化させる。次に、アクリレート基層上に複製された所望の微細構造パターンを残してスタンプを剥がす。
106にあるように、本方法は、触媒添加導電性液体(インク等)を所望の領域に付着させるステップを含む。このステップで選択する導電性液体は、基材130の調節された表面エネルギーとほぼ等しい表面エネルギーを有している必要がある。実施形態によっては、導電性液体は表面エネルギーが20〜50ダイン/cmの範囲内である。実施形態によっては、液体の表面エネルギーは、より狭い25〜35ダイン/cmの範囲や、さらに29〜33ダイン/cmとしても良い。導電性液体は、好ましくは、インク等の金属触媒添加液体(例えばパラジウム(Pd)触媒添加液体)である。例として、液体は乳酸エチルに酢酸パラジウムを混合したものとしても良い。実施形態によっては、導電性液体の付着(プリント)はXenniaインクジェットプリンタ(Xaarプリントヘッドテクノロジーに基づく)を用いて行われる。プリントギャップ、インク量、プリント速度等は、目下の適用例に基づいて調節可能であり、すなわち望むように変化させることができる。
図4には、導電性液体140がうまく谷間134内に定着しているのが示されている。基材の表面エネルギーと導電性液体の表面エネルギーとを厳密に一致させることにより、液体140は谷間に全体的に一定の深さとなるように定着する。基材130と三次元構造132の表面エネルギーは極端に低くはないため、導電性液体はビードを形成することがない。基材の表面エネルギーは過度に高くないため、液体は過度に急速に広がることがない。仮に基材の表面エネルギーが過度に高いと、液体は三次元構造132自身の頂上を覆って吸着するため、構造が透明でなければならないディスプレーへの応用に対しては望ましくない。
図1の108にあるように、本方法はさらに、付着した導電性液体を用いてシード層を形成するステップを含む。このステップは、付着した導電性液体を基材(112)上で(例えば数時間)乾燥させ、残る材料を例えばUV照射(114)で硬化させることにより行われる。用いられる紫外線照射は、波長を例えば365nmとすることができる。
110にあるように、本方法は、シード層をメッキして所望の導電パターンを形成するステップを含む。このステップは、無電解メッキや電気化学メッキ等のメッキ法によって、シード層の表面上に、銅などの所望の金属を付着させることにより行われる。メッキ浴の温度は、45°C以下とすることができる。このようなメッキ処理を用いると、金属(例えば銅)は金属のシード層上に選択的にメッキされ、これによって所望の電気伝導パターンが形成される。例として、基材130は銅浴に浸しても良い。基材を除去すると、金属のシード層のある表面の部分のみが銅でコーティングされる。図3および4に関して、谷間132にある導電性を有する銅の幅D2は、D1(例えば12μm)に等しく、導電性を有する部分の間隔W2は、W1(例えば6μm)に等しい。一般的に、この技術によれば4pm(又はそれ以下)のピッチを有する4μm以下までの線幅が可能である。
図5は、上述のような三次元構造132とその間に形成された導電性材料140とを有する基材を示す斜視図である。
図6に、本発明の他の実施形態に係る方法200を示す。図6の実施形態は、所望の導電パターンの幅及び形を画定するための三次元構造を含まない。その代わりに、図6の本実施形態は、導電性液体を望まない基材の表面のエネルギーを調節するステップを含む。この調節するステップは、導電性液体を望まない表面エネルギーを、導電性液体が容易に吸着しない程度まで低くなるように減少させるステップを含む。図6の実施形態では、基材は、付着させたい導電性液体の表面エネルギーとほぼ等しいかそれより大きな表面エネルギーを有する材料(少なくとも導電パターンを形成したい外側の表層)から形成することができる。また、付着させたい導電性液体の表面エネルギーとほぼ等しいかそれより大きな表面エネルギーを有する材料であらかじめ基材をコーティングしても良い。
202にあるように、図6の方法は、低表面エネルギー材料を有する基材表面に所望のパターンの反転版をプリントするステップを含む。すなわち、導電性材料を望まない基材の領域が、低表面エネルギー材料でコーティングされる。このような領域は、「反転パターン」と呼ばれる。低表面エネルギー材料は、例えば、フッ素化分子の蒸着や、液体で付着させた後に揮発性溶媒を飛ばすことにより形成された自己配列化単分子層(SAM)を含むことができる。実施形態によっては、このような材料の表面エネルギーは、導電性材料が望まれる残りの領域の表面エネルギーよりも50%以上低い。例として、202においてプリントされた材料の表面エネルギーは、20ダイン/cmよりも小さい。基材の残りの部分の表面エネルギーは、反転パターンの表面エネルギー(≦20ダイン/cm)よりも有意に高い。実施形態によっては、基材は、ポリカーボネートやPET(凡そ40ダイン/cm)、又はガラス(70ダイン/cm以上)を含む。
204にあるように、本方法は、触媒添加伝導性液体(例えばインク)を所望の領域に付着させるステップを含む。このステップで選択される導電性液体は、反転パターンの一部である基材の領域の表面エネルギーよりも大きい表面エネルギー(表面張力)を有しているべきである。実施形態によっては、導電性液体は20〜50ダイン/cmの範囲内の表面エネルギーを有する。実施形態によっては、液体の表面エネルギーは25〜35ダイン/cmの範囲内、更に具体的には、29〜33ダイン/cmの範囲内としても良い。導電性液体は、インク等の金属触媒を添加した液体(パラジウム触媒添加液体等)であることが好ましい。
導電性液体は、表面エネルギーがより高い領域にのみ定着し、表面エネルギーがより低い反転パターンには定着しない。基材はこのような導電性液体でコーティングすることができるが、この液体は表面エネルギーが低いため反転パターンの領域には吸着しようとしない。その代わり、導電性液体は、導電性材料が望まれる領域を含む残りの領域に吸着しようとする。
206にあるように、本方法は、付着した導電性液体を用いてシード層を形成するステップを含む。このステップは、付着した導電性液体を基材上で乾燥させること及び、残る材料を例えば紫外線(UV)照射(212)によって固化させることにより行われる。
208にあるように、本方法は、シード層をメッキして所望の導電パターンを形成するステップを含む。このステップは、無電解メッキや電気化学メッキ等のメッキ処理によって、シード層の表面に銅等の所望の金属を付着させることにより行われる。このようなメッキ処理を用いて、金属(銅等)は金属のシード層に選択的にメッキされ、これによって所望の電気伝導パターンが形成される。例として、基材は銅浴に浸しても良い。基材を取り除くと、金属のシード層を有する表面の部分のみが銅でコーティングされている。本明細書にて説明した方法は、銅に限らず、ニッケル等、メッキ可能な他の金属を、触媒を含有する液体のインクを用いてコーティングしても良い。
図7〜図10に、平坦な基材上におけるパターンの実例的な実施形態を示す。図7では、導電線230が全般的に直線で互いに平行とされている。領域232は、表面エネルギーが低い(例えば20ダイン/cm)材料がプリントされた領域である。図8および図9は、図7の実施形態を示す側面図である。図9では、低表面エネルギー材料233が領域232に示されている。図10では、導電性材料を含むパターン242の反転パターンにおける240の位置に低表面エネルギー材料がプリントされている。
図11および図12は、ディスプレイの一部としてマイクロレンズフィルム310を光ガイド320に隣接させて置いた適用例を示す。マイクロレンズフィルム310は、ディスプレイの単一ピクセル300に対応する一部が示されている。光源330(発光ダイオード(LED)等)が光ガイド320の横に置かれ、横から光ガイド320の中へ光を放出する。光ガイド320はガラス、ポリカーボネート、アクリレート等の種々の透明な材料から構成することができる。LED330によって光ガイド320内に放射された光325は、光線の角度と、空気332の屈折率に対する光ガイドの屈折率との作用である全反射(TIR)によって、光ガイド320の上面および下面で反射する。
マイクロレンズフィルム310は、マイクロレンズフィルム上に形成された三次元構造338を光ガイドから隔てるスタンド318を介して、光ガイド320に隣接して配置される。図11は、ピクセル300が「オフ」の位置にある状態を示す。構造332は光ガイド320から閾値の距離より遠く隔てられている(H3)ため、光ガイドからの光は光ガイドから逃げることができない。ピクセル300を「オン」にし、光ガイド320からの光を光ガイドから逃がすには、ピクセル300に隣接するマイクロレンズフィルム310の一部分を光ガイド320に近づけるかあるいは接触させる必要がある。構造338は、透明であって、図12(ピクセルがオン)に示すように光の全反射が成立せず光が光ガイドから構造338内へ逃げるような屈折率を有している。
ピクセルの両側に十分な電位差にかけられると、静電気的な引力によってピクセルは間隙H3を横切って閉じるように曲げられる。構造338の間の谷間に埋まっている導電性材料340は、前述の技術のうちの一つ以上によって形成される。構造338は透明のままである必要があり、本明細書にて説明した技術は導電性液体が構造338にコーティングされたままとならないようにするために役立つ。その代わり、導電性液体は、基材の表面エネルギーを調節した結果として、構造の谷間に落ち込む。なお、参照番号342は、電圧が印加される間隙の反対側の導体である。
以上の議論は、本発明の原理および種々の実施形態を説明する例示とするためのものである。以上の開示内容がひとたび完全に理解されれば、当業者にとっては数々の変形および変更が明らかとなろう。以下の請求の範囲はこのような変形および変更を全て含むものと解釈されることが意図されている。

Claims (26)

  1. 基材表面に導電パターンを形成するための方法であって、
    前記基材表面の表面エネルギーを調節するステップと、
    前記基材表面に触媒添加液を付着させるステップと、
    該付着した触媒添加液からシード層を形成するステップと、
    該シード層をメッキすることにより前記導電パターンを形成するステップとを有する方法。
  2. 前記基材表面に前記触媒添加液を付着させるステップの前に、前記基材表面上に三次元構造を付着させるステップを更に有する、請求項1の方法。
  3. 前記三次元構造は隣接する三次元構造の間に谷を形成しており、前記導電パターンは該三次元構造の谷間に導電性材料を有する、請求項2の方法。
  4. 前記三次元構造の表面エネルギーは基材表面の表面エネルギーの10%以内である、請求項3の方法。
  5. 前記表面エネルギーを調節するステップは、前記付着した触媒添加液が吸着するレベルまで表面エネルギーを調節するステップを有する、請求項2の方法。
  6. 前記表面エネルギーを調節するステップは、前記基材表面の表面エネルギーを増加させるステップを有する、請求項1の方法。
  7. 前記表面エネルギーを調節するステップは、20〜50ダイン/cmの範囲内の表面エネルギーを有する物質を付着させるステップを有する、請求項1の方法。
  8. 前記表面エネルギーを調節するステップは、25〜35ダイン/cmの範囲内の表面エネルギーを有する物質を付着させるステップを有する、請求項1の方法。
  9. 前記表面エネルギーを調節するステップは、前記基材表面上にアクリレートを付着させるステップを有する、請求項1の方法。
  10. 前記基材表面に前記触媒添加液を付着させるステップは、20〜50ダイン/cmの範囲内の表面エネルギーを有する液体を付着させるステップを有する、請求項1の方法。
  11. 前記基材表面に前記触媒添加液を付着させるステップは、25〜35ダイン/cmの範囲内の表面エネルギーを有する液体を付着させるステップを有する、請求項1の方法。
  12. 前記基材表面に前記触媒添加液を付着させるステップは、29〜33ダイン/cmの範囲内の表面エネルギーを有する液体を付着させるステップを有する、請求項1の方法。
  13. 前記基材表面に前記触媒添加液を付着させるステップは、前記基材表面に金属触媒添加液を付着させるステップを有する、請求項1の方法。
  14. 前記基材表面に前記触媒添加液を付着させるステップは、前記基材表面にパラジウム触媒添加液を付着させるステップを有する、請求項1の方法。
  15. 前記シード層を形成するステップは、前記付着した触媒添加液を乾燥及び固化させるステップを有する、請求項1の方法。
  16. 請求項1の方法により形成された導電パターンを有する基材。
  17. 基材表面に導電パターンを形成するための方法であって、
    前記基材表面の第一の部分の表面エネルギーを前記基材表面の第二の部分の表面エネルギーよりも低い表面エネルギーになるように調節するステップと、
    前記基材表面に触媒添加液を付着させるステップと、
    該シード層をメッキすることにより前記導電パターンを形成するステップと、
    該付着した触媒添加液からシード層を形成するステップとを有し、
    前記基材表面に触媒添加液を付着させるステップにおいては、前記触媒添加液が前記基材表面の前記第二の部分に吸着し、前記第一の部分に吸着しない方法。
  18. 前記第一の部分の表面エネルギーを調節するステップは、該第一の部分に物質を付着させるステップを有し、該物質は20ダイン/cmより小さい表面エネルギーを有する、請求項17の方法。
  19. 前記第一の部分の表面エネルギーを調節するステップは、フッ素化分子の蒸着によってSAM層を形成するステップを有する、請求項17の方法。
  20. 前記基材表面に前記触媒添加液を付着させるステップは、20〜50ダイン/cmの範囲内の表面エネルギーを有する液体を付着させるステップを有する、請求項17の方法。
  21. 前記基材表面に前記触媒添加液を付着させるステップは、25〜35ダイン/cmの範囲内の表面エネルギーを有する液体を付着させるステップを有する、請求項17の方法。
  22. 前記基材表面に前記触媒添加液を付着させるステップは、29〜33ダイン/cmの範囲内の表面エネルギーを有する液体を付着させるステップを有する、請求項17の方法。
  23. 前記基材表面に前記触媒添加液を付着させるステップは、前記基材表面に金属触媒添加液を付着させるステップを有する、請求項17の方法。
  24. 前記基材表面に前記触媒添加液を付着させるステップは、前記基材表面にパラジウム触媒添加液を付着させるステップを有する、請求項17の方法。
  25. 前記シード層を形成するステップは、前記付着した触媒添加液を乾燥及び硬化させるステップを有する、請求項17の方法。
  26. 請求項17の方法により形成された導電パターンを有する基材。
JP2012541086A 2009-11-24 2010-10-29 表面エネルギーの調節による電気伝導パターンの形成 Pending JP2013512568A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26423409P 2009-11-24 2009-11-24
US61/264,234 2009-11-24
PCT/US2010/054641 WO2011066055A2 (en) 2009-11-24 2010-10-29 Formation of electrically conductive pattern by surface energy modification

Publications (1)

Publication Number Publication Date
JP2013512568A true JP2013512568A (ja) 2013-04-11

Family

ID=44067170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012541086A Pending JP2013512568A (ja) 2009-11-24 2010-10-29 表面エネルギーの調節による電気伝導パターンの形成

Country Status (6)

Country Link
US (1) US20130146332A1 (ja)
EP (1) EP2505047A2 (ja)
JP (1) JP2013512568A (ja)
KR (1) KR101377084B1 (ja)
TW (1) TW201132256A (ja)
WO (1) WO2011066055A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018103A1 (ja) * 2015-07-30 2017-02-02 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
JP2017034236A (ja) * 2015-07-30 2017-02-09 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
US10477694B2 (en) 2015-07-30 2019-11-12 Dexerials Corporation Wiring board manufacturing method and wiring board

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8827532B2 (en) * 2011-04-22 2014-09-09 3M Innovative Properties Company Light guides
US10040018B2 (en) 2013-01-09 2018-08-07 Imagine Tf, Llc Fluid filters and methods of use
WO2014158159A1 (en) 2013-03-28 2014-10-02 Hewlett-Packard Development Company, L.P. Shield for an electronic device
US8934826B2 (en) 2013-05-30 2015-01-13 Xerox Corporation Surface tension interference coating process for precise feature control
US9754704B2 (en) 2014-04-29 2017-09-05 Eastman Kodak Company Making thin-film multi-layer micro-wire structure
US9288901B2 (en) 2014-04-25 2016-03-15 Eastman Kodak Company Thin-film multi-layer micro-wire structure
US9861920B1 (en) 2015-05-01 2018-01-09 Imagine Tf, Llc Three dimensional nanometer filters and methods of use
US10730047B2 (en) 2014-06-24 2020-08-04 Imagine Tf, Llc Micro-channel fluid filters and methods of use
US10124275B2 (en) 2014-09-05 2018-11-13 Imagine Tf, Llc Microstructure separation filters
US10758849B2 (en) 2015-02-18 2020-09-01 Imagine Tf, Llc Three dimensional filter devices and apparatuses
US10118842B2 (en) 2015-07-09 2018-11-06 Imagine Tf, Llc Deionizing fluid filter devices and methods of use
US9245542B1 (en) * 2015-07-28 2016-01-26 Seagate Technology Llc Media cleaning with self-assembled monolayer material
US10479046B2 (en) 2015-08-19 2019-11-19 Imagine Tf, Llc Absorbent microstructure arrays and methods of use
US11307351B2 (en) * 2018-12-07 2022-04-19 Electronics And Telecommunications Research Institute Apparatus and method for shaping optical waveform

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198185A (ja) * 2001-12-25 2003-07-11 Dainippon Printing Co Ltd 電磁波遮蔽シートの製造方法および電磁波遮蔽シート
JP2005051151A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 導電層の製造方法、導電層を有する基板、および電子デバイス
JP2006057167A (ja) * 2004-08-23 2006-03-02 Toyota Motor Corp めっき配線形成方法
JP2009071037A (ja) * 2007-09-13 2009-04-02 Konica Minolta Holdings Inc 導電膜パターンの形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524528B2 (en) * 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
KR100442519B1 (ko) * 2002-04-09 2004-07-30 삼성전기주식회사 모듈화 인쇄회로기판의 표면처리용 합금 도금액
JP4154175B2 (ja) * 2002-05-31 2008-09-24 キヤノン株式会社 電気泳動表示素子の製造方法
JP2004285325A (ja) * 2002-12-17 2004-10-14 Fuji Photo Film Co Ltd パターン形成方法及び物質付着パターン材料
JP4770354B2 (ja) * 2005-09-20 2011-09-14 日立化成工業株式会社 光硬化性樹脂組成物及びこれを用いたパターン形成方法
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
WO2008012512A2 (en) * 2006-07-22 2008-01-31 Conductive Inkjet Technology Limited The formation of conductive metal regions on substrates
KR100841170B1 (ko) 2007-04-26 2008-06-24 삼성전자주식회사 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
US20090064885A1 (en) * 2007-09-11 2009-03-12 Toppan Printing Co., Ltd. Printed material and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198185A (ja) * 2001-12-25 2003-07-11 Dainippon Printing Co Ltd 電磁波遮蔽シートの製造方法および電磁波遮蔽シート
JP2005051151A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 導電層の製造方法、導電層を有する基板、および電子デバイス
JP2006057167A (ja) * 2004-08-23 2006-03-02 Toyota Motor Corp めっき配線形成方法
JP2009071037A (ja) * 2007-09-13 2009-04-02 Konica Minolta Holdings Inc 導電膜パターンの形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018103A1 (ja) * 2015-07-30 2017-02-02 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
JP2017034236A (ja) * 2015-07-30 2017-02-09 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
US10477694B2 (en) 2015-07-30 2019-11-12 Dexerials Corporation Wiring board manufacturing method and wiring board

Also Published As

Publication number Publication date
KR101377084B1 (ko) 2014-03-25
US20130146332A1 (en) 2013-06-13
EP2505047A2 (en) 2012-10-03
WO2011066055A2 (en) 2011-06-03
TW201132256A (en) 2011-09-16
WO2011066055A3 (en) 2011-09-22
KR20120082028A (ko) 2012-07-20

Similar Documents

Publication Publication Date Title
JP2013512568A (ja) 表面エネルギーの調節による電気伝導パターンの形成
JP5506401B2 (ja) 磁気マスクデバイスを使用する基板プラズマ処理
US20160143153A1 (en) Bonding electronic components to patterned nanowire transparent conductors
KR101284595B1 (ko) 멀티 터치용 터치 스크린 패널 및 그 제조 방법
Ramakrishnan et al. Selective inkjet printing of conductors for displays and flexible printed electronics
US10492305B2 (en) Patterned overcoat layer
EP3317724B1 (en) Self-aligning metal patterning based on photonic sintering of metal nanoparticles
KR101391807B1 (ko) 잉크젯 프린팅과 나노 임프린팅을 이용한 패턴 형성 방법
KR101164061B1 (ko) 패턴 제조 방법 및 패턴 전사 장치, 이를 적용한 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판
US11284521B2 (en) Electronic devices comprising a via and methods of forming such electronic devices
US10423065B2 (en) Pattern forming method and pattern structural body
JP4449949B2 (ja) 表面エネルギー差バンクの形成方法、パターンの形成方法、バンク構造、電子回路、電子デバイス、電子機器、及びスタンプ
JP2011002549A (ja) スペーサ付カラーフィルタ基板の製造方法
TWI689235B (zh) 配線基板之製造方法及配線基板
JP6582511B2 (ja) インプリントモールド、インプリント方法、パターン形成体
JP6094738B2 (ja) 電子デバイス及びその製造方法
JP2006032177A (ja) 版、版の製造方法、基板およびこの基板の製造方法
JP2009229663A (ja) スペーサー付カラーフィルタ基板の製造方法
JP2015189163A (ja) 印刷用版および印刷用版の製造方法
JP2009237467A (ja) スペーサー付カラーフィルタ基板の製造方法
JP2010010156A (ja) 液体材料を用いたパターン形成方法
JP2015189114A (ja) 印刷用版および印刷用版の製造方法
JP2011203626A (ja) スペーサー付カラーフィルタ基板の製造方法
KR20090090862A (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140715

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150526