KR20120082028A - 표면 에너지 수정에 의한 전기 도전성 패턴의 형성 - Google Patents

표면 에너지 수정에 의한 전기 도전성 패턴의 형성 Download PDF

Info

Publication number
KR20120082028A
KR20120082028A KR1020127014574A KR20127014574A KR20120082028A KR 20120082028 A KR20120082028 A KR 20120082028A KR 1020127014574 A KR1020127014574 A KR 1020127014574A KR 20127014574 A KR20127014574 A KR 20127014574A KR 20120082028 A KR20120082028 A KR 20120082028A
Authority
KR
South Korea
Prior art keywords
substrate surface
depositing
substrate
liquid
catalyst
Prior art date
Application number
KR1020127014574A
Other languages
English (en)
Other versions
KR101377084B1 (ko
Inventor
에드 에스. 라마크리슈난
로버트 제이. 페트카비치
Original Assignee
유니-픽셀 디스플레이스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44067170&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20120082028(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 유니-픽셀 디스플레이스, 인코포레이티드 filed Critical 유니-픽셀 디스플레이스, 인코포레이티드
Publication of KR20120082028A publication Critical patent/KR20120082028A/ko
Application granted granted Critical
Publication of KR101377084B1 publication Critical patent/KR101377084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0709—Catalytic ink or adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Chemically Coating (AREA)

Abstract

기판 표면 상에 도전성 패턴을 형성하는 방법은, 기판 표면의 표면 에너지를 변경하는 단계와, 상기 기판 표면 상에 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계와, 상기 침적된 촉매-도핑 액체로 시드층을 형성하는 단계와, 상기 시드층을 도금하여 도전성 패턴을 형성하는 단계를 포함한다. 일부 실시예에서, 도전성 패턴의 크기 및 형상을 정하기 위해 기판 상에 3-D 구조물이 위치된다. 다른 실시예에서, 도전성 재료가 요구되지 않는 기판의 영역(즉, 반전 패턴)의 표면 에너지는 이 영역에 도전성 액체가 고착하는 것을 방지하도록 변경된다(예컨대, 낮아진다).

Description

표면 에너지 수정에 의한 전기 도전성 패턴의 형성{FORMATION OF ELECTRICALLY CONDUCTIVE PATTERN BY SURFACE ENERGY MODIFICATION}
본 발명은 표면 에너지 수정에 의한 전기 도전성 패턴의 형성 방법에 관한 것이다.
회로는 전기 도전체를 통해 함께 연결된 하나 이상의 액티브 및/또는 패시브 전기 부품을 포함한다. 회로 기판 상에는, 이러한 도전체가 회로 기판 자체의 일부분으로서 제조된 트레이스, 와이어, 또는 침적된 도전성 재료를 포함할 수 있다. 소형화는 서로 밀접해 있는 더 작은 부품을 필요로 한다.
전자 장치 제조의 진보에 있어서, 전자 배선을 프린트하거나 침적하기 위해 이용되는 제조 기술은 전기 도전성 라인 및 패턴을 더 높은 밀도로 발전시키려는 도전이 진행되고 있다. 더 좁은 도전성 라인폭 및 도전성 패턴을 제조하기 위한 방법은 예컨대 반도체 소자, 광학 디스플레이(예컨대, LCD)를 구동하기 위한 전자 패널, 및 태양 전지 패널의 제조에 있어서 특히 중요하다.
도전성 재료는 전기 도전성 라인 또는 전기 도전성 패턴을 형성하도록 침적될 수 있다. 예컨대, 도전성 라인은 2개의 전자 소자 사이에서 연장하는 전기 트레이스일 수도 있다. 도전성 패턴은 3차원 구조물에 또는 3차원 구조물 주변에 침적된 도전성 재료, 예컨대 3차원(3D) 트렌치에 있는 또는 3D 돌출부 주위에 있는 도전성 재료를 포함한다.
서브 미크론 규모의 전기 도전성 배선 침적을 위해, 도전성 재료는 통상적으로 금속 침적, 포로트리소그래피, 및 에칭 프로세스를 포함하는 종래의 반도체 가공 기술에 의해 기판 상에 침적된다. 이들 기술은 서브 미크론의 전기 도전성 라인을 제조하는데 효과적이기는 하지만 비용이 많이 소요되고 또한 약 300mm 미만의 기판 크기의 가공으로 한정된다. 즉, 반도체 가공 기술은 1m를 초과하는 경우가 많은 크기 치수를 갖는 태양 전지 패널 및 LCD와 같은 대형 면적 디바이스(＞300mm)를 위하여 확장될 수 없다. 반도체 가공 기술에 의한 도전성 라인 침적의 또 다른 단점은 이러한 기술이 기판을 통상적으로 약 100℃ 내지 250℃의 범위의 높은 가공 온도에 노출시킬 필요가 있다는 점이다. 이와 같이, 적합한 기판 재료는 유해한 영향(예컨대, 랩핑(wraping) 등과 같은 치수 왜곡) 없이 높은 가공 온도를 견뎌낼 수 있는 이들 기판 재료(예컨대, 글래스, Si)로 제한된다. 또 다른 단점은 반도체 가공 기술에 의해 3D 구조물 주위에서의 또는 3D 구조물에서의 도전성 재료의 도전성 패터닝이 3D 표면 구조에 의해 발생되는 복잡성으로 인해 매우 어렵고, 회피되는 경우가 있다는 점이다.
매크로 레벨의 전기 도전성 배선 또는 패턴 침적을 위해, 도전체는 글래스 기판의 표면, 인듐-주석-산화물(ITO) 표면(예컨대, 글래스 상의 ITO), 규소(Si), 산화규소(예컨대, Si 상의 SiOx), 질화규소(Si 상의 SiNx) 등과 같은 대상으로 하는 기판 표면 상에 도전성 잉크의 드롭플릿(droplet)이 침적되어 원하는 도전성 패턴을 형성하는 잉크젯 프로세스에 의해 프린트된다. 가장 많이 알려진 수성 또는 비수성 매체 잉크는 대부분의 표면을 신속하게 습윤시키며 이들 표면에 의해 매우 용이하게 흡수된다. 이러한 습윤/흡수는 침적된 잉크를 처음에 침적된 드롭필릿보다 넓게 확산시키며, 이것은 좁은 라인폭을 달성하는 것이 불가능하지는 않지만 더욱 어렵게 한다. 그러므로, 이 기술이 대면적 기판 상에 도전성 라인을 침적하기 위해 이용될 수 있지만, 이 기술의 단점은 최소 라인폭이 일반적으로 약 100 마이크로미터(미크론, ㎛)보다 크다는 것이다. 약 100㎛ 미만의 폭을 갖는 도전성 라인을 제조하기 위해 이 기술을 이용하려는 시도는 흔히 균일하지 않은 도전성 라인폭(예컨대, 고르지 않은 에지를 갖는 도전성 트레이스) 및 고르지 않은 도전체 두께(즉, 균일하지 않은 도전성 트레이스 높이)를 초래하며, 이러한 고르지 않은 도전체 두께는 저항이 도전성 트레이스 내에서 고르지 않게 되도록 하고 그에 따라 성능의 열화를 초래하여 바람직하지 않다. 상업적인 액체 매체를 이용하는 종래의 잉크젯 공정의 또 다른 단점은 도전성 라인/패턴 침적이 기판을 고온(＞120 ℃)에 노출시켜 잉크를 경화시킴으로써 잉크 내의 용제를 날려버리고 또한 나노입자를 소결시켜 원하는 도전성 라인/패턴이 남겨지도록 하는 것이 필요하다는 점이다. 이러한 경우, 금속 라인의 시트 저항은 소결 온도에 관련되고 소결 온도에 의해 제어되며, 더 낮은 저항(수 ohm/sq)을 달성하기 위해 고온(＞150 ℃)이 요구된다. 이와 같이, 적합한 기판 재료는 유해한 영향(예컨대, 랩핑 등과 같은 치수 왜곡)없이 높은 가공 온도를 견뎌낼 수 있는 이들 기판 재료(예컨대, 글래스, Si)로 제한된다.
3D 표면 상의 도전체의 선택적 코팅은 특정 설계의 잉크젯 프린팅에 의해서만 달성 가능하다. 이와 같이, 약 100㎛의 최소 도전성 패턴 또는 라인폭은 응용 분야를 제한한다. 약 100㎛보다 큰 폭을 갖는 넓은 상호접속 라인은 또한 라인 간의 간격 또는 피치를 약 75㎛ 또는 그 이상으로 제한한다. 그러므로, 라인의 패키징 밀도가 낮아지게 된다. 마찬가지로, 약 75㎛ 미만의 피치를 갖는 규칙적인 또는 랜덤화된 3D 구조 간의 오목 영역(밸리(valley)) 내의 도전성 재료의 선택적 프린팅 또는 3D 구조의 상면 상의 도전성 재료의 프린팅은 일반적으로 가능하지 않다.
통상적으로 약 120℃를 초과하는 높은 가공 온도로 인해, 반도체 및 종래의 잉크젯 가공 기술은 가요성의 중합성 막(예컨대, 다양한 타입의 광학 디스플레이에 이용되는 중합성 막) 상에 또는 가요성의 전자 응용기기에 이용되는 가요성의 중합성 기판 상에 도전성 라인/패턴을 침적하기 위한 기술로는 적합하지 않다. 이러한 높은 가공 온도에 기판을 노출시키는 것은 기판 재료를 랩핑, 용융, 마이크로-크래킹 등으로 인한 치수 왜곡과 같은 유해한 영향 없이 높은 가공 온도를 견뎌낼 수 있는 재료(예컨대, 글래스, Si)로 제한한다. 가요성의 플라스틱 기판을 제조하기 위해 사용되는 중합성 재료는, 가요성의 중합체 재료의 고온 가공이 통상적으로 바람직하지 않은 마이크로-크래킹 및/또는 가요성의 중합체 재료 내로의 도전성 재료의 확산을 초래하기 때문에, 반도체 또는 잉크젯 가공 기술 중의 어느 하나를 이용한 도전성 라인/패턴 침적을 위한 기판 재료로는 적합하지 않다.
본 발명의 특징에 따라, 기판 표면 상에 도전성 패턴을 형성하는 방법이 제공된다. 상기 방법은, 기판 표면의 표면 에너지를 변경하는 단계와, 상기 기판 표면 상에 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계와, 상기 침적된 촉매-도핑 액체로 시드층을 형성하는 단계와, 상기 시드층을 도금하여 도전성 패턴을 형성하는 단계를 포함한다.
본 발명의 예시 실시예에 대한 구체적인 설명을 위해 이하의 첨부 도면을 참조할 것이다.
도 1은 본 발명의 제1 실시예에 따른 방법을 도시하고 있다.
도 2는 기판을 도시하고 있다.
도 3은 다양한 3-D 구조물이 그 위에 침적되거나 엠보싱되어 있는 기판을 도시하고 있다.
도 4는 본 발명의 다양한 실시예에 따른 도 3의 3-D 구조물들 사이의 밸리에 침적된 도전성 재료를 도시하고 있다.
도 5는 3-D 구조물들 사이의 밸리 내의 도전성 재료의 사시도를 도시하고 있다.
도 6은 본 발명의 제2 실시예에 따른 방법을 도시하고 있다.
도 7 내지 도 10은 도 6의 방법에 의해 형성된 도전성 패턴의 여러 개의 예를 도시하고 있다.
도 11 및 도 12는 디스플레이를 구동하기 위해 패널에 도전성 패턴을 형성하는 본 명세서에서 설명되는 방법의 응용예를 도시하고 있다.
이하의 설명은 본 발명의 다양한 실시예에 관한 것이다. 이들 실시예 중의 하나 이상이 선호될 수 있지만, 개시된 실시예들은 청구범위를 포함한 본 발명의 범위를 한정하는 것으로 해석되거나 이용되지 않아야 한다. 또한, 당업자는 이하의 설명이 넓은 적용 범위를 가지며, 임의의 실시예에 대한 설명은 단지 그 실시예에 대한 예시를 의미하는 것일 뿐이며, 청구범위를 포함한 본 발명의 범위가 그 실시예로 한정된다는 것으로 암시하는 것은 아니다.
본 명세서에 개시된 실시예에서, 기판의 표면 에너지는 그 위에 도전성 액체(예컨대, 잉크)를 침적하기 전에 수정된다. "표면 에너지"라는 표현은 표면 분자를 내측으로 끌어당기는 재료의 특성을 지칭한다. 일부 실시예에서, 도전성 액체가 침적될 영역에서의 기판 표면의 표면 에너지는 도전성 액체 자체의 표면 에너지(표면 장력)와 대략적으로 매칭하도록 수정된다. 표면의 표면 에너지를 도전성 액체의 표면 에너지와 대략적으로 매칭하도록 함으로써, 도전성 액체는 원하는 영역에 고착하고, 훨씬 낮은 표면 에너지를 가질 수도 있는 나머지 영역에는 고착하지 않는다. 다른 실시예에서, 도전성 액체가 고착하지 않는 영역의 표면 에너지는 도전성 액체가 고착하는 곳의 "반전 패턴(inverted pattern)"에서의 그 표면 에너지를 감소시키도록 수정된다. 그러므로, 도전성 액체가 기판 표면을 코팅할 때, 액체는 표면 에너지가 감소되지 않은 영역에만 고착한다. 이들 실시예는 아래에 더욱 상세하게 설명되어 있다.
본 명세서에 설명된 실시예는 얇은 도전성 라인 및 3-D 지오메트리(예컨대, 1㎛ 또는 그보다 작은 정도로 얇은)가 기판 상에 형성되도록 할 수 있고 또한 전술한 것보다 훨씬 낮은 온도에서 형성되도록 할 수 있다. 예컨대, 본 명세서에 설명되는 프로세스는 45℃(아래에 설명된 도금조(plating bath)의 온도)보다 낮은 온도에서 수행될 수 있다. 또한, 사용된 기판 재료는 규소, 글래스, 아크릴레이트, 캡톤(kapton), 폴리카보네이트, 마일라(Mylar), 폴리에틸렌 테레프탈레이트(PET) 등을 포함할 수 있다. 기판은 필요한 경우 연성으로 될 수도 있다.
본 명세서에서 사용되는 바와 같이, "패턴"이라는 표현은 일반적으로 도전성 액체에 의해 형성된 도전성 재료의 요구된 패턴을 지칭하기 위해 이용된다. 패턴은 도전성 재료의 직선 라인(예컨대, 이격된 평행한 라인의 세트) 또는 임의의 패턴이나 3-D 형성물을 포함할 수 있다.
도 1은 기판의 영역의 표면 에너지를 도전성 액체의 표면 에너지와 비슷하도록 수정하는 방법(100)의 실시예를 도시하고 있다. 이와 같이 수정된 기판 영역은 도전성 액체로 형성된 도전성 재료가 잔류하게 되어 이에 의해 기판을 가로질러 도전성 경로를 형성하는 영역이다. 가능한 정도까지는, 도 1에 도시된 동작의 일부가 도시된 것과는 상이한 순서로 수행될 수 있으며, 일부 동작은 순차적이 아닌 병행하여 수행될 수도 있다.
단계 102에서, 본 방법은 기판 표면의 원하는 영역(즉, 도전성 재료가 형성되도록 요구되는 영역)의 표면 에너지를 변경하는 단계를 포함한다. 이 동작은 기판 표면 상에 20 내지 50 dynes/cm 범위의 표면 에너지를 갖는 물질을 침적함으로써 수행될 수 있다. 일부 실시예에서, 침적된 재료는 25 내지 35 dynes/cm 범위의 표면 에너지를 갖는다. 기판 표면 상에 침적하기에 적합한 재료는 아크릴레이트를 포함한다. 요구된 영역의 표면 에너지를 변경하는 것은 기판 표면의 이들 영역의 표면 에너지를 적어도 20% 증가시킬 수 있다. 도 2는 기판(130)의 측면도를 도시하고 있다.
단계 104에서, 본 방법은 기판의 표면 상에 3-차원(3-D) 구조물을 침적하는 단계를 포함한다. 이러한 구조물은 어떠한 형상 또는 어떠한 크기로도 될 수 있다. 일부 실시예에서, 이러한 구조물은 투명하며, 기판이 접속되는 도광부(light guide)로부터 광이 추출되도록 기능한다. 도광부의 사용은 도 9 및 도 10에 대하여 아래에 설명되어 있다. 도 3은 3-D 구조물(132)이 침적되어 있는 도 2의 기판(130)의 측면도를 도시하고 있다. 3-D 구조물(132)은 그 사이에 밸리(134)를 형성한다. 3-D 구조물의 표면 에너지는 기판의 변경된 영역의 표면 에너지와 비슷할 수 있으며, 마찬가지로 아크릴레이트로 형성될 수 있다. 일부 실시예에서, 3-D 구조물(132)의 표면 에너지는 기판 표면의 표면 에너지의 10% 이내이다.
3-D 구조물(132)은 요구된 도전성 패턴의 폭과 형상을 정하는 돌출부 또는 돌기 구조를 포함한다. 일부 실시예에서, 3-D 구조물(132)은 6㎛의 높이(H1), 6㎛의 폭, 및 12㎛의 리지(ridge) 사이의 거리(D1)를 가질 수 있다. 3-D 구조물은 또한 수 나노미터 내지 수 마이크로미터(100nm 내지 100㎛)의 높이를 가질 수 있다. 거리 D1은 도전성 패턴의 피치를 형성한다.
3-D 구조물(132)은 어떠한 다양한 기술로도 형성될 수 있다. 적어도 일실시예에서, 3-D 구조물(132)의 패터닝 및 제조는 포토아크릴레이트의 자외(UV)-엠보싱 또는 폴리우레탄, 폴리카보네이트 등의 위에의 고온 엠보싱(hot embossing)을 이용하여 수행된다. 3-D 구조물(132) 및 베이스층이 광학 디스플레이의 일부분인 도 9 및 도 10에 대하여 아래에 설명된 경우에, 광학 격자의 마이크로렌즈 어레이가 포토마스크 상에 에칭되며, 그 후 포토리소그래피, 레이저 어블레이션(laser ablation) 또는 레이저 폴리머라이제이션을 이용하여 포토레지스트 마스터 상에 복제된다. 복제된 스탬프(PDMS, 실리콘)는 열경화성 수지(thermal-setting resin)를 마스터 상에 분배하고 이것을 오븐에서 90℃로 열적으로 경화시킴으로써 생성된다. UV-경화 가능 아크릴레이트 수지는 베이스층(두께가 2 내지 200㎛ 범위일 수도 있음)의 표면 위에 균일하게 스프레딩된다. 스탬프는 그 후 특정 길이의 시간 동안 부하 하에서 베이스층과 접촉하게 되어, 패턴을 기판 표면 상으로 전사할 수 있게 된다. 스탬프와 베이스층의 조합은 그 후 밀봉된 UV-챔버 내에서 UV-경화되고, 아크릴레이트를 경화하기 위해 사전 결정된 UV 주사량(dose) 레벨로 노광된다. 스탬프는 그 후 박리되어, 아크릴레이트 베이스층 상에 복제된 원하는 미세구조 패턴을 잔류시킨다.
단계 106에서, 본 방법은 촉매-도핑(catalyst-doped) 도전성 액체(예컨대, 잉크)를 원하는 영역 상에 침적하는 단계를 포함한다. 이 단계에서 선택된 도전성 액체는 기판(130)의 변경된 영역의 표면 에너지와 대략적으로 동일한 표면 에너지(표면 장력)를 가져야 한다. 일부 실시예에서, 도전성 액체는 20 내지 50 dynes/cm 범위의 표면 에너지를 갖는다. 일부 실시예에서, 액체의 표면 에너지는 25 내지 35 dynes/cm의 좁은 범위에 있거나, 또는 29 내지 33 dynes/cm의 더 좁은 범위에 있을 수도 있다. 도전성 액체는 잉크와 같은 촉매-도핑 액체(예컨대, 팔라듐(Pd) 촉매-도핑 액체)인 것이 바람직하다. 예컨대, 액체는 에틸 락테이트(ethyl lactate)에 혼합된 Pd 아세테이트이어도 된다. 일부 실시예에서, 도전성 액체의 침적(프린팅)은 Xennia 잉크젯 프린터(Xaar Printhead 기술을 기반으로 하는)를 이용하여 수행된다. 프린트 간격, 잉크량, 프린트 속도 등은 가까이에 있는 어플리케이션에 기초하여 조정 가능하며, 그러므로 원하는 바대로 변화될 수 있다.
도 4는 도전성 잉크(140)가 밸리(134) 내에 용이하게 정착하는 것을 도시하고 있다. 기판의 표면 에너지와 도전성 액체의 표면 에너지 간의 밀착 매칭은 액체(140)가 전반적으로 일정한 깊이 양상으로 밸리에 정착하도록 한다. 기판(130) 및 3-D 구조물(132)의 표면 에너지가 지나치게 낮지 않기 때문에, 도전성 액체는 비즈(beads)를 형성하기 않는다. 기판의 표면 에너지가 너무 높다면, 액체는 3-D 구조물(132)의 상면을 덮고 이 상면에 고착되기가 쉬울 것이며, 이것은 구조물이 투명해야만 하는 디스플레이 어플리케이션에 대해서는 바람직하지 않을 것이다.
도 1의 단계 108에서, 본 방법은 침적된 도전성 잉크를 이용하여 시드층을 형성하는 단계를 포함한다. 이 동작은 침적된 도전성 잉크를 기판 상에서 건조(예컨대, 수 시간 동안)시키고(112), 예컨대 UV 방사선으로 잔류 물질을 경화시킴으로써(114) 수행될 수 있다. 이용되는 UV 방사선은 예컨대 365nm의 파장을 가질 수 있다.
단계 110에서, 본 방법은 원하는 도전성 패턴을 형성하기 위해 시드층을 도금(plating)하는 단계를 포함한다. 이 동작은 구리와 같은 원하는 금속을 무전해 도금 또는 전기화학적 도금과 같은 도금 공정에 의해 시드층의 표면 상에 침적함으로써 수행될 수 있다. 도금조(plating bath)의 온도는 45℃ 미만이어도 된다. 이러한 도금 공정을 이용하여, 금속(예컨대, 구리)이 금속성 시드층 상에 선택적으로 도금될 것이며, 이에 의해 원하는 전기 도전성 패턴을 형성한다. 예컨대, 기판(130)은 구리조(copper bath)에 잠겨질 수 있다. 기판을 제거한 직후, 금속성 시드층을 갖는 표면의 부분만이 구리로 코팅된다. 도 3 및 도 4에 대하여, 밸리(132)에서의 도전성 구리의 폭 D2은 D1(예컨대, 12㎛)과 동일할 것이며, 도전성 부분 간의 간격 W2는 W1(예컨대, 6㎛)과 동일할 것이다. 일반적으로, 이 기술에 의하면 4㎛까지 내려가는 라인 폭 및 4㎛(또는 그보다 작은)의 더 좁은 피치가 가능하다.
도 5는 3-D 구조물(132) 및 전술한 바와 같이 이들 사이에 형성된 도전성 재료(140)를 갖는 기판의 사시도이다.
도 6은 본 발명의 다른 실시예에 따른 방법(200)을 제공한다. 도 6의 실시예는 원하는 도전성 패턴의 폭 및 형상을 정하기 위한 3-D 구조물을 포함하지 않는다. 그 대신, 도 6의 실시예는 도전성 액체가 요구되지 않는 곳에서의 기판 표면의 표면 에너지를 변경하는 것을 포함한다. 이러한 변경은 도전성 액체가 요구되지 않는 곳에서의 표면 에너지를 충분히 낮은 레벨로 감소시키는 단계를 포함하여, 이 곳에서는 도전성 액체가 용이하게 고착하지 않게 할 것이다. 도 6의 실시예에서, 기판은 그 위에 침적될 도전성 액체의 표면 에너지와 비슷하거나 큰 표면 에너지를 갖는 재료(적어도 그 외측 표면층에 도전성 패턴이 형성될)로 형성될 수 있다. 이와 달리, 기판은 침적될 도전성 액체의 표면 에너지와 비슷하거나 큰 재료로 먼저 코팅될 수도 있다.
단계 202에서, 도 6의 방법은 표면 에너지가 낮은 재료로 기판 표면 상에 원하는 패턴의 반전된 버젼을 프린팅하는 단계를 포함한다. 즉, 도전성 재료가 요구되지 않는 기판의 영역은 표면 에너지가 낮은 재료로 코팅된다. 이러한 영역은 "반전 패턴(inverted pattern)"으로서 지칭된다. 표면 에너지가 낮은 재료는 예컨대 불소화된 분자의 기상 증착에 의해 형성되거나 또는 액체로서 침적되고나서 휘발성 용제(volatile solvent base)가 날아간 자기정렬형 모노레이어(Self-Aligning Monolayer, SAM) 층을 포함할 수 있다. 일부 실시예에서, 이러한 재료의 표면 에너지는 도전성 재료가 요구되는 나머지 영역의 표면 에너지보다 50% 또는 그 이상 낮다. 예컨대, 단계 202에서 프린트된 재료의 표면 에너지는 20 dynes/cm 미만이다. 기판의 나머지 부분의 표면 에너지는 반전 패턴의 표면 에너지(≤ 20 dynes/cm)보다 훨씬 높다. 일부 실시예에서, 기판은 폴리카보네이트 또는 PET(대략 40 dynes/cm) 또는 글래스(≥ 70 dynes/cm)를 포함한다.
단계 204에서, 본 방법은 촉매-도핑 도전성 액체(예컨대, 잉크)를 원하는 영역 상으로 침적하는 단계를 포함한다. 이 단계에서 선택된 도전성 액체는 반전 패턴의 일부분인 기판의 영역의 표면 에너지보다 실질적으로 큰 표면 에너지(표면 장력)를 가져야 한다. 일부 실시예에서, 도전성 액체는 20 내지 50 dynes/cm의 범위의 표면 에너지를 갖는다. 일부 실시예에서, 액체의 표면 에너지는 25 내지 35 dynes/cm 범위, 보다 구체적으로는 29 내지 33 dynes/cm의 범위에 있을 것이다. 도전성 액체는 잉크와 같은 금속 촉매-도핑 액체(예컨대, 팔라듐 촉매-도핑 액체)인 것이 바람직하다.
도전성 유체는 더 높은 표면 에너지 영역에만 정착하고, 더 낮은 표면 에너지를 갖는 반전 패턴에는 정착하지 않는다. 기판은 이러한 도전성 액체로 코팅될 수 있지만, 액체는 반전 패턴의 표면 에너지가 낮기 때문에 반전 패턴의 영역에는 고착하지 않을 것이다. 그 대신, 도전성 액체는 도전성 재료가 요구되는 영역을 포함하는 나머지 영역에 고착할 것이다.
단계 206에서, 본 방법은 침적된 도전성 액체를 이용하여 시드층을 형성하는 단계를 포함한다. 이 동작은 침적된 액체가 기판 상에서 건조되도록 하고(210), 나머지 재료를 예컨대 자외(UV) 방사선으로 경화시킴으로써(212) 수행될 수 있다.
단계 208에서, 본 방법은 원하는 도전성 패턴을 형성하기 위해 시드층을 도금하는 단계를 포함한다. 이 동작은 구리와 같은 원하는 금속을 무전해 도금 또는 전기화학적 도금과 같은 도금 공정을 통해 시드층의 표면 상에 침적함으로써 수행될 수 있다. 이러한 도금 공정을 이용하여, 금속(예컨대, 구리)이 금속성 시드층 상에 선택적으로 도금되어, 원하는 전기 도전성 패턴을 형성한다. 예컨대, 기판은 구리조에 잠겨질 수 있다. 기판을 제거한 직후, 금속성 시드층을 갖는 표면의 부분만이 구리로 코팅된다. 본 명세서에서 설명된 방법은 구리로 한정되지 않고, 니켈과 같은 다른 적합한 금속이 호환 가능한 촉매-함유 액체 잉크를 이용하여 코팅될 수 있다.
도 7 내지 도 10은 평탄한 기판 상에서 수행될 수 있는 패턴의 2가지 예시 실시예를 도시하고 있다. 도 7에서, 도전성 라인(230)은 전반적으로 직선을 이루며 서로 평행하게 배치되어 있다. 영역 232는 표면 에너지가 낮은(예컨대, 20 dynes/cm 미만) 재료가 프린트되는 영역이다. 도 8 및 도 9는 도 7의 실시예의 측면도를 도시하고 있다. 도 9에서, 표면 에너지가 낮은 재료(233)는 영역 232 내에 있는 것으로 도시되어 있다. 도 10에서, 표면 에너지가 낮은 재료는 도전성 재료를 포함하고 있는 패턴(242)에 대한 반전 패턴으로 영역 240에 프린트된다.
도 11 및 도 12는 마이크로렌즈 필름(310)이 디스플레이의 일부분으로서 도광부(light gudie)(320)에 인접하여 배치되는 응용예를 도시하고 있다. 마이크로렌즈 필름(310)의 일부분이 디스플레이에서 하나의 픽셀(300)에 대응하는 것으로 도시되어 있다. 광원(330)(예컨대, 발광 다이오드(LED))은 도광부(320)의 측면에 위치되며, 이에 따라 광을 측면으로부터 도광부 내로 주입한다. 도광부(320)는 글래스, 폴리카보네이트, 또는 아크릴레이트와 같은 다양한 투명 재료로 구성될 수 있다. LED(330)에 의해 도광부(320) 내로 주입된 광(325)은, 공기(332)의 굴절 계수에 대한 도광부의 굴절 계수 및 광빔의 각도를 함수로 하는 내부 전반사(TIR)를 통해 도광부의 상면 및 저면으로부터 반사된다.
마이크로렌즈 필름(310)은 도광부를 마이크로렌즈 필름 상에 형성된 3-D 구조물(338)과 분리시키는 스탠드오프(standoff)(318)를 통해 도광부(320)에 인접하여 위치된다. 도 11은 "오프" 위치에 있는 픽셀(300)을 도시하고 있다. 구조물(332)이 도광부(320)로부터 임계 거리보다 크게 분리(H3)되어 있기 때문에, 도광부로부터의 광은 도광부를 탈출할 수 없다. 픽셀(300)을 "온"으로 전환시켜 도광부(320)로부터의 광이 도광부를 탈출할 수 있도록 하기 위해서는, 픽셀(300)에 인접한 마이크로렌즈 필름(310)의 일부분이 도광부(320)에 근접하거나 또는 도광부(320)에 접촉하게 되어야 한다. 구조물(338)은 투명하며, 광의 내부 전반사가 이루어지지 않아 광이 도 12에 도시된 바와 같이 도광부로부터 구조물(338) 내로 탈출할 수 있도록(픽셀 온) 하는 굴절 계수를 갖는다.
픽셀 양단의 충분한 전기 전위차는 픽셀이 정전 인력으로 인해 갭(H3)을 가로질러 굽어져 닿게 한다. 구조(338) 사이의 밸리에 내포된 도전성 재료(340)는 전술한 기술 중의 하나 이상에 의해 형성된다. 구조물(338)은 투명하게 유지되어야 하며, 본 명세서에 설명된 기술은 도전성 재료가 구조물(338) 상에 코팅된 채로 유지되지 않도록 하는데 도움을 준다. 그 대신, 도전성 액체는 기판의 표면 에너지 수정의 결과로 구조물들 사이의 밸리 내로 떨어지게 된다. 도면 부호 342는 전압이 인가되는 갭의 반대측 상의 도전체를 나타낸다.
전술한 설명은 본 발명의 원리 및 각종 실시예를 예시하기 위한 것이다. 전술한 설명을 완전히 이해한 당업자에게는 다수의 변형예 및 수정예가 명백하게 될 것이다. 이하의 청구범위는 이러한 변형예 및 수정예 모두를 포괄하는 것으로 해석될 것이다.

Claims (26)

  1. 기판 표면 상에 도전성 패턴을 형성하는 방법에 있어서,
    기판 표면의 표면 에너지를 변경하는 단계;
    상기 기판 표면 상에 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계;
    상기 침적된 촉매-도핑 액체로 시드층을 형성하는 단계; 및
    상기 시드층을 도금하여 도전성 패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 기판 표면 상에 도전성 패턴을 형성하는 방법.
  2. 제1항에 있어서,
    상기 기판 표면 상에 상기 촉매-도핑 액체를 침적하기 전에 상기 기판 표면 상에 3-D 구조물을 침적하는 단계를 더 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  3. 제2항에 있어서,
    상기 3-D 구조물은 인접한 3-D 구조물들 사이에 밸리(valley)를 형성하며, 상기 도전성 패턴은 상기 3-D 구조물 사이의 밸리에 도전성 재료를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  4. 제3항에 있어서,
    상기 3-D 구조물의 표면 에너지는 상기 기판 표면의 표면 에너지의 10% 이내인, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  5. 제2항에 있어서,
    상기 기판 표면의 표면 에너지를 변경하는 단계는, 상기 표면 에너지를 상기 침적된 촉매-도핑 액체가 고착할 레벨로 변경하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  6. 제1항에 있어서,
    상기 기판 표면의 표면 에너지를 변경하는 단계는, 상기 기판 표면의 표면 에너지를 증가시키는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  7. 제1항에 있어서,
    상기 기판 표면의 표면 에너지를 변경하는 단계는, 20 내지 50 dynes/cm 범위의 표면 에너지를 갖는 물질을 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  8. 제1항에 있어서,
    상기 기판 표면의 표면 에너지를 변경하는 단계는, 25 내지 35 dynes/cm 범위의 표면 에너지를 갖는 물질을 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  9. 제1항에 있어서,
    상기 기판 표면의 표면 에너지를 변경하는 단계는, 상기 기판 표면 상에 아크릴레이트를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  10. 제1항에 있어서,
    상기 기판 표면 상에 촉매-도핑 액체를 침적하는 단계는, 20 내지 50 dynes/cm 범위의 표면 에너지를 갖는 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  11. 제1항에 있어서,
    상기 기판 표면 상에 촉매-도핑 액체를 침적하는 단계는, 25 내지 35 dynes/cm 범위의 표면 에너지를 갖는 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  12. 제1항에 있어서,
    상기 기판 표면 상에 촉매-도핑 액체를 침적하는 단계는, 29 내지 33 dynes/cm 범위의 표면 에너지를 갖는 물질을 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  13. 제1항에 있어서,
    상기 기판 표면 상에 촉매-도핑 액체를 침적하는 단계는, 상기 기판 표면 상에 금속 촉매-도핑 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  14. 제1항에 있어서,
    상기 기판 표면 상에 촉매-도핑 액체를 침적하는 단계는, 상기 기판 표면 상에 팔라듐 촉매-도핑 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  15. 제1항에 있어서,
    상기 침적된 촉매-도핑 액체로 시드층을 형성하는 단계는, 상기 침적된 촉매-도핑 액체를 건조 및 경화시키는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  16. 청구항 1의 기판 표면 상에 도전성 패턴을 형성하는 방법에 의해 형성된 도전성 패턴을 갖는 것을 특징으로 하는 기판.
  17. 기판 표면 상에 도전성 패턴을 형성하는 방법에 있어서,
    기판 표면의 제1 부분의 표면 에너지를 상기 기판 표면의 제2 부분의 표면 에너지보다 낮은 표면 에너지가 되도록 변경하는 단계;
    상기 기판 표면 상에, 상기 기판 표면의 상기 제2 부분에는 고착하고 상기 제1 부분에는 고착하지 않는 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계;
    상기 침적된 촉매-도핑 액체로 시드층을 형성하는 단계; 및
    상기 시드층을 도금하여 도전성 패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 기판 표면 상에 도전성 패턴을 형성하는 방법.
  18. 제17항에 있어서,
    상기 기판 표면의 제1 부분의 표면 에너지를 상기 기판 표면의 제2 부분의 표면 에너지보다 낮은 표면 에너지가 되도록 변경하는 단계는, 상기 제1 부분 상에 20 dynes/cm 미만의 표면 에너지를 갖는 물질을 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  19. 제17항에 있어서,
    상기 기판 표면의 제1 부분의 표면 에너지를 상기 기판 표면의 제2 부분의 표면 에너지보다 낮은 표면 에너지가 되도록 변경하는 단계는, 불소화된 분자의 화학적 기상 증착에 의해 SAM 층을 형성하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  20. 제17항에 있어서,
    상기 기판 표면 상에, 상기 기판 표면의 상기 제2 부분에는 고착하고 상기 제1 부분에는 고착하지 않는 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계는, 20 내지 50 dynes/cm 범위의 표면 에너지를 갖는 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  21. 제17항에 있어서,
    상기 기판 표면 상에, 상기 기판 표면의 상기 제2 부분에는 고착하고 상기 제1 부분에는 고착하지 않는 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계는, 25 내지 35 dynes/cm 범위의 표면 에너지를 갖는 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  22. 제17항에 있어서,
    상기 기판 표면 상에, 상기 기판 표면의 상기 제2 부분에는 고착하고 상기 제1 부분에는 고착하지 않는 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계는, 29 내지 33 dynes/cm 범위의 표면 에너지를 갖는 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  23. 제17항에 있어서,
    상기 기판 표면 상에, 상기 기판 표면의 상기 제2 부분에는 고착하고 상기 제1 부분에는 고착하지 않는 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계는, 상기 기판 표면 상에 금속 촉매-도핑 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  24. 제17항에 있어서,
    상기 기판 표면 상에, 상기 기판 표면의 상기 제2 부분에는 고착하고 상기 제1 부분에는 고착하지 않는 촉매-도핑 액체(catalyst-doped liquid)를 침적하는 단계는, 상기 기판 표면 상에 팔라듐 촉매-도핑 액체를 침적하는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  25. 제17항에 있어서,
    상기 침적된 촉매-도핑 액체로 시드층을 형성하는 단계는, 상기 침적된 촉매-도핑 액체를 건조 및 경화시키는 단계를 포함하는, 기판 표면 상에 도전성 패턴을 형성하는 방법.
  26. 청구항 17의 기판 표면 상에 도전성 패턴을 형성하는 방법에 의해 형성된 도전성 패턴을 갖는 것을 특징으로 하는 기판.
KR1020127014574A 2009-11-24 2010-10-29 표면 에너지 수정에 의한 전기 도전성 패턴의 형성 KR101377084B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26423409P 2009-11-24 2009-11-24
US61/264,234 2009-11-24
PCT/US2010/054641 WO2011066055A2 (en) 2009-11-24 2010-10-29 Formation of electrically conductive pattern by surface energy modification

Publications (2)

Publication Number Publication Date
KR20120082028A true KR20120082028A (ko) 2012-07-20
KR101377084B1 KR101377084B1 (ko) 2014-03-25

Family

ID=44067170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014574A KR101377084B1 (ko) 2009-11-24 2010-10-29 표면 에너지 수정에 의한 전기 도전성 패턴의 형성

Country Status (6)

Country Link
US (1) US20130146332A1 (ko)
EP (1) EP2505047A2 (ko)
JP (1) JP2013512568A (ko)
KR (1) KR101377084B1 (ko)
TW (1) TW201132256A (ko)
WO (1) WO2011066055A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8827532B2 (en) * 2011-04-22 2014-09-09 3M Innovative Properties Company Light guides
US10040018B2 (en) 2013-01-09 2018-08-07 Imagine Tf, Llc Fluid filters and methods of use
CN105230145B (zh) 2013-03-28 2019-03-08 安提特软件有限责任公司 用于电子设备的防护罩
US8934826B2 (en) 2013-05-30 2015-01-13 Xerox Corporation Surface tension interference coating process for precise feature control
US9288901B2 (en) 2014-04-25 2016-03-15 Eastman Kodak Company Thin-film multi-layer micro-wire structure
US9754704B2 (en) 2014-04-29 2017-09-05 Eastman Kodak Company Making thin-film multi-layer micro-wire structure
US9861920B1 (en) 2015-05-01 2018-01-09 Imagine Tf, Llc Three dimensional nanometer filters and methods of use
US10730047B2 (en) 2014-06-24 2020-08-04 Imagine Tf, Llc Micro-channel fluid filters and methods of use
US10124275B2 (en) 2014-09-05 2018-11-13 Imagine Tf, Llc Microstructure separation filters
US10758849B2 (en) 2015-02-18 2020-09-01 Imagine Tf, Llc Three dimensional filter devices and apparatuses
US10118842B2 (en) 2015-07-09 2018-11-06 Imagine Tf, Llc Deionizing fluid filter devices and methods of use
US9245542B1 (en) * 2015-07-28 2016-01-26 Seagate Technology Llc Media cleaning with self-assembled monolayer material
US10477694B2 (en) 2015-07-30 2019-11-12 Dexerials Corporation Wiring board manufacturing method and wiring board
WO2017018103A1 (ja) * 2015-07-30 2017-02-02 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
JP6825832B2 (ja) * 2015-07-30 2021-02-03 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
US10479046B2 (en) 2015-08-19 2019-11-19 Imagine Tf, Llc Absorbent microstructure arrays and methods of use
US11307351B2 (en) * 2018-12-07 2022-04-19 Electronics And Telecommunications Research Institute Apparatus and method for shaping optical waveform

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524528B2 (en) * 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
JP4266288B2 (ja) * 2001-12-25 2009-05-20 大日本印刷株式会社 電磁波遮蔽シートの製造方法および電磁波遮蔽シート
KR100442519B1 (ko) * 2002-04-09 2004-07-30 삼성전기주식회사 모듈화 인쇄회로기판의 표면처리용 합금 도금액
JP4154175B2 (ja) * 2002-05-31 2008-09-24 キヤノン株式会社 電気泳動表示素子の製造方法
JP2004285325A (ja) * 2002-12-17 2004-10-14 Fuji Photo Film Co Ltd パターン形成方法及び物質付着パターン材料
JP2005051151A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 導電層の製造方法、導電層を有する基板、および電子デバイス
JP2006057167A (ja) * 2004-08-23 2006-03-02 Toyota Motor Corp めっき配線形成方法
JP4770354B2 (ja) * 2005-09-20 2011-09-14 日立化成工業株式会社 光硬化性樹脂組成物及びこれを用いたパターン形成方法
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
US8231811B2 (en) * 2006-07-22 2012-07-31 Conductive Inkjet Technology Limited Formation of conductive metal regions on substrates
KR100841170B1 (ko) 2007-04-26 2008-06-24 삼성전자주식회사 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
US20090064885A1 (en) * 2007-09-11 2009-03-12 Toppan Printing Co., Ltd. Printed material and manufacturing method thereof
JP2009071037A (ja) * 2007-09-13 2009-04-02 Konica Minolta Holdings Inc 導電膜パターンの形成方法

Also Published As

Publication number Publication date
WO2011066055A2 (en) 2011-06-03
JP2013512568A (ja) 2013-04-11
KR101377084B1 (ko) 2014-03-25
WO2011066055A3 (en) 2011-09-22
EP2505047A2 (en) 2012-10-03
US20130146332A1 (en) 2013-06-13
TW201132256A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
KR101377084B1 (ko) 표면 에너지 수정에 의한 전기 도전성 패턴의 형성
US9487040B2 (en) Methods of patterning a conductor on a substrate
JP5437808B2 (ja) ポリマー基材上で物質をパターニングする方法
US8113648B2 (en) Method for high resolution ink-jet print using pre-patterned substrate and conductive substrate manufactured using the same
US9603257B2 (en) Pattern substrate, method of producing the same, information input apparatus, and display apparatus
JP5506401B2 (ja) 磁気マスクデバイスを使用する基板プラズマ処理
US10492305B2 (en) Patterned overcoat layer
Ramakrishnan et al. Selective inkjet printing of conductors for displays and flexible printed electronics
KR101391807B1 (ko) 잉크젯 프린팅과 나노 임프린팅을 이용한 패턴 형성 방법
JP2016110942A (ja) ナノ撥液構造を有する隔壁、その隔壁を用いた有機ｅｌ素子、およびそれらの製造方法
JP2009128462A (ja) 表示パネル用基板の製造方法
US8304015B2 (en) Resin film forming method, resin film forming apparatus, and electronic circuit board manufacturing method
US10423065B2 (en) Pattern forming method and pattern structural body
US11284521B2 (en) Electronic devices comprising a via and methods of forming such electronic devices
CN108027457B (zh) 外覆的图案化导电层和方法
WO2019203796A1 (en) Method for generating features of a material; method for manufacturing a polarizer apparatus, polarizer apparatus, and display system having a polarizer apparatus
JP2016073969A (ja) パターン形成方法およびパターン
CN102514377A (zh) 数组基板及其制造方法
JP2008027944A (ja) 表面エネルギ差バンクの形成方法、パターンの形成方法、バンク構造、電子回路、電子デバイス、および電子機器
KR101437174B1 (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
KR20140015056A (ko) 패드 인쇄법을 위한 미세 요철 패턴 구조을 구비하는 원판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee