JP6002894B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP6002894B2
JP6002894B2 JP2013006358A JP2013006358A JP6002894B2 JP 6002894 B2 JP6002894 B2 JP 6002894B2 JP 2013006358 A JP2013006358 A JP 2013006358A JP 2013006358 A JP2013006358 A JP 2013006358A JP 6002894 B2 JP6002894 B2 JP 6002894B2
Authority
JP
Japan
Prior art keywords
layer
substrate
electronic device
ink
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013006358A
Other languages
English (en)
Other versions
JP2014138107A (ja
Inventor
水上 誠
誠 水上
慎也 奥
慎也 奥
時任 静士
静士 時任
▲民▼徹 朱
▲民▼徹 朱
鈴木 良和
良和 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamagata University NUC
V Technology Co Ltd
Original Assignee
Yamagata University NUC
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamagata University NUC, V Technology Co Ltd filed Critical Yamagata University NUC
Priority to JP2013006358A priority Critical patent/JP6002894B2/ja
Priority to KR1020157019970A priority patent/KR102051699B1/ko
Priority to CN201480004865.3A priority patent/CN104919573B/zh
Priority to PCT/JP2014/050049 priority patent/WO2014112402A1/ja
Priority to TW103101024A priority patent/TWI619154B/zh
Publication of JP2014138107A publication Critical patent/JP2014138107A/ja
Application granted granted Critical
Publication of JP6002894B2 publication Critical patent/JP6002894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/047Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ダイオード、トランジスタ等の電子デバイスにおける電極の形成に関し、より詳細には、塗布法により形成される電極パターンを備えた電子デバイスの製造方法に関する。
電子回路は、年々小型化が進み、それに伴って電極も微細配線化が進んでいる。このように微細配線化された電極の作製には、通常、フォトリソグラフィが用いられている。
しかしながら、フォトリソグラフィプロセスを用いたリフトオフやウエットエッチングでは、レジスト塗布、乾燥、露光、現像及び膜のエッチング等において、大量の溶剤や化学薬品、電力が使用されるため、地球環境への負荷が大きい。
これに対しては、近年、設備投資の負担が軽く、大量生産が可能であり、低コストメリットを望める方法として、印刷を用いた電極形成が行われるようになってきた。印刷法は、フォトリソグラフィに比べて使用原材料や化学薬品が少量で済むため、地球環境に優しいグリーンイノベーション分野の技術として期待されている。印刷法においては、さらに、少量多品種に対応できる印刷技術が望まれている。
印刷法により電極パターンを形成する具体的な方法としては、インクジェット方式、凸版印刷、グラビア印刷、スプレー印刷、スリットコート法、スクリーン印刷等、様々な方法がある。この中でも、微細配線に効果的な印刷方法は、インクジェット方式、凸版印刷及びグラビア印刷である。
しかしながら、凸版印刷及びグラビア印刷は、版を用いる点でオンデマンド性に劣る。これに対して、版を必要としないインクジェット方式は、オンデマンド性に優れていると言える。
ただし、インクジェット方式で微細配線を行う場合、基板に着弾したインクが如何に広がらずに指定位置に確実に形成することができるかが重要なポイントとなる。
図4,5に、インクジェット方式で基板上に微細配線を行った場合の概念図を示す。それぞれ、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示したものである。
図4においては、基板11のインク15に対する濡れ性が高いため、設定幅d以上に線幅が広がっている。一方、図5においては、基板21のインク25に対する撥液性が高いため、インク25が定着せずに基板の端に移動し、線幅も狭くなっている。
このように、インクジェット方式では、基板の濡れ性によりインクの線幅が変化するという現象が生じる。
この対策として、例えば、特許文献1に、濡れ性制御層に紫外線を照射することにより表面エネルギーを変化させて、インクが広がる範囲を制御することが記載されている。
また、特許文献2には、インクが広がる範囲の制御のために、凸領域にインクを滴下することで平滑面より撥水的な挙動が起こる現象を利用することが記載されている。
特開2007−150246号公報 特開2004−141856号公報
しかしながら、上記特許文献1に記載された方法では、紫外線のエネルギーに反応して濡れ性が変化するような特殊な制御層を形成する必要があり、また、前記制御層を有機トランジスタのゲート絶縁膜として用いる場合は、絶縁性やトランジスタ特性の点で問題が生じるおそれがある。
一方、上記特許文献2に記載された方法では、濡れ性を制御するための凹凸層を基板に形成する必要があり、このような凹凸を高精度で形成するためにはフォトリソグラフィ技術を用いなければならない。
したがって、高精細な電極パターンを単純な構造で簡単にオンデマンドに対応して形成することができる方法が望まれている。
本発明は、上記技術的課題を解決するためになされたものであり、オンデマンドでの対応が可能であり、高精細で簡便に形成することができる電極パターンを備えた電子デバイスの製造方法を提供することを目的とするものである。
本発明に係る電子デバイスの製造方法は、基板上に、前記基板とは異なる材質からなり、前記基板よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えた電子デバイスの製造方法において、前記第一層をガスカーテン方式レーザCVD法により形成することを特徴とする。
ガスカーテン方式レーザCVD法を用いることにより、高精細な電極パターンを容易に構成することが可能となる。
また、本発明に係る他の態様の電子デバイスの製造方法は、基板上に、前記基板とは異なる材質からなり、前記基板よりも低い表面エネルギーを持つ下地層と、前記下地層の上面に、前記下地層とは異なる材質からなり、前記下地層よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えた電子デバイスの製造方法において、前記第一層をガスカーテン方式レーザCVD法により形成することを特徴とする。
基板の表面エネルギーが、第一層の表面エネルギーと同等程度又はより大きい場合には、このように基板と第一層との間に、基板よりも表面エネルギーが低い下地層を介在させ、かつ、ガスカーテン方式レーザCVD法を用いることにより、上記の場合と同様に、高精細な電極パターンの形成が可能となる。
前記第一層は、前記基板又は前記下地層の表面エネルギーより高い表面ネルギーを持つ材質として、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物により形成される。
本発明によれば、真空チャンバやフォトリソグラフィを用いることなく、オンデマンドに対応して高精細な電極パターンが形成された電子デバイスを簡便な方法で製造することができる。
本発明に係る電子デバイスの電極パターン構造の一態様を示す概念断面図である。 本発明に係る電子デバイスの電極パターン構造の他の態様を示す概念断面図である。 図1の電極パターンが形成される過程を説明するための概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。 インクジェット方式で濡れ性が高い基板上に微細配線を行った場合の概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。 インクジェット方式で撥液性が高い基板上に微細配線を行った場合の概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。 ガスカーテン方式レーザCVD装置の概念図を示す。
以下、本発明について図面を参照して詳細に説明する。
本発明に係る電子デバイスの製造方法は、基板上に、前記基板とは異なる材質からなり、前記基板よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えた電子デバイスを製造する方法である。そして、前記第一層をガスカーテン方式レーザCVD法により形成することを特徴としている。
図1に、本発明に係る電子デバイスの上記の態様の電極パターン構造の概念図を示す。図1に示したように、本発明に係る電子デバイスは、基板1上に、第一層2及び第二層3が形成されている。第一層2は、基板1とは異なる材質で、基板1よりも高い表面エネルギーを持ち、電極パターン形状に形成される。そして、第二層3は、導電性ナノインクにより形成される。
図3に、図1に示す電極パターンが形成される過程を説明するための概念図を示す。まず、基板1上に、基板1よりも高い表面エネルギーを持つ第一層2を電極パターン形状に形成しておく。これにより、基板1と第一層2との間に表面エネルギーが異なる境界面が形成される。そして、第一層2の上に、導電性ナノインク5を滴下すると、その直後は、第一層2の幅からはみ出して、基板1表面にも一部接触するようにインクが広がる(図3(a)参照)。その後、インクの溶媒が蒸発していくと、導電性ナノインク5は自己組織的に、表面エネルギーが高い第一層2の上面のみに集まって留まり、それ以上広がることが抑制される(図3(b)参照)。この状態で乾燥させると、第一層2の上面のみに導電性ナノインク5が乾燥して生成した第二層3が形成され、第一層2とほぼ同等の幅で微細な電極パターンを形成することができる。
また、本発明に係る他の態様の電子デバイスの製造方法は、基板上に、前記基板とは異なる材質からなり、前記基板よりも低い表面エネルギーを持つ下地層と、前記下地層の上面に、前記下地層とは異なる材質からなり、前記下地層よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えた電子デバイスの製造方法である。そして、この方法においても、前記第一層をガスカーテン方式レーザCVD法により形成することを特徴としている。
図2に、本発明に係る電子デバイスの上記の態様の電極パターン構造の概念図を示す。図2においては、基板1と第一層2との間に、下地層4が形成されている。下地層4は、基板1とは異なる材質で、基板1よりも低い表面エネルギーを持つ。そして、下地層4の上面の第一層2は、下地層4とは異なる材質で、下地層4よりも高い表面エネルギーを持ち、電極パターン形状に形成される。また、第二層3は、導電性ナノインクにより形成される。
このような下地層4の形成は、基板1の表面エネルギーが、第一層2の表面エネルギーと同等程度又はより大きい場合に有効である。基板1よりも表面エネルギーが低い下地層4上に、表面エネルギーがより高い第一層2を形成することにより、導電性ナノインクが第一層2上にのみ付着しやすくさせることができ、微細な電極パターンを形成することができる。
したがって、下地層4は、基板1の表面エネルギーが第一層2よりも十分に低い場合には、形成する必要はなく、図1に示すような層構造で電極パターンを形成すればよい。
なお、図2に示す電極パターン構造の形成過程は、図3において、基板1が下地層4を備えた基板1に代わる以外は、図3に示す過程と同様である。
上記のような本発明に係る電子デバイスの製造方法においては、いずれも、第一層2は、ガスカーテン方式レーザCVD法により形成される。
図6に、ガスカーテン方式レーザCVD法に用いられる装置の一例の概念図を示す。図6に示すガスカーテン方式レーザCVD装置100においては、基板1又は下地層4上に、レーザ光導入窓101を備えたガスウィンドウ102がわずかに隙間を空けて覆うように設置されている。ガスウィンドウ102のレーザ光導入窓101下方には、ガス導入用空間103が形成され、このガス導入用空間103に向けて、ソースガス供給通路104及びパージガス供給通路105が設けられている。また、ガスウィンドウ102のガス導入用空間103の周囲には、吸引排気通路106が設けられている。
なお、ガスウィンドウ102の具体的な構成としては、特開2010−215947号公報に記載されているようなガスウィンドウを好適に用いることができる。
この装置100では、第一層2の形成箇所となる基板1又は下地層4の上面を覆ったガスウィンドウ102のガス導入用空間103に、ソースガス供給通路104及びパージガス供給通路105からそれぞれ、ソースガス及びパージガスを供給すると同時に、吸引排気通路106からガス排気を行いつつ、レーザ光導入窓101から所定のレーザ光Lを照射して、照射スポットにてCVDを行う。そして、このガスウィンドウ102と、基板1又は下地層4のレーザ光照射スポットとを相対的に移動させながら、所望箇所に第一層2を形成していく。
このように、ガスカーテン方式レーザCVD法においては、レーザ光照射スポットに、いわゆるガスのカーテン107でソースガスを局所的に封じ込め、原料ガスのリークと周囲の雰囲気からの空気等の混入を防ぐことができるため、真空チャンバ等の真空設備を要することなく、レーザCVDを行うことができる。
したがって、前記ガスカーテン方式レーザCVD法によれば、基板1又は下地層4の表面に、レーザ光幅に対応した微細なパターンの第一層2を形成することができ、その上面に導電性ナノインクを用いて第二層3を形成することにより、第一層2とほぼ同等の幅で微細な電極パターンを形成することが可能となる。しかも、大量の材料やエネルギーを要するフォトリソグラフィや真空チャンバ等の設備を用いることなく、高精細な電極パターン形成を簡便に行うことが可能となる。
ただし、真空設備を使用しないことにより、真空チャンバを用いるレーザCVD法よりも形成膜中に酸素や窒素等が多く含まれ、酸化膜や窒化膜が金属膜と混在して形成される場合もある。
本発明においては、基板1の材質としては、例えば、ガラス、又は、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、ポリプロピレン(PP)、ポリメチルメタクリレート(PMMA)、ポリテトラフルオロエチレン(PTFE)等のプラスチック材を用いることができる。
下地層4は、上述したように、基板1の表面エネルギーが第一層2と同等である場合又はより大きい場合に形成され、第一層2よりも低い表面エネルギーを持つ材質で構成される。例えば、基板1がガラスの場合、上記PC、PET、PP、PMMA、PTFEの他に、ポリビニールアルコール(PVA)、ポリスチレン(PS)、ポリビニルフェノール(PVP)や各種フッ素系ポリマー等のポリマーを用いることができる。
また、第一層2は、上述したように、その直下層となる基板1又は下地層4の表面エネルギーより高い表面ネルギーを持つ材質で構成される。具体的には、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物を用いることができる。特に、レーザ光の照射によって容易に成膜可能であるものが好ましく、例えば、タングステン、モリブデン、ニッケル、クロム等の金属やこれらを含む有機金属化合物が挙げられる。
一方、第二層3は、導電性ナノインクにより形成されるが、その材質としては、電子デバイスにおける好適な電極材料が用いられ、具体的には、銀、金、銅及び酸化インジウムスズのうちのいずれか1種又は2種以上の混合物が挙げられる。
導電性ナノインクは市販のものを適用することができ、その塗布方法としては、スピンコート法、インクジェット法、スリットコート法、ダイコート法等を用いることができるが、オンデマンドに対応する観点からは、版を用いない塗布方法が好ましく、特に、インクジェット方式による印刷が効率的であり好ましい。
以下、本発明を実施例に基づいて、さらに具体的に説明するが、本発明は下記実施例により制限されるものではない。
以下に示す手順で、図2に示すような電子デバイスの電極パターン構造を作製した。
まず、洗浄したガラス基板1上に、ガラス基板1より表面エネルギーが低いPTFEをスピンコート法(4000rpm)で厚さ300nmで成膜し、150℃で熱硬化させて、下地層4(表面エネルギー:8.7mN/m)を形成した。
次に、ガスカーテン方式レーザCVD装置(オムロンレーザーフロント株式会社製)を用いて、下地層4の上面に、ソースガスとしてヘキサカルボニルタングステン(W(CO)6)、パージガスとしてArを供給しながらレーザ光(波長349nm、幅5μm)を照射し、光反応及び熱反応によりWとCOに分解し、レーザ光の幅でタングステン膜を堆積させて、第一層2(表面エネルギー:30mN/m)を形成した。
そして、第一層2の上面に、導電性ナノインクとして銀ナノペースト(ハリマ化成株式会社;NPS−JL)をスピンコート法(4000rpm)で成膜し、ホットプレート上で100℃、30分間焼成し、第二層3である銀電極(幅5.5μm)を形成した。
このように、第二層3を第一層2とほぼ同等の幅で形成することができ、微細配線の電極パターンの形成が可能であることが認められた。
1,11,21 基板
2 第一層
3 第二層
4 下地層
5,15,25 インク
100 ガスカーテン方式レーザCVD装置
101 レーザ光導入窓
102 ガスウィンドウ
103 ガス導入用空間
104 ソースガス供給通路
105 パージガス供給通路
106 吸引排気通路
107 ガスカーテン

Claims (3)

  1. 基板上に、前記基板とは異なる材質からなり、前記基板よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えた電子デバイスの製造方法において、
    前記第一層をガスカーテン方式レーザCVD法により形成することを特徴とする電子デバイスの製造方法。
  2. 基板上に、前記基板とは異なる材質からなり、前記基板よりも低い表面エネルギーを持つ下地層と、前記下地層の上面に、前記下地層とは異なる材質からなり、前記下地層よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えた電子デバイスの製造方法において、
    前記第一層をガスカーテン方式レーザCVD法により形成することを特徴とする電子デバイスの製造方法。
  3. 前記第一層が、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物からなることを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
JP2013006358A 2013-01-17 2013-01-17 電子デバイスの製造方法 Expired - Fee Related JP6002894B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013006358A JP6002894B2 (ja) 2013-01-17 2013-01-17 電子デバイスの製造方法
KR1020157019970A KR102051699B1 (ko) 2013-01-17 2014-01-07 전자 디바이스의 제조 방법
CN201480004865.3A CN104919573B (zh) 2013-01-17 2014-01-07 电子设备的制造方法
PCT/JP2014/050049 WO2014112402A1 (ja) 2013-01-17 2014-01-07 電子デバイスの製造方法
TW103101024A TWI619154B (zh) 2013-01-17 2014-01-10 電子裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006358A JP6002894B2 (ja) 2013-01-17 2013-01-17 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2014138107A JP2014138107A (ja) 2014-07-28
JP6002894B2 true JP6002894B2 (ja) 2016-10-05

Family

ID=51209495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006358A Expired - Fee Related JP6002894B2 (ja) 2013-01-17 2013-01-17 電子デバイスの製造方法

Country Status (5)

Country Link
JP (1) JP6002894B2 (ja)
KR (1) KR102051699B1 (ja)
CN (1) CN104919573B (ja)
TW (1) TWI619154B (ja)
WO (1) WO2014112402A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104597640B (zh) * 2015-02-12 2017-06-27 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
US20230395353A1 (en) * 2020-06-29 2023-12-07 V Technology Co., Ltd. Process apparatus

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036687B2 (ja) * 1997-05-23 2000-04-24 日本電気株式会社 レーザcvd装置
JPH11311806A (ja) * 1998-04-28 1999-11-09 Matsushita Electric Ind Co Ltd 液晶パネル及びその製造方法
JP4245850B2 (ja) * 2002-03-19 2009-04-02 シャープ株式会社 電子装置の製造方法
GB2391385A (en) 2002-07-26 2004-02-04 Seiko Epson Corp Patterning method by forming indent region to control spreading of liquid material deposited onto substrate
JP2004296424A (ja) * 2003-03-11 2004-10-21 Advanced Lcd Technologies Development Center Co Ltd 金属層の形成方法、金属層、及び金属層を用いた表示装置
JP2006066675A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp 配線パターン及びその形成方法、電気光学装置、並びに電子機器
JP4282617B2 (ja) * 2005-02-16 2009-06-24 オムロンレーザーフロント株式会社 ガスウィンドウ及び化学気相成長装置
JP2007150246A (ja) 2005-11-02 2007-06-14 Ricoh Co Ltd 有機トランジスタ及び表示装置
JP5114960B2 (ja) * 2006-10-03 2013-01-09 ソニー株式会社 加工装置、及び配線基板の製造装置
JP4403427B2 (ja) * 2006-10-06 2010-01-27 ソニー株式会社 レーザ加工装置、レーザ加工方法、配線基板の製造方法、表示装置の製造方法、及び配線基板
GB2444491A (en) * 2006-12-06 2008-06-11 Univ Muenster Wilhelms Selective growth of organic molecules
JP4730623B2 (ja) * 2008-07-24 2011-07-20 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP5453793B2 (ja) * 2008-12-10 2014-03-26 株式会社リコー 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
JP2010199285A (ja) * 2009-02-25 2010-09-09 Ricoh Co Ltd 配線基板の製造方法、電子素子および表示装置
JP2010212587A (ja) * 2009-03-12 2010-09-24 Ricoh Co Ltd 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイ及び表示装置
DE102010020994B4 (de) * 2010-01-27 2022-01-27 Interpane Entwicklungs-Und Beratungsgesellschaft Mbh Verfahren zur Herstellung eines beschichteten Gegenstands mit Texturätzen
JP2011187750A (ja) * 2010-03-09 2011-09-22 Ricoh Co Ltd 有機薄膜トランジスタの製造方法、有機薄膜トランジスタレイの製造方法及び表示装置の製造方法

Also Published As

Publication number Publication date
CN104919573A (zh) 2015-09-16
TW201432800A (zh) 2014-08-16
WO2014112402A1 (ja) 2014-07-24
KR20150106414A (ko) 2015-09-21
KR102051699B1 (ko) 2019-12-03
TWI619154B (zh) 2018-03-21
JP2014138107A (ja) 2014-07-28
CN104919573B (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
US7176053B1 (en) Laser ablation method for fabricating high performance organic devices
US6927108B2 (en) Solution-processed thin film transistor formation method
JP4745062B2 (ja) 平板表示装置及びその製造方法
KR20070092663A (ko) 뱅크 구조물로의 재료의 잉크-젯 인쇄에 의한 장치의 제조및 엠보싱 툴
JP2005311325A5 (ja)
KR20170073656A (ko) 패터닝된 금속 박막을 기판 상에 형성하기 위한 잉크 조성물
JP2006134959A (ja) 有機トランジスタおよびその製造方法
US8413576B2 (en) Method of fabricating a structure
JP2008311630A (ja) ポリマー薄膜における自己整合ビアホールの形成
JP6002894B2 (ja) 電子デバイスの製造方法
JP4652866B2 (ja) 有機トランジスタ
JP2008073911A (ja) スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
JP2009290236A (ja) 有機トランジスタの製造方法
JP6094738B2 (ja) 電子デバイス及びその製造方法
KR20060125453A (ko) 평판표시장치 및 그 제조방법
JP5103982B2 (ja) 有機半導体素子の製造方法
JP2006114581A (ja) 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ
JP5453793B2 (ja) 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
JP5017339B2 (ja) 有機トランジスタの製造方法
JP6620556B2 (ja) 機能材料の積層方法及び機能材料積層体
JP2005086188A (ja) 膜パターンの形成方法及び形成装置、並びに回路素子
KR101073863B1 (ko) 인쇄 전자 장치 및 그의 인쇄 전자 소자 제조 방법
KR20090080336A (ko) 도전성 박막 패턴 및 그의 제조 방법
JP2012243995A (ja) パターン構造体の製造方法
JP2008258206A (ja) 有機半導体素子の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160725

R150 Certificate of patent or registration of utility model

Ref document number: 6002894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees