KR102051699B1 - 전자 디바이스의 제조 방법 - Google Patents

전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR102051699B1
KR102051699B1 KR1020157019970A KR20157019970A KR102051699B1 KR 102051699 B1 KR102051699 B1 KR 102051699B1 KR 1020157019970 A KR1020157019970 A KR 1020157019970A KR 20157019970 A KR20157019970 A KR 20157019970A KR 102051699 B1 KR102051699 B1 KR 102051699B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
electronic device
electrode pattern
surface energy
Prior art date
Application number
KR1020157019970A
Other languages
English (en)
Other versions
KR20150106414A (ko
Inventor
마코토 미즈카미
신야 오쿠
시즈오 도키토
주민철
요시카즈 스즈키
Original Assignee
브이 테크놀로지 씨오. 엘티디
국립대학법인 야마가타대학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이 테크놀로지 씨오. 엘티디, 국립대학법인 야마가타대학 filed Critical 브이 테크놀로지 씨오. 엘티디
Publication of KR20150106414A publication Critical patent/KR20150106414A/ko
Application granted granted Critical
Publication of KR102051699B1 publication Critical patent/KR102051699B1/ko

Links

Images

Classifications

    • H01L51/0022
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/047Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H01L21/205
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

온디맨드에서의 대응이 가능하고, 고정세로 간편하게 형성할 수가 있는 전극 패턴을 구비한 전자 디바이스의 제조 방법을 제공한다. 기판(1) 상에, 당해 기판(1)과는 다른 재질로 이루어지고, 당해 기판(1)보다도 높은 표면 에너지를 가지는 전극 패턴 형상의 제1층(1)을 가스 커튼 방식 레이저 CVD 법에 의해 형성하고, 상기 제1층(1)의 상면에 도전성 나노 잉크에 의해 제2층(2)을 형성함으로써, 전자 디바이스의 전극 패턴을 형성한다.

Description

전자 디바이스의 제조 방법{METHOD FOR MANUFACTURING ELECTRONIC DEVICE}
본 발명은 다이오드(diode), 트랜지스터(transistor) 등의 전자 디바이스에 있어서의 전극의 형성에 관한 것으로서, 보다 상세하게는, 도포법에 의해 형성되는 전극 패턴(pattern)을 구비한 전자 디바이스의 제조 방법에 관한 것이다.
전자 회로는 해마다 소형화가 진행되고, 이에 수반하여 전극도 미세 배선화가 진행되고 있다. 이와 같이 미세 배선화 된 전극의 제작에는 통상 포토리소그래피(photolithography)가 이용되고 있다.
그렇지만, 포토리소그래피 프로세스를 이용한 리프트 오프(lift-off)나 ? 에칭(wet etching)에서는, 레지스트(resist) 도포, 건조, 노광, 현상 및 막(膜)의 에칭 등에 있어서, 대량의 용제나 화학 약품, 전력이 사용되기 때문에, 지구 환경에의 부하가 크다.
이에 대해서는, 근년, 설비 투자의 부담이 가볍고, 대량 생산이 가능하고, 저비용 장점을 바랄 수 있는 방법으로서, 인쇄를 이용한 전극 형성이 행해지게 되었다. 인쇄법은 포토리소그래피에 비해서 사용 원재료나 화학 약품이 소량으로 족하기 때문에, 지구 환경에 친화적인 그린 이노베이션(green innovation) 분야의 기술로서 기대되고 있다. 인쇄법에 있어서는, 또한, 소량 다품종에 대응할 수 있는 인쇄 기술이 요망되고 있다.
인쇄법에 의해 전극 패턴을 형성하는 구체적인 방법으로서는, 잉크젯(inkjet) 방식, 볼록판 인쇄, 그라비어(gravure) 인쇄, 스프레이(spray) 인쇄, 슬릿(slit) 코팅법, 스크린(screen) 인쇄 등 다양한 방법이 있다. 이 중에서도, 미세 배선에 효과적인 인쇄 방법은 잉크젯 방식, 볼록판 인쇄 및 그라비어 인쇄이다.
그렇지만, 볼록판 인쇄 및 그라비어 인쇄는 판을 이용하는 점에서 온디맨드(on-demand)성이 뒤떨어진다. 이에 반해, 판을 필요로 하지 않는 잉크젯 방식은 온디맨드성이 뛰어나다고 말할 수 있다.
다만, 잉크젯 방식으로 미세 배선을 행하는 경우, 기판에 착탄(着彈)한 잉크가 어떻게 퍼지지 않고 지정 위치에 확실하게 형성할 수 있을 지가 중요한 포인트로 된다.
도 4, 5에 잉크젯 방식으로 기판 상에 미세 배선을 행한 경우의 개념도를 나타낸다. 각각, (a)는 잉크 적하(滴下) 직후, (b)는 용매 증발시, (c)는 건조 후의 잉크의 상태를 나타낸 것이다.
도 4에 있어서는, 기판(11)의 잉크(15)에 대한 친액성이 높기 때문에, 설정 폭 d 이상으로 선폭이 넓어져 있다. 한편, 도 5에 있어서는, 기판(21)의 잉크(25)에 대한 발액(撥液)성이 높기 때문에, 잉크(25)가 정착하지 않고 기판의 끝으로 이동하고, 선폭도 좁아져 있다.
이와 같이, 잉크젯 방식에서는, 기판의 친액성에 의해 잉크의 선폭이 변화한다고 하는 현상이 생긴다.
이의 대책으로서, 예를 들면, 특허 문헌 1에, 친액성 제어층에 자외선을 조사함으로써 표면 에너지를 변화시켜 잉크가 퍼지는 범위를 제어하는 것이 기재되어 있다.
또, 특허 문헌 2에는, 잉크가 퍼지는 범위의 제어를 위해, 볼록 영역에 잉크를 적하함으로써 평활면보다 발수(撥水)적인 거동이 일어나는 현상을 이용하는 것이 기재되어 있다.
일본국 특허공개 2007-150246호 공보 일본국 특허공개 2004-141856호 공보
그렇지만, 상기 특허 문헌 1에 기재된 방법에서는, 자외선의 에너지에 반응하여 친액성이 변화하는 것 같은 특수한 제어층을 형성할 필요가 있고, 또, 상기 제어층을 유기 트랜지스터의 게이트 절연막으로서 이용하는 경우는, 절연성이나 트랜지스터 특성의 점에서 문제가 생길 우려가 있다.
한편, 상기 특허 문헌 2에 기재된 방법에서는, 친액성을 제어하기 위한 요철층을 기판에 형성할 필요가 있고, 이러한 요철을 높은 정밀도로 형성하기 위해서는 포토리소그래피 기술을 이용하지 않으면 안된다.
따라서, 고정세(高精細) 전극 패턴을 단순한 구조로 간단하게 온디맨드에 대응하여 형성할 수가 있는 방법이 요망되고 있다.
본 발명은 상기 기술적 과제를 해결하기 위해 이루어진 것으로서, 온디맨드의 대응이 가능하고, 고정세로 간편하게 형성할 수가 있는 전극 패턴을 구비한 전자 디바이스의 제조 방법을 제공하는 것을 목적으로 하는 것이다.
본 발명에 관계되는 전자 디바이스의 제조 방법은, 기판 상에, 상기 기판과는 다른 재질로 이루어지고, 상기 기판보다도 높은 표면 에너지를 가지는 전극 패턴 형상의 제1층과, 상기 제1층의 상면에 도전성 나노 잉크에 의해 형성된 제2층을 구비한 전자 디바이스의 제조 방법에 있어서, 상기 제1층을 가스 커튼(gas curtain) 방식 레이저 CVD(Chemical Vapor Deposition) 법에 의해 형성하는 것을 특징으로 한다.
가스 커튼 방식 레이저 CVD 법을 이용함으로써, 고정세한 전극 패턴을 용이하게 구성하는 것이 가능하게 된다.
또, 본 발명에 관계되는 다른 태양의 전자 디바이스의 제조 방법은, 기판 상에, 상기 기판과는 다른 재질로 이루어지고, 상기 기판보다도 낮은 표면 에너지를 가지는 하지(下地)층과, 상기 하지층의 상면에, 상기 하지층과는 다른 재질로 이루어지고, 상기 하지층보다도 높은 표면 에너지를 가지는 전극 패턴 형상의 제1층과, 상기 제1층의 상면에 도전성 나노 잉크에 의해 형성된 제2층을 구비한 전자 디바이스의 제조 방법에 있어서, 상기 제1층을 가스 커튼 방식 레이저 CVD 법에 의해 형성하는 것을 특징으로 한다.
기판의 표면 에너지가 제1층의 표면 에너지와 동등 정도 또는 보다 큰 경우에는, 이와 같이 기판과 제1층의 사이에 기판보다도 표면 에너지가 낮은 하지층을 개재시키고, 또한 가스 커튼 방식 레이저 CVD 법을 이용함으로써, 상기의 경우와 마찬가지로, 고정세한 전극 패턴의 형성이 가능하게 된다.
상기 제1층은 상기 기판 또는 상기 하지층의 표면 에너지보다 높은 표면 에너지를 가지는 재질로서, 금속 또는 그 산화물 혹은 질화물 중의 어느 1종 혹은 2종 이상의 혼합물, 또는, 유기 화합물에 의해 형성된다.
본 발명에 의하면, 진공 챔버(chamber)나 포토리소그래피를 이용하는 일 없이, 온디맨드에 대응하여 고정세한 전극 패턴이 형성된 전자 디바이스를 간편한 방법으로 제조할 수가 있다.
도 1은 본 발명에 관계되는 전자 디바이스의 전극 패턴 구조의 일 태양을 나타내는 개념 단면도이다.
도 2는 본 발명에 관계되는 전자 디바이스의 전극 패턴 구조의 다른 태양을 나타내는 개념 단면도이다.
도 3은 도 1의 전극 패턴이 형성되는 과정을 설명하기 위한 개념 단면도이고, (a)는 잉크 적하 직후, (b)는 용매 증발시, (c)는 건조 후의 잉크의 상태를 나타낸다.
도 4는 잉크젯 방식에서 친액성이 높은 기판 상에 미세 배선을 행한 경우의 개념 단면도이고, (a)는 잉크 적하 직후, (b)는 용매 증발시, (c)는 건조 후의 잉크의 상태를 나타낸다.
도 5는 잉크젯 방식에서 발액성이 높은 기판 상에 미세 배선을 행한 경우의 개념 단면도이고, (a)는 잉크 적하 직후, (b)는 용매 증발시, (c)는 건조 후의 잉크의 상태를 나타낸다.
도 6은 가스 커튼 방식 레이저 CVD 장치의 개념도를 나타낸다.
이하, 본 발명에 대해 도면을 참조하여 상세하게 설명한다.
본 발명에 관계되는 전자 디바이스의 제조 방법은, 기판 상에, 상기 기판과는 다른 재질로 이루어지고, 상기 기판보다도 높은 표면 에너지를 가지는 전극 패턴 형상의 제1층과, 상기 제1층의 상면에 도전성 나노 잉크에 의해 형성된 제2층을 구비한 전자 디바이스를 제조하는 방법이다. 그리고, 상기 제1층을 가스 커튼 방식 레이저 CVD 법에 의해 형성하는 것을 특징으로 하고 있다.
도 1에 본 발명에 관계되는 전자 디바이스의 상기 태양의 전극 패턴 구조의 개념도를 나타낸다. 도 1에 나타낸 것처럼, 본 발명에 관계되는 전자 디바이스는 기판(1) 상에 제1층(2) 및 제2층(3)이 형성되어 있다. 제1층(2)은 기판(1)과는 다른 재질로, 기판(1)보다도 높은 표면 에너지를 가지고, 전극 패턴 형상으로 형성된다. 그리고, 제2층(3)은 도전성 나노 잉크에 의해 형성된다.
도 3에, 도 1에 나타내는 전극 패턴이 형성되는 과정을 설명하기 위한 개념도를 나타낸다. 우선, 기판(1) 상에, 기판(1)보다도 높은 표면 에너지를 가지는 제1층(2)을 전극 패턴 형상으로 형성해 둔다. 이에 의해, 기판(1)과 제1층(2)의 사이에 표면 에너지가 다른 경계면이 형성된다. 그리고, 제1층(2)의 위에 도전성 나노 잉크(5)를 적하하면, 그 직후는, 제1층(2)의 폭으로부터 벗어나와 기판(1) 표면에도 일부 접촉하도록 잉크가 퍼진다(도 3(a) 참조). 그 후, 잉크의 용매가 증발해 가면, 도전성 나노 잉크(5)는 자기(自己) 조직적으로 표면 에너지가 높은 제1층(2)의 상면에만 모여 머물고, 그 이상 퍼지는 것이 억제된다(도 3(b) 참조). 이 상태로 건조시키면, 제1층(2)의 상면에만 도전성 나노 잉크(5)가 건조하여 생성한 제2층(3)이 형성되고, 제1층(2)과 거의 동등의 폭으로 미세한 전극 패턴을 형성할 수가 있다.
또, 본 발명에 관계되는 다른 태양의 전자 디바이스의 제조 방법은, 기판 상에, 상기 기판과는 다른 재질로 이루어지고, 상기 기판보다도 낮은 표면 에너지를 가지는 하지층과, 상기 하지층의 상면에, 상기 하지층과는 다른 재질로 이루어지고, 상기 하지층보다도 높은 표면 에너지를 가지는 전극 패턴 형상의 제1층과, 상기 제1층의 상면에 도전성 나노 잉크에 의해 형성된 제2층을 구비한 전자 디바이스의 제조 방법이다. 그리고, 이 방법에 있어서도, 상기 제1층을 가스 커튼 방식 레이저 CVD 법에 의해 형성하는 것을 특징으로 하고 있다.
도 2에, 본 발명에 관계되는 전자 디바이스의 상기 태양의 전극 패턴 구조의 개념도를 나타낸다. 도 2에 있어서는, 기판(1)과 제1층(2)의 사이에 하지층(4)이 형성되어 있다. 하지층(4)은, 기판(1)과는 다른 재질로, 기판(1)보다도 낮은 표면 에너지를 가진다. 그리고, 하지층(4)의 상면의 제1층(2)은, 하지층(4)과는 다른 재질로, 하지층(4)보다도 높은 표면 에너지를 가지고, 전극 패턴 형상으로 형성된다. 또, 제2층(3)은 도전성 나노 잉크에 의해 형성된다.
이러한 하지층(4)의 형성은 기판(1)의 표면 에너지가 제1층(2)의 표면 에너지와 동등 정도 또는 보다 큰 경우에 유효하다. 기판(1)보다도 표면 에너지가 낮은 하지층(4) 상에 표면 에너지가 보다 높은 제1층(2)을 형성함으로써, 도전성 나노 잉크가 제1층(2) 상에만 부착하기 쉽게 할 수가 있고, 미세한 전극 패턴을 형성할 수가 있다.
따라서, 하지층(4)은 기판(1)의 표면 에너지가 제1층(2)보다도 충분히 낮은 경우에는 형성할 필요는 없고, 도 1에 나타내는 것 같은 층 구조로 전극 패턴을 형성하면 좋다.
또한, 도 2에 나타내는 전극 패턴 구조의 형성 과정은, 도 3에 있어서, 기판(1)이 하지층(4)을 구비한 기판(1)에 대신하는 이외는, 도 3에 나타내는 과정과 마찬가지이다.
상기와 같은 본 발명에 관계되는 전자 디바이스의 제조 방법에 있어서는, 어느 것도, 제1층(2)은 가스 커튼 방식 레이저 CVD 법에 의해 형성된다.
도 6에 가스 커튼 방식 레이저 CVD 법에 이용되는 장치의 일례의 개념도를 나타낸다. 도 6에 나타내는 가스 커튼 방식 레이저 CVD 장치(100)에 있어서는, 기판(1) 또는 하지층(4) 상에 레이저 광 도입창(101)을 구비한 가스 윈도우(102)가 약간 간극을 비우고 덮도록 설치되어 있다. 가스 윈도우(102)의 레이저 광 도입창(101) 하방에는 가스 도입용 공간(103)이 형성되고, 이 가스 도입용 공간(103)을 향해 소스(source) 가스 공급 통로(104) 및 퍼지(purge) 가스 공급 통로(105)가 설치되어 있다. 또, 가스 윈도우(102)의 가스 도입용 공간(103)의 주위에는 흡인 배기 통로(106)가 설치되어 있다.
또한, 가스 윈도우(102)의 구체적인 구성으로서는, 일본국 특허공개 2010-215947호 공보에 기재되어 있는 것 같은 가스 윈도우를 매우 적합하게 이용할 수가 있다.
이 장치(100)에서는, 제1층(2)의 형성 개소로 되는 기판(1) 또는 하지층(4)의 상면을 덮은 가스 윈도우(102)의 가스 도입용 공간(103)에, 소스 가스 공급 통로(104) 및 퍼지 가스 공급 통로(105)로부터 각각 소스 가스 및 퍼지 가스를 공급함과 동시에, 흡인 배기 통로(106)로부터 가스 배기를 행하면서, 레이저 광 도입창(101)으로부터 소정의 레이저 광 L을 조사하여 조사 스폿(spot)에서 CVD를 행한다. 그리고, 이 가스 윈도우(102)와, 기판(1) 또는 하지층(4)의 레이저 광 조사 스폿을 상대적으로 이동시키면서 소망 개소에 제1층(2)을 형성해 간다.
이와 같이, 가스 커튼 방식 레이저 CVD 법에 있어서는, 레이저 광 조사 스폿에 이른바 가스의 커튼(107)으로 소스 가스를 국소적으로 봉입하고, 원료 가스의 누설(leak)과 주위의 분위기로부터의 공기 등의 혼입을 방지할 수가 있기 때문에, 진공 챔버 등의 진공 설비를 필요로 하는 일 없이 레이저 CVD를 행할 수가 있다.
따라서, 상기 가스 커튼 방식 레이저 CVD 법에 의하면, 기판(1) 또는 하지층(4)의 표면에 레이저 광 폭에 대응한 미세한 패턴의 제1층(2)을 형성할 수가 있고, 그 상면에 도전성 나노 잉크를 이용하여 제2층(3)을 형성함으로써, 제1층(2)과 거의 동등의 폭으로 미세한 전극 패턴을 형성하는 것이 가능하게 된다. 게다가, 대량의 재료나 에너지를 필요로 하는 포토리소그래피나 진공 챔버 등의 설비를 이용하는 일 없이 고정세한 전극 패턴 형성을 간편하게 행하는 것이 가능하게 된다.
다만, 진공 설비를 사용하지 않음으로써, 진공 챔버를 이용하는 레이저 CVD 법보다도 형성 막 중에 산소나 질소 등이 많이 포함되고, 산화막이나 질화막이 금속막과 혼재하여 형성되는 경우도 있다.
본 발명에 있어서는, 기판(1)의 재질로서는, 예를 들면, 유리(glass), 또는, 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리프로필렌(PP), 폴리메틸메타크릴레이트(PMMA), 폴리테트라플루오르에틸렌(PTFE) 등의 플라스틱재를 이용할 수가 있다.
하지층(4)은, 상술한 것처럼, 기판(1)의 표면 에너지가 제1층(2)과 동등한 경우 또는 보다 큰 경우에 형성되고, 제1층(2)보다도 낮은 표면 에너지를 가지는 재질로 구성된다. 예를 들면, 기판(1)이 유리의 경우, 상기 PC, PET, PP, PMMA, PTFE의 외에, 폴리비닐알코올(PVA), 폴리스틸렌(PS), 폴리비닐페놀(PVP)이나 각종 불소계 폴리머 등의 폴리머를 이용할 수가 있다.
또, 제1층(2)은, 상술한 것처럼, 그 직하층으로 되는 기판(1) 또는 하지층(4)의 표면 에너지보다 높은 표면 에너지를 가지는 재질로 구성된다. 구체적으로는, 금속 또는 그 산화물 혹은 질화물 중의 어느 1종 혹은 2종 이상의 혼합물, 또는, 유기 화합물을 이용할 수가 있다. 특히, 레이저 광의 조사에 의해 용이하게 성막(成膜) 가능한 것이 바람직하고, 예를 들면, 텅스텐, 몰리브덴, 니켈, 크롬 등의 금속이나 이들을 포함한 유기 금속 화합물을 들 수 있다.
한편, 제2층(3)은 도전성 나노 잉크에 의해 형성되지만, 그 재질로서는, 전자 디바이스에 있어서의 매우 적합한 전극 재료가 이용되고, 구체적으로는, 은, 금, 동 및 산화 인듐 주석 중의 어느 1종 또는 2종 이상의 혼합물을 들 수 있다.
도전성 나노 잉크는 시판의 것을 적용할 수가 있고, 그 도포 방법으로서는, 스핀 코팅법, 잉크젯법, 슬릿 코팅법, 다이 코팅법 등을 이용할 수가 있지만, 온디맨드에 대응하는 관점에서는 판을 이용하지 않는 도포 방법이 바람직하고, 특히, 잉크젯 방식에 의한 인쇄가 효율적이고 바람직하다.
<실시예>
이하, 본 발명을 실시예에 기초하여 더 구체적으로 설명하지만, 본 발명은 하기 실시예에 의해 제한되는 것은 아니다.
이하에 나타내는 순서로, 도 2에 나타내는 것 같은 전자 디바이스의 전극 패턴 구조를 제작하였다.
우선, 세정한 유리 기판(1) 상에, 유리 기판(1)보다 표면 에너지가 낮은 PTFE를 스핀 코팅법(4000rpm)으로 두께 300nm로 성막하고, 150℃로 열경화시켜 하지층(4)(표면 에너지:8.7mN/m)을 형성하였다.
다음에, 가스 커튼 방식 레이저 CVD 장치(오므론 레이저 프론트 주식회사제)를 이용하여, 하지층(4)의 상면에, 소스 가스로서 헥사카르보닐텅스텐(hexacarbonyl tungsten)(W(CO)6), 퍼지 가스로서 아르곤(Ar)을 공급하면서 레이저 광(파장 349nm, 폭 5μm)을 조사하고, 광 반응 및 열 반응에 의해 W와 CO로 분해하고, 레이저 광의 폭으로 텅스텐 막을 퇴적시켜 제1층(2)(표면 에너지:30mN/m)을 형성하였다.
그리고, 제1층(2)의 상면에, 도전성 나노 잉크로서 은나노 페이스트(paste)(하리마화성 주식회사;NPS-JL)를 스핀 코팅법(4000rpm)으로 성막하고, 핫 플레이트(hot plate) 상에서 100℃, 30분간 소성하여 제2층(3)인 은 전극(폭 5.5μm)을 형성하였다.
이와 같이, 제2층(3)을 제1층(2)과 거의 동등의 폭으로 형성할 수가 있고, 미세 배선의 전극 패턴의 형성이 가능하다는 것이 인정되었다.
1,11,21 : 기판
2 : 제1층 3 : 제2층
4 : 하지층
5,15,25 : 잉크
100 : 가스 커튼 방식 레이저 CVD 장치
101 : 레이저 광 도입창
102 : 가스 윈도우(gas window)
103 : 가스 도입용 공간
104 : 소스 가스(source gas) 공급 통로
105 : 퍼지 가스(purge gas) 공급 통로
106 : 흡인 배기 통로
07 : 가스 커튼(gas curtain)

Claims (3)

  1. 기판 상에, 상기 기판과는 다른 재질로 이루어지고, 상기 기판보다도 높은 표면 에너지를 가지는 전극 패턴 형상의 제1층과, 상기 제1층의 상면에 도전성 나노 잉크에 의해 형성된 제2층을 구비한 전자 디바이스의 제조 방법에 있어서,
    상기 제1층을 가스 커튼 방식 레이저 CVD 법에 의해 형성하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  2. 기판 상에, 상기 기판과는 다른 재질로 이루어지고, 상기 기판보다도 낮은 표면 에너지를 가지는 하지층과, 상기 하지층의 상면에, 상기 하지층과는 다른 재질로 이루어지고, 상기 하지층보다도 높은 표면 에너지를 가지는 전극 패턴 형상의 제1층과, 상기 제1층의 상면에 도전성 나노 잉크에 의해 형성된 제2층을 구비한 전자 디바이스의 제조 방법에 있어서,
    상기 제1층을 가스 커튼 방식 레이저 CVD 법에 의해 형성하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1층이 금속 또는 그 산화물 혹은 질화물 중의 어느 1종 혹은 2종 이상의 혼합물, 또는, 유기 화합물로부터 이루어지는 것을 특징으로 하는 전자 디바이스의 제조 방법.
KR1020157019970A 2013-01-17 2014-01-07 전자 디바이스의 제조 방법 KR102051699B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013006358A JP6002894B2 (ja) 2013-01-17 2013-01-17 電子デバイスの製造方法
JPJP-P-2013-006358 2013-01-17
PCT/JP2014/050049 WO2014112402A1 (ja) 2013-01-17 2014-01-07 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20150106414A KR20150106414A (ko) 2015-09-21
KR102051699B1 true KR102051699B1 (ko) 2019-12-03

Family

ID=51209495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019970A KR102051699B1 (ko) 2013-01-17 2014-01-07 전자 디바이스의 제조 방법

Country Status (5)

Country Link
JP (1) JP6002894B2 (ko)
KR (1) KR102051699B1 (ko)
CN (1) CN104919573B (ko)
TW (1) TWI619154B (ko)
WO (1) WO2014112402A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104597640B (zh) * 2015-02-12 2017-06-27 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
JP7496601B2 (ja) 2020-06-29 2024-06-07 株式会社ブイ・テクノロジー 加工装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273114A (ja) 2002-03-19 2003-09-26 Fujitsu Display Technologies Corp 電子装置の製造方法
JP2006066675A (ja) 2004-08-27 2006-03-09 Seiko Epson Corp 配線パターン及びその形成方法、電気光学装置、並びに電子機器
JP2008112958A (ja) * 2006-10-03 2008-05-15 Sony Corp 加工装置、及び配線基板の製造装置
JP2010212587A (ja) * 2009-03-12 2010-09-24 Ricoh Co Ltd 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイ及び表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036687B2 (ja) * 1997-05-23 2000-04-24 日本電気株式会社 レーザcvd装置
JPH11311806A (ja) * 1998-04-28 1999-11-09 Matsushita Electric Ind Co Ltd 液晶パネル及びその製造方法
GB2391385A (en) 2002-07-26 2004-02-04 Seiko Epson Corp Patterning method by forming indent region to control spreading of liquid material deposited onto substrate
JP2004296424A (ja) * 2003-03-11 2004-10-21 Advanced Lcd Technologies Development Center Co Ltd 金属層の形成方法、金属層、及び金属層を用いた表示装置
JP4282617B2 (ja) * 2005-02-16 2009-06-24 オムロンレーザーフロント株式会社 ガスウィンドウ及び化学気相成長装置
JP2007150246A (ja) 2005-11-02 2007-06-14 Ricoh Co Ltd 有機トランジスタ及び表示装置
JP4403427B2 (ja) * 2006-10-06 2010-01-27 ソニー株式会社 レーザ加工装置、レーザ加工方法、配線基板の製造方法、表示装置の製造方法、及び配線基板
GB2444491A (en) * 2006-12-06 2008-06-11 Univ Muenster Wilhelms Selective growth of organic molecules
JP4730623B2 (ja) * 2008-07-24 2011-07-20 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP5453793B2 (ja) * 2008-12-10 2014-03-26 株式会社リコー 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
JP2010199285A (ja) * 2009-02-25 2010-09-09 Ricoh Co Ltd 配線基板の製造方法、電子素子および表示装置
DE102010020994B4 (de) * 2010-01-27 2022-01-27 Interpane Entwicklungs-Und Beratungsgesellschaft Mbh Verfahren zur Herstellung eines beschichteten Gegenstands mit Texturätzen
JP2011187750A (ja) * 2010-03-09 2011-09-22 Ricoh Co Ltd 有機薄膜トランジスタの製造方法、有機薄膜トランジスタレイの製造方法及び表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273114A (ja) 2002-03-19 2003-09-26 Fujitsu Display Technologies Corp 電子装置の製造方法
JP2006066675A (ja) 2004-08-27 2006-03-09 Seiko Epson Corp 配線パターン及びその形成方法、電気光学装置、並びに電子機器
JP2008112958A (ja) * 2006-10-03 2008-05-15 Sony Corp 加工装置、及び配線基板の製造装置
JP2010212587A (ja) * 2009-03-12 2010-09-24 Ricoh Co Ltd 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイ及び表示装置

Also Published As

Publication number Publication date
KR20150106414A (ko) 2015-09-21
JP2014138107A (ja) 2014-07-28
JP6002894B2 (ja) 2016-10-05
CN104919573A (zh) 2015-09-16
TW201432800A (zh) 2014-08-16
WO2014112402A1 (ja) 2014-07-24
CN104919573B (zh) 2017-09-19
TWI619154B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
US7176053B1 (en) Laser ablation method for fabricating high performance organic devices
US8372731B2 (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
US6927108B2 (en) Solution-processed thin film transistor formation method
KR101972176B1 (ko) 불투명 도전성 영역의 자기-정렬 커버
JP5638565B2 (ja) ポリマー薄膜における自己整合ビアホールの形成
CN101154712B (zh) 有机半导体元件及其制造方法、有机晶体管阵列及显示器
CN101582391B (zh) 图样形成方法、半导体装置制造方法以及显示器制造方法
US9865664B2 (en) Thin film transistor array and manufacturing method of the same
KR20170039306A (ko) 직교 패터닝 방법
JP2013016773A (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
KR102051699B1 (ko) 전자 디바이스의 제조 방법
Sadeghi et al. Printed flexible organic transistors with tunable aspect ratios
US20110024179A1 (en) Method for producing circuit board and circuit board
KR100982412B1 (ko) 전기광학소자 및 이의 제작 방법
JP2008277728A (ja) 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
JP6241573B2 (ja) 電子デバイスの製造方法
JP6094738B2 (ja) 電子デバイス及びその製造方法
US7704783B2 (en) Method of manufacturing conductive pattern and electronic device, and electronic device
JP2006140335A (ja) 相補型トランジスタ回路、電気光学装置、電子デバイス、及び相補型トランジスタの製造方法
CN101572215A (zh) 图案化金属层及薄膜晶体管的制作方法
Eder et al. Additive manufactured organic light-emitting diodes
JP2005229084A (ja) 有機薄膜トランジスターの製造方法及びその構成装置
JP2016018854A (ja) 有機半導体素子の製造方法
JP2008109116A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP6620556B2 (ja) 機能材料の積層方法及び機能材料積層体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant