KR20170039306A - 직교 패터닝 방법 - Google Patents

직교 패터닝 방법 Download PDF

Info

Publication number
KR20170039306A
KR20170039306A KR1020177006989A KR20177006989A KR20170039306A KR 20170039306 A KR20170039306 A KR 20170039306A KR 1020177006989 A KR1020177006989 A KR 1020177006989A KR 20177006989 A KR20177006989 A KR 20177006989A KR 20170039306 A KR20170039306 A KR 20170039306A
Authority
KR
South Korea
Prior art keywords
pattern
fluorine
layer
substrate
present
Prior art date
Application number
KR1020177006989A
Other languages
English (en)
Inventor
윤명한
성수진
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Publication of KR20170039306A publication Critical patent/KR20170039306A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H01L51/0018—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H01L51/0008—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

이 발명은 직교성을 갖는 불소계 소재 및 용매를 이용해 소자의 패턴 대상층을 형성하는 방법으로서, 상기 불소계 소재로 인쇄하여 기판의 표면에 노출부와 비노출부를 구비한 마스크 템플릿을 형성하는 제1 단계와, 상기 노출부를 패턴 대상물질로 코팅하는 제2 단계, 및 상기 비노출부를 상기 불소계 용매로 리프트-오프하여 상기 노출부에 상기 패턴 대상층을 형성하는 제3 단계를 포함하여 구성된다.

Description

직교 패터닝 방법
이 발명은 패터닝 방법에 관한 것으로서, 더욱 상세하게는 직교성을 갖는 불소계 소재 및 용매를 이용해 소자의 패턴 대상층을 형성하는 직교 패터닝 방법에 관한 것이다.
반도체소자, 디스플레이소자, OLED(Organic Light Emitting Diode)소자, LED(Light Emitting Diode)소자 등 각종 광전자소자의 제조공정에는 반드시 미세 패턴 형성 기술이 적용된다. 이는 소자의 구동회로 형성, 화소형성, 전극형성 등 다양한 필요에 의해 원하는 미세 패턴을 형성해야 하기 때문이다.
또한, 상기의 광전자소자 이외에 전기를 이용하거나 이용하지 않는 바이오센서의 경우에도 원하는 미세 패턴을 형성해야 한다.
일반적으로 이러한 미세 패턴 형성 기술로는 포토리소그래피(photolithography), 섀도 마스크(shadow mask), 프린팅(printing) 등 패턴의 형상, 공정조건 등에 따라 다양한 수법이 사용되고 있다. 그러나, 각각의 방법에는 장단점들이 있어 어떠한 수법도 모든 미세 패턴 형성에 통용되는 경우는 없으며, 일반적으로 비용 대비 효용을 따져 응용사례에 따라 최선의 방법을 선택하고 있다.
포토리소그래피는 기판 위에 감광 성질이 있는 포토레지스트(photoresist)를 얇게 바른 후, 원하는 마스크 패턴을 올려놓고 빛을 가해 사진을 찍는 것과 같은 방법으로 회로를 형성하는 것으로서, 대부분 다음과 같은 공정을 거친다.
도 1은 일반적인 포토리소그래피 공정을 통한 패터닝 방법을 도시한 개략도이다. 도 1에 나타낸 바와 같이, 기판 표면에 패턴 대상물질을 도포한 후, 그 위에 감광성 소재를 도포한다. 그런 다음, 원하는 마스크 패턴을 올려놓고 자외선(UV)을 조사하는 노광공정을 거쳐 현상액으로 감광성 소재를 선택적으로 제거한다. 그 후, 패턴 대상물질을 선택적으로 식각한 다음, 상기 패턴 대상물질 위의 감광성 소재를 제거함으로써, 원하는 패턴을 형성하게 된다. 그런데, 포토리소그래피 방법은 상기와 같이 복잡한 공정을 수행하는 등 여러 문제점이 있는바, 그 구체적인 문제점에 대해서는 후술하겠다.
섀도 마스크는 무수히 많은 작은 구멍이 있는 얇은 금속판으로서, 진공증착법에서 이용된다. 섀도 마스크 중에서 FMM(Fine Metal Mask)는 대형 기판에 고정세 패턴의 유기물을 증착하기 위한 마스크이다. 따라서, FMM을 이용하면, 기판의 정해진 위치에 다수개의 원하는 고정세 패턴의 유기물을 한 번에 형성할 수 있다. 원하는 패턴의 유기물 증착을 위해 FMM은 유기물이 통과하는 복수의 직방형 슬롯들을 구비하거나 스트라이프 형태의 슬릿들을 구비할 수 있다. 여기서, 복수의 직방형 슬롯들이나 스트라이프 형태의 슬릿들은 단위 마스킹부를 형성할 수 있고, FMM은 복수의 단위 마스킹부를 구비할 수 있다. 이러한 FMM를 이용한 증착 기술은 대형 OLED 디스플레이 장치 등의 제조를 위한 유기물 증착과 캐소드 전극 형성 공정에 이용될 수 있다.
한편, 대형 OLED 디스플레이 장치를 제작하기 위해서는 대형의 기판이 필요하다. 그런데, 기판이 대형화될 경우 기판의 처짐 현상이 발생한다. 그로 인해, 기판과 마스크 간의 간격이 일정하지 못함에 따라 원하는 위치에 정확한 패턴이 형성되어 않아 소자 불량을 발생시키는 문제가 있다.
따라서, FMM를 이용한 증착 기술을 이용해 OLED 디스플레이 장치를 대면적화 하는데 한계가 있다. 즉, FMM를 이용해 기판에 유기 발광층이나 캐소드 전극층을 형성함에 있어서, 대면적의 기판으로 까지 확장하는데 한계가 있다.
한편, 유기 발광층이 박막 형태를 가져야 함에 따라, FMM 또한 매우 얇아야 한다. 그런데, FMM를 얇게 구성할 경우에는 외력이나 자중에 의해 휨이 발생하는 등 이를 고려한 제작설계가 어려울 뿐만 아니라, 그 두께가 10㎛ 이하로 까지 얇게 구성하는데 한계가 있다. 즉, FMM와 같은 마스크를 이용하는 종래의 방법은 유기 발광층의 두께를 박막화하는데 한계가 있다.
또한, FMM와 같은 금속 마스크를 이용하게 되면 개구된 픽셀(pixel)을 통해 유기물질이 증착되게 되는데, 일정시간 반복적으로 사용하게 되면 개구된 픽셀에 유기물이 증착되어 패턴 사이즈의 변화를 초래하게 된다. 따라서, 금속 마스크를 일정 주기별로 교체해야 하는 문제점이 있다.
상술한 바와 같이, FMM 기법은 금속 마스크가 갖는 두께, 기판과의 간격 등의 요인으로 인해 화소 형성시 쉐도잉(shadowing) 효과(dead space 발생)로 인해 원하는 화소를 형성하는데 상당한 제약이 따른다.
최근에 광전자소자를 제작함에 있어서, 단분자 기반의 고순도 유기물, 무기물 또는 하이브리드 물질의 산업적 응용이 각광을 받고 있다. 특히, 증착기반 단분자 또는 인쇄가 가능한 고분자 물질 기반의 유기물 반도체의 경우, 가볍고, 저렴하고, 기계적으로 유연하다는 특징으로 인해 산업적 응용이 각광을 받고 있으며, 소자의 집적화가 필수적으로 요구됨에 따라 유기물의 패턴 대상층(활성층) 소재의 미세 패터닝이 매우 중요한 기술로 고려되고 있다.
유기물의 패터닝 기술은 상술한 바와 같이 크게 진공증착법에서 섀도 마스크를 이용하는 방법과, 포토레지스트를 이용한 포토리소그래피 방법이 있다.
진공증착법에서 섀도 마스크를 이용한 유기물 패터닝의 경우, 대면적 전자소자 어레이를 제작함에 있어서 상술한 바와 같은 이유로 인해 높은 수율로 고해상도의 패터닝이 어렵다는 단점이 있다. 그리고, 도 1과 같은 포토리소그래피 방법으로 유기물 패터닝을 하는 경우에는, 고가의 장비와 복잡한 공정 외에도 감광제 도포, 현상, 그리고 감광제 제거 공정 시 유기물 활성층의 용해나 변성을 일으킬 수 있기 때문에, 이 방법으로 유기물 소재의 패터닝 자체가 사실상 어렵다.
또한, 최근에는 광학적으로 투명하고 높은 성능을 선보이며, 무엇보다 유기소재에 비해 뛰어난 안정성을 가지는 것으로 보고되고 있는 금속산화물 기반의 소재 개발이 활발히 진행되고 있다. 특히, 용액공정이 가능한 금속산화물 소재의 경우에는, 간단한 공정과정과 대면적 적용이 용이하다는 점에서 더욱 각광을 받고 있다. 또한, 금속산화물 소재의 경우, 반도체 소자 관련 산업분야에 보다 많이 응용 및 활용되고 있으며, 이러한 소자 분야의 집적화가 필수적으로 요구됨에 따라 소재의 패터닝 기술이 매우 중요하게 고려되고 있다.
이러한 금속산화물 소재의 패터닝 기술은 상술한 포토리소그래피 방법이 주류를 이루고 있다. 포토리소그래피 방법은 고해상도의 미세 패터닝이 가능한 기술이기는 하지만, 고가의 장비가 요구되며 감광제의 도포, 노광, 현상 및 에칭과 같은 복잡한 공정이 수반되고, 특히 각각의 공정에 사용되는 물질과 용매에 의해 소재의 용해나 변성이 일어날 수 있는 문제점 등이 있다. 특히, 포토리소그래피 방법은 현재 급증하고 있는 대면적 디스플레이 시장에 대처하기에 사실상 제약이 따르는 방식이다.
또한, 최근에는 다층구조 등을 갖는 복잡한 집적 회로의 제작이 요구되고 있다. 즉, 전자 소자는 일반적으로 고해상도의 패턴화가 요구되고 있다. 일반적인 무기 및 금속 물질은 포토리소그래피 방법을 이용할 경우 패터닝이 용이하다. 그런데, 유기소재의 경우에는 패터닝 공정시에 사용되는 용매로 인해 포토레지스트의 증착 및 제거시 유기소재의 성능을 약화시키는 등의 이유로 포토리소그래피 방법을 통한 패터닝이 거의 불가능하다. 한편, 진공증착법에서의 섀도 마스크를 이용한 유기물 패터닝의 경우, 특히 대면적 전자소자 어레이를 제작함에 있어서는 상술한 바와 같은 이유로 인해 높은 수율로 고해상도 다중 패터닝이 어렵다는 단점이 있다.
한편, 대한민국 특허등록 제1463290호에는 물질의 직교성을 이용하되, 포토리소그래피 공정을 이용해 불소함유 재료를 패터닝하는 기술에 대해 공개되어 있다.
그리고, 미국 공개특허 제2010-0289019호에는 포토리소그래피 공정을 이용하되 싸이탑(CYTOP)을 유기물 반도체의 보호막으로 이용하는 기술에 대해 공개되어 있고, 미국 특허등록 제9,034,737호에는 포토리소그래피 공정을 이용하되 CYTOP을 광전자 재료의 보호층으로 이용하는 기술에 대해 공개되어 있다.
즉, 상기 특허문헌들에는 직교성을 갖는 CYTOP 등을 이용하되, 포토리소그래피 공정을 이용해 패터닝하는 기술에 대해 공개되어 있다. 그런데, 포토리소그래피 공정을 이용함에 따라, 상술한 바와 같이 감광제의 도포, 노광, 현상 및 에칭과 같은 복잡한 공정이 수반될 뿐만 아니라 대면적화에 한계가 있다.
한편, Microelectronic Engineering 123 (2014) 33-37(Preparation of fluoropolymer structures for orthogonal processing of diverse material by Micro-Contact Printing)에는, 포토리소그래피 공정을 이용하지 않고, 먼저 마이크로컨택 프린팅 방법을 수행한 후 임프린트 방법을 적용해 탄성체 몰드 위에 도포된 고분자필름의 원하는 부분만을 기판 위에 전사하는 기술에 대해 공개되어 있다. 이 기술은 포토리소그래피 공정을 이용하지 않음에 따라 공정을 단순화할 수는 있으나, 몰드를 이용하는 마이크로컨택 프린팅 방법 및 임프린트 방법을 이용함에 따라 국소영역에 대한 패터닝은 가능하지만 대면적화에는 한계가 있다. 한편, 마이크로컨택 프린팅 방법 및/또는 임프린트 방법은 기판의 표면을 일정 압력으로 누르면서 패턴을 기판의 표면에 전사하기 때문에, 일정 이상의 압력으로 누를 경우에는 기판의 표면에 형성된 별도의 기능층을 손상시키는 문제가 있다.
따라서, 간편한 공정으로 기판의 표면에 유기물, 무기물 또는 하이브리드 물질을 고수율 및 고해상도로 패터닝할 수 있는 기술이 필요하다. 더 나아가 대면적화가 가능할 뿐만 아니라 다양한 패턴을 좌우방향으로 다중 형성하거나 상하방향으로 다층 형성할 수 있는 기술이 필요하다.
따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 직교성을 갖는 불소계 소재 및 용매를 이용해 소자의 패턴 대상층을 형성하되 간편한 공정으로 기판의 표면에 유기물, 무기물 또는 하이브리드 물질을 고수율 및 고해상도로 패터닝할 수 있는 직교 패터닝 방법을 제공하는 데 그 목적이 있다.
또한, 이 발명은 기판의 표면에 다양한 종류의 유기물, 무기물 또는 하이브리드 물질로 패턴 대상층을 형성함으로써 다양한 분야에 적용할 수 있는 직교 패터닝 방법을 제공하는 데 다른 목적이 있다.
또한, 이 발명은 기판의 표면에 노출부와 비노출부를 구비한 마스크 템플릿을 간편한 인쇄공정으로 형성함에 따라 대면적화가 가능할 뿐만 아니라 다양한 패턴을 상하좌우 방향으로 다층 또는 다중 형성이 가능한 직교 패터닝 방법을 제공하는 데 또다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 이 발명은, 직교성을 갖는 불소계 소재 및 용매를 이용해 소자의 패턴 대상층을 형성하는 방법으로서, 상기 불소계 소재로 인쇄하여 기판의 표면에 노출부와 비노출부를 구비한 마스크 템플릿을 형성하는 제1 단계와, 상기 노출부를 패턴 대상물질로 코팅하는 제2 단계, 및 상기 비노출부를 상기 불소계 용매로 리프트-오프하여 상기 노출부에 상기 패턴 대상층을 형성하는 제3 단계를 포함한다.
이 발명은 직교성을 갖는 불소계 소재 및 용매를 이용해 소자의 패턴 대상층을 형성하되 간편한 공정으로 기판의 표면에 유기물, 무기물 또는 하이브리드 물질을 고수율 및 고해상도로 패터닝할 수 있는 장점이 있다.
또한, 이 발명은 기판의 표면에 다양한 종류의 유기물, 무기물 또는 하이브리드 물질로 패턴 대상층을 형성함으로써 다양한 분야에 적용할 수 있는 장점이 있다.
또한, 이 발명은 기판의 표면에 노출부와 비노출부를 구비한 마스크 템플릿을 간편한 인쇄공정으로 형성함에 따라 대면적화가 가능할 뿐만 아니라 다양한 패턴을 상하좌우 방향으로 다층 또는 다중 형성이 가능하다.
도 1은 일반적인 포토리소그래피 공정을 통한 패터닝 방법을 도시한 개략도이고,
도 2는 이 발명에 따른 직교 패터닝 방법의 개략도이고,
도 3은 이 발명에 적용되는 인쇄방식에 대한 비교표이고,
도 4는 이 발명에 따른 직교 패터닝 방법을 이용한 전극 형성방법에 대한 흐름도이고,
도 5는 이 발명에 따른 직교 패터닝 방법을 이용한 OLED 디스플레이 장치의 제조방법에 대한 흐름도이고,
도 6은 이 발명에 따른 직교 패터닝 방법을 이용한 단색 유기 발광층을 갖는 OLED 장치의 제조방법에 대한 흐름도이고,
도 7은 이 발명에 따른 직교 패터닝 방법을 이용한 박막트랜지스터(TFT)의 제조방법에 대한 흐름도이고,
도 8은 이 발명에 따른 직교 패터닝 방법을 이용한 다른 박막트랜지스터(TFT)의 제조방법에 대한 흐름도이고,
도 9는 이 발명에 따른 직교 패터닝 방법을 이용해 산화물 소재의 패턴형성 여부를 실험한 공정도이고,
도 10은 도 9의 실험과정에서 촬영한 광학 현미경 사진이고,
도 11은 이 발명에 따른 직교 패터닝 방법에 의해 유기물 반도체가 패터닝된 상태를 촬영한 광학 현미경 사진이고,
도 12 및 도 13은 이 발명에 따른 직교 패터닝 방법에 의해 패터닝된 유기물 반도체(펜타센)로 제작한 TFT 소자의 전기적 특성을 나타낸 그래프이고,
도 14는 이 발명에 이용되는 불소계 용매에 의한 물리적인 영향을 확인하기 위해 증착형 유기소재(펜타센)의 표면을 AFM으로 비교 분석한 이미지이고,
도 15는 이 발명에 따른 직교 패터닝 방법을 적용하기 전과 후의 유기물 반도체의 이미지를 비교한 사진이고,
도 16은 이 발명에 따른 직교 패터닝 방법을 적용하기 전과 후의 유기물 반도체(DPP 유도체)로 제작한 TFT 소자의 전기적 특성을 비교한 그래프이고,
도 17은 이 발명에 따른 직교 패터닝 방법을 이용한 실험과정에서 촬영한 광학 현미경 사진이고,
도 18은 이 발명에 따른 직교 패터닝 방법을 이용한 실험과정에서 촬영한 광학 현미경 사진이고,
도 19는 기존의 포토리소그래피 방법과 이 발명의 직교 패터닝 방법으로 각각 패터닝한 산화물 반도체의 박막을 촬영한 광학 현미경 사진이고,
도 20은 기존의 포토리소그래피 방법과 이 발명의 직교 패터닝 방법으로 각각 패턴된 산화물 반도체로 제작한 TFT 소자의 전기적 특성을 비교한 그래프이고,
도 21은 이 발명에 따른 직교 패터닝 방법을 이용해 좌우방향으로 다중 패터닝하는 실험과정에서 촬영한 광학 현미경 사진이며,
도 22는 이 발명에 따른 직교 패터닝 방법을 이용해 상하방향으로 다층 패터닝하는 실험과정에서 촬영한 광학 현미경 사진이다.
발명의 실시를 위한 최선의 형태
먼저, 이 발명에 따른 직교 패터닝 방법의 개념에 대해 설명한다.
도 2는 이 발명에 따른 직교 패터닝 방법의 개략도이다. 도 2에 도시된 바와 같이, 이 발명의 직교 패터닝 방법은 직교성을 갖는 불소계 소재 및 용매를 이용해 소자의 패턴 대상층을 형성하는 방법으로서, 상기 불소계 소재로 인쇄하여 기판의 표면에 노출부와 비노출부를 구비한 마스크 템플릿을 형성하는 제1 단계와, 상기 노출부를 패턴 대상물질로 코팅하는 제2 단계, 및 상기 비노출부를 상기 불소계 용매로 리프트-오프하여 상기 노출부에 상기 패턴 대상층을 형성하는 제3 단계를 포함하여 구성된다.
아래에서는 이 발명에 대한 전반적인 기술개요, 각 단계 및 부가단계별 특징 등에 대해 구분하여 구체적으로 설명한다.
1. 기술개요
이 발명은 패턴 대상층에 화학적 손상과 물리적 손상을 주지 않는 방식으로 이루어져 한다. 따라서, 이 발명을 구성함에 있어서, 직교성(orthogonality)을 갖는 소재를 적용함으로써 화학적 손상이 발생하지 않고, 기판의 종류 또는 다중/다층 패턴의 여부에 따라 차별화된 인쇄공정을 적용함으로써 물리적 손상이 발생하지 않도록 구성한 것이다.
한편, 이 발명은 다양한 소자에 적용이 가능하다. 즉, 각종 광전자소자(반도체소자, 디스플레이소자, OLED소자, LED소자 등등)와, 전기를 이용하거나 이용하지 않는 바이오센서 및/또는 세포 검출기와 같은 소자에도 적용이 가능하다.
이 발명은 물질들 서로 간에 영향을 거의 주지 않거나 최소화하는 성질의 직교성을 이용하는 것이다. 한편, 불소계(fluorous solution)는 비극성 유기계(non-polar organic solution) 및 수계(aqueous solution)와는 서로 혼합되지 않을 뿐만 아니라, 서로 간에 영향을 거의 주지 않는다. 따라서, 이 발명에서는 상기 불소계의 직교성을 이용하기 위해, 불소계 소재 및 용매를 이용한 것이다.
이 발명에서의 불소계 소재는 탄소-불소(C-F) 결합을 가지는 탄화불소 기반의 소재를 통칭하는 것으로서, 분자 내에 불소원자를 포함하는 소재까지 모두 포함하는 포괄적인 의미로 해석되어야 한다. 한편, 이 발명의 불소계 소재는 과불소계 소재를 포함하는데, 여기서 과불소계 소재는 불소계 소재 중에서 모든 수소원자가 불소원자로 치환되어 완전히 불소화가 된 물질을 의미한다.
또한, 불소계 소재는 모든 수소원자가 불소원자로 치환되지 않아 탄화수소(hydrocarbon)가 포함된, 즉 완전히 불소화가 되어 있지 않은 물질을 의미한다. 반면에, 과불소계 소재는 모든 수소원자가 불소원자로 치환되어 완전히 불소화가 된 물질을 의미한다.
그런데, 이 발명은 불소계의 직교성을 이용해 패터닝하는 기술이므로, 완전히 불소화가 되어 있지 않은 물질의 경우 직교성이 완벽하지 않을 수도 있고, 또한 마스크 템플릿의 비노출부를 제거하는 리프트-오프 공정 시에 패턴 대상층에 어느 정도의 손상을 가할 수도 있다. 즉, 불소계 소재를 이용할 경우, 마스크 템플릿의 비노출부를 구성하는 불소계 소재를 제거하기 위해 사용되는 불소계 용매에 의해 패턴 대상층이 손상될 수도 있다. 따라서, 이 발명에서는 불소계 소재 중에서 과불소계 소재를 이용하는 것이 바람직하다.
한편, 과불소계 소재로는 CYTOP(상표명), Teflon(상표명), PTFE(polytetrafluoroethylene), FEP(perfluorinated ethylene-propylene copolymer), PFA(perfluoroalkoxy polymer) 등이 있다. 예를 들어, CYTOP은 폴리-1,1,2,4,4,5,5,6,7,7-데카플루오로-3-옥사-1,6-헵타디엔(Poly-1,1,2,4,4,5,5,6,7,7-decafluoro-3-oxa-1,6-heptadiene)과 퍼플루오로트리알킬아민(Perfluorotrialkylamine)을 혼합한 "CYTOP CTL-809M"을 포함할 수 있다. 그리고, Teflon은 폴리[4,5-디플루오로-2,2-비스(트리플루오로메틸)-1,3-디옥솔-코-테트라플루오로에틸렌(Poly[4,5-difluoro-2,2-bis(trifluoromethyl)-1,3-dioxole-co-tetrafluoroethylene])인 "Teflon-AF"를 포함할 수 있다.
이 발명에서의 불소계 용매는 탄소-불소(C-F) 결합을 가지는 탄화불소 기반의 용매를 통칭하는 것으로서, 분자 내에 불소원자를 포함하는 용매까지 모두 포함하는 포괄적인 의미로 해석되어야 한다. 그 종류로는 HFE-7100(메틸 노나플루오로부틸 에테르와 메틸 노나플루오로이소부틸 에테르의 이성질체 혼합물), HFE-7200(에틸 노나플루오로부틸 에테르와 에틸 노나플루오로이소부틸 에티르의 이성질체 혼합물), HFE-7300, HFE-7500, HFE-7600(1,1,1,2,3,3-헥사플루오로-4-(1,1,2,3,3,3-헥사플루오로프로폭시)-펜탄) 등 HFE 계열의 모든 용매를 포함할 수 있다.
한편, 이 발명의 불소계 용매는 과불소계 용매를 포함하는데, 여기서 과불소계 용매는 불소계 용매 중에서 모든 수소원자가 불소원자로 치환되어 완전히 불소화가 된 물질을 의미한다. 그 종류로는 FC-40, FC-43, FC-70(퍼플루오로트리펜틸아민), FC-72(퍼플루오로헥산), FC-75(퍼플루오로-(2-부틸-테트라하이드로퓨란)), FC-770, FC-3283, FC-3284 등 FC 계열의 모든 용매를 포함할 수 있다. 여기서, FC-40은 퍼플루오로트리-n-부틸아민(Perfluorotri-n-butylamine)과 퍼플루오로-n-디부틸메틸아민(Perfluoro-n-dibutylmethylamine)을 혼합하여 구성된다.
상술한 바와 같이, 이 발명에서는 불소계 소재 중에서 과불소계 소재를 이용하는 것이 바람직한데, 과불소계 소재의 경우 과불소계 용매에 더욱 잘 용해가 된다. 따라서, 이 발명에서는 불소계 용매 중에서 과불소계 용매를 이용하는 것이 바람직하다.
2. 마스크 템플릿 형성단계(제1 단계)
이 발명은 상기와 같은 불소계 소재를 기판의 표면에 인쇄하여 마스크 템플릿을 형성한 것이다. 즉, 이 발명은 인쇄방식으로 기판의 표면에 마스크 템플릿을 형성한 것이다. 인쇄방식은 도 3에 일부 정리한 바와 같이 잉크젯, 오프셋, 그라비아, 플렉소, 스크린, 다이렉트, 리버스 등 그 종류가 매우 다양하고, 각각의 방식마다 특성을 가지고 있다. 따라서, 이 발명에서는 적용하고자 하는 소자 및/또는 패턴 대상층의 종류나 특성 등을 고려해 가장 적합한 인쇄방식을 채택하면 된다.
예를 들어, 잉크젯 인쇄방법은 재료의 소모량이 적고 상대적으로 다른 인쇄방법에 비해 정밀도가 우수하므로, 직접 인쇄공정을 이용한 유기물 패터닝에 적용이 가능하다. 그리고, 리버스 그라비아 옵프셋 방식은 해상도가 우수하므로, 고해상도 대면적 전자소자인 디스플레이(Display), 터치스크린(Touch Screen)에 적용이 가능하다. 한편, 스크린 인쇄방식은 해상도가 높지 않으므로, 저해상도 대면적 전자소자인 RFID(radio frequency identification), 쏠라셀(Solar Cell)에 적용이 가능하다.
이 발명은 다양한 종류의 기판에 적용이 가능하다. 즉, 단단하거나 유연한 기판에 모두 적용이 가능하다. 예를 들어, 단단한 기판으로는 유리, ITO(Indium Tin Oxide) 코팅유리, 웨이퍼 등이 있다. 그리고, 유연한 기판으로는 플라스틱(PI(폴리이미드), PC(폴리카보네이트), PES(폴리에테르설폰), PET(폴리에틸렌 테레프탈레이트), PEN(폴리에틸렌 나프탈레이트), PAR(폴리아릴레이트) 등등), 종이, 섬유 등이 있다.
또한, 이 발명은 평면을 비롯하여 비평면인 기판에도 적용이 가능하다. 예를 들어, 곡면의 구조를 갖는 기판에 유기조명 등의 제작이 가능하다.
이 발명은 상기와 같은 인쇄방식으로 기판의 표면에 마스크 템플릿을 형성하되, 마스크 템플릿이 노출부와 비노출부를 갖도록 구성한 것이다. 여기서, 노출부는 인쇄공정시에 불소계 소재로 인쇄되지 않음에 따라 기판의 표면 중에서 외부로 노출되는 영역에 해당하고, 비노출부는 인쇄공정시에 불소계 소재로 인쇄됨에 따라 기판의 표면 중에서 외부로 노출되지 않는 영역에 해당한다. 따라서, 노출부에는 후술할 패턴 대상층이 위치하게 되고, 비노출부는 패턴 대상층의 형성을 위한 마스크의 역할을 하게 된다.
3. 패턴 대상물질 코팅단계(제2 단계)
이 발명은 패턴 대상물질로서, 유기물, 무기물 또는 하이브리드 물질을 이용할 수 있다. 여기서, 유기물은 구조의 기본골격으로 탄소원자를 갖는 화합물을 통칭하며 그 종류가 다양하다. 대표적인 유기물로는 유기물 반도체, 고분자 반도체, 고분자 절연체, 유기발광소재, 전도성 고분자, 단백질, 유기금속화합물 등이 있다. 그리고, 무기물로는 그래핀 등 탄소 동소체, 금속, 금속산화물 등이 있다. 하이브리드 물질은 기존의 단일 소재의 장점들이 결합되어 유니크한 물리적, 화학적, 기계적 특성을 갖는 것으로서, 복합소재(구성물 간의 결합이 물리적 결합) 및 하이브리드 소재(구성물 간의 결합이 부분 또는 전체적인 화학적 결합)로 구분할 수 있다.
또한, 이 발명은 상기와 같은 패턴 대상물질로 노출부와 비노출부의 표면을 전체적으로 코팅하는 과정을 수행한다. 하지만, 반드시 노출부와 비노출부의 표면을 전체적으로 코팅할 필요는 없다. 예를 들어, 잉크젯 인쇄방식을 적용할 경우에는 노출부만을 선택적으로 코팅이 가능하다. 한편, 이 발명에서 코팅은 증착 또는 용액공정으로 수행하는 것이 바람직하다. 한편, 이 발명에 적용 가능한 증착방식으로는 화학적 기상 증착(CVD ; chemical vapor deposition, 대표적으로 플라즈마 화학적 증착(PECVD ;plasma enhanced chemical vapor deposition)), 물리적 기상 증착(PVD ; physical vapor deposition, 대표적으로 열증발 진공증착, 스퍼터링, 이온빔)이 있다. 그리고, 용액공정 방식으로는 스핀코팅, 딥코팅, 닥터블레이드, 바코팅, 슬롯다이, 스프레이, 스크린 프린팅, 잉크젯 프린팅 등이 있다.
4. 패턴 대상층 형성단계(제3 단계)
이 발명은 비노출부를 불소계 용매로 리프트-오프하여 노출부에 패턴 대상층을 형성하는 과정을 수행한다. 이 발명에서 리프트-오프(lift-off) 공정이란 희생층(sacrificial layer)을 사용하여 기판의 표면에 패턴 대상층의 물질을 형성하는 것으로서, 이 발명에서 희생층은 마스크 템플릿의 비노출부를 구성하는 불소계 소재에 해당한다. 즉, 이 발명에서 리프트-오프란 비노출부를 구성하는 불소계 소재를 제거하거나, 비노출부의 표면에 코팅되는 패턴 대상물질을 불소계 용매로 동시에 제거함으로써, 노출부에 패턴 대상층이 형성되도록 하는 것이다. 따라서, 리프트-오프 공정은 마스크 템플릿의 소재, 두께 등을 고려해 최적의 조건으로 수행하면 된다.
이 발명에서 리프트-오프 공정을 수행함에 있어서는, 제2 단계까지 수행한 기판을 희생층(불소계 소재)을 제거할 수 있는 용매에 담그는 침적(dipping) 공정을 수행하면 된다. 한편, 보다 확실한 리프트-오프 공정을 수행하기 위해서는 추가적인 초음파 진동과 같은 물리적인 힘을 가할 수도 있다.
한편, 이 발명의 패턴 대상층은 반도체, 절연체, 전도체, 전극, 발광, 전하수송 중 어느 하나의 패턴을 형성하여 다양한 분야에 적용이 가능하다. 예를 들어, 이 발명에 따른 제3 단계까지 수행할 경우에는, 소자 중에서 산화물 TFT(Thin Film Transistor), OTFT(Organic Thin Film Transistor), 메모리, 다이오드, OLED, OLED 조명, 터치스크린패널, RFID 태그 또는 세포 검출기 등에 적용이 가능하다.
5. 추가공정
이 발명은 제1 단계 이전에 기판의 표면을 불소계 소재로 인쇄 가능한 형태로 사전처리하는 전처리 단계를 더 수행하는 것이 바람직하다. 예를 들어, 표면이 매끄럽지 못한 기판의 경우에는 불소계 소재의 인쇄뿐만 아니라 패턴 대상물질의 도포를 위해서 표면을 매끄럽게 하기 위한 전처리 단계가 필요하다. 특히, 유기조명의 경우 종이와 같은 기판을 사용할 수 있는데, 인쇄를 위한 전처리 단계가 필요하다.
또한, 이 발명은 제1 단계를 기판의 표면에 형성된 기능층 위에 수행할 수도 있다. 예를 들어, OLED 디스플레이 장치의 정공 수송층(Hole transport layer : HTL)과 같이 기판과 패턴 대상층의 사이에 패턴이 필요치 않는 층이 요구되거나, 패턴 대상층의 접착 등 그 기능을 향상시키기 위한 경우에는, 전처리 단계 등을 통해 기능층을 형성하면 된다.
또한, 이 발명은 제1 단계와 제2 단계의 사이에서 비노출부를 경화시키는 경화단계를 더 수행하는 것이 바람직하다. 여기서, 경화단계는 비노출부를 구성하는 불소계 소재 내에 포함된 일부분의 용매를 열을 가해 제거함으로써 패턴된 불소계 소재가 흘러내리거나 움직이지 않도록 하기 위함이다. 한편, 이러한 경화단계를 수행함에 있어서는, 예를 들어 HTL과 같이 기능층이 사전에 형성되어 있다면, 해당 기능층에 영향을 주지 않는 조건에서 수행해야 한다.
또한, 이 발명은 제1 단계 내지 제3 단계를 반복하여 패턴 대상층을 좌우로 다중 형성하거나 상하로 다층 형성할 수도 있다. 즉, 소자 중에서 RGB 패턴이 요구되는 OLED 디스플레이 장치나, 복잡한 세포 검출기의 경우에는 좌우 다중으로 패턴 대상층을 형성할 필요가 있다. 그리고, 소자 중에서 산화물 TFT, OTFT의 경우에는 상하 다층으로 패턴 대상층을 형성할 필요가 있다. 한편, 패턴 대상층을 좌우로 다중 형성하거나 상하로 다층 형성할 경우에는 이전에 형성된 패턴 대상층에 물리적 손상을 주지 않는 인쇄공정을 적용해야 한다.
발명의 실시를 위한 형태
아래에서는 이 발명에 따른 직교 패터닝 방법의 양호한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다.
<제1 실시예>
도 4는 이 발명에 따른 직교 패터닝 방법을 이용한 전극 형성방법에 대한 흐름도이다. 도 4에 도시된 바와 같이, 먼저 기판의 표면에 과불소계 소재로 인쇄하여 노출부와 비노출부를 구비한 마스크 템플릿을 형성한다. 이때, 마스크 템플릿은 원하는 전극 패턴에 맞게 노출부와 비노출부로 구성하면 된다. 한편, 인쇄는 스크린 인쇄나 잉크젯 인쇄방법 등을 이용하되, 이후 공정에서 리프트-오프 가능한 두께로 인쇄한다.
그런 다음, 일반적인 증착장비나 용액공정을 이용해 마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 전극 패턴을 형성하는 패턴 대상물질로 코팅한 다음, 비노출부를 과불소계 용매로 리프트-오프하여 노출부에 패턴 대상층을 형성한다. 즉, 비노출부를 구성하는 과불소계 소재를 과불소계 용매로 리프트-오프함으로써, 기판 표면의 노출부에만 패턴 대상층인 전극 패턴만 잔류하게 한다.
여기서, 전극 패턴은 금속계, 탄소 동소체 또는 전도성 고분자 등을 이용할 수 있다. 더 구체적으로, 금속계는 인듐, 메쉬필름(Cu, Ag, Al, Mo) 또는 메탈와이어(은나노와이어) 등을 이용하고, 탄소 동소체로는 탄소나노튜브(CNT) 또는 그래핀(Graphene) 등을 이용하며, 전도성 고분자로는 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene : Polystyrene sulfonate) 등을 이용할 수가 있다.
이 실시예에 따라 형성된 전극 패턴은 상기와 같은 소재의 종류에 따라 다양한 분야에 적용할 수가 있다. 예를 들어, RFID(radio frequency identification) 태그, 터치스크린패널(TSP ; Touch Screen Panel) 등에 적용이 가능하다.
<제2 실시예>
도 5는 이 발명에 따른 직교 패터닝 방법을 이용한 OLED 디스플레이 장치의 제조방법에 대한 흐름도이다. 도 5에 도시된 바와 같이, 먼저 기판의 표면에 기능층을 더 구비하도록 전처리하는 단계를 수행한다. 여기서, 기능층은 OLED 디스플레이 장치를 구성하는 양극(Anode), 정공 주입층(Hole injection layer : HIL) 및 정공 수송층(Hole transport layer : HTL)에 해당하는 것으로서, 일반적인 방식으로 상기의 기능층을 형성하면 된다.
그런 다음, 정공 수송층(HTL) 위에 유기 발광층((Emission layer : EML)을 구성하는 적색(R), 녹색(G), 청색(B) 픽셀을 형성하기 위해, 적색(R), 녹색(G), 청색(B) 중에서 어느 하나의 픽셀이 형성될 위치만 노출되고 그 이외의 부분은 비노출되도록 정공 수송층(HTL)의 표면에 과불소계 소재로 인쇄하여 마스크 템플릿을 형성한다. 이때, 인쇄는 스크린 인쇄나 잉크젯 인쇄방법 등을 이용하되, 이후 공정에서 리프트-오프 가능한 두께로 인쇄한다.
그 후, 일반적인 증착장비를 이용해 마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅한 다음, 비노출부를 과불소계 용매로 리프트-오프하여 노출부에 패턴 대상층을 형성한다. 즉, 비노출부를 구성하는 과불소계 소재를 과불소계 용매로 리프트-오프함으로써, 정공 수송층(HTL) 표면의 노출부에만 패턴 대상층이 잔류하게 한다. 여기서, 패턴 대상층은 적색(R) 유기 발광층, 녹색(G) 유기 발광층, 청색(B) 유기 발광층 중 어느 하나의 유기 발광층이다. 도 4에서는 적색(R) 유기 발광층을 먼저 형성하도록 구성한 것이다.
이렇게 적색(R) 유기 발광층이 형성되고 나면, 녹색(G), 청색(B) 중에서 다른 어느 하나의 픽셀이 형성될 위치만 노출되고 그 이외의 부분은 비노출되도록 정공 수송층(HTL)의 표면에 과불소계 소재를 상기와 동일 방법으로 인쇄하고 유기소재를 증착하는 등의 과정을 통해 다른 하나의 유기 발광층(녹색(G) 유기 발광층)을 형성한다. 그런 다음, 상기와 동일한 과정을 통해 마지막 유기 발광층(청색(B) 유기 발광층)을 형성함으로써, 유기 발광층이 완성된다.
그런 다음, 유기 발광층의 표면에 기능층을 더 구비하도록 후처리하는 단계를 수행한다. 여기서, 기능층은 OLED 디스플레이 장치를 구성하는 전자 수송층(Electron transport layer : ETL), 전자 주입층(Electron injection layer : EIL) 및 음극(Cathode)에 해당하는 것으로서, 일반적인 방식으로 상기의 기능층을 형성하면 된다.
상기와 같이 이 발명은 기존의 FMM과 같은 마스크 대신에 기판의 표면에 과불소계 소재로 인쇄하여 마스크 템플릿을 인쇄하고 그 곳에 유기소재를 직접 증착시킨 후 과불소계 용매를 통한 리프트-오프 공정을 통해 유기 발광층을 형성함에 따라, 기판이 대형화됨에 따라 휨이 발생하더라도 과불소계 소재를 기판 표면의 정확한 위치에 인쇄가 가능하고 또한 그 정확한 위치에 유기소재를 직접 증착시켜 유기 발광층을 형성할 수 있으므로, OLED 디스플레이 장치의 대면적화가 가능하다.
<제3 실시예>
도 6은 이 발명에 따른 직교 패터닝 방법을 이용한 단색 유기 발광층을 갖는 OLED 장치의 제조방법에 대한 흐름도이다. 도 6에 도시된 바와 같이, 먼저 기판의 표면에 과불소계 소재로 인쇄하여 노출부와 비노출부를 구비한 마스크 템플릿을 형성한다. 이때, 마스크 템플릿은 원하는 양극(Anode) 패턴에 맞게 노출부와 비노출부로 구성하면 된다. 한편, 인쇄는 스크린 인쇄나 잉크젯 인쇄방법 등을 이용하되, 이후 공정에서 리프트-오프 가능한 두께로 인쇄한다.
그 후, 일반적인 증착장비를 이용해 마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 양극 패턴에 적합한 패턴 대상물질로 코팅한 다음, 비노출부를 과불소계 용매로 리프트-오프하여 노출부에 패턴 대상층을 형성한다. 즉, 비노출부를 구성하는 과불소계 소재를 과불소계 용매로 리프트-오프함으로써, 기판 표면의 노출부에만 패턴 대상층인 양극이 잔류하게 한다.
그런 다음, 상기와 같은 동일 개념으로 또다른 마스크 템플릿을 형성한다. 이때, 마스크 템플릿은 원하는 단색 유기 발광층 패턴에 맞게 노출부와 비노출부로 구성하면 된다.
그 후, 일반적인 증착장비를 이용해 마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 정공 주입층(HIL), 정공 수송층(HTL), 유기 발광층(EML), 전자 수송층(ETL) 및 전자 주입층(EIL)의 패턴에 적합한 패턴 대상물질로 순차적으로 코팅한 다음, 비노출부를 과불소계 용매로 리프트-오프하여 노출부에 패턴 대상층을 형성한다. 즉, 비노출부를 구성하는 과불소계 소재를 과불소계 용매로 리프트-오프함으로써, 기판 표면의 노출부에 상기와 같은 기능층(HIL, HTL, EML, ETL 및 EIL)이 잔류하게 한다. 그런 다음, 일반적인 방식으로 음극(Cathode)을 형성함으로써, 단색 유기 발광층을 갖는 OLED 장치가 완성된다.
<제4 실시예>
도 7은 이 발명에 따른 직교 패터닝 방법을 이용한 박막트랜지스터(TFT)의 제조방법에 대한 흐름도이다. 도 7에 도시된 바와 같이, 먼저 기판의 표면에 과불소계 소재로 인쇄하여 노출부와 비노출부를 구비한 마스크 템플릿을 형성한다. 이때, 마스크 템플릿은 원하는 게이트 전극의 패턴에 맞게 노출부와 비노출부로 구성하면 된다. 한편, 인쇄는 스크린 인쇄나 잉크젯 인쇄방법 등을 이용하되, 이후 공정에서 리프트-오프 가능한 두께로 인쇄한다.
그 후, 일반적인 증착장비 또는 용액공정을 이용해 마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 게이트 전극의 패턴에 적합한 패턴 대상물질로 코팅한 다음, 비노출부를 과불소계 용매로 리프트-오프하여 노출부에 패턴 대상층을 형성한다. 즉, 비노출부를 구성하는 과불소계 소재를 과불소계 용매로 리프트-오프함으로써, 기판 표면의 노출부에만 패턴 대상층인 게이트 전극이 잔류하게 한다.
그런 다음, 일반적인 방식으로 게이트 전극의 표면을 비롯한 기판의 표면을 절연체로 도포해 절연층을 형성한다. 그 후, 상기와 같은 동일 개념으로 또다른 마스크 템플릿을 형성한다. 이때, 마스크 템플릿은 원하는 반도체 패턴에 맞게 노출부와 비노출부로 구성하면 된다. 그런 다음, 상기와 동일한 방법으로 패턴 대상물질로 코팅한 다음, 비노출부를 과불소계 용매로 리프트-오프하여 노출부에 패턴 대상층인 반도체를 형성한다.
그리고, 상기와 동일한 개념으로 마스크 템플릿 형성, 패턴 대상물질 코팅 및 패턴 대상층의 형성과정을 거쳐 소스/드레인 전극을 형성함으로써, 박막트랜지스터(TFT)를 완성한다.
<제5 실시예>
도 8은 이 발명에 따른 직교 패터닝 방법을 이용한 다른 박막트랜지스터(TFT)의 제조방법에 대한 흐름도이다. 도 8에 도시된 바와 같이, 이 실시예의 박막트랜지스터(TFT)는 서로 다른 반도체(반도체 A, B)를 병렬로 2개 갖도록 구성한 것으로서, 그에 따라 게이트 전극 및 소스/드레인 전극을 그에 대응하여 갖도록 구성한 것이다. 즉, 상기 제4 실시예와 동일한 개념으로 게이드 전극, 2개의 반도체(반도체 A, B) 및 소스/드레인 전극을 형성하면 되므로, 그에 대한 구체적인 설명은 생략한다.
한편, 트랜지스터는 TCBG(Top Contact Bottom Gate), TCTG(Top Contact Top Gate), BCBG(Bottom Contact Bottom Gate), BCTG(Bottom Contact Top Gate) 총 4가지 구조로 구성된다. 즉, 게이트 전극이 절연체의 위층에 위치하게 되면 탑 게이트(top gate), 아래층에 위치하게 되면 바텀 게이트(bottom gate)라고 한다. 그리고, 소스/드레인 전극이 반도체의 위층에 위치하게 되면 탑 컨택(top contact), 아래층에 위치하게 되면 바텀 컨택(bottom contact)이라고 한다. 즉, 이 발명은 상기와 같은 4가지 구조의 트랜지스터에 모두 적용이 가능하다.
아래에서는 이 발명에 따른 직교 패터닝 방법을 이용해 실험한 다양한 실험예에 대해 설명한다.
<실험예 1>
이 실험예는 이 발명에 따른 직교 패터닝 방법을 이용해 산화물 소재의 패터닝 여부를 확인하고자 하는 것으로서, 도 9의 공정도에 따라 다음과 같이 수행하였다. 도 9는 이 발명에 따른 직교 패터닝 방법을 이용해 산화물 소재의 패턴형성 여부를 실험한 공정도이다.
1. 마스크 템플릿 형성단계(도 9의 (b))
세척된 실리콘 웨이퍼 기판(도 9의 (a)) 위에 CYTOP을 잉크젯 방식으로 인쇄하여 기판의 표면에 노출부와 비노출부를 구비한 마스크 템플릿을 형성하였다. 잉크젯 인쇄방식은 노즐의 막힘 현상이 발생할 수 있으므로 용액이 묽어야 한다. 그래서, 이 실험예에서는 CYTOP을 과불소계 용매인 FC-40(3M)으로 1:10의 부피 비율로 희석시켰다. 이렇게 희석시킨 용액을 잉크젯 토너에 로딩하고, 1.4 Pa의 유압으로 잉크를 토출시켰다. 이때의 압력은 용액의 점도에 따라 상이해질 수 있다. 한편, 잉크젯 인쇄를 통한 박막의 두께는 수 nm 정도이다. 따라서, 두꺼운 박막 형성을 위해서는 같은 위치에 동일 작업을 반복하면 된다. 한편, 이 실험예에서는 패턴의 간격이 대략 500μm 정도를 갖도록 잉크젯 인쇄방식으로 마스크 템플릿을 형성하였다.
한편, 이 실험예에 사용된 CYTOP은 아래 구조식 1의 폴리-1,1,2,4,4,5,5,6,7,7-데카플루오로-3-옥사-1,6-헵타디엔(Poly-1,1,2,4,4,5,5,6,7,7-decafluoro-3-oxa-1,6-heptadiene)과 구조식 2의 퍼플루오로트리알킬아민(Perfluorotrialkylamine)를 혼합한 "CYTOP CTL-809M"을 이용하였다.
[구조식 1]
Figure pct00001
[구조식 2]
Figure pct00002
그리고, 이 실험예에 사용된 FC-40은 아래 구조식 3의 퍼플루오로트리-n-부틸아민(Perfluorotri-n-butylamine)과 구조식 4의 퍼플루오로-n-디부틸메틸아민(Perfluoro-n-dibutylmethylamine)을 혼합하여 구성한 것이다.
[구조식 3]
Figure pct00003
[구조식 4]
Figure pct00004
2. 경화단계
그런 다음, 잉크젯으로 패턴된 CYTOP을 150℃에서 2분간 가볍게 열처리하는 경화공정을 수행하였다. 이러한 열처리는 패턴된 CYTOP 내에 포함된 일부분의 용매를 제거해 어느 정도 경화시킴으로써 패턴된 CYTOP이 흘러내리거나 움직이지 않도록 하기 위함이다.
3. 패턴 대상물질 코팅단계(도 9의 (c))
그 후, 마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅하였다. 즉, 용액공정이 가능한 산화물 소재를 인쇄 공정을 이용하여 노출부와 비노출부의 전체 표면에 코팅하였다.
4. 패턴 대상층 형성단계(도 9의 (d))
그런 다음, 산화물 소재가 코팅된 기판을 FC-40에 침적시켜 비노출부를 구성하는 CYTOP 소재를 FC-40에 용해시켰다. 즉, 산화물 소재가 코팅된 기판을 FC-40에 10분 정도 침적시키게 되면, 비노출부를 구성하는 CYTOP 위에 증착된 산화물 소재도 함께 떨어져 나오는 리프트-오프 현상이 일어나게 되며, 결과적으로 CYTOP이 패턴되지 않았던 노출부에만 역으로 패턴된 산화물 소재가 잔류하게 된다. 그런 다음, 기판 위에 잔류하는 용매를 질소 건을 이용해 제거한 후, 패턴된 산화물 소재 박막을 350℃에서 90분간 경화시켜 패터닝을 완료하였다.
5. 결과
도 10은 도 9의 실험과정에서 촬영한 광학 현미경 사진으로, 도 10의 (a)는 도 9의 (b)의 마스크 템플릿 형성단계를 수행함으로써, 비노출부에 CYTOP 용액이 패터닝된 상태를 촬영한 사진이다. 그리고, 도 10의 (b)는 도 9의 (d)의 패턴 대상층 형성단계를 수행함으로써, 노출부에만 패턴된 산화물 소재가 잔류하여 패터닝이 완성된 상태를 촬영한 사진이다.
도 10에서 알 수 있듯이, 이 발명에 따른 직교 패터닝 방법을 이용한 산화물 소재에 대한 패터닝이 가능하되, 간단한 인쇄방식을 적용함에 따라 고수율이면서 고해상도로 패터닝이 가능함을 확인하였다.
<실험예 2>
이 실험예는 이 발명에 따른 직교 패터닝 방법을 이용해 유기물 반도체의 패터닝 여부(대상 : 증착용 유기소재)를 확인하고자 하는 것으로서, 다음과 같이 수행하였다.
1. 마스크 템플릿 형성단계
실험예 1의 마스크 템플릿 형성단계와 동일하게 수행하였다.
2. 경화단계
실험예 1의 경화단계와 동일하게 수행하였다.
3. 패턴 대상물질 코팅단계
마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅하였다. 즉, 대표적인 증착형 유기반도체 소재인 펜타센(pentacene)을 열증착기를 이용하여 노출부와 비노출부의 전체 표면에 증착 코팅하였다. 이때, 펜타센은 0.1~0.3Å/s의 속도로 천천히 50 nm 두께까지 증착시켰다.
4. 패턴 대상층 형성단계
그런 다음, 펜타센 소재가 코팅된 기판을 FC-40에 침적시켜 비노출부를 구성하는 CYTOP 소재를 FC-40에 용해시켰다. 즉, 펜타센 소재가 코팅된 기판을 FC-40에 30분 정도 침적시키게 되면, 비노출부를 구성하는 CYTOP 위에 증착된 펜타센 소재도 함께 떨어져 나오는 리프트-오프 현상이 일어나게 되며, 결과적으로 CYTOP이 패턴되지 않았던 노출부에만 역으로 패턴된 펜타센 소재가 잔류하게 된다. 한편, CYTOP을 완벽하게 제거하기 위해 대략 5분 정도의 추가적인 초음파 세척을 수행하였다. 그런 다음, 기판 위에 잔류하는 용매를 질소 건을 이용해 제거함으로써, 패터닝을 완료하였다.
5. 결과
도 11은 이 발명에 따른 직교 패터닝 방법에 의해 유기물 반도체가 패터닝된 상태를 촬영한 광학 현미경 사진이다. 도 11에서 알 수 있듯이, 이 발명에 따른 직교 패터닝 방법을 이용한 유기물 반도체에 대한 패터닝이 가능하되, 간단한 인쇄방식을 적용함에 따라 고수율이면서 고해상도로 패터닝이 가능함을 확인하였다.
도 12 및 도 13은 이 발명에 따른 직교 패터닝 방법에 의해 패터닝된 유기물 반도체(펜타센)로 제작한 TFT 소자의 전기적 특성을 나타낸 그래프이다. 도 12 및 도 13에서 알 수 있듯이, TFT 소자의 전형적인 특성인 온/오프(on/off)가 나타나고, IG가 상당히 낮아지는 것으로 보아 유기물 반도체의 패턴이 형성되었음을 확인할 수 있었다.
도 14는 이 발명에 이용되는 불소계 용매에 의한 물리적인 영향을 확인하기 위해 증착형 유기소재(펜타센)의 표면을 AFM(atomic force microscopy)으로 비교 분석한 것으로서, (a)는 일반적인 펜타센 표면의 AFM 이미지이고, (b)는 이 발명에 이용되는 불소계 용매로 처리된 펜타센 표면의 AFM 이미지이다. 도 14의 (b)를 통해 알 수 있듯이, 표면을 불소계 용매로 처리하더라도 펜타센 표면의 모폴로지 변화가 없는 것으로 보아, 불소계 용매에 의한 물리적인 영향은 거의 없는 것을 확인하였다.
<실험예 3>
이 실험예는 이 발명에 따른 직교 패터닝 방법을 이용해 유기물 반도체의 패터닝 여부(대상 : 용액공정용 유기소재)를 확인하고자 하는 것으로서, 다음과 같이 수행하였다.
1. 마스크 템플릿 형성단계
실험예 1의 마스크 템플릿 형성단계와 동일하게 수행하였다.
2. 경화단계
실험예 1의 경화단계와 동일하게 수행하였다.
3. 패턴 대상물질 코팅단계
마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅하였다. 즉, 전하이동도가 높은 유기물 반도체 소재인 DPP(diketopyrrolopyrrole) 유도체를 노출부와 비노출부의 전체 표면에 용액공정으로 코팅하였다. 구체적으로는, DPP 유도체를 4000 rpm으로 30초 동안 스핀 코팅하였다.
4. 패턴 대상층 형성단계
그런 다음, DPP 유도체가 코팅된 기판을 FC-40에 침적시켜 비노출부를 구성하는 CYTOP 소재를 FC-40에 용해시켰다. 즉, DPP 유도체가 코팅된 기판을 FC-40에 10분 정도 침적시키게 되면, 비노출부를 구성하는 CYTOP 위에 도포된 DPP 유도체도 함께 떨어져 나오는 리프트-오프 현상이 일어나게 되며, 결과적으로 CYTOP이 패턴되지 않았던 노출부에만 역으로 패턴된 DPP 유도체가 잔류하게 된다. 한편, CYTOP을 완벽하게 제거하기 위해 대략 5분 정도의 추가적인 초음파 세척을 수행하였다. 그런 다음, 기판 위에 잔류하는 용매를 질소 건을 이용해 제거한 후, 패턴된 DPP 유도체 박막을 200℃에서 20분간 질소분위기 내에서 경화시켜 패터닝을 완료하였다.
5. 결과
도 15는 이 발명에 따른 직교 패터닝 방법을 적용하기 전과 후의 유기물 반도체의 이미지를 비교한 사진으로서, (a)는 패턴이 형성되지 않은 상태의 유기물 반도체의 이미지이고, (b)는 이 발명에 따른 직교 패터닝 기술에 의해 패턴이 형성된 유기물 반도체의 이미지이다. 도 15의 (b)에서 알 수 있듯이, 이 발명에 따른 직교 패터닝 방법을 이용한 유기물 반도체에 대한 패터닝이 가능하되, 간단한 인쇄방식을 적용함에 따라 고수율이면서 고해상도로 패터닝이 가능함을 확인하였다.
도 16은 이 발명에 따른 직교 패터닝 방법을 적용하기 전과 후의 유기물 반도체(DPP 유도체)로 제작한 TFT 소자의 전기적 특성을 비교한 그래프로서, (a)는 패턴이 형성되지 않은 상태에서의 전기적 특성을 나타내고, (b)는 이 발명에 따른 직교 패터닝 기술에 의해 패턴이 형성된 상태에서의 전기적 특성을 나타낸 것이다. 도 16의 (b)에서 알 수 있듯이, TFT 소자의 전형적인 특성인 온/오프(on/off)가 나타나고, off 전류와 IG가 상당히 낮아지는 것으로 보아 유기물 반도체의 패턴이 형성되었음을 확인할 수 있었다.
<실험예 4>
이 실험예는 이 발명에 따른 직교 패터닝 방법을 이용해 전도성 고분자의 패터닝 여부를 확인하고자 하는 것으로서, 다음과 같이 수행하였다.
1. 마스크 템플릿 형성단계
실험예 1의 마스크 템플릿 형성단계와 동일하게 수행하였다.
2. 경화단계
실험예 1의 경화단계와 동일하게 수행하였다.
3. 패턴 대상물질 코팅단계
마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅하였다. 즉, 대표적인 전도성 고분자인 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene : Polystyrene sulfonate)를 노출부와 비노출부의 전체 표면에 용액공정으로 코팅하였다. 구체적으로는, PEDOT:PSS를 5000 rpm으로 30초 동안 스핀 코팅하되, 코팅된 PEDOT:PSS 박막의 두께가 80 nm 정도 되도록 하였다.
4. 패턴 대상층 형성단계
그런 다음, PEDOT:PSS가 코팅된 기판을 FC-40에 침적시켜 비노출부를 구성하는 CYTOP 소재를 FC-40에 용해시켰다. 즉, PEDOT:PSS가 코팅된 기판을 FC-40에 10분 정도 침적시키게 되면, 비노출부를 구성하는 CYTOP 위에 도포된 PEDOT:PSS도 함께 떨어져 나오는 리프트-오프 현상이 일어나게 되며, 결과적으로 CYTOP이 패턴되지 않았던 노출부에만 역으로 패턴된 PEDOT:PSS가 잔류하게 된다. 그런 다음, 기판 위에 잔류하는 용매를 질소 건을 이용해 제거한 후, 패턴된 PEDOT:PSS 박막을 130℃에서 20분간 경화시켜 패터닝을 완료하였다.
5. 결과
도 17은 이 발명에 따른 직교 패터닝 방법을 이용한 실험과정에서 촬영한 광학 현미경 사진으로, 도 17의 (a)는 패턴 대상물질 코팅단계를 수행함으로써, 노출부 및 비노출부에 PEDOT:PSS가 코팅된 상태를 촬영한 사진이다. 그리고, 도 17의 (b)는 패턴 대상층 형성단계를 수행함으로써, 노출부에만 패턴된 PEDOT:PSS가 잔류하여 패터닝이 완성된 상태를 촬영한 사진이다.
도 17에서 알 수 있듯이, 이 발명에 따른 직교 패터닝 방법을 이용한 PEDOT:PSS에 대한 패터닝이 가능하되, 간단한 인쇄방식을 적용함에 따라 고수율이면서 고해상도로 패터닝이 가능함을 확인하였다.
<실험예 5>
이 실험예는 이 발명에 따른 직교 패터닝 방법을 이용해 금속 패터닝 여부(대상 : 증착용 무기소재)를 확인하고자 하는 것으로서, 다음과 같이 수행하였다.
1. 마스크 템플릿 형성단계
실험예 1에 이용되던 CYTOP 대신에 PTFE-AF을 이용한 것을 제외하고는 실험예 1의 마스크 템플릿 형성단계와 동일하게 수행하였다. 이때, PTFE-AF은 FC-40에 2wt%로 용해시킨 후 사용하였다.
한편, 이 실험예에 사용된 PTFE-AF은 아래 구조식 5의 폴리[4,5-디플루오로-2,2-비스(트리플루오로메틸)-1,3-디옥솔-코-테트라플루오로에틸렌(Poly[4,5-difluoro-2,2-bis(trifluoromethyl)-1,3-dioxole-co-tetrafluoroethylene])을 이용하였다.
[구조식 5]
Figure pct00005
2. 경화단계
잉크젯으로 패턴된 PTFE-AF을 100℃에서 1분간 가볍게 열처리하는 경화공정을 수행하였다. 이러한 열처리는 패턴된 PTFE-AF 내에 포함된 일부분의 용매를 제거해 어느 정도 경화시킴으로써 패턴된 PTFE-AF이 흘러내리거나 움직이지 않도록 하기 위함이다.
3. 패턴 대상물질 코팅단계
마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅하였다. 즉, 금(Au)을 열증착기를 이용하여 노출부와 비노출부의 전체 표면에 증착 코팅하였다. 이때, 기판과 금(Au) 사이의 접착력을 향상시키기 위해 크롬(Cr)을 수 nm 두께로 증착하였다.
4. 패턴 대상층 형성단계
그런 다음, 금(Au)이 코팅된 기판을 FC-40에 침적시켜 비노출부를 구성하는 PTFE-AF 소재를 FC-40에 용해시켰다. 즉, 금(Au)이 코팅된 기판을 FC-40에 10분 정도 침적시키게 되면, 비노출부를 구성하는 PTFE-AF 위에 증착된 금(Au)도 함께 떨어져 나오는 리프트-오프 현상이 일어나게 되며, 결과적으로 PTFE-AF이 패턴되지 않았던 노출부에만 역으로 패턴된 금(Au)이 잔류하게 된다. 한편, PTFE-AF을 완벽하게 제거하기 위해 대략 10분 정도의 추가적인 초음파 세척을 수행하였다. 그런 다음, 기판 위에 잔류하는 용매를 질소 건을 이용해 제거함으로써, 패터닝을 완료하였다.
5. 결과
도 18은 이 발명에 따른 직교 패터닝 방법을 이용한 실험과정에서 촬영한 광학 현미경 사진으로, 도 18의 (a)는 마스크 템플릿 형성단계를 수행함으로써, 비노출부에 PTFE-AF 용액이 패터닝된 상태를 촬영한 사진이다. 그리고, 도 18의 (b)는 패턴 대상층 형성단계를 수행함으로써, 노출부에만 패턴된 금속(금(Au))이 잔류하여 패터닝이 완성된 상태를 촬영한 사진이다. 도 18의 (b)에서 알 수 있듯이, 이 발명에 따른 직교 패터닝 방법을 이용한 금속(금(Au))에 대한 패터닝이 가능하되, 간단한 인쇄방식을 적용함에 따라 고수율이면서 고해상도로 패터닝이 가능함을 확인하였다.
<실험예 6>
이 실험예는 이 발명에 따른 직교 패터닝 방법을 이용해 산화물 반도체의 패터닝 여부를 확인하고자 하는 것으로서, 다음과 같이 수행하였다.
1. 마스크 템플릿 형성단계
실험예 1의 마스크 템플릿 형성단계와 동일하게 수행하였다.
2. 경화단계
실험예 1의 경화단계와 동일하게 수행하였다.
3. 패턴 대상물질 코팅단계
마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅하였다. 즉, 용액공정이 가능한 대표적인 산화물 소재인 IGZO(Indium Gallium Zinc Oxide)를 노출부와 비노출부의 전체 표면에 용액공정으로 코팅하였다. 구체적으로는, IGZO를 4000 rpm으로 30초 동안 스핀 코팅하였다.
4. 패턴 대상층 형성단계
그런 다음, 약 70℃ 온도로 약하게 경화시킨 후, IGZO가 코팅된 기판을 FC-40에 침적시켜 비노출부를 구성하는 CYTOP 소재를 FC-40에 용해시켰다. 즉, IGZO가 코팅된 기판을 FC-40에 10분 정도 침적시키게 되면, 비노출부를 구성하는 CYTOP 위에 도포된 IGZO도 함께 떨어져 나오는 리프트-오프 현상이 일어나게 되며, 결과적으로 CYTOP이 패턴되지 않았던 노출부에만 역으로 패턴된 IGZO 박막이 잔류하게 된다. 한편, CYTOP을 완벽하게 제거하기 위해 대략 5분 정도의 추가적인 초음파 세척을 수행하였다. 그런 다음, 기판 위에 잔류하는 용매를 질소 건을 이용해 제거한 후, 패턴된 IGZO 박막을 350℃에서 90분간 경화시켜 패터닝을 완료하였다.
5. 결과
도 19는 기존의 포토리소그래피 방법과 이 발명의 직교 패터닝 방법으로 각각 패터닝한 산화물 반도체의 박막을 촬영한 광학 현미경 사진이다. 그리고, 도 20은 기존의 포토리소그래피 방법((a))과 이 발명의 직교 패터닝 방법((b))으로 각각 패턴된 산화물 반도체로 제작한 TFT 소자의 전기적 특성을 비교한 그래프들이다. 도 19 및 도 20을 통해 알 수 있듯이, 기존에 산화물 반도체의 경우, 대부분 포토리소그래피를 이용하여 패턴하였던 것을 이 발명의 직교 패터닝 방법을 이용해서도 가능함을 확인하였다. 이렇듯, 이 발명에 따른 직교 패터닝 방법을 이용한 산화물 반도체에 대한 패터닝이 가능하되, 기존의 포토리소그래피 방법에 비해 간단한 인쇄방식을 적용함에 따라 고수율이면서 고해상도로 패터닝이 가능함을 확인하였다.
<실험예 7>
이 실험예는 이 발명에 따른 직교 패터닝 방법을 이용해 좌우방향으로의 다중 패터닝 여부를 확인하고자 하는 것으로서, 다음과 같이 수행하였다.
1. 마스크 템플릿 형성단계
실험예 5의 마스크 템플릿 형성단계와 동일하게 수행하였다.
2. 경화단계
실험예 5의 경화단계와 동일하게 수행하였다.
3. 패턴 대상물질 코팅단계
마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅하였다. 즉, 대표적인 증착형 유기물 반도체 소재인 펜타센(pentacene)을 열증착기를 이용하여 노출부와 비노출부의 전체 표면에 증착 코팅하였다. 이때, 펜타센을 0.1~0.3 Å/s의 속도로 천천히 약 50 nm 두께까지 증착시켰다.
4. 패턴 대상층 형성단계
그런 다음, 펜타센이 코팅된 기판을 FC-40에 침적시켜 비노출부를 구성하는 PTFE-AF 소재를 FC-40에 용해시켰다. 즉, 펜타센이 코팅된 기판을 FC-40에 5분 정도 침적시키게 되면, 비노출부를 구성하는 PTFE-AF 위에 증착된 펜타센도 함께 떨어져 나오는 리프트-오프 현상이 일어나게 되며, 결과적으로 PTFE-AF이 패턴되지 않았던 노출부에만 역으로 패턴된 펜타센이 잔류하게 된다. 한편, PTFE-AF을 완벽하게 제거하기 위해 대략 1분 정도의 추가적인 초음파 세척을 수행하였다. 그런 다음, 기판 위에 잔류하는 용매를 질소 건을 이용해 제거함으로써, "패턴 A"에 대한 패터닝을 완료하였다.
5. 다중 패터닝 단계
그런 다음, "패턴 A"의 좌우방향(수평방향)으로 또다른 "패턴 B"을 패터닝하기 위해 상기와 동일한 방법으로 마스크 템플릿 형성단계, 경화단계, 패턴 대상물질 코팅단계 및 패턴 대상층 형성단계를 순차적으로 수행하여 "패턴 B"에 대한 패터닝을 완료하였다.
6. 결과
도 21은 이 발명에 따른 직교 패터닝 방법을 이용해 좌우방향으로 다중 패터닝하는 실험과정에서 촬영한 광학 현미경 사진으로, 도 21의 (a)는 "패턴 A"에 대한 패터닝이 완료된 상태의 사진이고, 도 21의 (b)는 "패턴 A"의 좌우방향으로 "패턴 B"에 대한 패터닝이 완료된 상태의 사진이다. 도 21에서 알 수 있듯이, 이 발명에 따른 직교 패터닝 방법을 이용해 좌우방향(수평방향)으로의 서로 다른 다중 패터닝이 가능하되, 간단한 인쇄방식을 적용함에 따라 고수율이면서 고해상도로 패터닝이 가능함을 확인하였다.
<실험예 8>
이 실험예는 이 발명에 따른 직교 패터닝 방법을 이용해 상하방향으로의 다층 패터닝 여부를 확인하고자 하는 것으로서, 다음과 같이 수행하였다.
1. 마스크 템플릿 형성단계
실험예 5의 마스크 템플릿 형성단계와 동일하게 수행하였다.
2. 경화단계
실험예 5의 경화단계와 동일하게 수행하였다.
3. 패턴 대상물질 코팅단계
마스크 템플릿을 구성하는 노출부와 비노출부의 표면을 패턴 대상물질로 코팅하였다. 즉, 용액공정이 가능한 대표적인 산화물 절연체 소재인 산화알루미늄(Al2O3)을 일반적인 인쇄방식으로 노출부와 비노출부의 전체 표면에 코팅하였다.
4. 패턴 대상층 형성단계
그런 다음, 약 70℃ 온도로 약하게 경화시킨 후, 산화알루미늄(Al2O3)이 코팅된 기판을 FC-40에 침적시켜 비노출부를 구성하는 PTFE-AF 소재를 FC-40에 용해시켰다. 즉, 산화알루미늄(Al2O3)이 코팅된 기판을 FC-40에 5분 정도 침적시키게 되면, 비노출부를 구성하는 PTFE-AF 위에 증착된 산화알루미늄(Al2O3)도 함께 떨어져 나오는 리프트-오프 현상이 일어나게 되며, 결과적으로 PTFE-AF이 패턴되지 않았던 노출부에만 역으로 패턴된 산화알루미늄(Al2O3)이 잔류하게 된다. 그런 다음, 기판 위에 잔류하는 용매를 질소 건을 이용해 제거함으로써, "패턴 C"에 대한 패터닝을 완료하였다.
5. 다층 패터닝 단계
그런 다음, "패턴 C"의 상부방향(수직방향)으로 또다른 "패턴 D"을 패터닝하기 위해 상기와 동일한 방법으로 마스크 템플릿 형성단계, 경화단계, 패턴 대상물질 코팅단계 및 패턴 대상층 형성단계를 순차적으로 수행하여 "패턴 D"에 대한 패터닝을 완료하였다. 이때, 패턴 대상물질은 IGZO을 이용하였다.
6. 결과
도 22는 이 발명에 따른 직교 패터닝 방법을 이용해 상하방향으로 다층 패터닝하는 실험과정에서 촬영한 광학 현미경 사진으로, 도 22의 (a)는 "패턴 C"에 대한 패터닝이 완료된 상태의 사진이고, 도 22의 (b)는 "패턴 C"의 상부방향으로 "패턴 D"가 포개어진 상태로 패터닝이 완료된 상태의 사진이다. 도 22에서 알 수 있듯이, 이 발명에 따른 직교 패터닝 방법을 이용해 상하방향(수직방향)으로의 서로 다른 다중 패터닝이 가능하되, 간단한 인쇄방식을 적용함에 따라 고수율이면서 고해상도로 패터닝이 가능함을 확인하였다.
상기 실험예들에서는 이 발명에 따른 직교 패터닝 방법을 이용해 유기물 반도체 패턴, 전도성 고분자 패턴, 금속 패턴, 산화물 반도체 패턴, 다중 패턴, 다층 패턴이 형성됨을 확인하였다. 따라서, 이 발명을 통해, 반도체, 절연체, 전도체, 전극, 발광 또는 전하수송 패턴을 형성할 수가 있다.
또한, 이 발명에 따른 직교 패터닝 방법을 제3 단계까지 수행할 경우에는 산화물 TFT, OTFT, 메모리, 다이오드, OLED, OLED 조명, 터치스크린패널, RFID 태그 또는 세포 검출기에 적용이 가능함을 알 수 있다. 그리고, 좌우방향(수평방향)으로 제1 단계 내지 제3 단계를 반복 수행할 경우에는 OLED 디스플레이 장치 또는 복잡한 세포 검출기에 적용이 가능하고, 상하방향으로 제1 단계 내지 제3 단계를 반복 수행할 경우에는 복잡한 산화물 TFT 또는 OTFT에 적용이 가능함을 알 수 있다.
이렇듯, 이 발명은 다양한 소자에 다양한 용도로 활용이 가능하다.
이상에서 이 발명의 다중 직교 패터닝 방법에 대한 기술사항을 첨부도면과 함께 서술하였지만 이는 이 발명의 가장 양호한 실시예들을 예시적으로 설명한 것이다. 따라서, 이 발명이 상기에 기재된 실시예들에 한정되는 것은 아니고, 이 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게 자명하므로, 그러한 변형예 또는 수정예들 또한 이 발명의 특허청구범위에 속한다 할 것이다.

Claims (20)

  1. 직교성을 갖는 불소계 소재 및 용매를 이용해 소자의 패턴 대상층을 형성하는 방법으로서,
    상기 불소계 소재로 인쇄하여 기판의 표면에 노출부와 비노출부를 구비한 마스크 템플릿을 형성하는 제1 단계와,
    상기 노출부를 패턴 대상물질로 코팅하는 제2 단계, 및
    상기 비노출부를 상기 불소계 용매로 리프트-오프하여 상기 노출부에 상기 패턴 대상층을 형성하는 제3 단계를 포함하는 직교 패터닝 방법.
  2. 청구항 1에 있어서,
    상기 제2 단계에서는 상기 패턴 대상물질로 상기 비노출부의 표면을 더 코팅하는 것을 특징으로 하는 직교 패터닝 방법.
  3. 청구항 2에 있어서,
    상기 제1 단계 내지 제3 단계를 반복하여 상기 패턴 대상층을 좌우로 다중 형성하는 단계를 더 포함하는 것을 특징으로 하는 직교 패터닝 방법.
  4. 청구항 2에 있어서,
    상기 제1 단계 내지 제3 단계를 반복하여 상기 패턴 대상층을 상하로 다층 형성하는 단계를 더 포함하는 것을 특징으로 하는 직교 패터닝 방법.
  5. 청구항 2에 있어서,
    상기 제1 단계와 제2 단계의 사이에서 상기 비노출부를 경화시키는 단계를 더 포함하는 것을 특징으로 하는 직교 패터닝 방법.
  6. 청구항 2에 있어서,
    상기 불소계 소재는 과불소계 소재를 포함하고, 상기 불소계 용매는 과불소계 용매를 포함하는 것을 특징으로 하는 직교 패터닝 방법.
  7. 청구항 6에 있어서,
    상기 과불소계 소재는 폴리-1,1,2,4,4,5,5,6,7,7-데카플루오로-3-옥사-1,6-헵타디엔(Poly-1,1,2,4,4,5,5,6,7,7-decafluoro-3-oxa-1,6-heptadiene)과 퍼플루오로트리알킬아민(Perfluorotrialkylamine)을 혼합한 것을 특징으로 하는 직교 패터닝 방법.
  8. 청구항 6에 있어서,
    상기 과불소계 소재는 폴리[4,5-디플루오로-2,2-비스(트리플루오로메틸)-1,3-디옥솔-코-테트라플루오로에틸렌(Poly[4,5-difluoro-2,2-bis(trifluoromethyl)-1,3-dioxole-co-tetrafluoroethylene])인 것을 특징으로 하는 직교 패터닝 방법.
  9. 청구항 6에 있어서,
    상기 과불소계 소재는 폴리테트라플루오로에틸렌(Polytetrafluoroethylene ; PTFE)인 것을 특징으로 하는 직교 패터닝 방법.
  10. 청구항 6에 있어서,
    상기 과불소계 용매는 퍼플루오로트리-n-부틸아민(Perfluorotri-n-butylamine)과 퍼플루오로-n-디부틸메틸아민(Perfluoro-n-dibutylmethylamine)을 혼합한 것을 특징으로 하는 직교 패터닝 방법.
  11. 청구항 2에 있어서,
    상기 패턴 대상물질은 유기물, 무기물 또는 하이브리드 물질인 것을 특징으로 하는 직교 패터닝 방법.
  12. 청구항 2에 있어서,
    상기 기판은 단단하거나 유연한 것을 특징으로 하는 직교 패터닝 방법.
  13. 청구항 2에 있어서,
    상기 제1 단계 이전에 상기 기판의 표면을 상기 불소계 소재로 인쇄 가능한 형태로 사전처리하는 전처리 단계를 더 포함하는 것을 특징으로 하는 직교 패터닝 방법.
  14. 청구항 2에 있어서,
    상기 기판의 표면은 기능층을 더 구비하며, 상기 제1 단계는 상기 기능층 위에서 수행하는 것을 특징으로 하는 직교 패터닝 방법.
  15. 청구항 2에 있어서,
    상기 패턴 대상층은 반도체, 절연체, 전도체, 전극, 발광, 전하수송 중 어느 하나의 패턴을 형성하는 것을 특징으로 하는 직교 패터닝 방법.
  16. 청구항 2에 있어서,
    상기 소자는 산화물 TFT(Thin Film Transistor), OTFT(Organic Thin Film Transistor), 메모리, 다이오드, OLED(Organic Light Emitting Diode), OLED 조명, 터치스크린패널, RFID(radio frequency identification) 태그, 세포 검출기 중 어느 하나인 것을 특징으로 하는 직교 패터닝 방법.
  17. 청구항 3에 있어서,
    상기 소자는 OLED 디스플레이 장치 또는 세포 검출기인 것을 특징으로 하는 직교 패터닝 방법.
  18. 청구항 4에 있어서,
    상기 소자는 산화물 TFT 또는 OTFT인 것을 특징으로 하는 직교 패터닝 방법.
  19. 청구항 2에 있어서,
    상기 제2 단계에서의 코팅은 증착 또는 용액공정으로 수행하는 것을 특징으로 하는 직교 패터닝 방법.
  20. 청구항 2에 있어서,
    상기 기판의 표면은 평면 또는 비평면인 것을 특징으로 하는 직교 패터닝 방법.
KR1020177006989A 2014-08-14 2015-08-13 직교 패터닝 방법 KR20170039306A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201462037123P 2014-08-14 2014-08-14
US62/037,123 2014-08-14
US201462061146P 2014-10-08 2014-10-08
US62/061,146 2014-10-08
KR20150066586 2015-05-13
KR1020150066586 2015-05-13
PCT/KR2015/008484 WO2016024823A1 (ko) 2014-08-14 2015-08-13 직교 패터닝 방법

Publications (1)

Publication Number Publication Date
KR20170039306A true KR20170039306A (ko) 2017-04-10

Family

ID=55304373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177006989A KR20170039306A (ko) 2014-08-14 2015-08-13 직교 패터닝 방법

Country Status (4)

Country Link
US (1) US10707079B2 (ko)
KR (1) KR20170039306A (ko)
CN (1) CN106575607A (ko)
WO (1) WO2016024823A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029675A (ko) * 2018-09-10 2020-03-19 동국대학교 산학협력단 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575607A (zh) * 2014-08-14 2017-04-19 光州科学技术院 正交图案化方法
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN106058050B (zh) * 2016-08-12 2019-02-12 武汉华星光电技术有限公司 一种导电沟道的制作方法
CN106410064B (zh) * 2016-11-29 2018-05-25 武汉华星光电技术有限公司 Oled掩模板的制作方法
CN106585069A (zh) * 2016-12-23 2017-04-26 武汉华星光电技术有限公司 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法
CN107732031A (zh) * 2017-09-29 2018-02-23 京东方科技集团股份有限公司 有机发光显示面板的制备方法及有机发光显示面板
CN107910299B (zh) * 2017-11-20 2020-05-12 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置
CN113871553A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 发光层图案化方法及发光二极管器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316193A (ja) * 1995-05-18 1996-11-29 Matsushita Electric Ind Co Ltd パターン形成方法
KR20110082415A (ko) * 2010-01-11 2011-07-19 삼성모바일디스플레이주식회사 고해상도 유기 박막 패턴 형성 방법
KR20130129926A (ko) * 2010-10-07 2013-11-29 조지아 테크 리서치 코포레이션 전계효과 트랜지스터 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193406B2 (en) * 2007-05-17 2012-06-05 Ut-Battelle, Llc Super-hydrophobic bandages and method of making the same
JP2009087760A (ja) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd エレクトロルミネッセンス素子の製造方法
US9091913B2 (en) * 2008-04-10 2015-07-28 The Johns Hopkins University Method for producing spatially patterned structures using fluorinated compounds
KR101463290B1 (ko) 2008-05-23 2014-12-08 코넬 유니버시티 전자 및 전기 장치에 사용되는 유기 물질의 직교 프로세싱
JP2010232163A (ja) * 2009-03-03 2010-10-14 Fujifilm Corp 発光表示装置の製造方法、発光表示装置、及び発光ディスプレイ
GB0912034D0 (en) 2009-07-10 2009-08-19 Cambridge Entpr Ltd Patterning
KR101407209B1 (ko) * 2010-10-07 2014-06-16 포항공과대학교 산학협력단 미세 패턴 형성 방법 및 이를 이용한 미세 채널 트랜지스터 및 미세 채널 발광트랜지스터의 형성방법
WO2013074617A1 (en) * 2011-11-14 2013-05-23 Orthogonal, Inc. Process for imprint patterning materials in thin-film devices
WO2013074622A1 (en) * 2011-11-14 2013-05-23 Orthogonal, Inc. Method for patterning an organic material using a non-fluorinated photoresist
KR101445311B1 (ko) * 2012-08-27 2014-09-30 엘지디스플레이 주식회사 필름 포토레지스트 및 이를 이용한 유기전계발광표시장치의 제조방법
US9691985B2 (en) * 2012-10-04 2017-06-27 Merck Patent Gmbh Passivation layers for organic electronic devices including polycycloolefinic polymers allowing for a flexible material design
US9298088B2 (en) * 2013-07-24 2016-03-29 Orthogonal, Inc. Fluorinated photopolymer with fluorinated sensitizer
US9034737B2 (en) 2013-08-01 2015-05-19 Globalfoundries Inc. Epitaxially forming a set of fins in a semiconductor device
DE102013110037B4 (de) * 2013-09-12 2018-05-09 Osram Oled Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelementes
CN106662808A (zh) * 2014-02-07 2017-05-10 正交公司 可交联的氟化光聚合物
EP3175496B1 (en) * 2014-08-01 2021-06-16 Orthogonal Inc. Photolithographic patterning of organic electronic devices
CN107111254A (zh) * 2014-08-01 2017-08-29 正交公司 装置的光刻图案化
CN106575607A (zh) * 2014-08-14 2017-04-19 光州科学技术院 正交图案化方法
CN106591776B (zh) * 2016-12-28 2019-12-03 武汉华星光电技术有限公司 精细掩膜板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316193A (ja) * 1995-05-18 1996-11-29 Matsushita Electric Ind Co Ltd パターン形成方法
KR20110082415A (ko) * 2010-01-11 2011-07-19 삼성모바일디스플레이주식회사 고해상도 유기 박막 패턴 형성 방법
KR20130129926A (ko) * 2010-10-07 2013-11-29 조지아 테크 리서치 코포레이션 전계효과 트랜지스터 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029675A (ko) * 2018-09-10 2020-03-19 동국대학교 산학협력단 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자

Also Published As

Publication number Publication date
WO2016024823A1 (ko) 2016-02-18
US10707079B2 (en) 2020-07-07
CN106575607A (zh) 2017-04-19
US20170236706A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
KR20170039306A (ko) 직교 패터닝 방법
CN105742495B (zh) 制造高分辨率有机薄膜图案的方法
US8049211B2 (en) Laminate structure and its manufacturing method, including wettability variable layer of material of variable critical surface tension
CN101154712B (zh) 有机半导体元件及其制造方法、有机晶体管阵列及显示器
US20140322850A1 (en) Method for forming an organic device
KR20100015664A (ko) 유기 박막 트랜지스터들
US8173997B2 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
JP5256676B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP5770104B2 (ja) 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法
JP5256583B2 (ja) 有機半導体素子、および、有機半導体素子の製造方法
JP5449736B2 (ja) ボトムゲート型有機薄膜トランジスタ及びその製造方法
JP2010283240A (ja) 薄膜のパターニング方法、デバイス及びその製造方法
JP5532553B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP2007318025A (ja) 有機半導体素子、および、有機半導体素子の製造方法
US8001491B2 (en) Organic thin film transistor and method of fabricating the same
JP5098270B2 (ja) 有機半導体素子の製造方法
JP5181586B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2008084940A (ja) 有機半導体素子の製造方法
JP2008109116A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5205894B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
DeFranco et al. Photolithographic Patterning of Organic Electronic Materials
JP2016018854A (ja) 有機半導体素子の製造方法
DeFranco Patterning And Processing Of Organic Electronic Devices Using Photolithography
KR20100075061A (ko) 유기박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101001284; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190415

Effective date: 20200224