KR20200029675A - 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자 - Google Patents

기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자 Download PDF

Info

Publication number
KR20200029675A
KR20200029675A KR1020180107715A KR20180107715A KR20200029675A KR 20200029675 A KR20200029675 A KR 20200029675A KR 1020180107715 A KR1020180107715 A KR 1020180107715A KR 20180107715 A KR20180107715 A KR 20180107715A KR 20200029675 A KR20200029675 A KR 20200029675A
Authority
KR
South Korea
Prior art keywords
thin film
functional
polymer
manufacturing
film
Prior art date
Application number
KR1020180107715A
Other languages
English (en)
Other versions
KR102255676B1 (ko
Inventor
노용영
류기성
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020180107715A priority Critical patent/KR102255676B1/ko
Publication of KR20200029675A publication Critical patent/KR20200029675A/ko
Application granted granted Critical
Publication of KR102255676B1 publication Critical patent/KR102255676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

본 발명은 기능성 박막 형상화 제조 방법에 관한 것으로 보다 상세하게는 기판을 준비하는 단계; 상기 기판 상에 기능성 고분자 박막을 배치하는 단계; 상기 기능성 고분자 박막 상에 점착성 필름을 합착하는 단계; 상기 점착성 필름을 형상에 따라 물리적으로 커팅하는 단계; 상기 커팅 된 점착성 필름의 일부를 물리적으로 제거하여 제거하고자 하는 영역의 기능성 고분자 박막을 노출하는 단계; 식각 공정을 이용하여 상기 제거하고자 하는 영역의 기능성 고분자 박막을 제거하는 단계; 상기 식각영역 외의 점착성 필름을 제거하는 단계;를 포함하는 기능성 박막 형상화 제조 방법을 제공한다.

Description

기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자{Functional thin film forming method and electronic device manufactured thereby}
본 발명은 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자에 관한 것으로써, 보다 상세하게는 일반적으로 전자소자 패터닝 공정에 많이 사용하는 포토리소그라피 공정에 비하여 장비 및 공정이 매우 간단한 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자에 관한 것이다.
최근 일상생활에서 더 얇고, 가볍고, 휴대하기 편리한 플렉서블 전자소자를 넘어서 웨어러블(wearable) 전자소자에 대한 요구가 증가하고 있고, 이에 따라, 유연한 투명 전극이 요구되는 실정이다.
현재 사용되고 있는 가장 대표적인 투명전극은 우수한 광학적, 전기적 성능을 나타내는 인듐 주석 산화물(ITO)이다. 하지만 ITO는 깨지기 쉬운 특성 때문에 차세대 휘어지는 소자 분야에서 사용되기 어려운 문제가 있다.
ITO를 대체하기 위한 다른 투명전극으로서 전도성 고분자는 유기물로 이루어져 일반적인 플라스틱의 장점인 가공성, 경량성, 유연성, 단순한 코팅 공정, 낮은 생산가 등을 갖는 동시에 금속처럼 전기가 통하는 물질이며 가시광 영역에서 투과도가 높기 때문에 ITO 대체 물질로 각광을 받고 있다.
또한, 기존의 대체 물질 역시 ITO에 버금가는 전기전도도를 얻기 위해서는 반드시 고가(高價)의 복잡한 증착공정이 필요하며, ITO를 전도성 고분자로 대체하는데 있어 전도성 고분자의 상대적으로 낮은 전기전도도가 문제되었다.
대표적인 전도성 고분자의 일종으로 피닷:피에스에스 (PEDOT:PSS, poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)는 전도성 고분자 물질 중에서 전도도가 높고, 가시광 영역에서 투과도가 좋으며, 물에 녹아 있어 친환경적으로 용액 공정이 가능하고 게다가 안정성이 우수하여 가장 널리 사용되고 있는 물질 중의 하나이다(도 10). 그러나 투명전극으로 사용하기에는 전도도가 1 S/cm으로 매우 낮으며, 이는 ITO (>5,000 S/cm)와 비교하여 터무니없는 수치이다.
지난 수십여 년 간 PEDOT:PSS의 광학적, 전기적 특성에 대한 많은 연구가 진행되어 왔고, 새로운 PEDOT:PSS의 전도도가 높아지면서 저렴하고 더욱 유연한 투명전극의 제조가 가능해졌다.
하지만, PEDOT:PSS를 전자소자에 적용하기 위해서는 미세 패터닝(형상화) 공정이 필요하다. 일반적으로 PEDOT:PSS이 패터닝 방법으로는 PR 리소 패턴을 마스크로 이용한 플라즈마 에칭, 증착된 metal 전극을 마스크로 이용한 플라즈마 에칭, 쉐도우 마스크를 이용한 플라즈마 에칭, 다이렉트 프린팅 등이 있다.
PR은 미세패턴이 가능하나 acid diffusion 등 PEDOT:PSS의 화학적 특성을 변화시키므로 일반적인 PR을 직접 공정하기는 어려우며, 몇몇 논문에서 불소를 함유한 특별한 PR 및 현상액을 이용하여 PEDOT:PSS에 직접 PR 공정을 진행한 연구보고들이 있으나 소재의 가격이 높은 상용화가 어렵다.
또한, 쉐도우 마스크를 이용한 PEDOT:PSS 패터닝은 공정이 매우 간단하나 기판과 마스크 사이의 완벽한 점착에 어려움이 있으며, 도넛형태와 같이 분리되어 산재되어 있는 형상의 전극을 형성하기 어려우며 대면적 공정이 어려운 문제가 있다.
한국등록특허 제10-1317216호
상기 문제점을 해결하기 위해 본 발명의 목적은 PEDOT:PSS에 영향을 주지 않는 보호필름 형태의 점착성을 가지는 패터닝된 필름을 마스크로 이용하여 간단하게 전극을 형성하는 기능성 박막 형상화 제조 방법을 제공하는데 있다.
한편, 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위해 본 발명은 기판을 준비하는 단계; 상기 기판 상에 기능성 고분자 박막을 배치하는 단계; 상기 기능성 고분자 박막 상에 점착성 필름을 합착하는 단계; 상기 점착성 필름을 형상에 따라 물리적으로 커팅하는 단계; 상기 커팅 된 점착성 필름의 일부를 물리적으로 제거하여 제거하고자 하는 영역의 기능성 고분자 박막을 노출하는 단계; 식각 공정을 이용하여 상기 제거하고자 하는 영역의 기능성 고분자 박막을 제거하는 단계; 상기 식각영역 외의 점착성 필름을 제거하는 단계;를 포함한다.
또한, 본 발명은 상기 기판 상에 기능성 고분자 박막을 배치하는 단계에서 상기 기능성 고분자는 전도성 고분자일 수 있다.
또한, 본 발명은 상기 전도성 고분자는 PEDOT:PSS를 기반으로 할 수 있다.
또한, 본 발명은 상기 기판 상에 기능성 고분자 박막을 배치하는 단계에서 상기 기능성 고분자는 반도체성 고분자일 수 있다.
또한, 본 발명은 상기 반도체성 고분자는 DPP계열, NDI계열, 아이소 인디고(Isoindigo)계열, 폴리 사이오펜(Polythiophene)계열, 벤조사이아 다이아졸(BT)계열, 사이노 사이오펜(TT, Thieno Thiophene)계열을 기반으로 할 수 있다.
또한, 본 발명은 상기 기판 상에 기능성 고분자 박막을 배치하는 단계에서 상기 기능성 고분자는 절연체성 고분자일 수 있다.
또한, 본 발명은 상기 절연체성 고분자는 PVP, PMMA, PVA, PS, PE, PVDF-based, cytop 중 하나 이상일 수 있다.
또한, 본 발명은 상기 기능성 고분자 박막 상에 점착성 필름을 합착하는 단계에서 상기 점착성 필름은 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스타일렌(PS), 폴리염화비닐(PVC), 폴리우레탄(PU) 또는 폴리에틸렌 테레프탈레이트(PET) 중 하나일 수 있다.
또한, 본 발명은 상기 점착성 필름은 실리콘 기반의 점착층을 포함할 수 있다.
또한, 본 발명은 상기 점착성 필름을 형상에 따라 물리적으로 커팅하는 단계에서 상기 점착성 필름은 커팅 플로터, 레이저 커팅 또는 목형 커팅 중 하나를 이용하여 물리적으로 커팅할 수 있다.
또한, 본 발명은 상기 식각 공정을 이용하여 제거하고자 하는 영역의 기능성 고분자 박막을 제거하는 단계에서 상기 식각 공정은 산소플라즈마(O2), 레이져 중 하나 이상의 공정을 이용할 수 있다.
또한, 본 발명은 기능성 박막 형상화 제조 방법으로 제조된 기능성 고분자층을 포함한 기능성 박막 형상화 제조 방법을 이용하여 제조된 기능성 고분자 층을 포함한 전자 소자를 제공할 수 있다.
또한, 본 발명은 상기 전자소자는 유기박막 트랜지스터(OTFT), 유기발광다이오드(OLED), 유기포토다이오드(OPD), 유기태양전지(OPV) 및 센서 중 하나인 것을 특징으로 하는 기능성 박막 형상화 제조 방법을 이용하여 제조된 기능성 고분자 층을 포함한 전자 소자일 수 있다.
본 발명에 따른 기능성 박막 형상화 제조 방법은 라미네이션 된 필름 패턴 시 커팅 플로터(칼날)는 마스크와 같은 별도의 기구장치 제작 없이 간단히 프로그램 수정만으로 패턴 수정 및 변경이 가능하며, R2R 공정이 가능하고 패턴이 특정된 경우 목형을 통하여 필름을 패터닝 할 경우 보다 높은 생산성을 달성할 수 있고, 또한, 별도의 보호필름 공정없이 패턴 공정에 사용된 필름을 하부 PEDOT:PSS막이 취급과 이송 등 발생할 수 있는 물리적 손상으로 보호하는 보호필름으로 활용할 수 있는 효과가 있다.
한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 기능성 박막 형상화 제조 방법의 제조 공정도를 나타낸 흐름도이다.
도 2 내지 도 8는 본 발명의 일실시예에 따른 기능성 박막 형상화 제조 방법에 따른 전자소자의 구조를 개략적으로 나타낸 단면도이다.
도 9는 본 발명의 일실시예에 따른 기능성 박막 형상화 제조 방법에 따라 제작된 전자소자를 나타낸 이미지이다.
도 10은 PEDOT:PSS의 화학구조를 도시한 이미지이다.
이하 본 발명에 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
우선, 도면들 중, 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의하여야 한다. 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
본 명세서에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본 발명의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
도 1은 본 발명의 일실시예에 따른 기능성 박막 형상화 제조 방법의 제조 공정도를 나타낸 흐름도이고, 도 2 내지 도 8는 본 발명의 일실시예에 따른 기능성 박막 형상화 제조 방법에 따른 전자소자의 구조를 개략적으로 나타낸 단면도이다.
우선, 도 1을 참조하면, 본 발명의 일실시예에 따른 기능성 박막 형상화 제조 방법은 기판 준비 단계(S10), 고분자 박막 배치 단계(S20), 필름 배치 단계(S30), 패턴 형성 단계(S40), 패턴 외 영역 제거 단계(S50), 노출된 고분자 박막 제거 단계(S60) 및 필름 제거 단계(S70)를 포함한다.
이후, 도 2를 참조하면, 기판 준비 단계(S10)에서는 판형의 기판(110)을 준비한다.
기판(110)은 실리콘 웨이퍼, 유리기판, 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate), 폴리에틸렌 나프탈렌(polyethylene naphthalate)로 이루어진 그룹으로부터 선택되는 플라스틱 필름과 인듐틴옥사이드(indium tinoxide)가 코팅된 유리기판 및 플라스틱 필름을 포함하나, 이에 한정되지 않는다.
이후, 도 3을 참조하면, 고분자 박막 배치 단계(S20)에서는 기판(110)의 전면 또는 일부분에 고분자 박막(120)을 배치한다.
반도체 코팅 공정에는 스핀 코팅이 일반적이지만 대면적, R2R 공정 등의 고려하여 바코팅, 슬롯 다이 코팅 등이 가능하다. 본 발명의 일실시예에서는 바코팅 R2R 공정을 통하여 PET 기판에 전면 코팅 하였다.
여기서, 고분자는 기능성 고분자일 수 있다.
여기서, 기능성 고분자는 전도성 고분자일 수 있다.
여기서, 전도성 고분자는 PEDOT:PSS 또는 다른 유기박막을 포함할 수 있다.
한편, PEDOT:PSS의 투과도 및 면저항은 고분자 박막(120)의 두께를 조절함으로써 제어 가능하며 두께가 높을수록 면저항은 높아지지만 투과도는 감소한다.
또한, 기능성 고분자는 반도체성 고분자일 수 있다.
여기서, 반도체성 고분자는 DPP계열, NDI계열, 아이소 인디고(Isoindigo)계열, 폴리 사이오펜(Polythiophene)계열, 벤조사이아 다이아졸(BT)계열, 사이노 사이오펜(TT, Thieno Thiophene)계열을 기반으로 할 수 있다.
또한, 기능성 고분자는 절연체성 고분자일 수 있다.
여기서, 절연체성 고분자는 PVP, PMMA, PVA, PS, PE, PVDF-based, cytop 중 하나 이상일 수 있다.
이후, 도 4를 참조하면, 필름 배치 단계(S30)에서는 준비된 고분자 박막(120) 상에 라미네이터를 이용하여 필름(130)을 합착하였다. 필름(130)은 고분자 박막(120) 측에 도포된 점착층(131)을 포함한다.
필름(130)은 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스타일렌(PS), 폴리염화비닐(PVC), 폴리우레탄(PU), 폴리에틸렌 테레프탈레이트(PET) 등이 사용될 수 있으나, 이에 한정되지 않는다.
후에 에칭 공정에 있어 플라즈마 식각의 경우 공정 중 열이 발생하므로 열적 안정성이 높은 소재의 필름(130)을 사용하는 것이 유리하며 본 발명의 일실시예에서는 PE 기반 또는 PET 기반의 필름(130)을 사용한다.
PE 기반의 소재는 열적 안정성이 떨어져 플라즈마 에칭 공정 시 필름의 변형 등의 문제가 발생할 수 있으며, PET 기반의 필름은 열적 변형에게 크게 변형이 일어나지는 장점이 있다.
고분자 박막(120)이 코팅된 기판(110)과의 밀착성을 위하여 점착층(131)은 점착성을 가져야 하므로, 일반적으로 아크릴계의 점착제, 실리콘 계의 점착제가 사용될 수 있으며, 필름(130)에 점착층(131)이 일체로 형성된 자가 점착 필름도 사용될 수 있다.
점착층(131)의 점착력은 기판(110)과 고분자 박막(120) 사이의 점착성보다 작아야 하며, 최종적으로 필름(130)을 기판(110) 상에서 탈착하여 사용하여야 하므로 충분히 라이네이션 되는 범위에서 낮을수록 적합하다.
점착층(131)의 점착력은 5gf/in 내지 100gf/in 범위를 갖는 것이 바람직하여, 대략 20gf/in 내지 30gf/in 범위가 가장 바람직하다.
여기서, 점착층(131)의 점착력이 5gf/in 미만인 경우, 고분자 박막(120) 상에 필름(130)이 점착된 상태를 유지하기 어려운 문제가 있으며, 점착층(131)의 점착력이 100gf/in 초과인 경우, 이후, 고분자 박막(120) 상에서 필름(130)을 박리할 때 박리가 용이하지 않은 문제가 발생할 수 있다.
상술한 바와 같이, 후에 플라즈마 에칭 공정 시 열이 발생하며 열에 의해 점착 강도가 높아지며 탈락(박리)이 어려워지거나 고분자 박막(120) 표면에 부분적으로 남아 있을 수 있다. 또한, 보다 열적 안정성이 높은 실리콘 계열의 점착제인 경우에도 일부 필름(130)에서 고분자 박막(120)의 표면으로 점착(131)이 전이되는 문제가 발생할 수 있다.
따라서, 점착층(131)은 열적 안정성이 높으며, 확산성이 낮은 재질로 구성되는 것이 바람직하다.
한편, 고분자 박막(120)을 전자 소자의 전극으로 사용할 경우 표면특성은 후속 공정 및 소자 특성에 영향을 미치므로 필름(130)은 점착(131)이 없는 자가 점착 보호필름을 사용하는 것이 바람직하며, 내열 특성이 우수한 재질로 구성되는 것이 바람직하다.
이후, 도 5를 참조하면, 패턴 형성 단계(S40)에서는 커팅 장치(미도시)를 통해 필름(130)에 특정 패턴의 커팅홈(135)을 물리적으로 형성한다.
이를 통해 필름(130)을 패턴 영역(130A)과 제거 영역(130B)으로 패터닝할 수 있다.
여기서, 커팅 장치는 커팅 플로터, 레이저 커팅 또는 목형 커팅 중 하나로 선택될 수 있다.
커팅 플로터는 칼날높이, 속도, 압력, 반복회수 등을 설정할 수 있으며 필름의 두께, 재질(경도), 칼날의 마모도 등을 고려하여 조절하였으며 최대한 하부 기판을 손상을 주지 않도록 설정 값이 설정될 수 있다.
이후, 도 6을 참조하면, 패턴 외 영역 제거 단계(S50)에서는 패턴이 형성된 필름(130)에서 제거 영역(130B)의 필름을 제거하여 제거 영역(130B) 하부의 고분자 박막(120)이 외부로 노출되도록 한다.
이후, 도 7을 참조하면, 노출된 고분자 박막 제거 단계(S60)에서는 노출된 고분자 박막(120)을 제거하여, 기판(110)의 상면이 외부로 노출되도록 식각 영역(121)을 형성한다.
노출된 고분자 박막 제거 단계(S60)는 필름(130)을 마스크로 식각 공정을 수행할 수 있다.
본 발명의 일실시예에서는 식각 영역(121)의 필름(130)만 제거된 상태에서 플라즈마 에칭을 실시하였다. 약 120W DC 플라즈마 장치를 사용하여 고분자 박막(120)에 에칭 공정을 수행하였으며, RF 및 RIE 플라즈마 장치 등을 사용할 수 있다.
이후, 도 8을 참조하면 필름 제거 단계(S70)에서는 전자 소자에서 마스크 및 보호 기능을 수행한 필름(130)을 기판(110)에서 박리할 수 있다.
도 9는 본 발명의 일실시예에 따른 기능성 박막 형상화 제조 방법에 따라 제작된 전자소자를 나타낸 이미지이다.
도 9를 참조하면, 본 발명의 일실시예에 따른 기능성 박막 형상화 제조 방법에 따라 제작된 전자소자는 점착성을 가지는 필름을 패터닝한 후 이를 마스크로 이용하여 PEDOT:PSS를 형상화하는 것으로 일반적으로 전자소자 패터닝 공정에 많이 사용하는 포토리소그라피 공정에 비하여 장비 및 공정이 매우 간단하며, 또한, 건식공정으로 별도의 화학약품 등이 공정에 사용되지 않으므로 환경적으로 문제되는 폐수 또는 폐액 등이 발생하지 않는 장점이 있다.
또한, 일반적인 포토리소그라피 공정에 사용되는 PR(Photo resistor)는 PEDOT:PSS에 직접 공정이 불가능 하므로 완충층(Buffer layer) 공정이 별도로 필요하지만 본 발명의 일실시예에서는 PEDOT:PSS 층에 직접 공정이 가능한 장점이 있다.
또한, 일반적인 금속 쉐도우 마스크에서는 섬(island) 또는 도넛 모양의 패턴의 구현이 어려우며, 미세패턴의 형성 어려운 반면 본 발명의 일실시예에서는 미세 패턴의 형성이 용이한 장점이 있다.
또한, 마스크와 기판 사이의 완벽한 밀착이 어려워 밀착을 위하여 자석을 이용하 경우 플라즈마에 영향을 주며 높은 생산성을 위한 R2R 공정이 역시 어려운 반면, 본 발명의 일실시예에서는 플라즈마에 영향이 없고, R2R 공정이 가능한 장점이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 명백할 것이다.

Claims (13)

  1. 기판을 준비하는 단계;
    상기 기판 상에 기능성 고분자 박막을 배치하는 단계;
    상기 기능성 고분자 박막 상에 점착성 필름을 합착하는 단계;
    상기 점착성 필름을 형상에 따라 물리적으로 커팅하는 단계;
    상기 커팅 된 점착성 필름의 일부를 물리적으로 제거하여 제거하고자 하는 영역의 기능성 고분자 박막을 노출하는 단계;
    식각 공정을 이용하여 상기 제거하고자 하는 영역의 기능성 고분자 박막을 제거하는 단계;
    상기 식각영역 외의 점착성 필름을 제거하는 단계;를 포함하는 기능성 박막 형상화 제조 방법.
  2. 제1항에 있어서,
    상기 기판 상에 기능성 고분자 박막을 배치하는 단계에서
    상기 기능성 고분자는 전도성 고분자인 것을 특징하는 기능성 박막 형상화 제조 방법.
  3. 제2항에 있어서
    상기 전도성 고분자는 PEDOT:PSS를 기반으로 하는 것을 특징으로 하는 기능성 박막 형상화 제조 방법.
  4. 제1항에 있어서,
    상기 기판 상에 기능성 고분자 박막을 배치하는 단계에서
    상기 기능성 고분자는 반도체성 고분자인 것을 특징으로 하는 기능성 박막 형상화 제조 방법.
  5. 제4항에 있어서,
    상기 반도체성 고분자는 DPP계열, NDI계열, 아이소 인디고(Isoindigo)계열, 폴리 사이오펜(Polythiophene)계열, 벤조사이아 다이아졸(BT)계열, 사이노 사이오펜(TT, Thieno Thiophene)계열을 기반으로 하는 것을 특징으로 하는 기능성 박막 형상화 제조 방법.
  6. 제1항에 있어서
    상기 기판 상에 기능성 고분자 박막을 배치하는 단계에서
    상기 기능성 고분자는 절연체성 고분자인 것을 특징하는 기능성 박막 형상화 제조 방법.
  7. 제6항에 있어서
    상기 절연체성 고분자는 PVP, PMMA, PVA, PS, PE, PVDF-based, cytop 중 하나 이상인 것을 특징으로 하는 기능성 박막 형상화 제조 방법.
  8. 제1항에 있어서
    상기 기능성 고분자 박막 상에 점착성 필름을 합착하는 단계에서
    상기 점착성 필름은 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스타일렌(PS), 폴리염화비닐(PVC), 폴리우레탄(PU) 또는 폴리에틸렌 테레프탈레이트(PET) 중 하나인 것을 특징으로 하는 기능성 박막 형상화 제조 방법.
  9. 제8항에 있어서
    상기 점착성 필름은 실리콘 기반의 점착층을 포함하는 것을 특징으로 하는 기능성 박막 형상화 제조 방법.
  10. 제1항에 있어서,
    상기 점착성 필름을 형상에 따라 물리적으로 커팅하는 단계에서
    상기 점착성 필름은 커팅 플로터, 레이저 커팅 또는 목형 커팅 중 하나를 이용하여 물리적으로 커팅하는 것을 특징으로 하는 기능성 박막 형상화 제조 방법.
  11. 제1항에 있어서,
    상기 식각 공정을 이용하여 제거하고자 하는 영역의 기능성 고분자 박막을 제거하는 단계에서
    상기 식각 공정은 산소플라즈마(O2), 레이져 중 하나 이상의 공정을 이용하는 것을 특징으로 하는 기능성 박막 형상화 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 따른 기능성 박막 형상화 제조 방법으로 제조된 기능성 고분자층을 포함한 기능성 박막 형상화 제조 방법을 이용하여 제조된 기능성 고분자 층을 포함한 전자 소자.
  13. 제12항에 있어서,
    상기 전자소자는 유기박막 트랜지스터(OTFT), 유기발광다이오드(OLED), 유기포토다이오드(OPD), 유기태양전지(OPV) 및 센서 중 하나인 것을 특징으로 하는 기능성 박막 형상화 제조 방법을 이용하여 제조된 기능성 고분자 층을 포함한 전자 소자.
KR1020180107715A 2018-09-10 2018-09-10 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자 KR102255676B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180107715A KR102255676B1 (ko) 2018-09-10 2018-09-10 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180107715A KR102255676B1 (ko) 2018-09-10 2018-09-10 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자

Publications (2)

Publication Number Publication Date
KR20200029675A true KR20200029675A (ko) 2020-03-19
KR102255676B1 KR102255676B1 (ko) 2021-05-28

Family

ID=69957023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180107715A KR102255676B1 (ko) 2018-09-10 2018-09-10 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자

Country Status (1)

Country Link
KR (1) KR102255676B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05163375A (ja) * 1991-12-17 1993-06-29 Mitsubishi Heavy Ind Ltd 高分子系薄膜のドライ・エッチング加工法
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
KR101317216B1 (ko) 2011-09-29 2013-10-16 한국과학기술원 패턴 형성방법 및 이를 적용한 투명전극, 터치스크린, 태양전지, 마이크로 히터, 투명 박막 트랜지스터, 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판
WO2016103510A1 (ja) * 2014-12-26 2016-06-30 日本テクノリード株式会社 透明基板上にパターニングされた導電性高分子層を有する積層基板の製造方法及びメタルメッシュ基板の製造方法
KR20170039306A (ko) * 2014-08-14 2017-04-10 광주과학기술원 직교 패터닝 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05163375A (ja) * 1991-12-17 1993-06-29 Mitsubishi Heavy Ind Ltd 高分子系薄膜のドライ・エッチング加工法
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
KR101317216B1 (ko) 2011-09-29 2013-10-16 한국과학기술원 패턴 형성방법 및 이를 적용한 투명전극, 터치스크린, 태양전지, 마이크로 히터, 투명 박막 트랜지스터, 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판
KR20170039306A (ko) * 2014-08-14 2017-04-10 광주과학기술원 직교 패터닝 방법
WO2016103510A1 (ja) * 2014-12-26 2016-06-30 日本テクノリード株式会社 透明基板上にパターニングされた導電性高分子層を有する積層基板の製造方法及びメタルメッシュ基板の製造方法

Also Published As

Publication number Publication date
KR102255676B1 (ko) 2021-05-28

Similar Documents

Publication Publication Date Title
KR101191865B1 (ko) 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
US9065001B2 (en) Light-emitting display backplane, display device and manufacturing method of pixel define layer
EP2996167B1 (en) Flexible substrate, manufacturing method for same, and oled display apparatus
US11309528B2 (en) Flexible display panel and fabricating method thereof, flexible display apparatus
US9594193B2 (en) Printing plate, scattering layer, method for fabricating the same, and display apparatus
KR102103067B1 (ko) 낮은 영률을 가지는 신축성층 위 단단한 아일랜드 패턴의 제작 방법 및 이를 이용한 신축성 전자소자 플랫폼
US10329660B2 (en) Flexible transparent thin film
WO2014166150A1 (zh) 触摸面板及其制作方法、显示装置
TW201626872A (zh) 可撓基板製備方法
TWI703477B (zh) 薄膜觸控感測器及其製造方法
US20200333907A1 (en) Thermal transfer substrate, touch display panel and manufacturing methods therefor, and display device
CN108766244B (zh) 一种柔性显示面板及其制备方法、显示装置
JP5865996B2 (ja) 導電パターン形成基板の製造方法
TWI449479B (zh) 線路之製造方法
TWI718540B (zh) 觸控結構及其製作方法與觸控顯示裝置
KR102255676B1 (ko) 기능성 박막 형상화 제조 방법 및 이를 통해 제조된 전자 소자
KR20160028554A (ko) 플렉서블 터치센서 제조방법 및 플렉서블 터치센서
KR102211774B1 (ko) 터치 스크린 패널의 제조 방법 및 이에 따라 제조된 터치 스크린 패널
KR101588290B1 (ko) 나노 물질 패턴의 제조방법
Wang et al. Two photolithographic patterning schemes for PEDOT: PSS and their applications in organic light-emitting diodes
JP2009302259A (ja) 酸化ガリウム単結晶基板用ショットキー電極及びその製造方法
KR20160130017A (ko) 투명전극의 제조방법 및 이로부터 제조된 투명전극
US11249603B2 (en) Method of forming touch control module, touch control module and touch control display device
CN211350130U (zh) 导电膜
CN109461844B (zh) 柔性基板的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)