KR20100075061A - 유기박막 트랜지스터 및 그 제조방법 - Google Patents

유기박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20100075061A
KR20100075061A KR1020080133663A KR20080133663A KR20100075061A KR 20100075061 A KR20100075061 A KR 20100075061A KR 1020080133663 A KR1020080133663 A KR 1020080133663A KR 20080133663 A KR20080133663 A KR 20080133663A KR 20100075061 A KR20100075061 A KR 20100075061A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
self
electrode
organic thin
Prior art date
Application number
KR1020080133663A
Other languages
English (en)
Inventor
김영훈
한정인
김원근
박성규
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080133663A priority Critical patent/KR20100075061A/ko
Publication of KR20100075061A publication Critical patent/KR20100075061A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

채널영역상에 원하는 형상 및 사이즈를 갖는 유기반도체층을 형성할 수 있어서, 높은 결정화도와 함께 높은 전하이동도를 갖는 유기반도체 채널이 형성된 우수한 품질의 유기박막 트랜지스터 및 그 제조방법이 제안된다. 본 발명에 따른 유기박막 트랜지스터는 기판 상에 형성된 게이트 전극; 게이트 전극 상에 형성된 게이트 절연막; 게이트 절연막 상에 형성된 소스 전극, 드레인 전극 및 데이터 전극; 소스 전극 및 드레인 전극의 상면에 형성되되, 소스 전극 및 드레인 전극의 일부를 노출시키도록 채널 영역이 제거된 자기조립 단막층; 채널 영역에 형성된 유기 반도체층;을 포함한다.
자기조립단막층, 유기박막 트랜지스터, 유기반도체

Description

유기박막 트랜지스터 및 그 제조방법{Organic thin film transistor, and manufacturing method thereof}
본 발명은 유기박막 트랜지스터 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 높은 결정화도와 함께 높은 전하이동도를 갖는 유기반도체 채널이 형성된 우수한 품질의 유기박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 유연성이 있어 구부릴 때 깨지지 않는 플렉서블 디스플레이에 대한 관심이 고조되면서, 플렉서블 디스플레이에 적합한 스위칭 소자의 개발이 더욱 중요해지고 있다. 현재 액정 디스플레이에 주로 사용되는 비정질 실리콘(amorphous Silicone) 박막 트랜지스터(TFT; Thin-Film Transistor)의 경우 구성 물질이 모두 실리콘과 같은 무기물이기 때문에 구부리거나 휠 경우 인가된 기계적 스트레스로 인하여 크랙이 발생하여 소자특성을 잃게 된다.
따라서, 무기물인 실리콘 기반의 TFT 대신 유기물인 유기 반도체를 활용한 유기박막 트랜지스터(Organic Thin-Film Transistor, OTFT)가 많은 관심을 받고 있 다. OTFT는 대부분의 구성 물질이 유기물로 이루어져 있기 때문에 구부리거나 휘어도 크랙이 발생하거나 깨질 가능성이 작다. 이러한 특성 때문에 향후 플렉서블 디스플레이에 있어서 대부분의 스위칭 소자는 OTFT가 사용될 것이 예상된다.
현재 개발되고 있는 OTFT에서 유기 반도체를 사용하는 채널층은 용액 공정인 잉크젯 프린팅 방법이나 스핀 코팅 방법으로 제작되고 있다. 특히 잉크젯 프린팅 방법은 직접 인쇄법의 하나로서 높은 인쇄 효율과 정확도 등으로 많은 연구가 진행되고 있다.
유기 박막 트랜지스터에서 채널층 역할을 하는 유기 반도체를 잉크젯 프린팅 방식으로 인쇄할 경우에 떨어지는 유기반도체 잉크가 구형으로 되어 있기 때문에 기판에 떨어지게 되면 원형의 형상을 갖는다. 기판에 인쇄된 유기 반도체 패턴은 이와 같이 일반적으로 원형의 모양을 가지게 되는데, 기판의 표면 상태에 따라서 그 사이즈는 달라질 수 있고 사이즈가 달라짐에 따라 유기 반도체 층의 결정화도도 달라질 수 있다.
유기 반도체 층의 전하 이동도는 결정화도와 매우 밀접한 관계가 있는데 일반적으로는 결정화도가 높을수록 높은 전하 이동도를 가지게 된다. 따라서 높은 전하 이동도를 가진 박막 트랜지스터를 구현하기 위해서는 높은 결정화도의 유기 반도체 층을 형성해야 한다.
잉크젯 프린팅 방법으로 유기 반도체를 형성할 경우에 원형의 패턴이 형성되며 그 사이즈는 기판의 표면 상태에 따라 달라지게 되고 결정화도 역시 달라지게 된다. 따라서 같은 기판 상에서라도 부분적으로 표면 상태가 다를 수가 있는데 이 경우 형성되는 유기 반도체의 사이즈 및 결정화도가 달라지게 된다. 이와 같은 문제점을 해결하기 위해, 소정높이로 유기 반도체층을 둘러싸는 뱅크 구조를 이용하여 유기 반도체층의 형상을 제어하는 방법이 제안되었다. 뱅크는 우물과 같은 형태를 지닌 구조로서 폴리비닐알코올(Polyvinyl alcohol, PVA)와 같은 고분자 물질을 사용하여 소정높이로 형성한다.
도1은 종래의 유기박막 트랜지스터의 단면도이다. 유기박막 트랜지스터(10)는 기판(11)상에 게이트 전극(12), 게이트 전극(12) 상에 게이트 절연막(13), 게이트 절연막(13) 상에 각각 소스 전극(14) 및 드레인 전극(15)을 형성한다. 소스 전극(14) 및 드레인 전극(15) 상에는 뱅크(16)가 형성되어 있다. 유기 반도체층(17)은 뱅크(16)내에 위치하여 그 형상 및 사이즈가 제어된다.
뱅크(16) 구조를 이용한 유기 박막 트랜지스터의 제조 기술은 뱅크가 없는 구조에 비해 결정화도가 증가하고 인쇄되는 유기 반도체의 영역을 제한함으로써 인접하는 다른 유기박막 트랜지스터에 대한 영향을 최소화할 수 있다는 장점이 있다.
그러나, 뱅크(16) 구조를 형성하기 위해서는 감광성이 있는 고분자 재료를 사용하여 코팅, 베이킹, UV 조사, 현상 등의 일련의 포토리소그래피 공정이 추가적으로 도입되어야만 하여 제조 공정이 복잡해지고 고비용화되는 단점이 있다. 아울러, 뱅크(16) 내부로 인쇄되는 유기 반도체는 용매에 용해되어 용액상태로 인쇄되는 경우가 대부분이다. 그러므로 인쇄시 뱅크(16)의 일부가 유기반도체 용액에 용해될 가능성이 있다. 이에 따라, 유기박막 트랜지스터(10)의 특성 저하 및 수율 감소를 초래할 수 있는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 채널영역상에 원하는 형상 및 사이즈를 갖는 유기반도 체층을 형성할 수 있어서, 높은 결정화도와 함께 높은 전하이동도를 갖는 유기반도체 채널이 형성된 우수한 품질의 유기박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기박막 트랜지스터는 기판 상에 형성된 게이트 전극; 게이트 전극 상에 형성된 게이트 절연막; 게이트 절연막 상에 형성된 소스 전극, 드레인 전극 및 데이터 전극; 소스 전극 및 드레인 전극의 상면에 형성되되, 소스 전극 및 드레인 전극의 일부를 노출시키도록 채널 영역이 제거된 자기조립 단막층; 채널 영역에 형성된 유기 반도체층;을 포함한다.
기판은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 및 종이, 스테인레스 스틸(Stainless Steel) 중 어느 하나일 수 있다.
게이트 전극은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속을 포함할 수 있다. 또는, 게이트 전극은 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물을 포함할 수 있다. 나아가, 게이트 전극은 전도성 고분자, 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나를 포함할 수 있다.
게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈륨 산화물으로 구성된 군으로부터 선택된 적어도 어느 하나, 폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나, 및 이들의 혼합물 중 어느 하나일 수 있다.
소스 전극은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속을 포함할 수 있다. 또는, 소스 전극은 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물을 포함할 수 있다. 나아가, 소스 전극은 전도성 고분자, 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나를 포함할 수 있다.
드레인 전극은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속을 포함할 수 있다. 또는, 드레인 전극은 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물을 포함할 수 있다. 나아가, 드레인 전극은 전도성 고분자, 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나를 포함할 수 있다.
데이터 전극은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속을 포함할 수 있다. 또는, 데이터 전극은 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물을 포함할 수 있다. 나아가, 데이터 전극은 전도성 고분자, 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나를 포함할 수 있다.
자기조립 단막층은 옥타데딜트리클로로실란(octadecyltrichlorosilane), 아미노프로필트리에톡시실란(aminopropyltriethoxysilane), 및 4-클로로페닐 디플로로포스페이트(4-Chlorophenyl Dichlorophosphate) 중 적어도 어느 하나로 구성될 수 있다.
유기반도체층은 펜타센(Pentacene) 계열 유기화합물, 폴리싸이오펜 (Polythiophene) 계열 유기화합물, 및 테트라센(Tetracene) 계열 유기화합물로 구성된 군으로부터 선택된 적어도 하나의 유기화합물로 구성될 수 있다.
드레인 전극 및 소스 전극은 각각 자기조립 단막층과의 두께의 비가 자기조립 단막층의 두께를 기준으로 하여 50 내지 100인 것이 바람직하다. 또한, 자기조립 단막층의 두께는 1nm 내지 2nm일 수 있다.
본 발명의 다른 측면에 따르면, 전술한 유기박막 트랜지스터를 포함하는 표시소자가 제공된다.
본 발명의 또다른 측면에 따르면, 전술한 표시소자를 포함하는 표시용 전자기기가 제공된다.
본 발명의 또다른 측면에 따르면, 기판 상에 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극 및 데이터 전극을 순차적으로 형성하는 단계; 소스 전극 및 드레인 전극의 상면에 자기조립 단막층을 형성하고, 소스 전극 및 드레인 전극의 일부 및 게이트 절연막을 노출시켜 채널 영역을 형성하는 단계; 채널 영역에 유기 반도체층을 형성하는 단계;을 포함하여 이루어지는 것을 특징으로 하는 유기박막 트랜지스터 제조방법이 제공된다.
이 때, 채널 영역을 형성하는 단계는, 소스 전극 및 드레인 전극이 형성된 게이트 절연막 상에 자기조립물질을 도포하여 자기조립 단막층을 형성하는 단계; 및 자기조립 단막층 상에 채널영역 형상에 대응하는 포토마스크를 위치시키고 원자외선을 조사하는 단계;를 포함할 수 있다.
자기조립물질을 도포하여 자기조립 단막층을 형성하는 단계는, 자기조립물질을 용매와 혼합하여 자기조립물질 용액을 형성하고, 자기조립물질 용액에 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극 및 데이터 전극이 상면에 순차적으로 형성된 기판을 위치시켜 수행될 수 있다.
아울러, 유기 반도체층을 형성하는 단계는, 잉크젯 프린팅 방법을 이용하여 수행되는 것이 바람직하다.
본 발명에 따르면, 채널영역상에 원하는 형상 및 사이즈를 갖는 유기반도 체층을 형성할 수 있어서, 높은 결정화도와 함께 높은 전하이동도를 갖는 유기반도체 채널이 형성된 우수한 품질의 유기박막 트랜지스터를 제조할 수 있는 효과가 있다.
또한, 본 발명에 따른 유기박막 트랜지스터의 제조방법에서는, 자기조립물질 을 포함하는 용액을 이용하여 유기박막 트랜지스터를 제조함으로써, 채널이 형성되는 영역을 선택적으로 표면 처리하여 보다 효과적으로 유기반도체층을 원하는 형상 및 사이즈를 갖도록 유기박막 트랜지스터를 제조할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도2는 본 발명의 일실시예에 따른 유기박막 트랜지스터의 단면도이다. 본 실시예에 따른 유기박막 트랜지스터(10)는 기판(110) 상에 형성된 게이트 전극(120); 게이트 전극(120) 상에 형성된 게이트 절연막(130); 게이트 절연막(130) 상에 형성된 소스 전극(140), 드레인 전극(150) 및 데이터 전극(미도시); 소스 전극(140) 및 드레인 전극(150)의 상면에 형성되되, 소스 전극(140) 및 드레인 전극(150)의 일부를 노출시키도록 게이트 절연막(130) 상의 채널 영역이 제거된 자기조립단막층(160); 채널 영역에 형성된 유기 반도체층(170);을 포함한다.
본 발명에서 사용되는 기판(110)은 유리, 석영, 폴리에틸렌나프탈레이 트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 및 종이, 스테인레스 스틸(Stainless Steel) 중 어느 하나로 구성된 기판일 수 있으나 반드시 이에 한정되는 것은 아니다.
본 발명에서 사용되는 게이트 전극(120)은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속을 포함할 수 있다. 또는, 소스 전극은 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물을 포함할 수 있다. 나아가, 소스 전극은 전도성 고분자, 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나를 포함할 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명에서 사용되는 게이트 절연막(130)은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈륨 산화물으로 구성된 군으로부터 선택된 적어도 어느 하나, 폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나, 및 이들의 혼합물 중 어느 하나일 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명에서 사용되는 소스 전극(140)은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속을 포함할 수 있다. 또는, 소스 전극은 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물을 포함할 수 있다. 나아가, 소스 전극은 전도성 고분자, 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나를 포함할 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명에서 사용되는 드레인 전극(150)은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속을 포함할 수 있다. 또는, 소스 전극은 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물을 포함할 수 있다. 나아가, 소스 전극은 전도성 고분자, 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나를 포함할 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명에서 사용되는 데이터 전극(미도시)은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속을 포함할 수 있다. 또는, 소스 전극은 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물을 포함할 수 있다. 나아가, 소스 전극은 전도성 고분자, 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나를 포함할 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 실시예에서, 소스 전극(140), 및 드레인 전극(150)의 일부에 자기조립단막층(160)이 형성된다. 자기조립단막층(160)은 자기조립물질을 이용하여 단분자층이 형성된 층이다. 자기조립단막층(160)이 형성되면, 단분자층이 되므로 다른 영역과 표면에너지가 상이하다. 통상 자기조립단막층(160)의 표면에너지가 다른 영역보다 작다. 따라서, 추후 유기 반도체층(170)을 형성하기 위하여 채널영역 및 자기조립단막층(160)상에 유기반도체물질을 떨어뜨리는 경우, 표면에너지 차이로 인하여 유기 반도체층(170)은 자기조립단막층(160)에서 채널영역으로 이동하여 원하는 형상 및 사이즈를 갖게 된다.
또한, 종래의 뱅크물질과는 달리, 자기조립단막층(160)은 단분자층으로 구성되어 있어서, 유기반도체층(170)을 형성하기 위한 유기반도체 용액에 용해될 가능성이 적고, 단막층 형성이 단순한 공정으로 수행된다.
자기조립단막층(Self-Assembled Monolayer, SAM)은 주어진 기질의 표면에 자발적으로 입혀진 규칙적으로 잘 정렬된 단분자 유기분자막이다. SAM에 이용되는 자기조립물질은 세 개의 부분으로 이루어져 있다. 먼저 기질과 결합하는 머리 부분의 반응기, 규칙적인 분자 막 형성을 가능하게 하는 몸통 부분의 긴 알칸 사슬, 그리고 분자 막의 기능을 좌우하는 꼬리 부분의 작용기로 나누어진다. 가장 간단한 작용기로는 알킬 그룹이 있으나 분자 막에 특수한 기능을 부여하기 위해서는 여러 가지 다른 그룹들 예를 들면, NH2, OH, 또는 COOH가 이용되고 있다.
자기조립물질은 기질과의 상호작용에 따라 이하와 같이 분류한다. 기질과 이온 결합을 이루는 알칸산(alkanoic acid)으로 만들어진 SAM, 전하이동착물(charge-transfer complex)을 형성하는 유기황(organosulfur)으로 만들어진 SAM, 그리고 순수한 공유결합을 이루는 유기규소(organosilicon)로 만들어진 SAM이 있다.
본 발명에서 사용될 수 있는 자기조립물질로는, 옥타데딜트리클로로실란(octadecyltrichlorosilane), 아미노프로필트리에톡시실란(aminopropyltriethoxysilane), 및 4-클로로페닐 디플로로포스페이트(4-Chlorophenyl Dichlorophosphate)이 있으나, 반드시 이에 한정되는 것은 아니다.
자기조립단막층(160)의 두께는 1nm 내지 2nm일 수 있다. 자기조립단막층(160)은 자기조립물질의 하나의 분자로 이루어진 층이므로 그 두께는 기판(110), 게이트 전극(120), 게이트 절연막(130), 드레인 전극(150), 및 소스 전극(140)보다 작다. 자기조립단막층(160)이 드레인 전극(150) 및 소스 전극(140)상에 형성되기 때문에, 이들과 그 두께를 비교한다면 드레인 전극(150)이나 소스 전극(140)과 자기조립단막층(160)의 비는 자기조립단막층(160)의 두께를 기준으로 하여 50 내지 100인 것이 바람직하다.
본 발명에서 유기 반도체층(170)에 사용될 수 있는 유기반도체는 펜타센(Pentacene) 계열 유기화합물, 폴리싸이오펜 (Polythiophene) 계열 유기화합물, 및 테트라센(Tetracene) 계열 유기화합물 중 적어도 어느 하나의 유기화합물일 수 있으나, 반드시 이에 한정되는 것은 아니다.
본 발명에서는 본 발명에 따른 유기 박막 트랜지스터를 포함하는 표시소자를 더 제공한다. 이러한 표시소자로는 전계발광 소자, 액정 소자, 또는 전자이동 소자 등을 예로 들 수 있다.
또한, 본 발명에서는 전술한 표시소자를 포함하는 표시용 전자기기를 제공하는데, 표시용 전자기기로는 디스플레이 장치(display device), 스마트 카드(smart card), 또는 인벤터리 택(inventory tag)등을 예로 들 수 있다.
도3(a) 내지 도 3(f)는 본 발명의 일실시예에 따른 유기박막 트랜지스터 제조방법에 제공되는 공정도이고, 도4는 도 3(f)의 평면도이다. 본 발명에 따른 유기박막 트랜지스터 제조방법은 기판(210) 상에 게이트 전극(220), 게이트 절연막, 소 스 전극(240), 드레인 전극(250) 및 데이터 전극이(미도시) 순차적으로 형성하는 단계; 소스 전극(240) 및 드레인 전극(250)의 상면에 자기조립단막층(260)을 형성하고, 소스 전극(240) 및 드레인 전극(250)의 일부 및 게이트 절연막(230)을 노출시켜 채널 영역을 형성하는 단계; 채널 영역에 유기 반도체층(270)을 형성하는 단계;을 포함한다.
상세하게는 도 3 및 도 4를 참조하여 설명하기로 한다. 도 3a 및 도 3b에서는 기판(210) 상에 게이트 전극(220), 게이트 절연막, 소스 전극(240), 드레인 전극(250) 및 데이터 전극이(미도시) 순차적으로 형성하는 단계가 수행된다. 도 3a에서와 같이, 기판(210)에 전극물질을 증착 및 패터닝하여 게이트 전극(220)을 형성한다. 이후, 도 3b에서와 같이 게이트 전극(220)을 감싸도록 전술한 바와 같은 절연물질을 진공증착이나 스핀코팅공정에 따라 게이트 절연막(230)을 형성한다.
게이트 절연막(230) 상에는 소스 전극(240) 및 드레인 전극(250)이 서로 이격되어 형성된다. 소스 전극(240) 및 드레인 전극(250)은 포토리소그래피 공정에 따라 수행할 수 있다. 예를들면, 게이트 절연막(230) 상에 금속 또는 금속 산화물 박막을 형성한다. 금속 또는 금속산화물은 열증착법(thermal evaporation method)을 포함하는 진공 증착법, 스핀 코팅(spin coating), 롤 코팅(roll coating), 분무 코팅(spray coating), 또는 프린팅(printing)방법에 따라 게이트 절연막(230) 상에 박막형태로 형성할 수 있다.
금속 또는 금속산화물 박막 상부에 노광(exposure) 공정을 진행하여 소스 전극(240) 및 드레인 전극(250)이 형성될 영역(또는 소스 전극(240) 및 드레인 전극(250) 이외의 영역)을 노출시킨다. 이어 통상적인 에칭방법에 따라 에칭하고, 마지막으로 포토레지스트 스트립퍼로 포토레지스트를 제거하여 금속 및 금속산화물의 소스 전극(240) 및 드레인 전극(250)을 형성한다.
소스 전극(240) 및 드레인 전극(250)이 형성되면, 그 상면에 자기조립단막층(260)을 형성한다(도 3c참조). 자기조립단막층(260)은 자기조립물질을 딥코팅, 스핀코팅, 또는 진공증착공정을 이용하여 기판(210)의 전면 또는 일부분에 도포하여 형성한다. 예를 들어, 자기조립물질을 도포하여 자기조립단막층(260)을 형성하는 단계는, 자기조립물질을 용매와 혼합하여 자기조립물질 용액을 형성하고, 자기조립물질 용액에 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극 및 데이터 전극이 상면에 순차적으로 형성된 기판을 위치시켜 수행될 수 있다.
소스 전극(240), 게이트 절연막(230), 및 드레인 전극(250)상에 자기조립단막층(260)이 형성되면, 소스 전극(240) 및 드레인 전극(250)의 일부 및 게이트 절연막(230)을 노출시키도록 자기조립단막층(260)을 제거한다. 자기조립단막층(260)이 제거된 영역이 유기 반도체층(270)이 형성될 채널영역이다.
이 때, 채널 영역은 자기조립 단막층 위에 원하는 채널영역 형상에 대응하는 포토마스크를 위치시키고 원자외선을 조사하여 형성할 수 있다(도 3d 참조).
마지막으로 도 3e와 같이 채널 영역에 유기 반도체층(270)을 형성한다. 유기 반도체층(270)을 형성하는 단계는, 잉크젯 프린팅 방법을 이용하여 수행되는 것이 바람직하다. 유기 반도체층(270)은 채널영역에 유기반도체물질을 인쇄하여 수행되는데, 본 발명에서와 같이 자기조립단막층(260)이 형성되어 있으므로 액상의 유기반도체 물질이 채널영역에 떨어지는 경우, 자기조립단막층(260)의 자기조립물질과의 표면에너지 차에 의하여 채널영역으로 모이게 되어 원하는 형상으로 형성된다(도 3f 참조).
즉, 도 3e와 같이 초기에는 기판(210) 위에 떨어진 유기 반도체물질이 패터닝된 자기조립단막층(260) 영역보다 넓게 퍼지게 되지만, 자기조립단막층(260)이 없는 채널 영역의 표면 에너지가 자기조립단막층(260)이 있는 채널 영역의 표면 에너지보다 높기 때문에, 떨어진 유기 반도체물질은 곧 자기조립단막층(260)이 없는 부분으로 모이게 되고 건조되어 유기 반도체층(270)을 형성하게 된다.
도 4를 참조하면, 도 3f의 평면도가 나타나 있다. 도 4에서, 자기조립단막층(260)에 분자들에 배열된 형상이 나타나고, 자기조립단막층(260)이 없는 채널영 역에 유기 반도체층(270)이 형성되어 있음을 알 수 있다.
본 발명에서 각각의 전극 및 게이트 절연막은 스퍼터링, 전자빔 증착, 펄스 레이저 증착, 화학기상 증착, 잉크젯 프린팅, 스크린 프린팅, 스핀 코팅, 딥 코팅, 또는 롤 코팅 등의 방법을 더 사용할 수 있다.
이하에서, 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명을 목적으로 한 것이고 본 발명을 제한하고자 하는 것이 아니다.
실시예
고분자로 이루어진 플라스틱 기판 위에 크롬(Cr)을 스터퍼팅하여 100 nm의 두께로 증착하고 패터닝하여 게이트 전극을 형성하였다. 이후 게이트 전극 상부에 폴리비닐페놀(Polyvinylphenol)이 10중량%로 용해된 용액을 스핀코팅하고 175oC에서 1시간 동안 건조하여 게이트 절연막을 형성하였다. 이후 게이트 절연막 상부에 크롬(Cr)과 금(Au)을 각각 3 nm 및 100 nm의 두께로 진공 증착하고 패터닝하여 소스 및 드레인 전극을 형성하였다.
이어 자기조립물질인 옥타데실트리클로로실란(octadecyltrichlorosilane)가 톨루엔을 용매로 하여 용해된 50mM 용액을 제조한다. 제조된 자기조립물질용액에 기판 샘플을 30분간 놔두어 전면에 자기조립 단막층을 형성하였다. 이후 포토 마스크와 정렬하고 원자외선(deep UV)를 1시간 동안 조사하여 채널 영역에 있는 자기조립 단막층을 선택적으로 제거하였다. 이어서 잉크젯 프린팅 방법을 이용하여 유기 반도체를 채널 영역에 분사하여 채널 층을 형성하였다.
도5는 본 발명의 실시예에 따라 각각 서로 다른 크기의 채널영역을 갖는 유기박막 트랜지스터의 평면도이다. 도 5를 살펴보면, 본 발명에 따른 유기박막 트랜지스터에서, 드레인 전극(350, 351, 352, 353), 데이터 전극(380, 381, 382, 383) 및 소스 전극(340, 341, 342, 343) 사이에 유기 반도체층(370, 371, 372, 373)이 원하는 형상으로 위치하고 있으며, 채널 영역의 사이즈에 따른 유기반도체의 사이즈 변화 제어를 확인할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도1은 종래의 유기박막 트랜지스터의 단면도이다.
도2는 본 발명의 일실시예에 따른 유기박막 트랜지스터의 단면도이다.
도3(a) 내지 도 3(f)는 본 발명의 일실시예에 따른 유기박막 트랜지스터 제조방법에 제공되는 공정도이고, 도4는 도 3(f)의 평면도이다.
도5는 본 발명의 실시예에 따라 각각 서로 다른 크기의 채널영역을 갖는 유기박막 트랜지스터의 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 유기박막 트랜지스터 110 기판
120 게이트 전극 130 게이트 절연막
140 소스 전극 150 드레인 전극
160 자기조립 단막층 170 유기 반도체층

Claims (26)

  1. 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 소스 전극, 드레인 전극 및 데이터 전극;
    상기 소스 전극 및 드레인 전극의 상면에 형성되되, 상기 소스 전극 및 드레인 전극의 일부를 노출시키도록 채널 영역이 제거된 자기조립 단막층;
    상기 채널 영역에 형성된 유기 반도체층;을 포함하는 유기박막 트랜지스터.
  2. 제1항에 있어서,
    상기 기판은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 종이, 및 스테인레스 스틸(Stainless Steel) 중 어느 하나인 것을 특징으로 하는 유기박막 트랜지스터.
  3. 제1항에 있어서,
    상기 게이트 전극은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속인 것을 특징으로 하는 유기박막 트랜지스터.
  4. 제1항에 있어서,
    상기 게이트 전극은
    인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물인 것을 특징으로 하는 유기박막 트랜지스터
  5. 제1항에 있어서,
    상기 게이트 전극은
    전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나인 것을 특징으로 하는 유기박막 트랜지스터.
  6. 제1항에 있어서,
    상기 게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈륨 산화물 중 적어도 어느 하나;
    폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나; 및
    이들의 혼합물 중 어느 하나인 것을 특징으로 하는 유기박막 트랜지스터.
  7. 제1항에 있어서,
    상기 소스 전극은,
    금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속인 것을 특징으로 하는 유기박막 트랜지스터.
  8. 제1항에 있어서,
    상기 소스 전극은,
    인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물인 것을 특징으로 하는 유기박막 트랜지스터.
  9. 제1항에 있어서,
    상기 소스 전극은,
    전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나인 것을 특징으로 하는 유기박막 트랜지스터.
  10. 제1항에 있어서,
    상기 드레인 전극은,
    금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속인 것을 특징으로 하는 유기박막 트랜지스터.
  11. 제1항에 있어서,
    상기 드레인 전극은,
    인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물인 것을 특징으로 하는 유기박막 트랜지스터.
  12. 제1항에 있어서,
    상기 드레인 전극은,
    전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나인 것을 특징으로 하는 유기박막 트랜지스터.
  13. 제1항에 있어서,
    상기 데이터 전극은,
    금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속인 것을 특징으로 하는 유기박막 트랜지스터.
  14. 제1항에 있어서,
    상기 데이터 전극은,
    인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물인 것을 특징으로 하는 유기박막 트랜지스터.
  15. 제1항에 있어서,
    상기 데이터 전극은,
    전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나인 것을 특징으로 하는 유기박막 트랜지스터.
  16. 제1항에 있어서,
    상기 자기조립 단막층은 옥타데딜트리클로로실란(octadecyltrichlorosilane), 아미노프로필트리에톡시실란(aminopropyltriethoxysilane), 및 4-클로로페닐 디플로로포스페이트(4-Chlorophenyl Dichlorophosphate) 중 적어도 어느 하나로 구성되는 것을 특징으로 하는 유기박막 트랜지스터.
  17. 제1항에 있어서,
    상기 유기반도체층은 펜타센(Pentacene) 계열 유기화합물, 폴리싸이오펜 (Polythiophene) 계열 유기화합물, 및 테트라센(Tetracene) 계열 유기화합물로 구성된 군으로부터 선택된 적어도 하나의 유기화합물로 구성되는 것을 특징으로 하는 유기박막 트랜지스터.
  18. 제1항에 있어서,
    상기 드레인 전극 및 상기 자기조립 단막층의 두께의 비는 상기 자기조립 단막층의 두께를 기준으로 하여 50 내지 100인 것을 특징으로 하는 유기박막 트랜지스터.
  19. 제1항에 있어서,
    상기 소스 전극 및 상기 자기조립 단막층의 두께의 비는 상기 자기조립 단막층의 두께를 기준으로 하여 50 내지 100인 것을 특징으로 하는 유기박막 트랜지스터.
  20. 제1항에 있어서,
    상기 자기조립 단막층의 두께는 1nm 내지 2nm인 것을 특징으로 하는 유기박막 트랜지스터.
  21. 제 1항 내지 제 20항 중 어느 하나의 항에 따른 유기 박막 트랜지스터를 포함하는 표시소자.
  22. 제 21항에 의한 표시소자를 포함하는 표시용 전자기기.
  23. 기판 상에 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극 및 데이터 전극을 순차적으로 형성하는 단계;
    상기 소스 전극 및 드레인 전극의 상면에 자기조립 단막층을 형성하고, 상기 소스 전극 및 드레인 전극의 일부 및 상기 게이트 절연막을 노출시켜 채널 영역을 형성하는 단계; 및
    상기 채널 영역에 유기 반도체층을 형성하는 단계;을 포함하는 것을 특징으로 하는 유기박막 트랜지스터 제조방법.
  24. 제23항에 있어서,
    상기 채널 영역을 형성하는 단계는,
    상기 소스 전극 및 드레인 전극이 형성된 게이트 절연막 상에 자기조립물질을 도포하여 자기조립 단막층을 형성하는 단계; 및
    상기 자기조립 단막층 상에 채널영역 형상에 대응하는 포토마스크를 위치시키고 원자외선을 조사하는 단계;를 포함하는 것을 특징으로 하는 유기박막 트랜지스터 제조방법.
  25. 제23항에 있어서,
    상기 자기조립물질을 도포하여 자기조립 단막층을 형성하는 단계는,
    상기 자기조립물질을 용매와 혼합하여 자기조립물질 용액을 형성하고,
    상기 자기조립물질 용액에 상기 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극 및 데이터 전극이 상면에 순차적으로 형성된 기판을 위치시켜 수행되는 것을 특징으로 하는 유기박막 트랜지스터 제조방법.
  26. 제23항에 있어서,
    상기 유기 반도체층을 형성하는 단계는,
    잉크젯 프린팅 방법을 이용하여 수행되는 것을 특징으로 하는 유기박막 트랜지스터 제조방법.
KR1020080133663A 2008-12-24 2008-12-24 유기박막 트랜지스터 및 그 제조방법 KR20100075061A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133663A KR20100075061A (ko) 2008-12-24 2008-12-24 유기박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133663A KR20100075061A (ko) 2008-12-24 2008-12-24 유기박막 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100075061A true KR20100075061A (ko) 2010-07-02

Family

ID=42637509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133663A KR20100075061A (ko) 2008-12-24 2008-12-24 유기박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100075061A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000668A (ko) * 2005-06-28 2007-01-03 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR20070015656A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 평판표시장치와 평판표시장치의 제조방법
KR20070082676A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR20080051818A (ko) * 2006-12-07 2008-06-11 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000668A (ko) * 2005-06-28 2007-01-03 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR20070015656A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 평판표시장치와 평판표시장치의 제조방법
KR20070082676A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR20080051818A (ko) * 2006-12-07 2008-06-11 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR101272769B1 (ko) 패턴형성방법, 유기 전계 효과형 트랜지스터의 제조 방법및 플렉시블 프린트 회로기판의 제조 방법
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP5360737B2 (ja) 有機トランジスタの製造方法および有機トランジスタ
US20060175603A1 (en) Compound used to form a self-assembled monolayer, layer structure, semiconductor component having a layer structure, and method for producing a layer structure
JP6268162B2 (ja) 薄膜トランジスタ
US10707079B2 (en) Orthogonal patterning method
JP2005086147A (ja) 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
US20070178710A1 (en) Method for sealing thin film transistors
KR20100075100A (ko) 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터
CN101867017A (zh) 薄膜晶体管和用于制造薄膜晶体管的方法
GB2432257A (en) LCD TFT manufacture using charge transfer stamp
JP2007311677A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
JP4984416B2 (ja) 薄膜トランジスタの製造方法
Liu et al. High-performance, all-solution-processed organic nanowire transistor arrays with inkjet-printing patterned electrodes
KR101182522B1 (ko) 나노 패턴 형성 방법과 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
US9087999B2 (en) Method of fabricating an electronic device comprising allowing a self-assembled layer to form selectively
Wang et al. Lithographical fabrication of organic single-crystal arrays by area-selective growth and solvent vapor annealing
Bulgarevich et al. Spatially uniform thin-film formation of polymeric organic semiconductors on lyophobic gate insulator surfaces by self-assisted flow-coating
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
US20140151679A1 (en) Method of forming a top gate transistor
KR101195550B1 (ko) 자기조립단분자층을 이용한 박막트랜지스터의 제조 방법
EP1974400B1 (en) Method of fabricating a semiconductor device
KR20100075061A (ko) 유기박막 트랜지스터 및 그 제조방법
JP5481893B2 (ja) 有機トランジスタアクティブ基板、有機トランジスタアクティブ基板の製造方法および有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
JP2008071867A (ja) 有機トランジスタおよび有機トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application