KR101750361B1 - 미세패턴을 갖는 제판 제작방법 - Google Patents

미세패턴을 갖는 제판 제작방법 Download PDF

Info

Publication number
KR101750361B1
KR101750361B1 KR1020150131443A KR20150131443A KR101750361B1 KR 101750361 B1 KR101750361 B1 KR 101750361B1 KR 1020150131443 A KR1020150131443 A KR 1020150131443A KR 20150131443 A KR20150131443 A KR 20150131443A KR 101750361 B1 KR101750361 B1 KR 101750361B1
Authority
KR
South Korea
Prior art keywords
metal layer
plate
pattern
plating
metal
Prior art date
Application number
KR1020150131443A
Other languages
English (en)
Other versions
KR20170033565A (ko
Inventor
이택민
김인영
신예진
강동우
권신
최영만
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020150131443A priority Critical patent/KR101750361B1/ko
Priority to JP2016100757A priority patent/JP6298100B2/ja
Publication of KR20170033565A publication Critical patent/KR20170033565A/ko
Application granted granted Critical
Publication of KR101750361B1 publication Critical patent/KR101750361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Chemical & Material Sciences (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Printing Plates And Materials Therefor (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

제판 제작방법에서 제판 상에 제1 금속층을 형성한다. 상기 제1 금속층 상에 나노입자 잉크로 제1 패턴을 인쇄한다. 상기 제1 패턴을 건조시킨다. 상기 제1 금속층 상에 상기 제2 금속층을 도금한다. 상기 제1 패턴을 제거하여 상기 제2 금속층을 개구하는 제2 개구부를 형성한다. 상기 제1 금속층을 선택적으로 식각하여 상기 제1 금속층을 개구하는 제1 개구부를 형성한다. 상기 제판의 상부에 제3 금속층을 도금하여, 상기 제판 상에 미세 패턴을 형성한다.

Description

미세패턴을 갖는 제판 제작방법{METHOD OF MANUFACTURING A PRINTING PLATE}
본 발명은 제판 제작방법에 관한 것으로, 더욱 상세하게는 리버스 옵셋 인쇄공정을 활용하여 나노입자가 포함된 잉크로 미세 패턴을 형성하여 제판을 제작하는 제판 제작방법에 관한 것이다.
제판에 양각이나 음각의 미세 패턴을 직접 형성하여, 이러한 미세 패턴이 형성된 제판을 통해 기판에 패턴을 형성하는 인쇄공정에서는, 상기 제판 상에 미세 패턴을 형성하는 공정이 중요하다.
이러한 제판 상에 미세 패턴을 형성하는 공정으로, 제판에 통상적인 리소그래피 공정을 적용하여 미세 패턴을 형성하는 공정, 또는 제판에 레이저 등을 직접 조사하여 미세 패턴을 형성하는 공정 등이 있다.
그러나, 상기 리소그래피 공정의 경우 마스크 패턴의 제작 공정이 어려운 문제가 있으며, 상기 레이저 조사 공정의 경우 레이저 스팟 사이즈 등의 한계로 미세 패턴의 크기의 한계가 있다.
상기 종래 기술들과 관련하여, 일본국 특허출원 제2012-229215호는 롤러 상에 패턴 형성을 위해, 포토레지스트의 도포, 노광, 현상 후 도금을 수행하는 공정을 개시하고 있으며, 일본국 특허출원 제2014-139093호는 식각 공정을 활용하여 롤러 상에 미세 패턴을 형성하는 기술을 개시하고 있다.
그러나, 앞서 설명한 바와 같이 제판 상에 미세 패턴을 형성하여 제판을 제작하는 공정은 특히, 음각 미세 패턴을 형성하는 경우 선폭이 20μm 정도에 불과한 문제가 있으며, 이에 따라 수 마이크로 이내 범위의 선폭을 갖는 미세 패턴의 형성이 어려운 한계가 있다.
특히, 상기 제판이 롤러와 같은 롤제판인 경우, 특히 상기와 같은 미세 패턴의 형성이 어려운 문제가 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 상대적으로 미세한 범위의 선폭을 갖는 미세 패턴을 상대적으로 단순한 공정으로 보다 효과적으로 정밀하게 형성할 수 있는 미세패턴을 갖는 제판 제작방법에 관한 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 제판 제작방법에서 제판 상에 제1 금속층을 형성한다. 상기 제1 금속층 상에 나노입자 잉크로 제1 패턴을 인쇄한다. 상기 제1 패턴을 건조시킨다. 상기 제1 금속층 상에 상기 제2 금속층을 도금한다. 상기 제1 패턴을 제거하여 상기 제2 금속층을 개구하는 제2 개구부를 형성한다. 상기 제1 금속층을 선택적으로 식각하여 상기 제1 금속층을 개구하는 제1 개구부를 형성하여 상기 제판 상에 미세 패턴을 형성한다.
일 실시예에서, 상기 나노입자 잉크는 금속 나노입자를 포함하는 금속 나노입자 잉크, 또는 세라믹 나노입자를 포함하는 세라믹 나노입자 잉크일 수 있다.
일 실시예에서, 상기 제1 패턴을 인쇄하는 단계는, 상기 제1 금속층 상에, 상기 나노입자 잉크로 리버스 옵셋(Reverse Offset) 인쇄 공정으로 인쇄할 수 있다.
일 실시예에서, 상기 제1 패턴을 건조시키는 단계는, 상기 나노입자 잉크에 포함된 금속 나노입자 또는 세라믹 나노입자가 소결되기 전까지 건조시킬 수 있다.
일 실시예에서, 상기 제1 금속층 상에 상기 제2 금속층을 도금하는 단계에서, 상기 제2 금속층은 상기 제1 패턴의 측면의 일부에만 도금될 수 있다.
일 실시예에서, 상기 제1 금속층을 선택적으로 식각하는 단계에서, 상기 제1 금속층은 식각하고, 상기 제2 금속층은 식각하지 않는 선택적 식각액을 사용할 수 있다.
일 실시예에서, 상기 제1 금속층을 선택적으로 식각하는 단계에서, 상기 제판은 상기 식각 단계에서 에치 스토퍼(etch stopper)로 사용될 수 있다.
일 실시예에서, 상기 제판의 상부에 제3 금속층을 도금하는 단계를 더 포함하여 상기 미세패턴을 형성할 수 있다.
일 실시예에서, 상기 제판의 상부에 제3 금속층을 도금하기 전에 상기 제2 금속층을 제거하는 단계를 더 포함하며, 상기 제판의 상부에 제3 금속층을 도금하는 단계는, 상기 제3 금속층을 상기 제1 금속층 상에 도금할 수 있다.
일 실시예에서, 상기 제1 금속층은 구리(Cu)를 포함하고, 상기 제2 금속층은 니켈(Ni)을 포함하며, 상기 제3 금속층은 크롬(Cr)을 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 제판 제작방법에서 제판 상에 나노입자 잉크로 제1 패턴을 인쇄한다. 상기 제1 패턴을 건조시킨다. 상기 제판 상에 제2 금속층을 도금한다. 상기 제1 패턴을 제거하여 상기 제2 금속층을 개구하는 제2 개구부를 형성한다. 상기 제판을 선택적으로 식각하여 상기 제판에 제1 홈부를 형성하여 상기 제판 상에 미세 패턴을 형성한다.
일 실시예에서, 상기 제판의 상부에 제3 금속층을 도금하는 단계를 더 포함하여 상기 미세패턴을 형성할 수 있다.
일 실시예에서, 상기 제판의 상부에 제3 금속층을 도금하기 전에 상기 제2 금속층을 제거하는 단계를 더 포함하며, 상기 제판의 상부에 제3 금속층을 도금하는 단계는, 상기 제3 금속층을 상기 제판 상에 도금할 수 있다.
일 실시예에서, 상기 제판은 롤러(roller) 형상의 롤제판 또는 평판(plate) 형상의 평판제판일 수 있다.
본 발명의 실시예들에 의하면, 제판에 미세패턴을 형성하는 공정에서 나노입자 잉크로 미세패턴을 인쇄하여 기초 패턴을 형성하므로, 나노입자 잉크를 통해 수 μm 이내의 선폭을 갖는 정밀한 패턴을 제판 상에 형성할 수 있다.
이 경우, 상기 제판은 롤러 형상의 제판롤러일 수 있으며, 이에 따라 롤제판에 보다 정밀한 패턴을 형성할 수 있다.
특히, 상기 나노입자 잉크는 금속 나노입자 또는 세라믹 나노입자를 포함하는 것으로, 종래의 포토레지스트 잉크가 높은 점성으로 미세 패턴의 형성이 어려운 단점을 극복하여, 미세한 패턴의 형성이 가능하다. 나아가, 상기 나노입자 잉크의 미세 패턴은 현재까지 미세 패턴의 형성에 가장 적합한 공정인 리버스 옵셋 인쇄 공정을 통해 형성될 수 있는 장점을 가진다.
다만, 상기 나노입자 잉크는 소결을 통해 전도성을 가지게 되므로, 상기 나노입자 잉크가 소결되지 않을 때까지만 건조를 수행하여 추가적인 공정을 통해 상기 나노입자 잉크를 제거하는 경우 이에 대응되는 미세 패턴의 형성이 용이하게 할 수 있다.
또한, 제2 금속층으로 니켈을 사용함으로써, 제1 금속층인 구리 또는 제판의 재질에 비해 내식각성이 높으므로, 선택적인 식각액의 선정이 용이하고 선택적인 식각을 통해 상기 제1 금속층 또는 상기 제판에 대하여만 식각의 수행이 가능하게 된다.
또한, 선택적으로 상기 제3 금속층으로 제판의 외면을 도금함으로써, 미세 패턴의 종횡비를 증가시킬 수 있으며, 미세 패턴의 내구성 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 제판 제작방법을 도시한 흐름도이다.
도 2a 내지 도 2f는 도 1의 제판 제작방법을 도시한 공정도들이다.
도 3은 도 1의 제판 제작방법을 통해 제작된 제판롤러를 도시한 사시도이다.
도 4는 본 발명의 다른 실시예에 의한 제판 제작방법을 도시한 흐름도이다.
도 5는 본 발명의 또 다른 실시예에 의한 제판 제작방법을 도시한 흐름도이다.
도 6a 내지 도 6e는 도 5의 제판 제작방법을 도시한 공정도들이다.
도 7은 본 발명의 또 다른 실시예에 의한 제판 제작방법을 도시한 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 의한 제판 제작방법을 도시한 흐름도이다. 도 2a 내지 도 2f는 도 1의 제판 제작방법을 도시한 공정도들이다. 도 3은 도 1의 제판 제작방법을 통해 제작된 제판롤러를 도시한 사시도이다.
도 1 및 도 2a를 참조하면, 본 실시예에 의한 제판 제작방법에서, 우선 제판(100) 상에 제1 금속층(110)을 형성한다(단계 S10).
상기 제판(100)은 롤투롤(Roll to Roll) 인쇄 공정 등에서 사용되는 상대적으로 직경과 폭이 큰 대면적으로 형성되는 제판으로서, 인쇄 공정에서 기판부 상에 소정의 패턴을 직접 형성하는 제판에 해당된다. 그리하여, 본 실시예에 의해 제작된 미세 패턴이 형성된 상기 제판(100)을 이용하여, 인쇄 공정에서, 상기 미세 패턴에 인쇄용 잉크를 채우고 이를 기판부에 전사하여 상기 기판부에 연속적으로 패턴을 형성할 수 있게 된다.
이 경우, 상기 제판(100)은 예를 들어, 도 3에 도시된 바와 같이, 롤투롤 인쇄 공정에서 주로 사용되는 롤러(roller)일 수 있으며, 이에 따라, 상기 롤러 상에 후술되는 미세패턴(150)이 형성될 수 있다.
물론, 상기 제판(100)은 도시되지는 않았으나, 롤러 외에, 평판(plate)일 수도 있으며, 동일하게 상기 평판 상에도 후술되는 미세패턴(150)이 형성될 수 있다. 상기 제1 금속층(110)은 일반적인 프린팅 공정, 코팅 공정 등을 통해 상기 제판(100)의 상면에 균일하게 형성된다. 이 경우, 상기 제1 금속층(110)은 예를 들어 약 3~5 μm 정도의 높이로 형성될 수 있으며, 구리(Cu)를 포함할 수 있다.
도 1 및 도 2b를 참조하면, 이 후, 상기 제1 금속층(110) 상에 나노입자 잉크로 제1 패턴(120)을 인쇄한다(단계 S20).
상기 제1 패턴(120)은 다양한 패턴, 형상 및 폭을 가지는 패턴일 수 있으며, 궁극적으로 상기 제1 패턴(120)의 형상이 상기 제판(100) 상에 음각의 패턴으로 형성됨을 고려하여 최종적으로 제판(100) 상에 형성하려는 패턴을 고려하여 인쇄되어야 한다.
이 경우, 상기 제1 패턴(120)은 나노입자 잉크, 예를 들어, 금속 나노입자가 포함된 잉크인 금속나노입자 잉크, 또는 실리콘 나노입자가 포함된 잉크인 실리콘나노입자 잉크일 수 있다. 또한, 상기 금속나노입자는 은(Ag), 구리(Cu) 등과 같은 다양한 금속의 나노 입자일 수 있다.
나아가, 상기 제1 패턴(120)은 상기 제1 금속층(110) 상에 리버스 옵셋(Reverse offset) 인쇄 공정을 통해 인쇄될 수 있다. 이에 따라, 상기 제1 패턴(120)은 미세한 선폭, 예를 들어 5 μm 이내의 선폭을 가지도록 인쇄될 수 있으며, 상기 제1 패턴(120)의 형상 및 크기 등을 다양하게 형성할 수 있다.
특히, 상기 제1 패턴(120)이 금속 나노입자 또는 실리콘 나노입자 등이 포함된 나노입자 잉크를 통해 인쇄되며, 상기 나노입자 잉크의 경우 나노 입자가 섞인 잉크로서 종래의 높은 점도의 포토레지스트 잉크를 사용하는 경우보다 점착력이 낮으므로, 상기 리버스 옵셋 인쇄 공정을 통해 형성되는 제1 패턴의 선폭을 최소로 하여 상대적으로 정밀한 선폭의 패턴 형성이 가능하게 된다.
이 후, 상기 제1 패턴(120)을 건조시킨다(단계 S30). 상기 건조 공정은 별도의 건조 유닛을 이용할 수 있으며, 다양한 건조 공정이 적용될 수 있다.
다만, 상기 제1 패턴(120)이 금속 나노입자 또는 세라믹 나노입자를 포함하는 잉크로서, 특히 금속 나노입자 잉크인 경우, 금속 나노입자가 소결되기 전까지만 건조 공정을 수행하는 것이 바람직하다.
즉, 상기 금속 나노입자 잉크의 경우, 건조와 동시에 금속 나노입자가 소결되는 경우 전도성을 갖게 되므로, 후술되는 도금 공정에서 상기 제1 패턴(120) 상에도 도금될 수 있다. 그러나, 본 실시예에서 상기 제1 패턴(120) 상에 도금되는 경우, 후술되는 공정을 통해 미세패턴을 형성하는 것이 어려워질 수 있으므로, 본 실시예에서의 건조 공정에서는 상기 제1 패턴(120)이 전도성을 갖지 않도록 상기 금속 나노입자의 소결 전까지만 건조하는 것이 필요하다.
도 1 및 도 2c를 참조하면, 이 후, 상기 제1 금속층(110) 상에 제2 금속층(130)을 도금한다(단계 S40).
이 경우, 상기 제2 금속층(130)은 상기 제1 금속층(110) 상에만 도금되며, 앞서 설명한 바와 같이, 상기 제1 패턴(120)은 전도성을 갖지 않으므로 상기 제2 금속층(130)은 상기 제1 패턴(120)의 상면이나 측면에는 도금되지 않는다. 다만, 상기 제2 금속층(130)이 상기 제1 금속층(110) 상에 도금됨에 따라, 상기 제2 금속층(130)은 상기 제1 패턴(120)의 측면의 일부에 접촉되도록 형성될 수 있다.
즉, 상기 제2 금속층(130)은 상기 제1 패턴(120)이 형성된 높이 보다 낮은 높이로 상기 제1 금속층(110)의 상면에만 형성되며, 예를 들어, 상기 제1 패턴(120)이 800nm 정도의 높이로 인쇄되는 경우, 상기 제2 금속층(130)은 500nm 정도의 높이로 도금될 수 있다.
또한, 상기 제2 금속층(130)은 니켈(Ni)과 같은 금속을 포함할 수 있고, 상기 제2 금속층(130)은 전해도금 또는 무전해 도금의 다양한 도금 방식으로 도금될 수 있다.
도 1 및 도 2d를 참조하면, 이 후, 상기 제1 패턴(120)을 제거하여 상기 제2 금속층(130)을 개구하는 제2 개구부(131)를 형성한다(단계 S50).
즉, 상기 제1 패턴(120)은 상기 제1 금속층(110) 상에 형성된 상태이며, 상기 제2 금속층(130)은 상기 제1 패턴(120) 상에는 형성되지 않고 상기 제1 금속층(110) 상에만 형성되므로, 상기 제1 패턴(120)이 제거되면 상기 제1 패턴(120)이 형성된 위치에 제2 개구부(131)가 형성된다.
이 경우, 상기 제1 패턴(120)은, 예를 들어 유기용매 식각액을 사용하여 식각 공정을 통해 제거될 수 있다. 즉, 상기 제1 패턴(120)이 은(Ag) 나노입자 잉크로 인쇄된 경우라면, 암모니아수(NH4OH+H2O)와 같은 유기용매 식각액을 사용하여 제거될 수 있다.
도 1 및 도 2e를 참조하면, 이 후, 상기 제1 금속층(110)을 선택적으로 식각하여 상기 제1 금속층(110)을 개구하는 제1 개구부(111)를 형성한다(단계 S60).
즉, 상기 제1 패턴(120)의 제거에 의해 상기 제2 금속층(130)에 상기 제2 개구부(131)가 형성된 상태에서, 상기 제2 금속층(130)은 식각하지 않고 상기 제1 금속층(110)만 식각하는 식각액을 사용하여, 상기 제1 금속층(110) 상에 제1 개구부(111)를 형성한다.
예를 들어, 상기 제1 금속층(110)이 구리를 포함하고 상기 제2 금속층(130)이 니켈을 포함하는 경우, 니켈은 식각하지 않고 구리만 식각하는 식각액으로 상기 식각 공정을 수행할 수 있다.
이 경우, 상기 제1 금속층(110)만 식각하는 식각액은 상기 제2 개구부(131)를 통해 상기 제1 금속층(110)을 식각하며, 상기 제1 개구부(111)를 형성하게 된다. 다만, 상기 제1 개구부(111)는 중앙부분에서 식각이 상대적으로 빠르게 진행되는 식각 공정의 특성 상 균일한 너비를 갖는 개구부 형상이 아닐 수 있으며, 식각액이나 식각 공정 등의 식각 조건을 제어하여 상기 제1 개구부(111)의 형상을 제어할 수 있다.
한편, 상기 제판(100)은, 예를 들어 SUS 등과 같은 금속재질을 포함하는 경우, 상기 식각 공정에서 식각액의 종류에 따라, 에치 스토퍼(etch stopper)로서의 역할을 수행할 수 있으며, 이에 따라 상기 제1 금속층(110)만 식각되어 상기 제1 개구부(110)만 형성될 수 있다.
이와 달리, 상기 제1 금속층(110)의 식각에서, 식각액을 사용하지 않고 기체 플라즈마에 의한 반응을 이용한 플라즈마 드라이 에칭(plasma dry etching) 공정을 사용할 수도 있다. 이를 통해, 상기 제1 금속층(110)만 선택적으로 식각하여 상기 제1 개구부(111)를 형성할 수 있다.
이상과 같이, 상기 제판(100) 상에는 상기 제1 및 제2 개구부들(111, 131)이 일렬로 형성된다.
도 1 및 도 2f를 참조하면, 이 후, 상기 제2 금속층(130)의 상면에 제3 금속층(140)을 도금한다(단계 S70).
이 경우, 상기 제3 금속층(140)은 선택적으로 상기 제2 금속층(130)의 상면에 도금될 수 있다.
이 때, 상기 제3 금속층(140)은 상기 제2 금속층(130) 상에 도금되므로, 상기 제2 금속층(130)의 제2 개구부(131)와 일렬로 제3 개구부(141)를 형성하게 된다.
이 경우, 상기 제3 금속층(140)은 크롬(Cr) 등과 같은 금속을 포함할 수 있고, 예를 들어 100nm 정도의 높이로 형성될 수 있다.
즉, 상기 크롬 등의 금속으로 상기 제3 금속층(140)을 추가 형성함으로써, 미세 패턴의 종횡비를 증가시킬 수 있으며, 미세 패턴의 내구성 및 신뢰성을 향상시킬 수 있다.
그리하여, 상기 제판(100)의 상면 상에는 제1 내지 제3 금속층들(110, 130, 140)이 차례로 적층되며 제1 내지 제3 개구부들(111, 131, 141)이 일렬로 배열되어 미세패턴(150)이 형성된다.
물론, 상기 제3 금속층(140)이 적층되지 않는 경우, 상기 미세패턴(150)은 상기 제1 내지 제2 금속층들(110, 130) 및 제1 내지 제2 개구부들(111, 131)을 포함하여 형성될 수 있다.
이 경우, 상기 미세패턴(150)의 선폭은, 결국 상기 제1 패턴(120)의 선폭에 의해 결정되며, 상기 미세패턴(150)의 종횡비(aspect ratio)는 상기 제1 패턴(120)의 선폭과 상기 제1 내지 제3 금속층들(110, 130, 140) 또는 제3 금속층(140)이 형성되지 않는 경우 상기 제1 및 제2 금속층들(110, 130)의 적층 높이에 의해 결정될 수 있으므로, 상기 제판(100)의 상면 상에는 다양한 선폭, 패턴, 형상의 미세 패턴의 형성이 가능하게 된다.
이와 같이, 형성된 제판(100) 상의 미세 패턴(150)의 예는 도 3에 도시되어 있다. 도 3에 도시된 제판(100)은 제판롤러를 예시한 것으로, 상기 미세 패턴(150)은 앞서 설명한 바와 같은, 평판 형상의 제판에도 동일하게 형성될 수 있다.
도 4는 본 발명의 다른 실시예에 의한 제판 제작방법을 도시한 흐름도이다.
본 실시예에 의한 제판 제작방법은, 상기 제3 금속층을 형성하는 경우, 제2 금속층을 제거하고 제3 금속층을 도금하는 공정을 제외하고는 도 1 내지 도 3을 참조하여 설명한 제판 제작방법과 실질적으로 동일하므로, 동일한 참조번호를 사용하고 중복되는 설명은 생략한다.
도 4를 참조하면, 즉, 본 실시예에 의한 제판 제작방법에서, 상기 제판(100) 상에 제1 금속층(110)을 형성하는 단계(단계 S10)부터 상기 제1 금속층(110)을 선택적으로 식각하여 제1 개구부(111)를 형성하는 단계(단계 S60)까지는 상기 도 1 내지 도 3을 참조하여 설명한 제판 제작방법과 동일하다.
마찬가지로, 상기 제판은 롤러 형상의 롤제판일 수도 있으며, 평판 형상의 평판제판일 수도 있다.
다만, 상기 제1 금속층(110)을 식각하여 상기 제1 개구부(111)를 형성한 이후, 상기 제2 금속층(130)을 제거한다(단계 S80).
이 경우, 상기 제2 금속층(130)만 선택적으로 제거할 수 있는 식각액을 사용하여 상기 제1 금속층(110)은 잔류시키며 상기 제2 금속층(130)만 제거한다.
이 후, 상기 제1 금속층(110) 상에 제3 금속층(140)을 도금한다(단계 S90). 이 경우, 상기 제3 금속층(140)의 도금 공정은 선택적으로 수행할 수 있으며, 상기 제3 금속층(140)의 도금 공정을 수행하지 않는 경우, 상기 제2 금속층(130)을 제거하는 것으로 본 실시예에 의한 미세패턴(150)은 완성된다.
한편, 상기 제3 금속층(140)의 도금 공정은 도 1을 참조하여 설명한 제3 금속층(140)의 도금 공정과 동일하여 전해도금 또는 무전해 도금으로 도금될 수 있으며, 상기 제3 금속층(140)은 상기 제1 개구부(111)와 일렬로 형성되는 제3 개구부(141)를 가지며 상기 제1 금속층(110) 상에 형성된다.
이에 따라, 상기 제판(100)의 상면 상에는 제1 및 제3 금속층들(110, 140)이 차례로 적층되며 제1 및 제3 개구부들(111, 141)이 일렬로 배열되어 미세패턴(150)이 형성된다.
도 5는 본 발명의 또 다른 실시예에 의한 제판 제작방법을 도시한 흐름도이다. 도 6a 내지 도 6e는 도 5의 제판 제작방법을 도시한 공정도들이다.
본 실시예에 의한 제판 제작방법은, 제1 금속층을 형성하지 않는 것을 제외하고는 도 1 내지 도 3을 참조하여 설명한 제판 제작방법과 실질적으로 동일하므로, 중복되는 설명은 생략한다. 마찬가지로, 본 실시예에 의해 제작된 제판도 롤러 형태의 롤제판일 수 있으며, 평판형태의 평판제판일 수 있다.
도 5 및 도 6a를 참조하면, 우선, 본 실시예에 의한 제판 제작방법에서는, 제판(200) 상에 나노입자 잉크로 제1 패턴(220)을 인쇄한다(단계 S11).
이 경우, 상기 제1 패턴(220)은 앞서 설명한 제1 패턴(120)과 종류, 재료, 형성방법 및 특징이 동일하므로 중복되는 설명은 생략한다.
이 후, 상기 제1 패턴(220)을 건조시키고(단계 S21), 상기 건조공정에서 상기 제1 패턴(220)이 금속 나노입자인 경우 소결되는 경우 전도성을 갖게 되므로, 소결 전까지만 건조하는 것이 필요하다.
도 5 및 도 6b를 참조하면, 이 후, 상기 제판(200) 상에 제2 금속층(230)을 도금한다(단계 S31).
이 경우, 상기 제2 금속층(230)은 상기 제판(200) 상에만 도금되며, 상기 제1 패턴(220)이 전도성을 갖지 않으므로 상기 제2 금속층(230)은 상기 제1 패턴(220)의 상면이나 측면에는 도금되지 않는다. 다만, 상기 제2 금속층(230)이 상기 제판(200) 상에 도금됨에 따라, 상기 제2 금속층(230)은 상기 제1 패턴(220)의 측면의 일부에 접촉되도록 형성될 수 있다.
도 5 및 도 6c를 참조하면, 이 후, 상기 제1 패턴(220)을 제거하여 상기 제2 금속층(230)을 개구하는 제2 개구부(231)를 형성한다(단계 S41).
이 경우, 상기 제1 패턴(120)은 식각 공정으로 제거될 수 있음은 앞서 설명한 바와 같으며, 이에 따라 상기 제판(200)의 표면이 외부로 노출된다.
도 5 및 도 6d를 참조하면, 이 후, 상기 제판(200)을 선택적으로 식각하여 상기 제판(200)의 상면에 제1 홈부(201)를 형성한다(단계 S51).
즉, 상기 제판(200)의 표면이 외부로 노출된 상태에서, 상기 제2 금속층(230)은 식각하지 않고 상기 제판(200)만 식각하는 식각액을 사용하여, 상기 제판(200) 상에 제1 홈부(201)를 형성한다.
예를 들어, 상기 제2 금속층(230)이 니켈을 포함하고, 상기 제판(200)이 SUS를 포함하는 경우, 니켈은 식각하지 않고 SUS만 식각하는 식각액으로 상기 식각 공정을 수행할 수 있다.
이 경우, 상기 제판(200)에 형성되는 제1 홈부(201)의 깊이는 상기 식각 공정에서의 식각 시간 또는 식각액의 농도 등의 식각 조건을 제어하여 변경될 수 있다.
이와 달리, 상기 제판(200)의 식각 공정에서 앞서 설명한 플라즈마 드라이 에칭 공정이 사용될 수도 있다.
도 5 및 도 6e를 참조하면, 이 후, 상기 제2 금속층(230)의 상면에 제3 금속층(240)을 도금한다(단계 S61).
이 경우, 상기 제3 금속층(240)의 도금 공정은, 앞서 설명한 바와 같이 선택적으로 수행될 수 있다.
한편, 상기 제3 금속층(240)은 상기 제2 금속층(230) 상에 도금되므로, 상기 제2 금속층(230)의 제2 개구부(231)와 일렬로 제3 개구부(241)를 형성하게 된다.
즉, 상기 제3 금속층(240)을 추가로 도금함으로써, 미세 패턴의 종횡비를 증가시킬 수 있으며, 미세 패턴의 내구성 및 신뢰성을 향상시킬 수 있다.
그리하여, 상기 제판(100)의 상면에는 제1 홈부(201), 제2 개구부(231) 및 제3 개구부(241)가 일렬로 배열되어 미세패턴(250)이 형성된다.
물론, 상기 제3 금속층(240)이 도금되지 않는 경우, 상기 미세패턴(250)은 상기 제판(100)의 상면에 상기 제1 홈부(201) 및 제2 개구부(231)가 형성되어 완성될 수 있다.
도 7은 본 발명의 또 다른 실시예에 의한 제판 제작방법을 도시한 흐름도이다.
본 실시예에 의한 제판 제작방법은, 제3 금속층을 형성하는 경우 제2 금속층을 제거하고 제3 금속층을 도금하는 공정을 제외하고는 도 5 및 도 6a 내지 도 6e를 참조하여 설명한 제판 제작방법과 실질적으로 동일하므로, 동일한 참조번호를 사용하고 중복되는 설명은 생략한다. 마찬가지로, 본 실시예에 의해 제작된 제판도 롤러 형태의 롤제판일 수 있으며, 평판형태의 평판제판일 수 있다.
도 7을 참조하면, 즉, 본 실시예에 의한 제판 제작방법에서, 상기 제판(200) 상에 제1 패턴(220)을 형성하는 단계(단계 S11)부터 상기 제판(200)을 선택적으로 식각하여 제1 홈부(201)를 형성하는 단계(단계 S51)까지는 상기 도 5 및 도 6a 내지 도 6d를 참조하여 설명한 제판 제작방법과 동일하다.
다만, 상기 제판(200)을 식각하여 상기 제1 홈부(201)를 형성한 후, 상기 제2 금속층(230)을 제거한다(단계 S71).
이 경우, 상기 제2 금속층(230)만 선택적으로 제거할 수 있는 식각액을 사용하여 상기 제판(200)의 표면에 대한 추가 식각 없이 상기 제2 금속층(230)만 제거가 가능하다.
이 후, 상기 제판(200) 상에 제3 금속층(240)을 도금한다(단계 S81).
그리하여, 상기 제판(200)의 상면에는 제1 홈부(201)가 형성되는 것 외에, 상기 제1 홈부(201)와 일렬로 제3 개구부(241)가 형성되며, 이에 따라 미세패턴(250)이 형성된다.
한편, 상기 제3 금속층(240)은 선택적으로 도금되는 것으로, 상기 제3 금속층(240)의 도금 공정이 수행되지 않는 경우, 상기 제2 금속층(230)을 제거함으로써 상기 미세패턴(250)이 완성될 수 있다.
본 발명의 실시예들에 의하면, 제판에 미세패턴을 형성하는 공정에서 나노입자 잉크로 미세패턴을 인쇄하여 기초 패턴을 형성하므로, 나노입자 잉크를 통해 수 μm 이내의 선폭을 갖는 정밀한 패턴을 제판 상에 형성할 수 있다.
이 경우, 상기 제판은 롤러 형상의 제판롤러일 수 있으며, 이에 따라 롤제판에 보다 정밀한 패턴을 형성할 수 있다.
특히, 상기 나노입자 잉크는 금속 나노입자 또는 세라믹 나노입자를 포함하는 것으로, 종래의 포토레지스트 잉크가 높은 점성으로 미세 패턴의 형성이 어려운 단점을 극복하여, 미세한 패턴의 형성이 가능하다. 나아가, 상기 나노입자 잉크의 미세 패턴은 현재까지 미세 패턴의 형성에 가장 적합한 공정인 리버스 옵셋 인쇄 공정을 통해 형성될 수 있는 장점을 가진다.
다만, 상기 나노입자 잉크는 소결을 통해 전도성을 가지게 되므로, 상기 나노입자 잉크가 소결되지 않을 때까지만 건조를 수행하여 추가적인 공정을 통해 상기 나노입자 잉크를 제거하는 경우 이에 대응되는 미세 패턴의 형성이 용이하게 할 수 있다.
또한, 제2 금속층으로 니켈을 사용함으로써, 제1 금속층인 구리 또는 제판의 재질에 비해 내식각성이 높으므로, 선택적인 식각액의 선정이 용이하고 선택적인 식각을 통해 상기 제1 금속층 또는 상기 제판에 대하여만 식각의 수행이 가능하게 된다.
또한, 선택적으로 상기 제3 금속층으로 제판의 외면을 도금함으로써, 미세 패턴의 종횡비를 증가시킬 수 있으며, 미세 패턴의 내구성 및 신뢰성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명에 따른 제판 제작방법은 인쇄용 제판을 제작하여 인쇄 공정에 사용될 수 있는 산업상 이용 가능성을 갖는다.
100, 200 : 제판 110 : 제1 금속층
111 : 제1 개구부 120, 220 : 제1 패턴
130, 230 : 제2 금속층 131, 231 : 제2 개구부
140, 240 : 제3 금속층 141, 241 : 제3 개구부
150 : 미세패턴 201 : 제1 홈부

Claims (16)

  1. 제판 상에 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 나노입자 잉크로 제1 패턴을 인쇄하는 단계;
    상기 제1 패턴을 건조시키는 단계;
    상기 제1 금속층 상에 제2 금속층을 도금하는 단계;
    상기 제1 패턴을 제거하여 상기 제2 금속층을 개구하는 제2 개구부를 형성하는 단계; 및
    상기 제1 금속층을 선택적으로 식각하여 상기 제1 금속층을 개구하는 제1 개구부를 형성하는 단계를 포함하여 상기 제판 상에 미세패턴을 형성하고,
    상기 제1 금속층을 선택적으로 식각하는 단계에서, 상기 제1 금속층은 식각하고, 상기 제2 금속층은 식각하지 않는 선택적 식각액을 사용하는 것을 특징으로 하는 제판 제작방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 패턴을 인쇄하는 단계는,
    상기 제1 금속층 상에, 상기 나노입자 잉크로 리버스 옵셋(Reverse Offset) 인쇄 공정으로 인쇄하는 것을 특징으로 하는 제판 제작방법.
  4. 삭제
  5. 제1항에 있어서, 상기 제1 금속층 상에 상기 제2 금속층을 도금하는 단계에서,
    상기 제2 금속층은 상기 제1 패턴의 측면의 일부에만 도금되는 것을 특징으로 하는 제판 제작방법.
  6. 삭제
  7. 제1항에 있어서, 상기 제1 금속층을 선택적으로 식각하는 단계에서,
    상기 제판은 상기 식각 단계에서 에치 스토퍼(etch stopper)로 사용되는 것을 특징으로 하는 제판 제작방법.
  8. 제1항에 있어서,
    상기 제판 상부에 제3 금속층을 도금하는 단계를 더 포함하여 상기 미세패턴을 형성하는 것을 특징으로 하는 제판 제작방법.
  9. 제8항에 있어서,
    상기 제판의 상부에 제3 금속층을 도금하기 전에 상기 제2 금속층을 제거하는 단계를 더 포함하며,
    상기 제판의 상부에 제3 금속층을 도금하는 단계는, 상기 제3 금속층을 상기 제1 금속층 상에 도금하는 것을 특징으로 하는 제판 제작방법.
  10. 제8항에 있어서,
    상기 제1 금속층은 구리(Cu)를 포함하고, 상기 제2 금속층은 니켈(Ni)을 포함하며, 상기 제3 금속층은 크롬(Cr)을 포함하는 것을 특징으로 하는 제판 제작방법.
  11. 제판 상에 나노입자 잉크로 제1 패턴을 인쇄하는 단계;
    상기 제1 패턴을 건조시키는 단계;
    상기 제판 상에 제2 금속층을 도금하는 단계;
    상기 제1 패턴을 제거하여 상기 제2 금속층을 개구하는 제2 개구부를 형성하는 단계;
    상기 제판을 선택적으로 식각하여 상기 제판에 제1 홈부를 형성하는 단계; 및
    상기 제판 상부에 제3 금속층을 도금하는 단계를 포함하여 상기 제판 상에 미세패턴을 형성하고,
    상기 제판의 상부에 제3 금속층을 도금하기 전에 상기 제2 금속층을 제거하는 단계를 더 포함하며, 상기 제판의 상부에 제3 금속층을 도금하는 단계는, 상기 제3 금속층을 상기 제판 상에 도금하는 것을 특징으로 하는 제판 제작방법.
  12. 삭제
  13. 삭제
  14. 제1항 또는 제11항에 있어서,
    상기 제판은 롤러(roller) 형상의 롤제판 또는 평판(plate) 형상의 평판제판인 것을 특징으로 하는 제판 제작방법.
  15. 제1항 또는 제11항에 있어서,
    상기 나노입자 잉크는 금속 나노입자를 포함하는 금속 나노입자 잉크, 또는 세라믹 나노입자를 포함하는 세라믹 나노입자 잉크인 것을 특징으로 하는 제판 제작방법.
  16. 제15항에 있어서, 상기 제1 패턴을 건조시키는 단계는,
    상기 나노입자 잉크에 포함된 금속 나노입자 또는 세라믹 나노입자가 소결되기 전까지 건조시키는 것을 특징으로 하는 제판 제작방법.
KR1020150131443A 2015-09-17 2015-09-17 미세패턴을 갖는 제판 제작방법 KR101750361B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150131443A KR101750361B1 (ko) 2015-09-17 2015-09-17 미세패턴을 갖는 제판 제작방법
JP2016100757A JP6298100B2 (ja) 2015-09-17 2016-05-19 微細パターンを有する製版製作方法及びこれを具現するための製版製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150131443A KR101750361B1 (ko) 2015-09-17 2015-09-17 미세패턴을 갖는 제판 제작방법

Publications (2)

Publication Number Publication Date
KR20170033565A KR20170033565A (ko) 2017-03-27
KR101750361B1 true KR101750361B1 (ko) 2017-06-23

Family

ID=58391233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150131443A KR101750361B1 (ko) 2015-09-17 2015-09-17 미세패턴을 갖는 제판 제작방법

Country Status (2)

Country Link
JP (1) JP6298100B2 (ko)
KR (1) KR101750361B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524100A (ja) * 2002-04-24 2005-08-11 シピックス・イメージング・インコーポレーテッド パターン形成された薄膜導体を基材上に形成する方法
KR101464348B1 (ko) * 2013-05-23 2014-11-25 한국기계연구원 미세 패턴용 고종횡비 제판 제작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161872A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd 半導体集積回路装置
KR101309454B1 (ko) * 2005-08-31 2013-09-23 엘지디스플레이 주식회사 인쇄판, 이의 제조 방법 및 이를 이용한 평판표시장치의제조 방법
WO2007135901A1 (ja) * 2006-05-19 2007-11-29 Think Laboratory Co., Ltd. グラビア製版ロール及びその製造方法
JP2014081489A (ja) * 2012-10-16 2014-05-08 Think Laboratory Co Ltd グラビア印刷用製版ロール及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524100A (ja) * 2002-04-24 2005-08-11 シピックス・イメージング・インコーポレーテッド パターン形成された薄膜導体を基材上に形成する方法
KR101464348B1 (ko) * 2013-05-23 2014-11-25 한국기계연구원 미세 패턴용 고종횡비 제판 제작 방법

Also Published As

Publication number Publication date
JP2017056717A (ja) 2017-03-23
JP6298100B2 (ja) 2018-03-20
KR20170033565A (ko) 2017-03-27

Similar Documents

Publication Publication Date Title
JP4486660B2 (ja) 印刷回路基板の製造方法
JP4534984B2 (ja) 金属フォトエッチング製品の製造方法
CN1886031B (zh) 采用软模形成精细图案的方法
TWI271131B (en) Pattern fabrication process of circuit substrate
CN107175939B (zh) 用于印刷线路制程的印章及其制造方法以及印刷线路制程
JP2007508159A (ja) 弾性スタンプ、かかるスタンプを使用したパターン形成方法、およびかかるスタンプを製造するための方法
EP1675802B1 (en) Method for patterning a substrate surface
JPWO2011081153A1 (ja) 金型及びその製造方法
KR101750361B1 (ko) 미세패턴을 갖는 제판 제작방법
JP2009513830A (ja) 構造の作製方法
TWI375278B (en) Method of enabling selective area plating on a substrate
KR101520412B1 (ko) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
TWI407867B (zh) 印刷電路板及其製作方法
KR20170091858A (ko) 임프린팅 공정을 이용한 미세패턴을 갖는 제판 제작방법
KR102026181B1 (ko) Ipl 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법
JP2005183682A (ja) 基板の製造方法及び基板
KR101716851B1 (ko) 용액재료를 이용한 미세패턴 제조방법
JP6792255B2 (ja) 導電パターンの形成方法および電子デバイスの製造方法
KR101464348B1 (ko) 미세 패턴용 고종횡비 제판 제작 방법
KR101617952B1 (ko) 소프트리소그래피를 이용한 경사진 관통 구멍을 구비한 구조체의 제조방법
KR102279623B1 (ko) 미세 패턴을 갖는 마스터 몰드를 이용한 연성회로기판의 제조방법
KR101106108B1 (ko) 인쇄 전자용 인쇄롤의 미세 선폭 가공 방법
Chen et al. Electroplated stencil reinforced with arch structures for printing fine and long conductive paste
KR20160101261A (ko) 전도성 매립패턴의 형성방법
WO2017069081A1 (ja) 被印刷基材の表面構造及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 4