KR101106003B1 - 멀티층 제조방법 - Google Patents
멀티층 제조방법 Download PDFInfo
- Publication number
- KR101106003B1 KR101106003B1 KR1020050058342A KR20050058342A KR101106003B1 KR 101106003 B1 KR101106003 B1 KR 101106003B1 KR 1020050058342 A KR1020050058342 A KR 1020050058342A KR 20050058342 A KR20050058342 A KR 20050058342A KR 101106003 B1 KR101106003 B1 KR 101106003B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- powder
- film layer
- pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 32
- 239000000843 powder Substances 0.000 claims abstract description 52
- 239000000243 solution Substances 0.000 claims abstract description 48
- 239000006185 dispersion Substances 0.000 claims abstract description 43
- 229920000642 polymer Polymers 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000003637 basic solution Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 230000008878 coupling Effects 0.000 claims abstract description 7
- 238000010168 coupling process Methods 0.000 claims abstract description 7
- 238000005859 coupling reaction Methods 0.000 claims abstract description 7
- 238000002156 mixing Methods 0.000 claims abstract description 6
- 239000010409 thin film Substances 0.000 claims description 86
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000004381 surface treatment Methods 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 6
- 230000002209 hydrophobic effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002105 nanoparticle Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 231100000481 chemical toxicant Toxicity 0.000 description 1
- 239000003251 chemically resistant material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 239000003440 toxic substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 멀티층 제조방법은, 기판 상에 제 1층을 마련하는 단계와; 제 1층을 표면처리하는 단계와; 기초용액에 파우더와 폴리머를 혼합하여 분산용액을 마련하는 단계와; 상기 분산용액을 상기 제 1층에 떨어트리는 단계와; 상기 표면처리된 기판에 자기조립된 상기 분산용액을 예비열처리하여 상기 기초용액을 증발시켜 예비패턴을 형성하는 단계와; 상기 예비패턴에 식각액을 사용하여 제 1층을 식각하는 단계와; 상기 예비패턴을 열처리하여 상기 폴리머를 증발시켜 파우더패턴을 형성하는 단계와; 상기 파우더패턴의 상기 파우더 간의 전기적 결합을 하는 파우더 열처리하는 단계를 포함하는 것을 특징으로 한다.
Description
도 1a 내지 도 1f은 종래의 멀티레이어의 패턴을 형성하는 공정도.
도 2a 내지 도 2f는 본 발명에 따른 멀티층의 패턴을 형성하는 공정도.
도 3a 내지 도 3i는 본 발명에 따른 실시예를 도시하는 공정도.
도 4는 본발명에 따른 제1박막층을 형성하는 다른 실시예를 도시한 도면.
도 5a는 본발명의 또 다른 실시예로 각각 스위칭소자의 평면도.
도 5b는 도 5a의 IV-IV'에 따른 단면도.
도 6a 내지 도 6i는 도 5a의 데이터배선에 파우더 패턴을 형성하는 공정도.
<도면의 주요 부분에 대한 부호의 설명>
50: 기판 95 : 데이터배선
100 : 분산용액 110 : 기초용액
120 :파우더 130 : 폴리머
본 발명은 멀티레이어를 구비하는 박막트랜지스터에 관한 것으로, 특히 탑 게이트형 폴리실리콘 박막트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 최신의 반도체 산업은 소자의 제작을 위해 박막의 착상, 형상화 및 에칭의 기술을 계속적으로 발전시키고 있다. 이러한 소자의 제조는 물리-화학적 공정에 그 기초를 두고 있으며 박막을 착상하고 에칭을 하는 과정을 반복적으로 수행한다. 대부분의 박막 형성과정은 연속적인 막의 생성을 필요로 하기 때문에 형상화는 일반적으로 박막을 제조한 뒤에 이루어지며 화학물질에 잘 견디는 물질에 대해 심한 에칭을 수반하게 된다.
도 1a 내지 도 1f은 종래의 멀티레이어의 패턴을 형성하는 공정도이다.
도 1a에 도시된 바와 같이, 금속 타켓을 마련한다. 그리고 금속타겟과 기판(510)을 챔버 안에 넣고, 챔버 안을 진공 분위기로 마련해 준다.
그리고 스퍼터링을 통해서 금속타켓을 때려주어 금속입자를 금속타겟에서 때어낸다. 이에 따라 금속타겟에서 떨어진 금속입자는 기판에 증착하게 된다. 금속, 절연층, 반도체층을 형성할 때, 표면 격자정합(lattice matching)을 통해서 초기 시드 레이어(seed layer)가 구성되고 지속적인 원자 트러스터(atomic cluster)의 표면반응으로 일정두께의 박막이 형성될 수 있다.
여기서 제1박막층(520)을 마련하고 제1박막층(520) 상에 제2박막층(530)을 형성하여 멀티박막층을 형성한다. 여기서 제1박막층(520)은 식각액에 내성이 있는 반면 전도도는 낮은 특성이 있다. 반면 제2박막층(530)은 전도도 특성이 좋은 반면 식각액에 부식이 잘되어 제1박막층(520)을 형성하여 전도도가 좋은 제2박막층(530)을 식가액으로부터 보호하여 전자이동 경로를 확보하게 된다.
도 1b에 도시된 바와 같이, 멀티박막층이 증착된 기판(510) 상에 빛에 노출 되면 광중합 반응에 의해서 경화되는 감광제(540a)를 도포한다.
도 1c에 도시된 바와 같이, 증착된 멀티박막층 상에 도포된 감광제(540a)를 마스크(600)를 통하여 노광하게 된다. 여기서 마스크(600)는 차광영과 노광영역으로 구분되어 감광제(540a)를 노광하게 된다. 빛에 노출 여부에 따라 감광제(540a)는 경화 또는 미경화된다.
도 1d는 빛에 의해서 광중합되어 경화된 영역과 미경화된 영역으로 나누어지게 된다. 그리고 미경화된 영역의 감광제(540a)를 식각하고, 경화시킨 감광제(540)를 남겨 감광패턴(540)을 형성하게 된다.
도 1e에 도시된 바와 같이, 감광패턴(540)이 남겨진 멀티박막층(520, 530)에 식각액을 사용하여 증착된 멀티박막층(520, 530)을 식각하게 된다. 여기서 감광패턴(540)가 남아 있는 영역에는 멀티박막층(520, 530)이 남아 있게 된다. 여기서 제1박막층(520)은 식각액에 내성이 있는 반면 전도도는 낮은 특성이 있다. 반면 제2박막층(530)은 전도도 특성이 좋은 반면 식각액에 부식이 잘되어 제1박막층(520)을 형성하여 전도도가 좋은 제2박막층(530)을 식각액으로부터 보호하여 전자이동 경로를 확보하게 된다.
도 1f에 도시된 바와 같이, 감광패턴(540)를 스트립함으로써 멀티박막층(520, 530)을 형성하게 된다.
그러나 최근에는 기판(510)의 크기가 커지면서 고가의 진공증착기의 제조비용과, 공정시간 단축의 어려움이 있다.
그리고 박막을 형성하고 박막의 패턴을 위해 이루어지는 화학물질을 이용한 식각과정은 어떤 종류의 박막에 대해서는 이러한 식각을 통한 형상화 방법이 쓰일 수 없기 때문에 리소그래피와 화학적 식각 기술에 제한요소가 있다.
또한 여러 종류의 식각함에 따라 기판(510)에 파티클이 발생하게 되고, 이러한 파티클(particle)이 부착에 이물질 불량과 같은 문제점이 발생되고 있다. 이러한 식각의 값비싼 공정과정 수행과 식각액과 같은 유독 화학물질이 발생한다.
본 발명은 저가이면서 공정이 간단한 멀티박막층을 형성하고 고가의 식각액을 사용하여 고 전도도를 필요로 하는 영역에 전도성이 좋은 나노패턴을 형성할 수 있는 멀티층 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 멀티층 제조방법은, 기판 상에 제 1층을 마련하는 단계와; 상기 제 1층을 표면처리하는 단계와; 기초용액에 파우더와 폴리머를 혼합하여 분산용액을 마련하는 단계와; 상기 분산용액을 상기 제 1층에 떨어트리는 단계와; 상기 표면처리된 기판에 자기조립된 상기 분산용액을 예비열처리하여 상기 기초용액을 증발시켜 예비패턴을 형성하는 단계와; 상기 예비패턴에 식각액을 사용하여 상기 제 1층을 식각하는 단계와; 상기 예비패턴을 열처리하여 상기 폴리머를 증발시켜 패턴을 형성하는 단계와; 상기 패턴의 상기 파우더 간의 전기적 결합을 하는 파우더 열처리하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명의 스위칭소자 제조 방법은, 기판 상에 제 1박막층을 마련하는 단계와; 상기 제 1박막층을 절연하는 제1절연막을 마련하는 단계와; 상기 제1절연막에 반도체층을 형성하는 단계와; 상기 반도체층이 마련된 상기 기판 전면에 제 2박막층을 형성하는 단계와; 상기 제 2박막층을 표면처리하는 단계와; 상기 제 2박막층에 분산용액을 떨어트리는 단계와; 상기 표면처리된 제2박막층에 자기조립된 상기 분산용액을 열처리하고 식각액으로 상기 제 2박막층을 식각하여 멀티박막층이 마련되는 단계를 포함하는 것을 특징으로 한다.
여기서 기초용액에 파우더와 폴리머를 혼합하여 분산용액을 마련하는 단계와; 상기 기초용액을 증발시켜 예비패턴을 형성하는 단계와; 상기 예비패턴에 식각액을 사용하여 상기 제 2박막층을 식각하는 단계와; 상기 예비패턴을 열처리하여 상기 폴리머를 증발시켜 파우더패턴을 형성하는 단계와; 상기 파우더패턴의 상기 파우더 간의 전기적 결합을 하는 파우더 열처리하는 단계를 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 2a 내지 도 2f는 본 발명에 따른 멀티층의 패턴을 형성하는 공정도이다.
패턴을 형성하기 위해서 기초용액(110)을 마련하고 기초용액(110)에 폴리머(130)와 파우더(120)를 혼합하여 분산용액(100)을 마련한다. 여기서 파우더(120)는 패턴을 이루는 성분이 된다. 그리고 폴리머(130)는 추후에 형성되는 예비패턴(참조 도2d의 150)을 형상을 마련해주는 역할을 하게 된다. 그리고 기초용액(110)은 액상으로 파우더(120)를 분산하는 열할을 하게 된다. 여기서 파우더(120)는 나노크기의 입자인 것을 특징으로 한다. 나노크기의 입자는 표면 에너지가 낮기 때문에 안정화 상태(stable state)가 되기 위해 서로 응집하려는 특성이 있다. 그래서 액상의 기초용액(110)에 파우더(120)를 고르게 분산시키는 것이 바람직하다.
한편 도 2a에 도시된 바와 같이, 기판(10)에 제1층(20)을 증착한다. 여기서 제1층(20)은 글래스 또는 실리콘 웨이퍼 등일 수 있다.
도 2b에 도시된 바와 같이, 제1층(20)에 표면처리를 하여 분산용액(100)에 대해 친수성질을 갖는 영역(A)과 소수의 성질을 갖는 영역(B)을 형성한다. 그리고 표면처리된 제1층(20) 상에 분산용액(100)을 떨어트리게 된다.
여기서 제1층(20)이 글래스일 경우, 분산용액(100)과 접촉각을 형성할 수 있도록 하는 표면처리이다. 그리고 실리콘 재료일 경우는 실리콘이 오염(contamination)이 되지 않도록 하는 표면처리이다.
도 2c에 도시된 바와 같이, A영역은 분산용액(100)에 친수의 특성을 갖는 영역이다. A영역에는 분산용액(100)에 친수의 성질을 갖기 때문에 분산용액(100)이 A영역에 접촉각이 형성되어 제1층(20)에 접촉을 하게 된다.
그리고 B영역은 분산용액(100)에 소수의 특성을 갖는다. B영역은 분산용액(100)과 소수의 성질 때문에 분산용액(100)이 B영역에 접촉각이 형성되지 않게 된다. 이에 따라 B영역에는 분산용액(100)이 위치하지 않게 된다.
도 2d에 도시된 바와 같이, 예비열처리 통해서 분산용액(100)의 액상의 기초 용액(110)을 증발시킨다. 여기서 증발온도는 기초용액(110)을 증발시킬 수 있는 소정의 온도인 것이 바람직하다. 높은 온도에서 예비열처리를 하게 되면 폴리머(130)까지 기화되어 예비패턴(150)의 형상을 형성하지 못하기 때문이다. 여기서 기초용액(110)을 증발되면서 파우더(120)와 폴리머(130)가 남아 예비패턴(150)을 형성되게 된다.
도 2e에 도시된 바와 같이, 폴리머(130)와 파우더(120)가 남아 있는 예비패턴(150)에서 식각액을 사용하여 예비패턴(150)이 형성되지 않은 영역의 제1층(20)을 식각하게 된다. 여기서 예비열처리를 통해 형성된 예비패턴(150)은 폴리머(130)가 혼합되어 있어 식각액에 식각이 되지 않는다. 그리고 예비패턴(150)이 남아 있는 영역 하부에 있는 제1층(20)은 예비패턴(150)에 의해서 식각이 되지 않는다.
도 2f에 도시된 바와 같이, 예비패턴(150)을 열처리하여 폴리머(130)를 기화시키게 된다. 여기서 폴리머(130)는 제1층(20)의 패턴의 형상을 만들어 주는 역할을 하였기 때문에 기화시켜 파우더(120)가 남게 된다.
도 1a 내지 도 1f를 참조하면, 종래에는 제1박막층(520) 증착하고 제2박막층(530)을 제1박막층(520) 상에 증착하였다. 그리고 감광제(540a)를 그 위에 도포하고 마스크(600)의 패턴을 통해서 감광제(540a)를 노광하여 감광패턴(540)을 형성하였다. 그리고 제1박막층(520)과 제2박막층(530)을 동시에 식각하여 멀티박막층을 형성하였다.
그러나 이러한 마스크를 통해 멀티박막층의 패턴을 형성하는 공정은 고가의 마스크를 사용한다는 점과 감광제(540)를 사용하여 식각을 하기 때문에 파티클 등 의 찌거기가 남아 불량이 발생한다는 문제점이 있다.
또한 여러가지의 식각액을 사용하고, 공정을 수행하는 시간이 상당히 소요된다는 단점이 있다. 여기서 식각액을 사용할 때 제1박막층(520)과 제2박막층(530)을 식각하는 액이 서로 다를 수도 있다. 식각액을 서로 다를 때는 식각을 하는 공정시간이 더 많이 소요되게 된다.
하지만 본 발명에는 폴리머(130)를 기초용액(110)에 혼합하여 예비패턴(150)을 형성하고 제1층(20)을 식각하여 공정시간 단축으로 생상성 향상이 되고, 고가의 마스크 장비를 사용하지 않음으로 공정장비 단순화로 장비투자비가 절감하게 할 수 있다.
그리고 파우더(120) 간에 전기적 연결을 위해서 열처리를 더 할 수도 있다.
도 3a 내지 도 3i는 본 발명에 따른 실시예를 도시하는 공정도이다.
도 3a에 도시된 바와 같이, 기판(50)을 마련하고, 기판(50) 상에 제1박막층(60)을 형성한다. 그리고 제1박막층(60)을 절연하는 제1절연막(70)을 형성한다.
도 3b에 도시된 바와 같이, 제1절연막(70) 상에 반도체층(80)을 마련한다. 그리고 반도체층(80) 상에 마련되는 제2박막층(참조 도 3c 90a)과 옴믹콘택을 위해서 이온이 주입된 반도체층(80a)을 형성한다.
도 3c에 도시된 바와 같이, 반도체층(80)이 마련된 기판(50) 전면에 제2박막층(90a)을 증착을 한다. 제2박막층(90a)에 표면처리하여 분산용액(100)에 대해 친수와 소수의 성질을 갖는 표면처리를 하게된다.
도 3d에 도시된 바와 같이, 표면처리된 제2박막층(90a)에 분산용액(100)을 떨어트린다. 여기서 제2박막층(90a)의 표면에는 분산용액(100)에 대해 친수와 소수의 표면처리가 되어 있어 분산용액(100)이 친수영역 상에 접촉각을 형성하게 된다.
도 3e에 도시된 바와 같이 친수영역에 분산용액(100)이 위치하게 된다.
도 3f에 도시된 바와 같이, 친수영역에 마련된 분산용액(100)을 열처리하여 기초용액(110)을 증발시켜 폴리머(130)와 파우더(120)가 남은 예비패턴(150)을 형성한다.
여기서 열처리를 통해 예비패턴(150)이 형성된 기판(50)에 식각액을 사용하여 예비패턴(150)이 형성된 영역을 제외한 제2박막층(90a)을 식각하게 된다.
도 3g에 도시된 바와 같이, 예비패턴(150)이 형성된 제2박막층(90a)에 식각액을 이용하여 제2박막패턴(90)을 형성한다. 여기서 예비패턴(150)의 폴리머(130)에 의해서 예비패턴(150)과 예비패턴(150) 하부의 제2박막층(90a)은 식각이 되지 않고 남아 있게 된다. 그리고 열처리를 통해서 폴리머(130)를 기화시켜 파우더패턴(200)을 남겨 멀티박막층을 형성한다.
이에 따라 제2박막층(90a)은 옴믹콘택을 위한 층이 되고, 파우더(120)로 형성된 층은 전기전도도 특성이 좋아 스위칭소자의 전자이동 경로로서 형성이 된다.
도 4는 본발명에 따른 제1박막층을 형성하는 다른 실시예를 도시한 도면이다.
도 4에 도시된 바와 같이, 기판(50)면에 표면처리를 하여 기판(50)과 분산용액(100)이 친수성을 갖도록 할 수 있다. 이에 따라 제1박막층(60)을 파우더패턴(200)으로 형성할 수 있게 된다.
여기서 제1박막층(60)이 파우더패턴(200)인 경우는 열처리를 할 수 있는 온도를 폭 넓게 확보할 수 있게 된다. 제1박막층(60)이 파우더패턴(200)이 아닌 경우는 패턴에 열이 가해지게 되면 제1박막층(60)이 박리되는 등의 문제가 발생할 수 있다.
도 5a 및 5b 본발명의 또 다른 실시예로 각각 스위칭소자의 평면도이고, 도 5a의 IV-IV'에 따른 단면도이다.
도 5a와 도 5b에 도시된 바와 같이, 높은 전도도를 요구하는 데이터배선에 나노크기의 파우더(120)가 마련되어 있다. 데이터배선(95)에 나노크기의 파우더(120)를 형성함으로써 저저항의 전도성을 갖는 물질이 외부로부터 신호가 주입되어 각 화소로 신호가 전달되는 경로로써 역할을 할 수 있게 한다. 도 5a와 도 5b는 다음에 도시하는 공정도에서 상세히 설명을 한다.
도 6a 내지 도 6i는 도 5a의 데이터배선에 파우더 패턴을 형성하는 공정도이다.
도 6a 내지 도 6i 에 도시된 바와 같이, 기판(50)에 제1박막층(60)을 형성하고 제1박막층(60)을 절연하는 제1절연층(70)을 형성한다. 그리고 채널 역할을 하는 반도체층(80)을 형성한다. 반도체층(80)은 반도체층에 이온이 주입된 반도체층(80a)이 형성되어 있다.(도 6a)
그리고 제2박막층(90)을 증착하고(도 6b), 제2박막층(90)의 패턴을 포토리소그래피 방법 등으로 형성한다.(도 6c)
여기서 제2박막층(90) 표면에 표면처리하여 분산용액(100)에 대해 친수와 소 수처리를 하여 분산용액(100)이 자지조립을 할 수 있게 한다. (도 6d)
특히, 도 6d에서 분산제에 대해 친수영역은 스위칭소자의 신호에 대해 빠른 응답속도를 요구하여 높은 전도도를 필요로 하는 데이터배선(95) 상에 친수영역이 형성되는 것을 특징으로 한다.
그리고 분산용액(100)을 기판(50) 상에 떨어트려 친수처리된 친수영역 상에 위치하도록 한다. 여기서 분산용액(100)은 폴리머(130)가 혼합되지 않을 용액을 사용할 수도 있다.(도 6e)
그리고, 도 6e에서 분산용액(100)이 제2박막층(90a)의 친수영역에 자기조립된 상태에서 열처리를 하여 기초용액(110)을 증발시키게 된다. 기초용액(110)이 증발됨에 따라 폴리머와 파우더가 남아 예비패턴(150)을 형성하게 된다(도 6f)
그리고 형성된 예비패턴(150)을 열처리하여 폴리머(130)를 기화시키게 된다. 이에 따라 파우더(120)가 데이터배선(95) 상에 남게 된다. 여기서 폴리머(130)가 기화되면서 예비패턴(150)을 형성할 수 있게 하여 폴리머(130)가 기화되더라도 두께가 일정한 파우더패턴(200)을 형성할 수 있다. 그리고 파우더(120) 간에 전기적 결합이 미비할 수 있기 때문에 열처리를 통해 파우더패턴(200)의 전기적 결합을 할 수 있게 한다. (도 6g)
소자를 보호하는 패시베이션막(170)을 도포한다.(도 6h)
그리고 패시베이션막(170)에 관통홀(190)을 마련하여 데이터전극(90)과 패드부의 전극에 투명전도성 금속(180)을 연결한다.(도 6i)
종래에는 멀티 레이어를 기판 전면에 박막층을 증착하고 식각을 통해서 멀티 층을 마련하였다. 이런한 멀티층은 식각을 하는 식각액에 박막층이 식각이 되어 요구하는 전도도를 박막층을 갖지 못하게 되는 경우가 발생하기 때문에 주요신호를 전달하는 박막층을 식각액으로 부터 보호하는 박막층과 주요신호를 전달하는 전자이동경로로써의 박막층으로 멀티층을 형성하였다. 그리고 기판 전면에 증착된 박막을 소정의 영역만 남기고 식각했다. 그래서 재료비가 증가하게 되고 버퍼층을 식각하는 별도의 공정을 수행해야 했다.
이에 따라 자기조립 단분자 제조방법에 의하여 소정의 영역에 파우더패턴(200)을 형성하여 높은 전도도를 필요로 하는 데이터배선(95)에 파우더패턴(200)을 형성함으로써 재료비 절감과 식각하는 번거로움을 해소할 수 있게 된다. 그리고 고가의 진공증착장비 및 노광장치를 사용하지 않기 때문에 장비투자 절감의 효과가 있고, 감광제를 사용하여 노광하여 패턴을 형성하는 과정에서 발생하는 파티클의 발생으로 불량이 발생하는 것을 방지할 수 있게 된다.
이와 같은 본 발명에 의하면, 자기조립 단분자 제조방법에 의하여 소정의 영역에 파우더패턴을 형성하여 높은 전도도를 필요로 하는 데이터배선에만 파우더패턴을 형성함으로써 재료비 절감과 식각하는 번거로움을 해소할 수 있게 된다
Claims (8)
- 기판 상에 제 1층을 마련하는 단계와;제 1층을 표면처리하는 단계와;기초용액에 파우더와 폴리머를 혼합하여 분산용액을 마련하는 단계와;상기 분산용액을 상기 제 1층에 떨어트리는 단계와;상기 표면처리된 기판에 자기조립된 상기 분산용액을 예비열처리하여 상기 기초용액을 증발시켜 예비패턴을 형성하는 단계와;상기 예비패턴에 식각액을 사용하여 제 1층을 식각하는 단계와;상기 예비패턴을 열처리하여 상기 폴리머를 증발시켜 파우더패턴을 형성하는 단계와;상기 파우더패턴의 상기 파우더 간의 전기적 결합을 하는 파우더 열처리하는 단계를 포함하는 것을 특징으로 하는 멀티층 제조방법.
- 제 1항에 있어서,상기 제 1층은 유리, 실리콘 웨이퍼 중 어느 하나인 것을 특징으로 하는 멀티층 제조방법.
- 제 1항에 있어서,상기 표면처리된 제 1층은 상기 분산용액에 대해 소수 및 친수의 성질을 갖는 친수영역과 소수영역으로 나누어지는 것을 특징으로 하는 자기조립 단분자막 제조방법.
- 기판 상에 제 1박막층을 마련하는 단계와;상기 제 1박막층을 절연하는 제1절연막을 마련하는 단계와;상기 제1절연막에 반도체층을 형성하는 단계와;상기 반도체층이 마련된 상기 기판 전면에 제 2박막층을 형성하는 단계와;상기 제 2박막층을 표면처리하는 단계와;상기 제 2박막층에 분산용액을 떨어트리는 단계와;상기 표면처리된 제2박막층에 자기조립된 상기 분산용액을 열처리하고 식각액을 사용하여 제 2박막층을 식각하여 멀티박막층이 마련되는 단계를 포함하는 것을 특징으로 하는 스위칭소자 제조방법.
- 제 4항에 있어서,기초용액에 파우더와 폴리머를 혼합하여 분산용액을 마련하는 단계와;상기 기초용액을 증발시켜 예비패턴을 형성하는 단계와;상기 예비패턴에 식각액을 사용하여 제 2박막층을 식각하는 단계와;상기 예비패턴을 열처리하여 상기 폴리머를 증발시켜 파우더패턴을 형성하는 단계와;상기 패턴의 상기 파우더 간의 전기적 결합을 하는 파우더 열처리하는 단계를 더 포함하는 것을 특징으로 하는 스위칭소자 제조방법.
- 제 4항에 있어서,상기 표면처리된 기판은 상기 분산용액에 대해 소수 및 친수의 성질을 갖는 친수영역과 소수영역으로 나누어지는 것을 특징으로 하는 스위칭소자 제조방법.
- 제 4항 내지 6항의 어느 한항에 있어서,상기 표면처리된 제 2박막층은 상기 스위칭소자의 데이터배선이 형성되는 영역이 분산용액에 대해 친수의 성질 갖는 것을 특징으로 하는 스위칭소자 제조방법.
- 제 4항 내지 6항의 어느 한항에 있어서,상기 기판에 표면처리하여 상기 제 1박막층을 파우더패턴으로 형성하는 것을 특징으로 하는 스위칭소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058342A KR101106003B1 (ko) | 2005-06-30 | 2005-06-30 | 멀티층 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058342A KR101106003B1 (ko) | 2005-06-30 | 2005-06-30 | 멀티층 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002706A KR20070002706A (ko) | 2007-01-05 |
| KR101106003B1 true KR101106003B1 (ko) | 2012-01-18 |
Family
ID=37869664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050058342A KR101106003B1 (ko) | 2005-06-30 | 2005-06-30 | 멀티층 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101106003B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100977152B1 (ko) * | 2008-05-02 | 2010-08-23 | 건국대학교 산학협력단 | 증가된 일함수를 가지는 유기반도체 소자의 투명전극의제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08124840A (ja) * | 1994-10-20 | 1996-05-17 | Shimada Phys & Chem Ind Co Ltd | 液状樹脂の成膜方法 |
| KR20040030804A (ko) * | 2001-07-09 | 2004-04-09 | 플라스틱 로직 리미티드 | 용액 영향 정렬 기술 |
| KR20040054424A (ko) * | 2002-12-18 | 2004-06-25 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2004207659A (ja) * | 2002-12-26 | 2004-07-22 | Sumitomo Rubber Ind Ltd | 回路の製造方法および該回路を備えた回路板 |
-
2005
- 2005-06-30 KR KR1020050058342A patent/KR101106003B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08124840A (ja) * | 1994-10-20 | 1996-05-17 | Shimada Phys & Chem Ind Co Ltd | 液状樹脂の成膜方法 |
| KR20040030804A (ko) * | 2001-07-09 | 2004-04-09 | 플라스틱 로직 리미티드 | 용액 영향 정렬 기술 |
| KR20040054424A (ko) * | 2002-12-18 | 2004-06-25 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2004207659A (ja) * | 2002-12-26 | 2004-07-22 | Sumitomo Rubber Ind Ltd | 回路の製造方法および該回路を備えた回路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070002706A (ko) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI545818B (zh) | 不透明導電區的自我對準覆蓋 | |
| US7615483B2 (en) | Printed metal mask for UV, e-beam, ion-beam and X-ray patterning | |
| JP2009505427A (ja) | 高性能の有機デバイス製造用レーザアブレーション法 | |
| WO2009011445A1 (en) | Laminate structure, electronic device, and display device | |
| KR20110081833A (ko) | 하드 마스크와 이중 노광에 의해 형성된 반도체 디바이스의 콘택과 비아들 | |
| US20090155963A1 (en) | Forming thin film transistors using ablative films | |
| US8394576B2 (en) | Method for patterning a photosensitive layer | |
| KR101106003B1 (ko) | 멀티층 제조방법 | |
| US20050157222A1 (en) | Method of manufacturing semiconductor device | |
| WO2006059143A1 (en) | Patterning techniques | |
| KR101101431B1 (ko) | 자기조립 단분자막 제조방법 | |
| JP2008159923A (ja) | 有機薄膜トランジスタ製造用蒸着用マスク、これを用いた有機薄膜トランジスタの製造方法、有機薄膜トランジスタ | |
| CN111370311A (zh) | 显示面板及其制备方法 | |
| JP2004200304A (ja) | 有機半導体装置およびその製造方法 | |
| KR20200135726A (ko) | 센서 및 그의 제조방법 | |
| US20220406592A1 (en) | Semiconductor structure and method of forming the same | |
| JP2002025935A (ja) | 導体部材形成方法、パターン形成方法 | |
| JPH11119431A (ja) | 金属パターンの形成方法 | |
| US20210217783A1 (en) | Transistor arrays | |
| Nishimura et al. | Fine Ag patterning on organic surface based on selective deposition using perfluoropolyether | |
| JP2016018854A (ja) | 有機半導体素子の製造方法 | |
| TW202105783A (zh) | 有機半導體電晶體 | |
| KR101250422B1 (ko) | 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법 | |
| JP2004119605A (ja) | 半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置 | |
| CN108321186A (zh) | 薄膜晶体管及其制作方法、阵列基板与显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 9 |