KR101101431B1 - 자기조립 단분자막 제조방법 - Google Patents

자기조립 단분자막 제조방법 Download PDF

Info

Publication number
KR101101431B1
KR101101431B1 KR1020050058338A KR20050058338A KR101101431B1 KR 101101431 B1 KR101101431 B1 KR 101101431B1 KR 1020050058338 A KR1020050058338 A KR 1020050058338A KR 20050058338 A KR20050058338 A KR 20050058338A KR 101101431 B1 KR101101431 B1 KR 101101431B1
Authority
KR
South Korea
Prior art keywords
pattern
powder
polymer
self
heat treatment
Prior art date
Application number
KR1020050058338A
Other languages
English (en)
Other versions
KR20070002703A (ko
Inventor
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050058338A priority Critical patent/KR101101431B1/ko
Publication of KR20070002703A publication Critical patent/KR20070002703A/ko
Application granted granted Critical
Publication of KR101101431B1 publication Critical patent/KR101101431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 자기조립 단분자막 제조방법은, 기판을 표면처리하는 단계와; 기초용액에 파우더와 폴리머를 혼합하여 분산용액을 마련하는 단계와; 상기 분산용액을 상기 기판에 떨어트리는 단계와; 상기 표면처리된 기판에 자기조립된 상기 분산용액을 예비열처리하여 상기 기초용액을 증발시켜 예비패턴을 형성하는 단계와; 상기 예비패턴을 열처리하여 상기 폴리머를 증발시켜 패턴을 형성하는 단계와; 상기 패턴의 상기 파우더 간의 전기적 결합을 하는 파우더 열처리하는 단계를 포함하는 것을 특징으로 한다.
이에 따라 두게가 일정한 패턴을 형성할 수 있게 되어 요구 전기전도도를 갖는 패턴을 형성할 수 있게 된다.

Description

자기조립 단분자막 제조방법{self assembly monolayer fabrication method}
도 1a 내지 도 1f은 종래의 진공증착법으로 패턴을 형성하는 공정도.
도 2a 내지 도 2c는 종래의 분산용액법을 이용하여 패턴을 형성하는 공정도.
도 3a 내지 도 3g는 본 발명에 따른 자기조립 단분자막을 형성하는 공정도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 30 : 분산용액
40 : 폴리머 50 : 파우더
60 : 기초용액 90 : 예비패턴
100 : 나노패턴
본 발명은 자기조립 단분자막에 관한 것으로, 특히 분산용액에 폴리머를 혼합하여 예비패턴을 형성하여 두께가 일정한 패턴을 형성할 수 있는 자기조립 단분자막 제조방법에 관한 것이다.
일반적으로 최신의 반도체 산업은 소자의 제작을 위해 박막의 착상, 형상화 및 에칭의 기술을 계속적으로 발전시키고 있다. 여기서 박막의 형상화 하기 위해서 박막을 착상하고 형상화하기 위한 에칭을 반복적으로 수행해야 했다.
도 1a 내지 도 1f은 종래의 진공증착법으로 패턴을 형성하는 공정도이다.
도 1a에 도시된 바와 같이, 금속 타겟을 마련한다. 그리고 금속 타겟과 기판(510)을 챔버 안에 넣고, 챔버 안을 진공분위기로 마련해 준다.
그리고 스퍼터링을 통해서 금속타겟을 때려주어 금속입자(550)를 금속타겟에서 때어낸다. 금속타겟에서 떨어진 금속입자(550)는 기판(510)에 증착하게 된다. 금속, 절연층, 반도체층을 형성할 때, 표면 격자정합(lattice matching)을 통해서 초기 시드 레이어(seed layer)가 구성되고 지속적인 원자 트러스터(atomic cluster)의 표면 반응으로 일정두께의 박막이 형성될 수 있다.
도 1b에 도시된 바와 같이, 금속입자(550)가 증착된 기판(510) 상에 빛에 노출되면 광중합 반응에 의해서 경화되는 감광제(580a)를 도포한다.
도 1c에 도시된 바와 같이, 증착된 금속입자(550) 상에 도포된 감광제(580a)를 노광하게 된다. 여기서 패턴을 형성하기 위해서 마스크를 사용하여 감광제(580a)를 노광하게 된다. 마스크에 패턴은 노광영역과 차광영역 등으로 나누어져 있다. 빛에 노출 여부에 따라 감광제(580a)의 소정의 영역이 노출된다.
도 1d는 빛에 의해서 광중합되어 경화된 영역과 미경화된 영역으로 나누어지게 된다. 그리고 미경화된 영역의 감광제(580a)를 식각하여 경화된 감광패턴(580)을 형성하게 된다.
도 1e에 도시된 바와 같이, 식각액을 사용하여 증착된 금속입자를 식각하게 된다. 여기서 감광재가 남아 있는 영역에는 금속입자가 남아 있게 된다.
도 1f에 도시된 바와 같이, 감광제(580a)를 스트립함으로써 금속패턴(600)을 형성하게 된다.
그러나 최근에는 기판(510)의 크기가 커지면서 고가의 진공증착기의 제조비용과, 공정시간 단축의 어려움이 있다.
또한 여러 종류의 식각액을 사용함에 따라 기판(510)에 파티클이 발생하게 되고, 이러한 파티클(particle) 부착은 이물성에 의한 불량과 같은 문제점이 발생되고 있다.
진공증착법과 같이 박막의 형상화 하기 위해서 박막을 착상하고 형상화하기 위한 에칭을 반복적으로 수행해야 했다. 그런데 이러한 형상화 과정은 박막 착상 후에 이루어지므로 공정을 반복적으로 수행하는데 어려움이 있고 값비싼 여러 식각액인 화학물질을 사용함으로 공정의 단가가 상승하는 요인이 된다.
그래서 저가이면서 공정이면서 간단한 공정인 분산용액법을 이용하여 박막을 형성함과 동시에 패턴가지 형성할 수 있는 기술이 개발되고 있다.
도 2a 내지 도 2c는 종래의 분산용액법을 이용하여 패턴을 형성하는 공정도이다.
도 2a에 도시된 바와 같이, 기판(520)의 표면에 표면처리를 하게 된다. 상기 표면처리는 혼합용액(530)에 친수와 소수의 성격을 갖도록 표면처리를 한다.
여기서 A'는 혼합용액(530)에 대해서 친수의 성격을 갖는 영역이고, B'는 혼합용액(530)에 소수의 성격을 갖는 영역이다.
도 2b에 도시된 바와 같이, 표면처리된 기판(510)면에 혼합용액을 떨어트리 게 된다. 혼합용액(530)은 기판(520)에 표면처리된 친수영역 A'과 소수영역 B'에 의해서 A'의 친수영역에 위치하게 된다. 여기서 혼합용액(530)은 액상의 분산제(540)와 금속입자(540)가 혼합하여 마련된다.
도 2c에 도시된 바와 같이, 기판(520)의 A'영역에 위치한 혼합용액(530)을 열처리하여 액상의 분산제(540)를 증발시키게 된다.
그런데 혼합용액(530)은 기판(520)표면에 선택적으로 구성된 친수성 영역에 한정되어 박막이 형성되지만 용액속에 부유하고 있는 금속입자(550)들이 첫번째 층에 부착되고 나면 그 위에 패턴형태를 갖는 두번째 층이 형성하기가 어렵게 된다. 그래서 액상의 분산제(530)가 증발하면서 접촉각으로 형성된 형상으로 금속입자(550)들이 패턴을 형성되게 된다.
이에 따라 형성된 금속패턴(600)은 두께가 일정하게 형성되기 어렵다. 그래서 전기전도도의 특성을 요구되는 일정한 두께의 패턴 확보가 어렵게 된다.
본 발명은 분산용액법에 있어서, 특히 분산용액에 폴리머를 혼합하여 예비패턴을 형성하여 두께가 일정한 패턴을 형성할 수 있는 자기조립 단분자막 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 자기조립 단분자막 제조방법은 기판을 표면처리하는 단계와; 기초용액에 파우더와 폴리머를 혼합하여 분산용액을 마련 하는 단계와; 상기 분산용액을 상기 기판에 떨어트리는 단계와; 상기 표면처리된 기판에 자기조립된 상기 분산용액을 예비열처리하여 상기 기초용액을 증발시켜 예비패턴을 형성하는 단계와; 상기 예비패턴을 열처리하여 상기 폴리머를 증발시켜 패턴을 형성하는 단계와; 상기 패턴의 상기 파우더 간의 전기적 결합을 하는 파우더 열처리하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 폴리머는 열처리를 통해서 치밀화되어 절연물질이 되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 3a 내지 도 3g는 본 발명에 따른 자기조립 단분자막을 형성하는 공정도이다.
도 3a는 기판의 평면도 도 3b는 도 3a의 II-II'에 따른 단면도이다. 도 3a 및 3b에 도시된 바와 같이, 기판(10) 표면에 표면처리를 한다. 여기서 기판(10)표면의 A영역은 분산용액(30)에 친수의 특성을 갖는다. 그리고 B영역은 분산용액(30)에 소수의 특성을 갖는다.
도 3c 도시된 바와 같이, 표면 처리된 기판(10) 상에 분산용액(30)을 떨어트리게 된다. 패턴을 형성하기 위해서 기초용액(60)을 마련하고 기초용액(60)에 폴리머(40)와 파우더(40)를 혼합하여 분산용액(30)을 마련한다. 여기서 파우더(50)는 패턴을 이루는 성분이 된다. 그리고 폴리머(40)는 추후에 형성되는 예비패턴(도 3e의 90)을 형상을 마련해주는 역할을 하게 된다. 그리고 기초용액(60)은 액상으로 파우더(50)를 분산하는 열할을 하게 된다. 여기서 파우더(50)는 나노 크기의 입자인 것을 특징로 한다. 나노크기의 입자는 표면 에너지가 낮기 때문에 안정화 상태(stable state)가 되기 위해 서로 응집하려는 특성이 있다. 그래서 파우더(50)를 액상의 기초용액(60) 상에 고르게 분산시키는 것이 바람직하다.
도 3d에 도시된 바와 같이, 기판(10)의 표면에는 분산용액(30)과 서로 친수와 소수의 성격을 갖도록 표면처리가 되어 있기 때문에 분산용액(30)은 친수의 성격을 갖는 A영역에 접촉각을 형성하게 된다. 소수의 영역에는 분산용액(30)이 소수의 특성 때문에 접촉각이 형성되지 않아 점착이 되지 않는다. 앞에 설명한 바와 같이, 분산용액(30)에는 액상의 기초용액(60)에 파우더(50)와 폴리머(40)를 포함하고 있다.
도 3e에 도시된 바와 같이, 예비열처리 통해서 분산용액(30)의 액상의 기초용액(60)을 증발시킨다. 여기서 증발온도는 80℃ 내지 120℃인 것이 바람직하다. 더 높은 온도에서 예비열처리를 하게 되면 폴리머(40)까지 기화되어 예비패턴(90)의 형상을 형성하지 못하기 때문이다. 여기서 기초용액(60)이 증발되면서 파우더(50)와 폴리머(40)가 남아 예비패턴(90)을 형성되게 된다.
도 3f에 도시된 바와 같이, 폴리머(40)와 파우더(50)가 남아 있는 예비패턴(90)을 250℃ 내지 350℃에서 열처리하여 폴리머(40)를 기화시키게 된다. 여기서 폴리머(40)는 패턴의 형상을 만들어 주는 역할을 하였기 때문에 기화시켜 파우더패턴(100a)을 남기게 된다.
도 2a 내지 도 2c를 참조하면, 종래에는 폴리머(540)가 혼합용액(530)에 혼 합되어 있지 않았기 때문에 금속입자(550)들이 첫번째 레이어에 이어 두번째 레이어가 패턴의 형상을 갖추는데 어려움이 있었다. 이에 따라 패턴의 두께를 일정하기 형성하기 어렵기 때문에 요구하는 전기전도도를 갖지 못했다.
하지만 본 발명에는 폴리머(40)를 기초용액(60)에 혼합하여 패턴의 형상을 형성하고 폴리머(40)를 기화시켜 일정한 두께가 형성된 파우더패턴(100a)을 형성함으로써 일정한 전기전도도를 갖도록 할 수 있게 된다.
도 3g에 도시된 바와 같이, 폴리머(40)에 의해서 패턴의 형상이 유지되지만 파우더(50) 간에 전기적 연결은 아직 미비한 상태이다. 그래서 300℃ 이상에서 열처리를 통해서 파우더(50) 간에 전기적 연결을 한다. 이에 따라 파우더가 전기적 결합을 하여 나노패턴(100)을 형성하게 된다.
또 다른 실시예로 폴리머(50)를 기화시켜는 것이 아닌 폴리머(50)를 치밀화하여 절연물로 사용하는 것을 특징으로 한다.
도 3a내지 도 3g을 인용하여 설명하면, 기초용액(60)에 폴리머(40)와 나노튜브, 와이어 형상의 반도체나 금속입자를 분산시켜 분산용액(30)을 마련한다. 여기서 기판(10) 표면에 분산용액에 친수와 소수의 특성을 갖도록 기판(10)을 표면처리한다. 그리고 표면처리된 기판(10)에 분산용액(30)을 떨어트려 기판(10)면에 친수처리된 영역에 분산용액(30)이 위치하도록 한다.
그리고 80℃ 내지 120℃에서 액상의 기초용액(60)을 증발시킨다. 증발된 기초용액(60)에 의하여 친수영역에는 폴리머(40)와 와이어 형상의 금속이나 반도체 물질이 남게 된다.
여기서 폴리머(40)를 열처리하여 폴리머(40)를 치밀화하는 것을 특징으로 한다. 치밀화된 폴리머(40)는 절연체로서 활용이 가능하다. 그리고 치밀화된 폴리머(40)를 절연체로서 사용하고 그 위에 금속 등을 증착시켜 소자 등을 형성할 수 있게 된다.
따라서 박막의 형상화 하기 위해서 박막을 착상하고 형상화하기 위한 에칭을 반복적으로 수행해야 하는데 이러한 형상화 과정은 박막 착상 후에 이루어지므로 이러한 공정을 수행하는데 어려움을 그복하고 값비싼 여러 식각액의 화학물질을 사용하지 않음으로써 공정의 단가를 저하시킬 수 있게 된다.
이에 따라 고가의 진공증착 장비및 노광 장치를 사용하지 않기 때문에 장비투자 절감의 효과가 있고, 감광제를 사용하여 노광하여 패턴을 형성하는 과정에서 발생하는 파티클의 발생으로 불량이 발생하는 것을 방지할 수 있게 된다.
이와 같은 본 발명에 의하면, 고가의 진공 증착장비 및 노광 장치를 사용하지 않기 때문에 장비투자 절감의 효과가 있고, 감광재를 사용하여 노광하여 패턴을 형성하는 과정에서 발생하는 파티클의 발생으로 불량이 발생하는 것을 방지할 수 있게 된다.

Claims (7)

  1. 기판을 표면처리하는 단계와;
    기초용액에 파우더와 폴리머를 혼합하여 분산용액을 마련하는 단계와;
    상기 분산용액을 상기 기판에 떨어트리는 단계와;
    상기 표면처리된 기판에 자기조립된 상기 분산용액을 예비열처리하여 상기 기초용액을 증발시켜 예비패턴을 형성하는 단계와;
    상기 예비패턴을 열처리하여 상기 폴리머를 증발시켜 패턴을 형성하는 단계와;
    상기 패턴의 상기 파우더 간의 전기적 결합을 하는 파우더 열처리하는 단계를 포함하는 것을 특징으로 하는 자기조립 단분자막 제조방법.
  2. 제 1항에 있어서,
    상기 파우더는 나노 크기의 와이어 형상의 금속입자, 구형의 금속입자, 나노 튜브, 반도체 물질 중 어느 하나인 것을 특징으로 하는 자기조립 단분자막 제조방법.
  3. 제 1항에 있어서,
    상기 표면처리된 기판은 상기 분산용액에 대해 소수 및 친수의 성질을 갖는 친수영역과 소수영역으로 나누어지는 것을 특징으로 하는 자기조립 단분자막 제조방법.
  4. 제 1항에 있어서,
    상기 예비열처리는 80℃ 내지 120℃ 에서 열처리하는것을 특징으로 하는 자기조립 단분자막 제조방법.
  5. 제 1항에 있어서,
    상기 열처리는 250℃ 내지 350℃에서 열처리하여 폴리머를 기화시키는 것을 특징으로 하는 자기조립 단분자막 제조방법.
  6. 제 1항에 있어서,
    상기 파우더 열처리는 300℃ 이상 열처리하는 하여 파우더를 전기적으로 연결하는 것을 특징으로 하는 자기조립 단분자막 제조방법.
  7. 제 1항에 있어서,
    상기 폴리머는 열처리를 통해서 치밀화되어 절연물질이 되는 것을 특징으로 하는 자기조립 단분자막 제조방법.
KR1020050058338A 2005-06-30 2005-06-30 자기조립 단분자막 제조방법 KR101101431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058338A KR101101431B1 (ko) 2005-06-30 2005-06-30 자기조립 단분자막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058338A KR101101431B1 (ko) 2005-06-30 2005-06-30 자기조립 단분자막 제조방법

Publications (2)

Publication Number Publication Date
KR20070002703A KR20070002703A (ko) 2007-01-05
KR101101431B1 true KR101101431B1 (ko) 2012-01-02

Family

ID=37869662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058338A KR101101431B1 (ko) 2005-06-30 2005-06-30 자기조립 단분자막 제조방법

Country Status (1)

Country Link
KR (1) KR101101431B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014209327A1 (en) * 2013-06-27 2014-12-31 Intel Corporation Non-lithographically patterned directed self assembly alignment promotion layers

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977152B1 (ko) * 2008-05-02 2010-08-23 건국대학교 산학협력단 증가된 일함수를 가지는 유기반도체 소자의 투명전극의제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661160A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd パターン形成方法
KR20000041387A (ko) * 1998-12-22 2000-07-15 김영환 초저유전율의 폴리머 절연막 형성방법
KR20020055307A (ko) * 2000-12-28 2002-07-08 박종섭 반도체 소자의 저유전율 절연막 형성 방법
KR20030058918A (ko) * 2001-12-29 2003-07-07 삼성전자주식회사 금속 나노입자 클러스터 잉크 및 이를 이용한 금속패턴형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661160A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd パターン形成方法
KR20000041387A (ko) * 1998-12-22 2000-07-15 김영환 초저유전율의 폴리머 절연막 형성방법
KR20020055307A (ko) * 2000-12-28 2002-07-08 박종섭 반도체 소자의 저유전율 절연막 형성 방법
KR20030058918A (ko) * 2001-12-29 2003-07-07 삼성전자주식회사 금속 나노입자 클러스터 잉크 및 이를 이용한 금속패턴형성방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014209327A1 (en) * 2013-06-27 2014-12-31 Intel Corporation Non-lithographically patterned directed self assembly alignment promotion layers
KR20160024357A (ko) * 2013-06-27 2016-03-04 인텔 코포레이션 논-리소그래피식으로 패터닝된 지향성 자가 조립 정렬 촉진 층들
GB2530193A (en) * 2013-06-27 2016-03-16 Intel Corp Non-lithographically patterned directed self assembly alignment promotion layers
US9418888B2 (en) 2013-06-27 2016-08-16 Intel Corporation Non-lithographically patterned directed self assembly alignment promotion layers
US9570349B2 (en) 2013-06-27 2017-02-14 Intel Corporation Non-lithographically patterned directed self assembly alignment promotion layers
GB2530193B (en) * 2013-06-27 2020-01-01 Intel Corp Non-lithographically patterned directed self assembly alignment promotion layers
KR102205853B1 (ko) 2013-06-27 2021-01-21 인텔 코포레이션 논-리소그래피식으로 패터닝된 지향성 자가 조립 정렬 촉진 층들

Also Published As

Publication number Publication date
KR20070002703A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
KR100485103B1 (ko) 패턴 형성 방법 및 장치와 반도체 디바이스, 전기 회로,표시체 모듈과 발광 소자
EP2108713B1 (en) Substrate structure and method of forming the same
WO2014156782A1 (ja) 中空構造体の製造方法
KR100815372B1 (ko) 인쇄회로기판용 임프린트 몰드의 이형처리방법
KR101101431B1 (ko) 자기조립 단분자막 제조방법
EP1560958A2 (en) Dispersed growth of nanotubes on a substrate
JP2014011412A (ja) 導電膜形成方法及び焼結進行剤
Liang et al. Femtosecond Laser Patterning Wettability‐Assisted PDMS for Fabrication of Flexible Silver Nanowires Electrodes
JP2008053666A (ja) パターン形成方法およびパターン形成体
KR102310841B1 (ko) 레지스트 리플로우 온도 향상을 위한 직류 중첩 경화
KR101106003B1 (ko) 멀티층 제조방법
KR102242524B1 (ko) 전기화학적 물질 반응의 영역제한을 이용하는 패턴 형성 장치 및 방법
JP5071643B2 (ja) 電子装置の製造方法
US10580679B2 (en) Method of transfer printing and articles manufactured therefrom
JP2013520296A (ja) 粒子及びその製造方法
EP3845356A1 (en) Molding die and lens
Fang et al. Tin assisted transfer of electroplated metal nanostructures and its application in flexible chiral metamaterials
Sabeeh et al. Lift-off patterning of nano-crystalline quantum dot films
KR20120034097A (ko) 폴리머 주형, 그 제조방법, 이를 이용한 미세유체 채널 및 그 제조방법
WO2024190501A1 (ja) 炭素膜形成方法及び炭素膜形成装置
KR100590440B1 (ko) 저압화학 기상증착 공정을 이용한 나노 전극 구조물 제조방법
KR20200135726A (ko) 센서 및 그의 제조방법
KR20160017195A (ko) 소프트리소그래피를 이용한 경사진 관통 구멍을 구비한 구조체의 제조방법
JP2004119524A (ja) レジストとして有機単分子膜を用いたナノパターニング方法
JPS62179122A (ja) 絶縁膜形成法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9