JP2004034270A - 凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材 - Google Patents
凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材 Download PDFInfo
- Publication number
- JP2004034270A JP2004034270A JP2002198174A JP2002198174A JP2004034270A JP 2004034270 A JP2004034270 A JP 2004034270A JP 2002198174 A JP2002198174 A JP 2002198174A JP 2002198174 A JP2002198174 A JP 2002198174A JP 2004034270 A JP2004034270 A JP 2004034270A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor member
- semiconductor
- forming
- aspect ratio
- concave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Diffracting Gratings Or Hologram Optical Elements (AREA)
- Micromachines (AREA)
Abstract
【解決手段】半導体部材の表面に、直接またはレジスト膜を介し、物理的な操作を行なって凹部を形成し、凹部の形成された半導体部材の表面に電解液を接触させ、半導体内部を陽極として陽極酸化を行なって、凹部の深さを増大させることにより、アスペクト比の大きい凹み構造を形成する。本発明の製造方法によれば、ナノメータサイズの微細な凹み構造であっても、そのアスペクト比を大きくすることができる。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、凹み構造の形成された半導体部材及び凹み構造の形成された半導体部材の製造方法に関し、より詳しくはアスペクト比の高い凹み構造の形成された半導体部材及び凹み構造の形成された半導体部材の製造方法に関する。
【0002】
【従来の技術】
半導体基板など半導体部材の表面を加工する方法として、フォトリソグラフィ、すなわち半導体部材の表面または半導体部材の表面に形成された金属膜に、光感受性のレジストを塗布し、紫外光や可視光によりマスクの回路パターンをレジストに転写し、さまざまなエッチング工程を経て、アスペクト比の高い構造を形成する方法が広く用いられている。
【0003】
こうした光を用いた微細加工は、光の波長によって制約を受ける。半導体デバイスの高集積化のために、回路パターンの基準寸法を数100nmに微細化しようとすると、この回路パターンの寸法は、すでに光の波長と同等となっているため、光を用いた通常の方法では半導体部材の表面にパターン像を形成することができない。光を用い、光の波長を超える微細加工を行なう方法として、位相シフト法を用いることができるものの、これにも限界がある。そこで可視光や紫外光よりも波長の短いEUV、電子線、あるいはX線を用いる方法や、集束電子ビームを用いる方法が検討されている。しかし、例えば、「ナノテクノロジーを支える材料解析」尾嶋正治、本間芳和著、電子情報通信学会編、1996年、に記されているように、これらの方法により、所定の深さの加工を行なうことは、工程に時間がかかり、高い生産性を得るのが難しいなどの問題がある。
【0004】
ナノメータサイズの超微細加工の手段として、STMリソグラフィーやAFMリソグラフィーが知られている。この方法を用いることにより、半導体表面や半導体表面に有機薄膜をコートしたものを酸化したり、直接加工しエッチングをすることにより、表面に数10nmの微細な溝や穴、あるいは貫通孔を形成する試みがなされるようになった。しかしながら、例えば、「走査型プローブ顕微鏡によるリソグラフィー」、杉村博之、応用物理 70,1182,(2001)に記載されているように、このような方法でアスペクト比0.5以上の構造を作ることはできなかった。
【0005】
また、S.Y.Chou et al.Nature 417,835(2002)には、高い生産性を得る方法として、超微細加工を施した溶融石英をモールドとしてシリコン基板に押し付け、エキシマレーザ−パルスを照射することにより、溝の形成を行なう方法(レーザー支援直接インプリント法、Laser−assisted direct imprint、 LADI)も報告されているが、この方法ではシリコンの溶融層は約300nmであるため、これより深い構造形成はできない。
【0006】
また、電解における陽極酸化を用いて多孔質シリコンを作製する方法が、SOI(Silicon on Insulator)基板を得る手段として、特許第2608351号公報、米国特許第5371037号などに開示されている。また、重層した多孔質シリコンを形成し発光素子として用いる技術が特開平11−163400号公報に公開されている。しかし、これらの技術は、シリコン全表面をランダムに多孔質化するものであって、例えばアルミニウムの陽極酸化において知られているような、所定の大きさの溝や孔の規則的な配列構造は得られていない。
【0007】
また、K.Higa etal, Appl.Phys.Lett,,71(1997)983、およびK.Higa etal, Jpn.Appl.Phys.,37(1998)7078には、p型シリコン基板表面の一定領域にリンイオンを打ち込み、n型シリコンとして陽極酸化を行なって、まわりのp型シリコン領域を多孔質化し、多孔質化されない部分が鋭角的に残ることを利用し、真空マイクロ素子用微小電子源(Field Emitter)や原子間力顕微鏡用プローブが作られていることが報告されているが、アスペクト比の高いナノサイズの孔や溝の形成には成功していない。
【0008】
このように、シリコンの表面にアスペクト比の高いナノサイズの孔や溝を形成することは、従来は極めて困難であった。その理由として、シリコンなどの半導体の陽極酸化が正孔を媒介として起こり、電界が孔方向に垂直な方向から乱れてしまうことや、アルミニウムの陽極酸化で生じているような溶液に溶けにくい構造が壁方向に生成することがないことなどが考えられる。
【0009】
【発明が解決しようとする課題】
本発明は、従来技術における上記の課題を解決し、アスペクト比の高いナノサイズの孔や溝の構造を半導体部材の表面に形成する方法を提供するものである。
【0010】
【課題を解決するための手段】
上記の従来技術における課題は、本発明によって解決された。すなわち、本発明の凹み構造形成半導体部材の製造方法は、半導体部材の表面に、直接またはレジスト膜を介し、物理的な操作を行なって凹部を形成する凹部形成工程と、凹部の形成された前記半導体部材の表面に電解液を接触させ、前記半導体内部を陽極として陽極酸化を行なって、前記凹部の深さを増大させることにより、凹み構造を形成する凹み構造形成工程とを備えたことを特徴とする。
【0011】
本発明の凹み構造形成半導体部材の製造方法において、上記した物理的な操作としては、微小プローブを用いる方法、電子線を用いる方法のほか、集束イオンビーム(FIB)を用いる方法、近接場光を用いる方法、極短波長電磁波(X線など)を用いる方法、フェムト秒レーザーを用いる方法、レーザー支援直接インプリント法(LADI)など、公知の各種加工方法を用いることができる。このような方法によれば、例えば微小プローブを用いる方法を用いることにより、ナノメータサイズまでの微細な凹部を形成することができる。
【0012】
本発明の凹み構造形成半導体部材の製造方法によれば、半導体基板などの半導体部材の表面に物理的な操作を用いて凹部を形成し、次に陽極酸化を行なうことにより、この凹部の深さを増大させることができ、従来においては困難であった高いアスペクト比の凹み構造を形成することができる。しかも本発明によれば、ナノメータサイズまでの微細な凹部を形成し、これの凹部の深さを増大させることにより、ナノメータサイズであっても、アスペクト比を大きくした微細な凹み構造の形成ができる。
【0013】
ここに凹み構造におけるアスペクト比は、凹み構造の深さと凹みの幅との比として定義することができる。ここに凹みの幅としては、凹みにおける最短の幅を用いればよい。例えば凹み構造が溝状であれば溝の幅を凹みの幅とすればよく、また楕円形状の凹み構造であれば短軸を凹み構造の幅とすればよい。
【0014】
本発明の凹み構造形成半導体部材の製造方法においては、上記電解液が多価陰イオンを含有することが好ましい。そのような多価陰イオンとして、蓚酸イオン、リン酸イオン、オキザル酢酸、クエン酸などを用いることができる。これらの含有により、凹み孔の側面の侵食を防ぎ、アスペクト比の高い孔の構造形成を可能にする。
【0015】
また本発明において、凹み構造におけるアスペクト比は、平均値で0.5以上にすることが好ましく、2以上にすることがさらに好ましい。
【0016】
アスペクト比を0.5以上、より好ましくは2以上にすることにより、電磁波の回折格子、化学センサー、およびバイオセンサーなどの各種応用において、凹み構造形成半導体部材として、より優れた機能を発揮することができる。
【0017】
本発明の凹み構造形成半導体部材の製造方法においては、凹み構造形成後の半導体部材の表面を酸化処理し、表面に2nm以上2μm以下の酸化層を形成する酸化層形成工程を具備してもよい。
【0018】
その際の酸化層形成工程としては、酸素または酸化物を含有する雰囲気下で加熱処理する方法を用いることができる。
【0019】
また酸化剤を含有する溶液中で上記の部材表面を処理することによって、表面に酸化層を設けることもできる。
【0020】
本発明の凹み構造形成半導体部材は、上記の方法で酸化処理を行なうことにより、表面に2nm以上2μm以下の酸化層を形成したものであることが好ましい。
【0021】
【発明の実施の形態】
本発明の半導体加工方法は、シリコン、ゲルマニウム、ガリウム、ヒ素、インジウム、リンなどを構成成分として持つ各種半導体の加工に用いることができる。
【0022】
本発明における第1の工程である、半導体の表面に凹部を形成する工程を実施する手段としては、例えば微小プローブを用いる方法、電子線を用いる方法など、公知の各種加工方法を用いることができる。
【0023】
上記微小プローブを用いる方法は、例えば図1に示したような構成にて行なうことができる。図1において、半導体部材1の部材表面は、半導体のままの表面でもよいが、例えばオクタデシルトリメトキシシラン(ODS)などの有機シラン系化合物などのコーティング膜を1μm以下設けることが好ましく、100nm以下2nm以上設けることがさらに好ましい。
【0024】
こうした半導体部材1の裏面を直流電源2の正極側に接続する。この半導体部材1の裏面と直流電源2の正極側との接続は、直接に行ってもよいし、あるいは金属などの導電性の材料を蒸着などの方法で形成した表面コートを介して行なうこともできる。
【0025】
図1における加工用プローブ3としては、導電性処理を施し、先端半径を100nm以下にしたものを用いることができる。このプローブ3を直流電源2の負極側に接続することにより、半導体部材の裏面との間に電位差を与えることができる。こうした加工用プローブとしては、シリコン、窒化シリコン、ダイヤモンドなどの表面に、ロジウム、金、白金などをコートしたものを用いることができる。半導体部材よりも硬度の高いプローブ、例えばダイヤモンドのプローブを用いることによって直接に半導体部材表面を加圧することにより、同様の加工を行なってもよい。
【0026】
半導体部材1表面の加工には、ステージ4にピエゾ素子などの圧電素子を用いることにより、微小な位置制御を行なうことができ、また精密ステッピングモーターなどを制御装置4のプログラムでコンピュータ制御し、プローブの位置をカンチレバーにかかる力、または力に応じて移動するカンチレバーに当てたレーザー光の反射を利用することによって感知することにより、常に一定の力が働く位置に保つようにステージ5を移動させ、また溝や穴など形成する地点で一定の力、電圧または電流を加えて,所定の平面構造を描くようにすることができる。制御装置6は、こうしたカンチレバーにかかる力と電圧を含め、全体を統合した制御を行なうことができる。この工程の後、フッ酸などを用いたリーチング処理を行なうことにより、溝または孔を形成することができる。
【0027】
電子線による描画は、例えば次のようにして行なうことができる。電子線用レジスト(例えばZEP−520、日本ゼオン製など)をジクロルベンゼンなどで希釈し、スピンコートにより上記した半導体部材1に塗布して、膜厚2nmから100nmの塗布層を形成する。これを180℃で2分間プリべークグを行ない、電子線照射装置で25kVから100kVの電子線を、照射時間0.1〜10μsで描画する。このようにして描画の後、専用現像液で現像し、レジストに50nmから1nmの溝や孔などの凹部を形成することができる。
【0028】
次に本発明における第2の工程である陽極酸化によって凹部の深さを増大させる工程は、例えば図2に示した装置にて行なうことができる。図2において、半導体部材1の裏面は金属板11に接触させている。この金属板11は、直流電源12の正極側に電気的に接続されている。半導体部材1は、ゴムのパッキング13を介し、容器14と固定用底部15に固定されている。容器14の上部には白金電極16が設けられ、この白金電極16は直流電源12の負極に接続されている。
【0029】
容器内部17にはフッ素イオンなどを含む電解液で満たされており、定電圧、定電流、あるいは定電力モードにて半導体部材を陽極酸化し、電解することができる。
【0030】
陽極酸化し電解する装置としては、このほかに、図3に示したように、半導体ウエハー1を縦方向に配置し、半導体部材の両面を電源22に接続された容器24内の電解液27に接触させることのできる装置を用いることもできる。なお、図3において28は半導体部材密着用吸引口、261は正電極、262は負電極である。
【0031】
半導体部材がシリコン基板の場合の電解液としては、0.5%以上のフッ素イオンを含む水溶液を用いることができる。また、液にはメタノール、エタノールなどのアルコールや、酢酸などの有機酸を含めることができる。ここでフッ素イオンの濃度は、形成しようとする孔の大きさによって適宜調整することができる。例えばフッ素イオン濃度を高めることにより、孔の大きさを小さくすることができる。
【0032】
また電解液の伝導度を調整するためには、フッ化アンモニウム(NH4F)、フッ化ナトリウム(NaF)、フッ化カリウム(KF)などの塩を含ませることが有効である。
【0033】
また半導体部材の表面から発生する水素ガスによる泡に対する消泡剤として、10mMから0.2Mのフェリシアン酸カリウムなどの弱い酸化剤を含ませることにより、その効果を得ることができる。但し、酸化剤は徐々にアルコールなどの酸化を進めるので、陽極酸化の操作の直前に加えることが好ましい。
【0034】
さらに、蓚酸イオン、リン酸イオン、オキザル酢酸、クエン酸などの多価陰イオンを含む塩を1mM〜0.2M含ませ、孔側面の侵食防ぎ、アスペクト比の高い構造の孔を形成することができる。
【0035】
陽極酸化を行なう際の電流密度としては、1mA/cm2〜200mA/cm2(10A/m2〜2kA/m2)、またその時間としては10秒から180分を好ましく選ぶことができる。この場合に、電流密度を増すと孔径が大きくなり、時間を長くすると孔の深さが深くなる。従って電流密度と時間によって、孔径と穴の深さを調整することができる。但し時間が長すぎるとシリコン全面の多孔化やレジストの剥がれが進んでしまう。
【0036】
シリコン部材の陽極酸化は、p型シリコンもn型シリコンも用いることができる。n型シリコンの場合は光照射をしながら電解を行なうことが必要である。その抵抗率が0.001〜100Ωcmのシリコンがこの点でより適しており、0.01〜20Ωcmのシリコンがさらに適している。
【0037】
またシリコンの裏面より光を照射し、正孔を供給しながら電解を行なうことは、アスペクト比の高い構造を作ることに役立つ。
【0038】
低抵抗率のシリコン部材に対し、高いフッ酸濃度で低電流密度で陽極酸化処理を行なって、先の第1工程で作製した溝、孔などの凹部の径よりも小さい孔形成した後、例えば49%フッ酸と30%過酸化水素水の1:5の混合液などで5〜120分間洗浄することによって、孔を第1工程で作製したバターンに合せることができる。
【0039】
上記した陽極酸化処理の後の半導体部材は、塩を除いたフッ酸・アルコール水溶液で洗浄し、続いてアルコール、または酢酸などの揮発性の成分を含む水溶液で洗浄し、さらにアルコールまたは純水で洗浄した後、乾燥する。
【0040】
また、半導体部材が、ゲルマニウム、ガリウム、ヒ素、インジウム、リンなどを含む部材である場合には、それぞれの半導体に適した電解液を用いることにより、シリコン部材の場合と同様に、凹み構造または貫通孔を形成する加工を行なうことができる。この場合には、それぞれに適した電解液として、塩酸水溶液、硝酸水溶液、硫酸水溶液、またはこれらの混合水溶液を基本組成として、上述した各添加物の添加を必要に応じ検討すればよい。
【0041】
さらに上述した凹み構造を持つ半導体部材を、酸素または酸化物を含有する雰囲気で、300℃から1200℃の加熱を施すことにより、数nmから数μmの酸化絶縁層や透明層を形成することができる。この方法によれば、表面の自由な設計ができることから、2次元で電磁波を操作するための構造結晶の作製や欠陥形成などに用いることができる。
【0042】
また、この半導体基板を型とした、ソフトリソグラフィにより、プラスチック、シリコーン、シリカゲルなどの突起構造を形成することができる。
【0043】
また、こうした半導体部材に金属や金属酸化物などを付着させることにより、超微小反応回路や化学センサーとしての応用が可能である。さらにDNA、抗体などのバイオ分子を付着させたり、直接結合させたり、あるいはストレプトアビジンなどを介して間接に結合させることにより、超微細バイオチップやバイオセンサーとしても応用できる。
【0044】
(実施例1)
シリコン基板(100面、ポロンドープ、p型、抵抗率0.1Ωcm、厚さ0.4mm)に、オクタデシルトリメトキシシラン(ODS)をスピンコートし、100℃で30分間加熱し、基板表面への反応を加速し、さらに130℃で30分加熱し、過剰の有機シランを除いた。これによって基板表面を疎水性することができた。この基板の裏面に銀ペーストを塗布し、走査型プローブ顕微鏡(SPI3800N/SPA−300HV、セイコーインスツルメント社)のステージに固定した。
【0045】
加工用プローブとして、室温25℃で湿度55%のもとで、ロジウムコートシリコンプローブを用い、400nm間隔のラインを描くプログラム(印加電圧8V、0.25μm/s)でステージを移動させ、基板表面のシリコン原子を酸化し、酸化ケイ素の高さ1nmで幅が100nmの凸ラインを得た。さらに0.1%のフッ酸にて10分間処理することにより酸化ケイ素を溶解し、深さが2nmで幅が75nmの凹部を得た。これにフッ化アンモニウム8重量%と1重量%の蓚酸アンモニウムとの水溶液を添加し、カンチレバーを電極として1Vの電圧を2分間印加して電解を行なった結果、深さ約100nmの溝状構造を得た。
【0046】
(実施例2)
電子レジスト(ZEP−520、日本ゼオン製)をジクロルベンゼンで3倍に希釈したものを、シリコン基板(100面、ポロンドープ、p型、抵抗率0.1Ωcm、厚さ0.4mm)の基板面に、5000回転/分の回転速度で90秒間のスピンコートをした後、180℃で2分間プリベークを行なった。膜厚はほぼ50nmとなった。
【0047】
電子線照射装置(超高精度TFE電子描画装置ELS−7700、エリオニクス社製)を用い、75kVの加圧電圧、各スポット1μ秒、200nm間隔で、50nmのラインを上記シリコン基板面に描画した。描画後、専用現像液で現像し、レジスト厚約50nmで照射部に溝が形成された。
【0048】
このシリコン基板を図2の装置に取りつけ、フッ化アンモニウム8重量%と0.5重量%の蓚酸アンモニウムとの水溶液を添加し、3Vの電圧を1分間印加して電解を行なった後、純水で洗浄し、DSMOにてレジストを除去した後、エタノール洗浄を行なった。こうして幅50nm、深さ約100nmの溝構造を形成した。
【0049】
このシリコン基板を酸素雰囲気で800℃、3時間の加熱を行なうことにより、数nmの厚さの酸化絶縁層、透明層を形成することができた。
【0050】
(実施例3)
図4は、本発明の半導体部材の製造方法によって作製された半導体基板の表面構造を示した図である。図4において、41は半導体基板、49は本発明における凹み構造の一実施形態の溝状格子構造である。この構造は、2次元の電磁波操作用の構造結晶、例えば電磁波の回折格子として応用できるものである。格子間隔は目的とする電磁波波長により、波長の1/4から2倍とする。
【0051】
なお、2次元の構造結晶としては、この図4の溝状格子構造のほか,例えばバイオセンサーへの応用として後に説明する図6に示した構造など、さまざまな構造が可能である。
【0052】
(実施例4)
図5は、本発明の半導体加工方法によって作製された半導体基板の化学センサーとしての応用する場合の表面構造の1例を示した図である。図5において、51は半導体部材であり、図の煩雑化を避けるため、その外形が省略されている。また59は本発明における凹み構造の一実施形態であり、連続溝状に形成されている。溝の幅は200μmから2nmとする。この構造では、化学物質を図5の連続溝の入口より入れる。溝の壁には、反応触媒が順序立てて並べられ、いくつかの反応段階を経て、その出口では、高効率で生成された生成物が排出される。
【0053】
なお、この溝での反応は電気的、あるいは光学的な分析ができるように、ガラスなどの透明素材によるカバーがなされる。
【0054】
(実施例5)
図6は、本発明の半導体加工方法によって作製された半導体基板のバイオセンサーとして応用する場合の表面構造の1例を示した図である。図6において、61は半導体部材、69は本発明における凹み構造の一実施形態である。この構造では、例えばリポタンパク質の大きさによる構造体の孔径との親和性の違いが、センサーに利用される。いわゆる悪玉リポタンパク質(低密度リポタンパク質、直径約50nm)は、善玉リポタンパク質(高密度リポタンパク質、直径約20nm)に比べて大きい。この大きさの違いによる基板への相互作用の差を電気的、あるいは光学的に検知し、極少量で即時に検体の各濃度の測定ができる。さらにこの構造は、抗体チップやDNAチップに応用することもできる。構造体の孔径は、応用分子により2nmから100nmとする。
【0055】
【発明の効果】
このようにして、本発明によれば、半導体の表面に物理的な操作を用いて凹部を形成し、次に陽極酸化を行なうことにより、凹部の深さを増大することができ、設計に基づいたアスペクト比の高い孔や溝などの凹み構造を形成することができ、幅広い用途に利用できる。
【図面の簡単な説明】
【図1】本発明における半導体部材の表面に凹部を形成する工程にて、微小プローブを用いる場合の装置構成を模式的に示した図である。
【図2】本発明における陽極酸化によって凹部の深さを増大させる工程の一実施形態の装置構成を模式的に示した図である。
【図3】本発明における陽極酸化によって凹部の深さを増大させる工程を、半導体ウエハーを縦方向に配置して行なう場合の一装置構成を模式的に示した図である。
【図4】本発明の半導体加工方法によって作製された半導体基板の一表面構造を模式的に示した図である。
【図5】本発明の半導体加工方法によって作製された半導体基板を化学センサーとしての応用する場合の表面構造の一例を示した図である。
【図6】本発明の半導体加工方法によって作製された半導体基板をのバイオセンサーとして応用する場合の表面構造の一例を示した図である。
【符号の説明】
1……半導体部材、 2……直流電源、 3……加工用プローブ、 4……制御装置、 5……ステージ、 6……制御装置、 11……金属板、 12……直流電源、 13……ゴムパッキング、 14……容器、 15……固定用底部、 16……白金電極、 17……電解液、 22……電源、 24……容器、 27……電解液、 28……半導体部材密着用吸引口、 41,51,61……半導体基板、 49,59,69……凹み構造、 261……正電極、 262……負電極。
Claims (9)
- 半導体部材の表面に、直接またはレジスト膜を介し、物理的な操作を行なって凹部を形成する凹部形成工程と、
凹部の形成された前記半導体部材の表面に電解液を接触させ、前記半導体内部を陽極として陽極酸化を行なって、前記凹部の深さを増大させることにより、凹み構造を形成する凹み構造形成工程と
を備えたことを特徴とする凹み構造形成半導体部材の製造方法。 - 前記電解液が多価陰イオンを含有することを特徴とする請求項1記載の凹み構造形成半導体部材の製造方法。
- 前記凹み構造のアスペクト比を0.5以上にすることを特徴とする請求項1または2記載の凹み構造形成半導体部材の製造方法。
- 前記凹み構造のアスペクト比を2以上にすることを特徴とする請求項1または2記載の凹み構造形成半導体部材の製造方法。
- 前記請求項1または2に記載の製造方法により製造され、アスペクト比が0.5以上の凹み構造が形成されていることを特徴とする凹み構造形成半導体部材。
- 前記請求項1または2に記載の製造方法により製造され、アスペクト比が2以上の凹み構造が形成されていることを特徴とする凹み構造形成半導体部材。
- 前記凹み構造を形成した半導体部材の表面を酸化処理することにより、表面に2nm以上2μm以下の酸化層を形成する酸化層形成工程を備えたことを特徴とする請求項1〜4のいずれか1項記載の凹み構造形成半導体部材の製造方法。
- 前記酸化層形成工程が、酸素もしくは酸化物を含有する雰囲気下での加熱処理または酸化剤を含有する溶液によって処理するものであることを特徴とする請求項7記載の凹み構造形成半導体部材の製造方法。
- 前記請求項7または8に記載の製造方法により製造され、アスペクト比が0.5以上の凹み構造が形成されていることを特徴とする凹み構造形成半導体部材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198174A JP2004034270A (ja) | 2002-07-08 | 2002-07-08 | 凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198174A JP2004034270A (ja) | 2002-07-08 | 2002-07-08 | 凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004034270A true JP2004034270A (ja) | 2004-02-05 |
Family
ID=31705700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002198174A Pending JP2004034270A (ja) | 2002-07-08 | 2002-07-08 | 凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004034270A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1142417A (ja) * | 1997-07-28 | 1999-02-16 | Ngk Insulators Ltd | 排ガス浄化システム |
WO2004086460A2 (en) * | 2003-03-21 | 2004-10-07 | North Carolina State University | Method and systems for single- or multi-period edge definition lithography |
WO2007116879A1 (ja) * | 2006-04-07 | 2007-10-18 | Miraial Co., Ltd. | サブ波長格子光学素子 |
JP2016000404A (ja) * | 2006-03-28 | 2016-01-07 | エリッヒ・タールナー | マイクロ構造および/またはナノ構造の構造基板をコーティングするための方法 |
JP2016524329A (ja) * | 2013-06-03 | 2016-08-12 | オプティツ インコーポレイテッド | 露出センサアレイを伴うセンサパッケージ及びその製造方法 |
-
2002
- 2002-07-08 JP JP2002198174A patent/JP2004034270A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1142417A (ja) * | 1997-07-28 | 1999-02-16 | Ngk Insulators Ltd | 排ガス浄化システム |
WO2004086460A2 (en) * | 2003-03-21 | 2004-10-07 | North Carolina State University | Method and systems for single- or multi-period edge definition lithography |
WO2004086460A3 (en) * | 2003-03-21 | 2004-12-29 | Univ North Carolina State | Method and systems for single- or multi-period edge definition lithography |
JP2016000404A (ja) * | 2006-03-28 | 2016-01-07 | エリッヒ・タールナー | マイクロ構造および/またはナノ構造の構造基板をコーティングするための方法 |
WO2007116879A1 (ja) * | 2006-04-07 | 2007-10-18 | Miraial Co., Ltd. | サブ波長格子光学素子 |
JP2016524329A (ja) * | 2013-06-03 | 2016-08-12 | オプティツ インコーポレイテッド | 露出センサアレイを伴うセンサパッケージ及びその製造方法 |
KR101817412B1 (ko) * | 2013-06-03 | 2018-01-11 | 옵티즈 인코포레이티드 | 노출된 센서 어레이를 가지는 센서 패키지 및 이를 제조하는 방법 |
JP2018050054A (ja) * | 2013-06-03 | 2018-03-29 | オプティツ インコーポレイテッド | パッケージ型センサアッセンブリ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3610293B2 (ja) | 細孔を有する構造体及び前記細孔を有する構造体を用いたデバイス | |
JP3754876B2 (ja) | 細孔を有する構造体の製造方法及び細孔を有する構造体 | |
JP4563686B2 (ja) | ナノ構造材料のための堆積方法 | |
Hsu et al. | Electrochemical nanoimprinting with solid-state superionic stamps | |
JP4536866B2 (ja) | ナノ構造体及びその製造方法 | |
JP2005008909A (ja) | 構造体の製造方法 | |
JP4112597B2 (ja) | 自己組織化材料のパターニング方法、及び自己組織化材料パターニング基板とその生産方法、並びに自己組織化材料パターニング基板を用いたフォトマスク | |
JP2001105400A (ja) | 細孔の製造方法、並びに該製造方法により製造された細孔および該細孔を有する構造体 | |
JP4766964B2 (ja) | ナノインプリント方法 | |
CN101554991A (zh) | 一种多样性纳米结构的加工方法 | |
JP2004034270A (ja) | 凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材 | |
JP4322930B2 (ja) | インプリント方法 | |
Grisotto et al. | Scanning electrochemical microscopy as an etching tool for ITO patterning | |
KR100876398B1 (ko) | 원자 힘 현미경 나노 리소그래피를 이용한 패턴 제작 방법 | |
JP4641331B2 (ja) | ナノ構造体及びその製造方法 | |
Dhahi et al. | Polysilicon nanogap fabrication using a thermal oxidation process | |
JP4987385B2 (ja) | パターン化された有機薄膜とその製造方法 | |
JP4110341B2 (ja) | 構造体の作成方法 | |
KR20130020402A (ko) | 금속산화물의 절연막을 이용한 바이오 칩 | |
JP4751003B2 (ja) | シリコンの加工方法 | |
JP2000068608A (ja) | 窒化ガリウム系半導体素子の製造方法 | |
RU2489768C1 (ru) | Способ получения пористого слоя оксида алюминия на изолирующей подложке | |
JP2005230665A (ja) | 単分子膜形成方法 | |
JP3132120B2 (ja) | 多孔質シリコン及びその製造方法 | |
JP4560356B2 (ja) | 多孔質体および構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050513 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A711 | Notification of change in applicant |
Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A521 | Written amendment |
Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Effective date: 20081006 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |