JP2016524329A - 露出センサアレイを伴うセンサパッケージ及びその製造方法 - Google Patents

露出センサアレイを伴うセンサパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2016524329A
JP2016524329A JP2016518375A JP2016518375A JP2016524329A JP 2016524329 A JP2016524329 A JP 2016524329A JP 2016518375 A JP2016518375 A JP 2016518375A JP 2016518375 A JP2016518375 A JP 2016518375A JP 2016524329 A JP2016524329 A JP 2016524329A
Authority
JP
Japan
Prior art keywords
substrate
front surface
sensor assembly
opening
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016518375A
Other languages
English (en)
Other versions
JP6307154B2 (ja
Inventor
ヴァーゲ オガネシアン
ヴァーゲ オガネシアン
ジェンフア ルー
ジェンフア ルー
Original Assignee
オプティツ インコーポレイテッド
オプティツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オプティツ インコーポレイテッド, オプティツ インコーポレイテッド filed Critical オプティツ インコーポレイテッド
Publication of JP2016524329A publication Critical patent/JP2016524329A/ja
Application granted granted Critical
Publication of JP6307154B2 publication Critical patent/JP6307154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
    • B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
    • B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
    • B01L3/502715—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by interfacing components, e.g. fluidic, electrical, optical or mechanical interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/06—Auxiliary integrated devices, integrated components
    • B01L2300/0627—Sensor or part of a sensor is integrated
    • B01L2300/0636—Integrated biosensor, microarrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/06—Auxiliary integrated devices, integrated components
    • B01L2300/0627—Sensor or part of a sensor is integrated
    • B01L2300/0663—Whole sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/08—Geometry, shape and general structure
    • B01L2300/0861—Configuration of multiple channels and/or chambers in a single devices
    • B01L2300/0877—Flow chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • Electrochemistry (AREA)
  • Pathology (AREA)
  • Molecular Biology (AREA)
  • Dispersion Chemistry (AREA)
  • Hematology (AREA)
  • Clinical Laboratory Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Pressure Sensors (AREA)

Abstract

パッケージ型センサアッセンブリ及びその製造方法は、対向する第１面及び第２面、並びにその第１面と第２面との間に各々延びる複数の導電性素子を有する第１基板を備えている。第２基板は、対向する前面及び後面と、その前面上又は内に形成された１つ以上の検出器と、前面に形成されて１つ以上の検出器に電気的に結合された複数の接触パッドとを含む。第３基板は、該第３基板と前面との間に空洞を画成するように前面にマウントされ、更に、第３基板は、空洞から第３基板を貫通して延びる第１開口を含む。後面は、第１面にマウントされる。複数のワイヤが、各々、接触パッドの１つと導電性素子の１つとの間に延びて、それらを電気的に接続する。【選択図】 図１Ａ

Description

関連出願の相互参照：本出願は、２０１３年６月３日に出願された米国プロビジョナル特許出願第６１／８３０，５６３号及び２０１３年６月５日に出願された第６１／８３１，３９７号の利益を主張するもので、これらの出願は、参考としてここに援用される。
本発明は、画像センサ及び化学的センサのようなマイクロエレクトロニックセンサ装置のパッケージングに関するもので、より特定すれば、センサを保護し、電気的に接続し、しかも、露出したままにするセンサパッケージに関する。
半導体装置のトレンドは、小型パッケージ（オフチップシグナリング接続性を与えながらチップを保護する）に収容された小型集積回路（ＩＣ）装置（チップとも称される）である。その一例として、入射光を電気信号に変換する光検出器を含むＩＣ装置である画像センサがある。
画像センサは、典型的に、センサを汚染から保護するパッケージにカプセル化され、そしてオフチップシグナリング接続性を与える。しかしながら、光学的センサをカプセル化するのに使用される透明基板が、これを貫通してセンサへ通過する光に悪影響を及ぼす（例えば、歪及び光子ロス）。別の形式のセンサは、ガスや化学薬品のような物理的な物質を検出する化学的センサである。しかしながら、動作のため、化学的センサは、環境から遮断することができず、そのようなセンサを保護及びオフチップシグナリング接続性のためにパッケージすることが依然要望されている。
従来のセンサパッケージが、米国特許公告第２００５／０１０４１８６号及び第２００５／００５１８５９号、並びに米国特許第６，６２７，８６４号に開示されている。開示されたセンサパッケージの各々は、センサチップ、シリコン部材のようなホスト基板、ＰＣＢ又はＦｌｅｘ−ＰＣＢ、センサエリアのための窓開口、及びセンサエリアをハーメチックシールする透明ガラス、を含む。任意に及びしばしば、シールされたエリアには透明のエポキシが充填されて、センサダイとホスト基板との間のボンディング強度を改善するが、少なくとも若干の光子センサ感度を犠牲にする。透明ガラスは、センサエリアを汚染及び湿気から保護する一方、パッケージに対して付加的な基板強度及び剛性も与える。センサチップは、通常、フリップチップ又はワイヤボンディング技術によりホスト基板にマウントされる。これは、センサのボンディングパッドを、ボールグリッドアレイ（ＢＧＡ）のような相互接続部を通して、ホスト基板の表面上の複数の金属トレースに接続できるようにする。金属トレースは、一般的に、ホスト基板の表面上に堆積され、これは、典型的に、単一回路層より成る。しかしながら、これらの構成でサイズ減少を達成し且つアッセンブルプロセス中にセンサエリアの汚染を防止することは困難である。
センサにオフチップシグナリング接続性と共にある程度の保護を与え、しかもセンサを検出対象に露出させたままにする、改善されたパッケージ及びパッケージング技術が要望される。又、ホスト基板を支持する改善された取り付け及び接続機構も要望される。
上述した問題及び要望は、対向する第１面及び第２面、並びにその第１面と第２面との間に各々延びる複数の導電性素子を有する第１基板を備えたパッケージ型センサアッセンブリによって対処される。第２基板は、対向する前面及び後面と、その前面上又は内に形成された１つ以上の検出器と、前面に形成されて１つ以上の検出器に電気的に結合された複数の接触パッドとを含む。第３基板は、該第３基板と前面との間に空洞を画成するように前面にマウントされ、更に、第３基板は、空洞から第３基板を貫通して延びる第１開口を含む。後面は、第１面にマウントされる。複数のワイヤが、各々、接触パッドの１つと導電性素子の１つとの間に延びて、それらを電気的に接続する。
パッケージ型センサアッセンブリは、対向する前面及び後面を含む第１基板；その前面上又は内に形成された１つ以上の検出器；前面に形成されて１つ以上の検出器に電気的に結合された複数の接触パッド；第２基板であって、該第２基板と前面との間に空洞を画成するように前面にマウントされ、その空洞から第２基板を貫通して延びる第１開口を含むような第２基板；第１基板の前面に形成された溝；及び接触パッドの１つから溝へと各々延びる複数の導電性トレース；を備えている。
パッケージ型センサアッセンブリの製造方法は、対向する第１面及び第２面を含む第１基板を準備し；第１面と第２面との間に各々延びる複数の導電性素子を形成し；第２基板（対向する前面及び後面と、その前面上又は内に形成された１つ以上の検出器と、前面に形成されて１つ以上の検出器に電気的結合された複数の接触パッドとを含む）を準備し；第３基板を、その第３基板と前面との間に空洞を画成するように前面にマウントし、第３基板は、該第３基板を通して空洞から延びる第１開口を含むものであり；後面を第１面にマウントし；そして接触パッドの１つと導電性素子の１つとの間に延びて、それらを電気的に接続する複数のワイヤを準備する；ことを含む。
パッケージ型センサアッセンブリの製造方法は、第１基板（対向する前面及び後面と、その前面上又は内に形成された１つ以上の検出器と、前面に形成されて１つ以上の検出器に電気的結合された複数の接触パッドとを含む）を準備し；第２基板を、その第２基板と前面との間に空洞を画成するように前面にマウントし、第２基板は、該第２基板を通して空洞から延びる第１開口を含むものであり；第１基板の前面に溝を形成し；及び接触パッドの１つから溝へと各々延びる複数の導電性トレースを形成する；ことを含む。
本発明の他の目的及び特徴は、明細書、請求の範囲及び添付図面を検討することにより明らかとなろう。
画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 画像センサのためのパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 パッケージ型センサアッセンブリにマウントされたレンズモジュールを示す断面側面図である。 化学的センサのためのパッケージ型センサアッセンブリを示す別の実施形態の断面側面図である。 別の実施形態のパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 別の実施形態のパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 別の実施形態のパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 別の実施形態のパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 別の実施形態のパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 別の実施形態のパッケージ型センサアッセンブリを形成するステップを順次に示す断面側面図である。 センサを横切る物理的な物質の流れを与える保護基板の複数開口を示す断面側面図である。 センサを横切る物理的な物質の流れを与える保護基板の複数開口を示す断面側面図である。 保護基板における複数の開口、及びセンサを横切る物理的な物質の非線型流を与えるための空洞内のダム構造を示す断面側面図である。
本発明は、センサチップに保護を与え、オフチップシグナリング接続性を与え、サイズが最小であり、且つ確実に製造できるパッケージング解決策に関する。
図１Ａ−１Ｐは、パッケージ型センサアッセンブリ１の製造を示す。製造は、図１Ａに示すように、複数のセンサ１２が形成されたウェハ１０（基板）で始まる。説明上、パッケージ型センサの製造は、光学的センサに関して述べるが、任意のセンサ（例えば、化学的センサ、等）を使用することもできる。各画像センサ１２は、複数の光検出器１４、サポート回路１６、及び接触パッド１８を備えている。センサ１２は、各センサ１２の活性エリア１７に入射する光を検出しそして測定するように構成される。接触パッド１８は、オフチップシグナリングを与えるために、光検出器１４及び／又はそれらのサポート回路１６に電気的に接続される。各光検出器１４は、光エネルギーを電圧信号に変換する。電圧を増幅し、及び／又はデジタル信号に変換するために付加的な回路が含まれる。光検出器１４の上には、カラーフィルタ及び／又はマイクロレンズ２０がマウントされる。この形式のセンサは、良く知られており、ここでは詳細に述べない。
次いで、センサ窓開口をもつ保護基板が形成される。保護基板２２は、ガラス又は他の光学的に透明又は半透明の堅牢な基板である。ガラスは、好ましい材料である。ガラスの厚みは、５０ないし１５００μｍの範囲が好ましい。センサエリアの窓開口２４は、例えば、レーザー、サンドブラスティング、エッチング、又は他の適当な空洞形成方法により保護基板２２に形成される。保護基板２２に形成された開口２４が、図１Ｂに示されている。開口２４の側壁は、図示されたように垂直でもよいし、又は内方又は外方にテーパー付けされてもよい。好ましくは、開口２４は、図１Ｄ及び１Ｆに各々示すように、それらが位置するその下の活性領域１７にサイズが等しいか又はそれより小さい。或いは又、図１Ｃ及び１Ｅに示すように、活性エリア１７ごとに複数の開口２４があってもよい。各活性エリアは、少なくとも１つの開口２４を有する。開口２４は、特定のセンサ機能に適合する任意の形状又はサイズである。開口２４は、慣習的な画像センサパッケージに見られる光学的に透明な保護基板により生じる歪及び光子ロスを排除することにより画像センサに利益を与える。又、開口２４は、センサの活性エリア１７を環境に露出し、化学的センサ検出器で、センサが露出されるガス及び化学薬品のような物理的な物質を検出できるようにする。
開口２４が形成される前又は形成された後に、保護基板２２には任意のスペーサ材料層２６が堆積される。スペーサ材料２６は、ポリマー、エポキシ及び／又は他の適当な材料（１つ又は複数）である。堆積は、ローラー、スプレー塗装、スクリーン印刷、又は他の適当な方法で実施することができる。堆積材料の厚みは、５ないし５００μｍの範囲である。スペーサ材料２６は、図１Ｇに示すように、開口２４の縁に整列されるか、図１Ｈに示すように、開口２４の縁から離間されるか、又は図１Ｉに示すように、その両方の組み合わせである。好ましくは、スペーサ材料２６は、それがマウントされる基板１０の接触パッド１８及び活性エリア１７との接触を回避するように配置される（例えば、活性エリア１７と各接触パッド１８との間に配置される）。
接合剤を使用して基板１０の活性面に保護構造体（基板２２及びスペーサ材料２６）が接合される。接合剤は、ローラーにより堆積されて熱硬化されるエポキシであるか、又は良く知られた他の適当な接合方法である。保護基板２２上に保護テープ２８が配置され、画像センサ１２ごとにハーメチックシールの空洞３０を形成する。空洞３０の高さは、５ないし５００μｍの範囲であるのが好ましい。空洞３０には、ガス又は液体が充填されるか、又は真空の生成によって全てのガスが排出される。基板１０は、その背面から材料を除去することにより薄化されるのも任意である。シリコン基板１０の場合には、シリコンの薄化は、機械的グラインディング、化学的機械的ポリシング（ＣＭＰ）湿式エッチング、大気ダウンストリームプラズマ（ＡＰＤ）、乾式化学エッチング（ＤＣＥ）、又は前記プロセスの組み合わせ、或いは別の適当なシリコン薄化方法により、実行することができる。薄化された基板１０の厚みは、１００ないし２０００μｍの範囲である。それにより得られる構造が図１Ｊに示されている。
センサ１２間及び接触パッド１８上の保護基板２２の部分は、レーザーカット装置、機械的鋸引き、それらプロセスの組み合わせ、又は他の適当なガラスカット方法を使用して除去される。レーザーカットは、好ましい切断方法である。このプロセスは、各保護空洞３０を他のセンサ１２のための他の保護空洞から分離し、従って、保護空洞の単体化を達成する。このステップは、センサパッド１８を露出させる。次いで、基板１０は、各センサ１２及びその各々のパッケージを分離するように単体化／ダイシングされる。ウェハレベルダイシング／単体化は、機械的ブレードダイシング装置、レーザーカッティング又は他の適当なプロセスで実行される。それにより得られる構造が図１Ｋに示されている。
ホスト基板アッセンブリ３４は、先ず、有機フレックスＰＣＢ、ＦＲ４ ＰＣＢ、シリコン（剛性）、ガラス、セラミック又は他の形式のパッケージ基板であるホスト基板３６を準備することにより形成される。ＶＩＡ（垂直相互接続アクセス）開口３８は、機械的掘削、レーザー、乾式エッチング、湿式エッチング、又は良く知られた他の適当なＶＩＡ開口形成方法により、ホスト基板３６を貫通して形成される。レーザーを使用してＶＩＡ開口３８を形成するのが好ましい。ＶＩＡ開放壁は、漏斗形状となるようにテーパー付けされるか、又はＶＩＡの上部及び下部の両方が円筒形状となるように同じ寸法にされる。それにより得られる構造が図１Ｌに示されている。
ホスト構造体３６の全面（ＶＩＡ開口３８の側壁を含む）にわたって誘電体材料層４０が形成される。この層４０は、ホスト構造体３６が導電性シリコンのような導電性材料で作られる場合に望ましいものとなる。誘電体材料層４０は、物理的蒸着（ＰＶＤ）により堆積される二酸化シリコンである。ホスト構造体３６がフレックスＰＣＢ又はＦＲ４樹脂のような非導電性有機材料で作られる場合には、誘電体層４０を省略することができる。次いで、ホスト構造体３６の全面にわたり導電性材料４２が形成される（ＶＩＡ開口３８を部分的に又は完全に充填することを含む）。導電性材料４２は、銅、アルミニウム、導電性ポリマー、又は他の適当な導電性材料である。導電性材料４２は、物理的蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、メッキ、又は他の適当な堆積方法によって堆積することができる。ＶＩＡ開口３８の側壁に導電性材料４２を被覆するか、又はＶＩＡ開口３８に、図１Ｍに示すように、導電性材料４２を完全に充填することができる。
ホスト基板３６の上面及び下面の両方にわたってホトレジスト層４４が堆積される。ホトレジスト堆積方法は、スプレーコーティング又は他の適当な堆積方法である。ホトレジスト４４は、ＶＩＡ開口３８の上及び最終的にトレースを形成する通路の上だけにホトレジスト４４を残すように、良く知られた適当なホトリソグラフィープロセスを使用して露出され、エッチングされる。導電性材料のエッチングは、導電層４２の露出部分（即ち、残りのホトレジスト４４の下でない部分）を除去するように遂行される。例えば、リード線、接触部、リルート接触部及びトレースがこのエッチングによって形成され、これは、良く知られた乾式又は湿式エッチング方法を使用することができる。それにより得られる構造が図１Ｎに示されている。
ホトレジストは、硫酸、アセトン、又は他の適当なホトレジスト剥離方法を使用して剥離される。導電性材料４２に対して任意のメッキプロセス（例えば、Ｎｉ／Ｐｄ／Ａｕ）を遂行することができる。ホスト基板３６の底面のＶＩＡ開口３８の上で導電性材料４２に相互接続部４６が形成される。相互接続部は、ボールグリッドアレイ（ＢＧＡ）、ランドグリッドアレイ（ＬＧＡ）、バンプ、銅ピラー、又は他の適当な相互接続方法を含む。ボールグリッドアレイは、好ましい相互接続方法の１つであり、スクリーン印刷及びそれに続くリフロープロセスにより堆積することができる。次いで、上述した単体化基板１０（センサ１２を伴う）が、適当な接着剤４８を使用して、例えば、基板１０又はホスト基板３６又はその両方に接着剤を堆積し、そしてホスト基板３６に基板１０をピッキング／配置した後に適当な硬化プロセスを行うことにより、ホスト基板に取り付けられる。接触パッド１８と、ＶＩＡ開口３８の導電性材料４２との間に電気的相互接続、好ましくは、良く知られたボンディングワイヤ５０が追加される。それにより得られる構造が図１Ｏに示されている。
ホスト基板３６上及びマウントされたセンサ１２間にオーバーモールド材料５２が付与される。オーバーモールド材料５２は、エポキシ、樹脂、又は良く知られた他のオーバーモールド材料である。硬化されたオーバーモールド材料５２の上面は、保護基板２２の上面より低く且つワイヤボンド接触部の上面より高いのが好ましい。ホスト基板３６は、マウントされたセンサ１２間の罫書き線に沿って単体化される。パッケージのダイシング及び単体化は、機械的ブレードダイシング装置、レーザーカッティング又は他の適当なプロセスで行うことができる。仕上げられたセンサパッケージは、相互接続部４６を経て第２のホスト基板５４にマウントされる。第２のホスト基板５４は、柔軟なＰＣＢ、堅牢なＰＣＢ、又は接触パッド及び電気的相互接続部を伴う他の適用可能な基板である。次いで、保護テープ２８が除去され、センサ１２の活性エリア１７を環境に露出させる。その最終的なセンサアッセンブリ１が図１Ｐに示されている。
最終的な構造において、センサ１２は、それが環境に露出されるように、基板１０上にせいぜい一部分延びるだけである保護基板により保護される。より詳細には、基板に入射する光は、透明な保護基板を通過することなくセンサ１２へ直接通過する。ＶＩＡ開口３８の導電性材料４２は、ワイヤ５０と相互接続部４６との間で基板３６を通して延びる電気的接触部又は導電性素子を通過する。オーバーモールド材料５２は、ワイヤ５０の接続を保護する。
図２は、図１Ｐの構造体にマウントできるレンズモジュール６０を示す。このレンズモジュール６０は、入射光を、保護基板を通過させる必要なく、画像センサ１２に収束させるように１つ以上のレンズ６４がマウントされたハウジング６２を備えている。
図３は、画像センサ１２ではなく化学的センサ７０を伴うパッケージ型センサアッセンブリ１を示す。化学的センサ７０は、開口２４を通して空洞３０へ入り込む化学物質又は粒子の存在を検出するために基板１０上又は内に形成された１つ以上の化学的検出器７２を備えている。化学的検出器７２は、検出された化学的物質又は粒子に応答して信号を発生し、そしてそれらの信号を接触パッド１８に与える。この形式の化学的センサは、良く知られており、ここではそれ以上説明しない。
図４Ａ−４Ｆは、別の実施形態のパッケージ型センサアッセンブリの製造を示す。この製造は、ダイシング／単体化の前の、図１Ｋに示す構造で開始する。構造体の上にホトレジスト層４４が堆積される。ホトレジストの堆積は、スプレーコーティング又は他の適当な堆積方法によって行うことができる。ホトレジスト７４は、良く知られた適当なホトリソグラフィープロセスを使用して露出され、選択的にエッチングされる。硬化され／固化されたホトレジスト７４は、センサ１２間の基板の部分を露出したままにする。基板１０の露出部分は、基板１０の上面に溝を形成するようにエッチングされる（例えば、非等方的乾式エッチングにより）。ＣＦ4、ＳＦ6、ＮＦ3、Ｃｌ2、ＣＣｌ2Ｆ2のエッチング剤又は他の適当なエッチング剤を使用することができる。溝７６の好ましい深さは、基板１０の厚みの５％ないし５０％である。
ホトレジスト７４は、アセトン、又は良く知られた他の乾式プラズマ又は湿式ホトレジスト剥離方法を使用して剥離される。二酸化シリコン又は窒化シリコンのような不動態化絶縁材料層７８が構造体上に堆積される。不動態化層７８は、二酸化シリコンで作られ、少なくとも０．５μｍであるのが好ましい。二酸化シリコンの堆積は、物理的蒸着（ＰＶＤ）、ＰＥＣＶＤ又は別の適当な堆積方法を使用して実行することができる。不動態化層７８の上にホトレジスト層８０が堆積される。ホトレジスト８０は、良く知られた適当なホトリソグラフィープロセスを使用して露出され選択的にエッチングされて、接触パッド１８の上、スペーサ材料２６、保護基板２２及びテープ２８に沿った及びその上のホトレジストの部分を除去する（従って、それらエリアの上の不動態化層７８の部分を露出させる）。不動態化層７８の露出部分は、例えば、プラズマエッチングにより除去されて、接触パッド１８、スペーサ材料２６、保護基板２２及びテープ２８を露出させる。不動態化層７８が二酸化シリコンである場合には、ＣＦ4、ＳＦ6、ＮＦ3のエッチング剤又は他の適当なエッチング剤を使用することができる。不動態化層７８が窒化シリコンである場合には、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3のエッチング剤又は他の適当なエッチング剤を使用することができる。それにより得られる構造が図４Ｂに示されている。
ホトレジスト８０が除去された後に、構造体の上に導電性材料８２が堆積される。この導電性材料８２は、銅、アルミニウム、導電性ポリマー又は他の適当な導電性材料（１つ又は複数）である。導電性材料は、物理的蒸着（ＰＶＤ）、化学的蒸着（ＣＶＤ）、メッキ又は他の適当な堆積方法により堆積することができる。導電性材料８２は、アルミニウムであり、ＰＶＤによって堆積されるのが好ましい。構造体の上にホトレジスト層８４が堆積される。このホトレジスト層８４は、適当なホトリソグラフィープロセスを使用して露出及びエッチングされて、溝７６内の導電層８２の上及び接触パッド１８の上にマスクを形成する。ホトレジスト８４は、テープ２８、保護層２２、スペーサ材料２６の上から及び任意であるが基板１０が溝７６でダイシングされる場所から除去されて、それらのエリアで導電層８２を選択的に露出させる。導電層８２の露出部分は、例えば、乾式又は湿式エッチング方法を使用して除去される。導電層８２の残りの部分は、接触パッド１８の１つから溝７６の１つの底部へと各々延びる複数の個別のトレース（リード線）を形成する。湿式エッチングのエッチング剤は、燐酸（Ｈ3ＰＯ4）、酢酸、硝酸（ＨＮＯ3）又は他の適当なエッチング剤である。乾式エッチングのエッチング剤は、Ｃｌ2、ＣＣｌ4、ＳｉＣｌ4、ＢＣｌ3又は他の適当なエッチング剤である。乾式エッチングは、このリード線形成のための好ましい方法。任意であるが、導電性材料８２は、保護基板の側壁に留まる。それにより得られる構造が図４Ｃに示されている。
次いで、残りのホトレジスト８４が除去される。任意であるが、メッキプロセス（例えば、Ｎｉ／Ｐｄ／Ａｕ）をリード線（導電層８２）の上で遂行することができる。導電性リード構造体の上に任意のカプセル層８６が堆積される。カプセル層８６は、ポリイミド、セラミック、ポリマー、ポリマー組成物、パリレン、金属性酸化物、二酸化シリコン、窒化シリコン、エポキシ、シリコーン、磁器、窒化物、ガラス、イオン結晶、樹脂、及び前記材料又は他の適当な誘電体材料の組み合わせである。カプセル層８６は、好ましくは、０．１ないし２μｍであり、そして好ましい材料は、スプレーコーティングにより堆積できる半田マスクのような液体ホトグラフィーポリマーである。現像／硬化されたカプセル８４がリード線上以外で除去される場所でホトリソグラフィープロセスが実行される。リルート接触部８８は、溝７６の底部でカプセル層８６に開口を形成することにより形成できる。任意であるが、カプセル材料は、保護基板２２の側壁及び／又はテープ２８上に保持することができる。それにより得られる構造が図４Ｄに示されている。
コンポーネントのウェハレベルダイシング／単体化は、機械的ブレードダイシング装置、レーザーカッティング、又は他の適当なプロセスで、好ましくは、溝７６の底部において実行することができる。リルート接触パッド又はフレックスＰＣＢに相互接続部９０を形成することができる。相互接続部９０は、ＢＧＡ、ＬＧＡ、スタッドバンプ、メッキバンプ、接着剤バンプ、ポリマーバンプ、銅ピラー、マイクロポスト、又は他の適当な相互接続方法である。相互接続部９０は、導電性材料（１つ又は複数）及び接着材料（１つ又は複数）より成る接着剤バンプで作られるのが好ましい。導電性材料は、半田、銀、銅、アルミニウム、金、それら材料の組み合わせ、或いは他の適当な導電性材料である。接着材料は、ニス、樹脂、及び前記材料の組み合わせ、又は他の適当な接着材料である。導電性接着剤は、空気式付与銃又は他の適当な付与方法により堆積され、次いで、熱、ＵＶ、又は他の適当な効果方法（１つ又は複数）により硬化されて、バンプを形成する。
フレックスＰＣＢは、基板１０の全辺、３辺、２辺、又は１辺にマウントすることができる。例えば、基板１０の両面に２つのフレックスＰＣＢ９２を接合することができる。或いは又、窓開口をもつ単一のフレックスＰＣＢ９２を使用して、基板１０の１辺、２辺、３辺又は全辺から延ばすことができる。フレックスＰＣＢ９２は、１つ以上の回路層９３と、これに接続された接触パッド１８ａとを有する堅牢な又は柔軟な基板である。相互接続部９０は、接触パッド１８ａと導電性トレース８２との間に電気的に接続される。事前に鋳造された型の中にセンサパッケージが入れられ、次いで、選択されたオーバーモールドコンパウンド９４が型に注入される。オーバーモールド材料９４は、エポキシ、ポリマー、樹脂、又は良く知られた他のオーバーモールド材料である。硬化したオーバーモールド材料の上面は、保護基板２２の上面と同じ高さであるが、任意の高さに延びないことが好ましい。硬化したオーバーモールド材料９４は、基板１０を越えて延びないことが好ましい。次いで、保護テープ２８が除去されて、センサの活性エリアを環境へ露出させる。それにより生じる構造が図４Ｅに示されている。上述した任意のレンズモジュール６０は、図４Ｆに示すように、構造体の上部に取り付けることができる。
前記構造体は、既知のパッケージよりコンパクトなチップ・オン・フィルム（ＣＯＦ）パッケージをなす。基板ダイ１０の縁を段構造にすることで薄い構造体を得、次いで、第２の段面に複数の金属トレース及びリルート接触パッドを形成し、その第２の段面は、金属トレースを経て頂面の接触パッド１８に接続される。柔軟なケーブル及び／又はＰＣＢがその第２の段面に接合される。この構造は、保護基板２２を、ホスト基板にマウントするのではなく、センサダイ１０に直接接合することで、その高さを下げ、それにより、パッケージの厚みを減少する。
又、上述した構造は、パッケージ構造を通して画像センサの感度を高める。より詳細には、単に光線路を妨げないだけで高い光子感度を得ることができる。保護基板２２に開口２４を形成し、そして透明なアンダーフィルをセンサエリアの空洞に使用しないことにより、より多くの光子が高い精度で活性エリアに到達する。従来の装置は、センサエリアをハーメチックシールで保護するために保護基板及び透明なアンダーフィルに依存する。しかしながら、レンズモジュール６０で同じハーメチックシールを達成することができる。最後に、接着剤／アンダーフィルとして接合面の周りに型を適用するだけではなく、接合面全体を包囲するようにオーバーモールド材料５２／９４を使用することにより、優れた構造上の完全性が達成される。
化学的センサの実施形態では、空洞３０を通りそしてセンサの活性エリアにわたる物理的物質の流れを促進するために複数の開口２４が使用される。保護基板２２の開口２４には入力及び出力取り付け部９６及び９８が接続され、ガス又は液体のような物理的物質が図５Ａ及び５Ｂに矢印で示すようにパッケージ構造体を通して流れる。図６に示すように、非直線的経路の空洞を通して物理的物質を誘導するために空洞３０に任意のダム構造体１００が含まれる。
本発明は、図示して上述した実施形態に限定されるものではなく、特許請求の範囲内に入るいずれの及び全ての変形も包含するものと理解されたい。例えば、ここでの本発明との表現は、請求の範囲又は請求項を限定するものではなく、１つ以上の請求項により網羅される１つ以上の特徴を単に指すものである。上述した材料、プロセス及び数値の例は、単なる例示に過ぎず、請求項を限定するものではない。更に、請求の範囲及び明細書から明らかなように、全ての方法ステップを、それらに示された厳密な順序で実行する必要はなく、パッケージ型センサアッセンブリ１の適切な製造を許す任意の順序で実行してもよい。最後に、単一の材料層は、そのような材料又は同様の材料の複数の層として形成することができ、そしてその逆のこともいえる。
ここで使用する語“over”及び“on”は、両方とも、“directly on”（中間的材料、素子又はスペースが間に配置されない）及び“indirectly on”（中間的材料、素子又はスペースが間に配置される）を包括的に含むことに注意されたい。同様に、語“mounted to”は、“directly mounted to” （中間的材料、素子又はスペースが間に配置されない）及び“indirectly mounted to” （中間的材料、素子又はスペースが間に配置される）を含み、そして“electrically coupled”は、“directly electrically coupled to” （中間的材料又は素子が間になく、素子を一緒に電気的に接続する）及び“indirectly electrically coupled to” （中間的材料又は素子が間にあって、素子を一緒に電気的に接続する）を含む。例えば、「基板の上に(over a substrate)」素子を形成するは、中間材料／素子を間にもたずに基板上に直接素子を形成する、及び１つ以上の中間材料／素子を間に入れて基板上に素子を間接的に形成する、を含む。
１：パッケージ型センサアッセンブリ
１０：ウェハ
１２：画像センサ
１４：光検出器
１６：サポート回路
１７：活性エリア
１８：接触パッド
２０：マイクロレンズ
２２：保護基板
２４：開口
２６：スペーサ材料層
２８：保護テープ
３０：ハーメチックシール空洞
３４：ホスト基板アッセンブリ
３６：ホスト基板
３８：ＶＩＡ開口
４０：誘電体材料層
４２：導電性材料
４４：ホトレジスト
４６：相互接続部
５０：ボンディングワイヤ
５２：オーバーモールド材料
６０：レンズモジュール
６２：ハウジング
７０：化学的センサ
７２：化学的検出器
７４：ホトレジスト
７６：溝
７８：不動態化層
８０、８４：ホトレジスト
８２：導電性材料
８６：カプセル層
８８：リルート接触部
９０：相互接続部
９２：フレックスＰＣＢ
９４：オーバーモールド材料

Claims (40)

  1. 対向する第１面及び第２面、並びにその第１面と第２面との間に各々延びる複数の導電性素子を有する第１基板；
    対向する前面及び後面、その前面上又は内に形成された１つ以上の検出器、及び前面に形成されて１つ以上の検出器に電気的に結合された複数の接触パッドを含む第２基板；
    第３基板であって、該第３基板と前記前面との間に空洞を画成するように前記前面にマウントされ、前記空洞から第３基板を貫通して延びる第１開口を含む第３基板；
    を備え、前記後面は、前記第１面にマウントされるものであり、更に、
    前記接触パッドの１つと前記導電性素子の１つとの間に各々延びて、それらを電気的に接続する複数のワイヤ；
    を備えたパッケージ型センサアッセンブリ。
  2. 前記第３基板は、前記第３基板と前記前面との間に配置されたスペーサ材料により前記前面にマウントされる、請求項１に記載のパッケージ型センサアッセンブリ。
  3. 前記ワイヤ、前記導電性素子に隣接する前記第１基板の第１面の１つ以上の部分、及び前記複数の接触パッドに隣接する前記第２基板の前面の１つ以上の部分をカプセル化するオーバーモールド材料を更に備えた、請求項１に記載のパッケージ型センサアッセンブリ。
  4. 前記第１基板は、導電性シリコン材料で作られ、そして前記アッセンブリは、前記導電性素子と前記第１基板との間に配置された絶縁材料を更に備えている、請求項１に記載のパッケージ型センサアッセンブリ。
  5. 前記１つ以上の検出器は、複数の光検出器を含む、請求項１に記載のパッケージ型センサアッセンブリ。
  6. 前記第１開口は、前記複数の光検出器の上に配置される、請求項５に記載のパッケージ型センサアッセンブリ。
  7. 前記１つ以上の検出器は、１つ以上の化学的センサを含む、請求項１に記載のパッケージ型センサアッセンブリ。
  8. 前記空洞から前記第３基板を通して延びる第２開口を更に備えた、請求項７に記載のパッケージ型センサアッセンブリ。
  9. 前記第１開口と第２開口との間に非直線的流路を画成する１つ以上のダム構造体を前記空洞に更に含む、請求項８に記載のパッケージ型センサアッセンブリ。
  10. 前記オーバーモールド材料にマウントされたレンズモジュールを更に備え、このレンズモジュールは、ハウジングと、前記第１開口を通して前記１つ以上の検出器に光を収束するように配置された１つ以上のレンズとを備えている、請求項３に記載のパッケージ型センサアッセンブリ。
  11. 対向する前面及び後面を含む第１基板；
    前記前面上又は内に形成された１つ以上の検出器；
    前記前面に形成されて前記１つ以上の検出器に電気的に結合された複数の接触パッド；
    第２基板であって、該第２基板と前記前面との間に空洞を画成するように前記前面にマウントされ、前記空洞から第２基板を貫通して延びる第１開口を含むような第２基板；
    前記第１基板の前面に形成された溝；及び
    前記接触パッドの１つから前記溝へと各々延びる複数の導電性トレース；
    を備えたパッケージ型センサアッセンブリ。
  12. 前記第２基板は、前記第２基板と前記前面との間に配置されたスペーサ材料により前記前面にマウントされる、請求項１１に記載のパッケージ型センサアッセンブリ。
  13. 前記１つ以上の検出器は、複数の光検出器を含む、請求項１１に記載のパッケージ型センサアッセンブリ。
  14. 前記第１開口は、前記複数の光検出器の上に配置される、請求項１３に記載のパッケージ型センサアッセンブリ。
  15. 前記１つ以上の検出器は、１つ以上の化学的センサを含む、請求項１１に記載のパッケージ型センサアッセンブリ。
  16. 前記空洞から前記第２基板を通して延びる第２開口を更に備えた、請求項１５に記載のパッケージ型センサアッセンブリ。
  17. 前記第１開口と第２開口との間に非直線的流路を画成する１つ以上のダム構造体を前記空洞に更に含む、請求項１６に記載のパッケージ型センサアッセンブリ。
  18. １つ以上の回路層と、該１つ以上の回路層に電気的に結合された複数の接触パッドとを有する第３基板；及び
    前記第１基板の接触パッドの１つと前記第３基板の接触パッドの１つとを各々電気的に接続する電気コネクタ；
    を更に備えた請求項１１に記載のパッケージ型センサアッセンブリ。
  19. 前記前面、前記電気コネクタ、及び前記第３基板の少なくとも一部分をカプセル化するオーバーモールド材料を更に備えた、請求項１１に記載のパッケージ型センサアッセンブリ。
  20. 前記オーバーモールド材料にマウントされたレンズモジュールを更に備え、このレンズモジュールは、ハウジングと、前記第１開口を通して前記１つ以上の検出器に光を収束するように配置された１つ以上のレンズとを備えている、請求項１９に記載のパッケージ型センサアッセンブリ。
  21. 対向する第１面及び第２面を含む第１基板を準備し；
    第１面と第２面との間に各々延びる複数の導電性素子を形成し；
    対向する前面及び後面と、その前面上又は内に形成された１つ以上の検出器と、前面に形成されて１つ以上の検出器に電気的結合された複数の接触パッドとを含む第２基板を準備し；
    第３基板を、その第３基板と前記前面との間に空洞を画成するように前記前面にマウントし、第３基板は、該第３基板を通して空洞から延びる第１開口を含むものであり；
    前記後面を前記第１面にマウントし；及び
    前記接触パッドの１つと前記導電性素子の１つとの間に延びて、それらを電気的に接続する複数のワイヤを準備する；
    ことを含むパッケージ型センサアッセンブリの製造方法。
  22. 前記第３基板は、前記第３基板と前記前面との間に配置されたスペーサ材料により前記前面にマウントされる、請求項２１に記載の方法。
  23. 前記ワイヤ、前記導電性素子に隣接する前記第１基板の第１面の１つ以上の部分、及び前記複数の接触パッドに隣接する前記第２基板の前面の１つ以上の部分をオーバーモールド材料でカプセル化することを更に含む、請求項２１に記載の方法。
  24. 前記第１基板は、導電性シリコン材料で作られ、そして前記方法は、前記導電性素子と前記第１基板との間に配置される絶縁材料を形成することを更に含む、請求項２１に記載の方法。
  25. 前記１つ以上の検出器は、複数の光検出を含む、請求項２１に記載の方法。
  26. 前記第１開口は、前記複数の光検出器の上に配置される、請求項２５に記載の方法。
  27. 前記１つ以上の検出器は、１つ以上の化学的センサを含む、請求項２５に記載の方法。
  28. 前記空洞から前記第３基板を通して延びる第２開口を形成することを更に含む、請求項２７に記載の方法。
  29. 前記第１開口と第２開口との間に非直線的流路を画成する１つ以上のダム構造体を前記空洞に形成することを更に含む、請求項２８に記載の方法。
  30. 前記オーバーモールド材料にレンズモジュールをマウントすることを更に含み、該レンズモジュールは、ハウジングと、前記第１開口を通して前記１つ以上の検出器に光を収束するように配置された１つ以上のレンズとを備えている、請求項２３に記載の方法。
  31. 対向する前面及び後面と、その前面上又は内に形成された１つ以上の検出器と、前面に形成されて１つ以上の検出器に電気的に結合された複数の接触パッドとを含む第１基板を準備し；
    第２基板を、その第２基板と前記前面との間に空洞を画成するように前記前面にマウントし、第２基板は、該第２基板を通して空洞から延びる第１開口を含むものであり；
    前記第１基板の前記前面に溝を形成し；及び
    前記接触パッドの１つから溝へと各々延びる複数の導電性トレースを形成する；
    ことを含むパッケージ型センサアッセンブリの製造方法。
  32. 前記第２基板は、前記第２基板と前記前面との間に配置されたスペーサ材料により前記前面にマウントされる、請求項３１に記載の方法。
  33. 前記１つ以上の検出器は、複数の光検出器を含む、請求項３１に記載の方法。
  34. 前記第１開口は、前記複数の光検出器の上に配置される、請求項３３に記載の方法。
  35. 前記１つ以上の検出器は、１つ以上の化学的センサを含む、請求項３１に記載の方法。
  36. 前記空洞から前記第２基板を通して延びる第２開口を形成することを更に含む、請求項３５に記載の方法。
  37. 前記第１開口と第２開口との間に非直線的流路を画成する１つ以上のダム構造体を前記空洞に形成することを更に含む、請求項３６に記載の方法。
  38. １つ以上の回路層と、該１つ以上の回路層に電気的に結合された複数の接触パッドとを有する第３基板を準備し、及び
    前記第１基板の接触パッドの１つと前記第３基板の接触パッドの１つとを各々電気的に接続する電気コネクタを形成する、
    ことを更に含む請求項３１に記載の方法。
  39. 前記前面、前記電気コネクタ、及び前記第３基板の少なくとも一部分をオーバーモールド材料でカプセル化することを更に含む、請求項３１に記載の方法。
  40. 前記オーバーモールド材料にレンズモジュールをマウントすることを更に含み、該レンズモジュールは、ハウジングと、前記第１開口を通して前記１つ以上の検出器に光を収束するように配置された１つ以上のレンズとを備えている、請求項３９に記載の方法。
JP2016518375A 2013-06-03 2014-06-02 露出センサアレイを伴うセンサパッケージ及びその製造方法 Active JP6307154B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361830563P 2013-06-03 2013-06-03
US61/830,563 2013-06-03
US201361831397P 2013-06-05 2013-06-05
US61/831,397 2013-06-05
US14/292,744 2014-05-30
US14/292,744 US9142695B2 (en) 2013-06-03 2014-05-30 Sensor package with exposed sensor array and method of making same
PCT/US2014/040506 WO2014197370A2 (en) 2013-06-03 2014-06-02 Sensor package with exposed sensor array and method of making same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017201575A Division JP6586445B2 (ja) 2013-06-03 2017-10-18 パッケージ型センサアッセンブリ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016524329A true JP2016524329A (ja) 2016-08-12
JP6307154B2 JP6307154B2 (ja) 2018-04-04

Family

ID=51984201

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016518375A Active JP6307154B2 (ja) 2013-06-03 2014-06-02 露出センサアレイを伴うセンサパッケージ及びその製造方法
JP2017201575A Active JP6586445B2 (ja) 2013-06-03 2017-10-18 パッケージ型センサアッセンブリ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017201575A Active JP6586445B2 (ja) 2013-06-03 2017-10-18 パッケージ型センサアッセンブリ及びその製造方法

Country Status (7)

Country Link
US (2) US9142695B2 (ja)
JP (2) JP6307154B2 (ja)
KR (1) KR101817412B1 (ja)
CN (1) CN105247678B (ja)
HK (1) HK1220288A1 (ja)
TW (1) TWI573253B (ja)
WO (1) WO2014197370A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101898052B1 (ko) * 2017-06-23 2018-10-04 (주)파트론 광학센서 패키지 및 그 제조 방법
WO2018216834A1 (ko) * 2017-05-23 2018-11-29 주식회사 파트론 광학센서 패키지 및 그 제조 방법
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器
JP2020150207A (ja) * 2019-03-15 2020-09-17 キヤノン株式会社 電子部品およびその製造方法、機器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558525A (zh) * 2015-09-25 2017-04-05 精材科技股份有限公司 晶片封装体及其制造方法
TWI561127B (en) * 2016-04-29 2016-12-01 Chunghwa Prec Test Tech Co Ltd Vertical interconnect structure and method for vertical interconnection
CN107611147B (zh) * 2016-07-11 2020-02-18 胜丽国际股份有限公司 多芯片塑胶球状数组封装结构
US11008214B2 (en) * 2016-07-22 2021-05-18 Hewlett-Packard Development Company, L.P. Substrate assembly and related methods
CN106206756B (zh) * 2016-09-30 2018-03-02 深圳成光兴光电技术股份有限公司 一种光敏管与滤光片组合封装结构及其加工工艺
US20180102390A1 (en) * 2016-10-07 2018-04-12 Trutag Technologies, Inc. Integrated imaging sensor with tunable fabry-perot interferometer
US9996725B2 (en) * 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
TWI685960B (zh) * 2018-02-03 2020-02-21 美商伊路米納有限公司 使用感測器的主動表面的結構和方法
CN111355871A (zh) * 2018-12-21 2020-06-30 三赢科技（深圳）有限公司 镜头模组及其组装方法
WO2021168441A1 (en) * 2020-02-21 2021-08-26 Culvert Engineering Solutions, Llc Graphene-based chemical sensing device and system
US11476171B2 (en) * 2020-02-27 2022-10-18 Illumina, Inc. Fluidic flow channel over active surface of a die
US20240006439A1 (en) 2020-12-03 2024-01-04 Sony Semiconductor Solutions Corporation Semiconductor module and method for manufacturing the same
WO2023081632A1 (en) * 2021-11-05 2023-05-11 Illumina, Inc. Sensor having an active surface

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622574A (en) * 1985-07-29 1986-11-11 The Perkin-Elmer Corporation Semiconductor chip with recessed bond pads
US5731222A (en) * 1995-08-01 1998-03-24 Hughes Aircraft Company Externally connected thin electronic circuit having recessed bonding pads
JP2002222935A (ja) * 2001-01-25 2002-08-09 Canon Inc 固体撮像装置およびその製造方法、固体撮像システム
JP2004034270A (ja) * 2002-07-08 2004-02-05 Asahi Techno Glass Corp 凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材
JP2006108285A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体装置およびその製造方法
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
JP2006186288A (ja) * 2004-09-14 2006-07-13 Sony Chem Corp 機能素子実装モジュール及びその製造方法
JP2007234949A (ja) * 2006-03-02 2007-09-13 Sony Chemical & Information Device Corp 機能素子実装モジュール及びその製造方法
US20070210399A1 (en) * 2006-03-08 2007-09-13 Samsung Electronics Co., Ltd. Micro-element package and manufacturing method thereof
JP2008034787A (ja) * 2006-06-30 2008-02-14 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法、並びに半導体装置およびその製造方法
US20080185671A1 (en) * 2007-02-02 2008-08-07 Siliconware Precision Inductries Co., Ltd. Sensor semiconductor package and fabrication
JP2008278260A (ja) * 2007-04-27 2008-11-13 Sharp Corp 固体撮像装置およびそれを備えた電子機器
JP2009512202A (ja) * 2005-10-14 2009-03-19 エスティーマイクロエレクトロニクス エス．アール．エル． 集積デバイス用の基板レベル・アセンブリ、その製造プロセス、および関連する集積デバイス
US7576401B1 (en) * 2005-07-07 2009-08-18 Amkor Technology, Inc. Direct glass attached on die optical module
JP2010203857A (ja) * 2009-03-02 2010-09-16 Alps Electric Co Ltd 圧力センサのパッケージ構造

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8911607D0 (en) 1989-05-19 1989-07-05 Emi Plc Thorn A method of encapsulation for electronic devices and devices so encapsulated
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6627864B1 (en) 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2002009274A (ja) * 2000-06-21 2002-01-11 Horiba Ltd 化学ｃｃｄセンサ
US20050051859A1 (en) 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
JP2003279532A (ja) * 2002-03-22 2003-10-02 Horiba Ltd 化学濃度センサおよび化学濃度センサの製造方法
JP4285966B2 (ja) * 2002-09-27 2009-06-24 三洋電機株式会社 カメラモジュール
JP3867785B2 (ja) * 2002-10-15 2007-01-10 セイコーエプソン株式会社 光モジュール
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2004242166A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 光モジュール及びその製造方法並びに電子機器
JP2004363400A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP4170950B2 (ja) * 2003-10-10 2008-10-22 松下電器産業株式会社 光学デバイスおよびその製造方法
US20050104186A1 (en) 2003-11-14 2005-05-19 International Semiconductor Technology Ltd. Chip-on-film package for image sensor and method for manufacturing the same
TWI234884B (en) * 2003-12-31 2005-06-21 Advanced Semiconductor Eng Image sensor package and method for manufacturing the same
KR100673950B1 (ko) 2004-02-20 2007-01-24 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비하는 카메라 모듈 패키지
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
KR100691398B1 (ko) 2006-03-14 2007-03-12 삼성전자주식회사 미소소자 패키지 및 그 제조방법
KR100770690B1 (ko) 2006-03-15 2007-10-29 삼성전기주식회사 카메라모듈 패키지
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
JP2008148222A (ja) * 2006-12-13 2008-06-26 Matsushita Electric Ind Co Ltd 固体撮像装置とその製造方法
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
JP4906496B2 (ja) * 2006-12-25 2012-03-28 新光電気工業株式会社 半導体パッケージ
US7569409B2 (en) 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
CN101246893A (zh) * 2007-02-13 2008-08-20 精材科技股份有限公司 具有高传导面积的集成电路封装体及其制作方法
EP2135280A2 (en) 2007-03-05 2009-12-23 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
CN100546026C (zh) 2007-04-29 2009-09-30 鸿富锦精密工业（深圳）有限公司 影像摄取装置
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
KR100950915B1 (ko) * 2008-06-17 2010-04-01 삼성전기주식회사 웨이퍼 레벨 카메라 모듈 및 그 제조방법
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
KR100982270B1 (ko) * 2008-08-08 2010-09-15 삼성전기주식회사 카메라 모듈 및 이의 제조 방법
JP5317586B2 (ja) * 2008-08-28 2013-10-16 ラピスセミコンダクタ株式会社 カメラモジュール及びその製造方法
US8232633B2 (en) 2008-09-25 2012-07-31 King Dragon International Inc. Image sensor package with dual substrates and the method of the same
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP2010219696A (ja) * 2009-03-13 2010-09-30 Sharp Corp 固体撮像装置およびそれを備えた電子機器
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
TW201104747A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure
US8283745B2 (en) 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8546900B2 (en) * 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
JP2013041922A (ja) * 2011-08-12 2013-02-28 Sumitomo Bakelite Co Ltd 受光装置
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US8890274B2 (en) * 2012-07-11 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for CIS flip-chip bonding and methods for forming the same
US8809984B2 (en) * 2012-08-02 2014-08-19 Larview Technologies Corporation Substrate connection type module structure
US8806743B2 (en) * 2012-08-07 2014-08-19 Excelitas Technologies Singapore Pte. Ltd Panelized process for SMT sensor devices

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622574A (en) * 1985-07-29 1986-11-11 The Perkin-Elmer Corporation Semiconductor chip with recessed bond pads
US5731222A (en) * 1995-08-01 1998-03-24 Hughes Aircraft Company Externally connected thin electronic circuit having recessed bonding pads
JP2002222935A (ja) * 2001-01-25 2002-08-09 Canon Inc 固体撮像装置およびその製造方法、固体撮像システム
JP2004034270A (ja) * 2002-07-08 2004-02-05 Asahi Techno Glass Corp 凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材
JP2006186288A (ja) * 2004-09-14 2006-07-13 Sony Chem Corp 機能素子実装モジュール及びその製造方法
JP2006108285A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体装置およびその製造方法
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
US7576401B1 (en) * 2005-07-07 2009-08-18 Amkor Technology, Inc. Direct glass attached on die optical module
JP2009512202A (ja) * 2005-10-14 2009-03-19 エスティーマイクロエレクトロニクス エス．アール．エル． 集積デバイス用の基板レベル・アセンブリ、その製造プロセス、および関連する集積デバイス
JP2007234949A (ja) * 2006-03-02 2007-09-13 Sony Chemical & Information Device Corp 機能素子実装モジュール及びその製造方法
US20070210399A1 (en) * 2006-03-08 2007-09-13 Samsung Electronics Co., Ltd. Micro-element package and manufacturing method thereof
JP2008034787A (ja) * 2006-06-30 2008-02-14 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法、並びに半導体装置およびその製造方法
US20080185671A1 (en) * 2007-02-02 2008-08-07 Siliconware Precision Inductries Co., Ltd. Sensor semiconductor package and fabrication
JP2008278260A (ja) * 2007-04-27 2008-11-13 Sharp Corp 固体撮像装置およびそれを備えた電子機器
JP2010203857A (ja) * 2009-03-02 2010-09-16 Alps Electric Co Ltd 圧力センサのパッケージ構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018216834A1 (ko) * 2017-05-23 2018-11-29 주식회사 파트론 광학센서 패키지 및 그 제조 방법
KR101898052B1 (ko) * 2017-06-23 2018-10-04 (주)파트론 광학센서 패키지 및 그 제조 방법
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器
JP2020150207A (ja) * 2019-03-15 2020-09-17 キヤノン株式会社 電子部品およびその製造方法、機器
US11765448B2 (en) 2019-03-15 2023-09-19 Canon Kabushiki Kaisha Electronic component including electronic substrate and circuit member, apparatus, and camera

Also Published As

Publication number Publication date
WO2014197370A3 (en) 2015-03-12
KR101817412B1 (ko) 2018-01-11
CN105247678A (zh) 2016-01-13
US20140353789A1 (en) 2014-12-04
CN105247678B (zh) 2019-02-22
US9570634B2 (en) 2017-02-14
TW201511241A (zh) 2015-03-16
US9142695B2 (en) 2015-09-22
TWI573253B (zh) 2017-03-01
KR20160016971A (ko) 2016-02-15
WO2014197370A2 (en) 2014-12-11
HK1220288A1 (zh) 2017-04-28
JP2018050054A (ja) 2018-03-29
US20160043240A1 (en) 2016-02-11
JP6586445B2 (ja) 2019-10-02
JP6307154B2 (ja) 2018-04-04

Similar Documents

Publication Publication Date Title
JP6586445B2 (ja) パッケージ型センサアッセンブリ及びその製造方法
JP6223580B2 (ja) 一体型カメラモジュール及びその製造方法
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US9177919B2 (en) Chip package and method for forming the same
US9379072B2 (en) Chip package and method for forming the same
TWI533444B (zh) 無蓋式感測器模組及其製造方法
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
CN102983111A (zh) 图像传感器的阶梯式封装及其制造方法
JP2008294405A (ja) 半導体装置及びその製造方法
KR20150033584A (ko) 쿨링 피처를 갖는 저프로파일 센서 패키지와 이를 제조하는 방법
TWI525805B (zh) 低輪廓影像感測器
CN114678388A (zh) 一种cmos图像传感器芯片封装方法和封装结构
TW201830677A (zh) 影像感測器及其製造方法
CN104051489B (zh) 小轮廓图像传感器
JP2008235789A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180309

R150 Certificate of patent or registration of utility model

Ref document number: 6307154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250