KR960002524A - 3-5족 반도체 구조체 및 그 제조 방법 - Google Patents

3-5족 반도체 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR960002524A
KR960002524A KR1019950013374A KR19950013374A KR960002524A KR 960002524 A KR960002524 A KR 960002524A KR 1019950013374 A KR1019950013374 A KR 1019950013374A KR 19950013374 A KR19950013374 A KR 19950013374A KR 960002524 A KR960002524 A KR 960002524A
Authority
KR
South Korea
Prior art keywords
insulating film
silicon nitride
group
forming
semiconductor material
Prior art date
Application number
KR1019950013374A
Other languages
English (en)
Other versions
KR100355691B1 (ko
Inventor
조재신
더블유. 킬러 켈리
에이. 크로닌 웨인
듀람 마크
케이. 아브로콰이 조나단
Original Assignee
빈센트 이. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 이. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 이. 인그라시아
Publication of KR960002524A publication Critical patent/KR960002524A/ko
Application granted granted Critical
Publication of KR100355691B1 publication Critical patent/KR100355691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

소형의 3-5족 반도체 구조체를 제조할 수 있다. 3-5족 반도체 재료상에 질화 실리콘 막을 형성하고, 질화 실리콘 막 상에 알루미늄 함유의 절연막을 형성한다. 알루미늄 함유의 절연막 상에 실리콘 및 산소 함유의 다른 절연막을 형성한다. 알루미늄 함유의 절연막은 고 전력 반응 이온 에칭으로 실리콘 및 산소 함유의 절연막의 에칭에 대한 에칭 억제용으로 작용한다. 알루미늄 함유의 절연막은 질화 실리콘 막을 실제로 에칭하지 않는 습윤 부식제로 에칭될 수 있다. 질화 실리콘 막과, 실리콘 및 산소 함유의 절연막 사이에 알루미늄 함유의 절연막을 형성함으로써, 고 전력 반응 이온 에칭에 대한 노출에 의한 반도체 재료의 표면 손상을 방지할 수 있다.

Description

3-5족 반도체 구조체 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제조의 시작단(beginning stage)에서의 본 발명의 실시예에 대한 연장된 단면도,
제2도는 제조의 다른 단에서의 본 발명의 실시예를 예시한 도면,
제3도는 제조의 다른 단에서의 본 발명의 실시예를 예시한 도면.

Claims (4)

  1. 주 표면(major surface)을 갖는 3-5족 반도체 재료를 제공하는 단계; 3-5족 반도체 재료의 주 표면상에 제1질화 실리콘 막을 형성하는 단계; 질화 실리콘 막 상에, 알루미늄을 함유한 제1절연막을 형성하는 단계; 제1절연막 상에, 실리콘 및 산소를 함유한 제2절연막을 형성하는 단계 및 3-5족 반도체 재료의 활성 영역상에서, 제1절연막의 일부 및 제2절연막의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 3-5족 반도체 구조체 제조 방법.
  2. 제1항에 있어서, 3-5족 반도체 재료의 활성 영역 내의 채널 영역을 형성하는 단계; 제1의 질화 실리콘 막을 제거하는 단계; 활성 영역내 3-5족 반도체 재료의 일부에 게이트 막을 형성하는 단계; 반도체 재료상의 제2질화 실리콘 막, 게이트 막 및 제2절연막을 형성하는 단계; 제2질화 실리콘 막 상에, 알루미늄을 함유한 제3절연막을 형성하는 단계; 제3절연막 상에, 실리콘 및 산소를 함유한 제4절연막을 형성하는 단계; 게이트막에 인접한 측벽 스페이서(sidewall spacer)를 적어도 형성하기 위해, 제3절연막의 일부 및 제4절연막의 일부를 제거하는 단계; 3-5족 반도체 재료내에 소스 및 드레인 영역을 형성하는 단계 및 제2의 질화 실리콘 막의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 3-5족 반도체 구조체 제조 방법.
  3. 3-5족 반도체 재료; 3-5족 반도체 재료의 일부에 성장된 질화 실리콘막; 질화 실리콘 막 상에 성장된, 알루미늄을 함유한 제1절연막 및 제1절연막 상에 성장된, 실리콘 및 산소를 함유한 제2절연막을 구비하는 것을 특징으로 하는 반도체 구조체.
  4. 제3항에 있어서, 질화 실리콘 막에는 수분이 거의 없는 것을 특징으로 하는 반도체 구조체.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013374A 1994-06-06 1995-05-26 Iii-v족반도체구조의 제조방법 KR100355691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/254,209 US5512518A (en) 1994-06-06 1994-06-06 Method of manufacture of multilayer dielectric on a III-V substrate
US254209 1994-06-06

Publications (2)

Publication Number Publication Date
KR960002524A true KR960002524A (ko) 1996-01-26
KR100355691B1 KR100355691B1 (ko) 2002-12-11

Family

ID=22963356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013374A KR100355691B1 (ko) 1994-06-06 1995-05-26 Iii-v족반도체구조의 제조방법

Country Status (6)

Country Link
US (1) US5512518A (ko)
EP (1) EP0688044B1 (ko)
JP (2) JP3621752B2 (ko)
KR (1) KR100355691B1 (ko)
CN (1) CN1086511C (ko)
DE (1) DE69534412T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5830774A (en) * 1996-06-24 1998-11-03 Motorola, Inc. Method for forming a metal pattern on a substrate
US5821170A (en) * 1996-09-30 1998-10-13 Motorola, Inc. Method for etching an insulating material
US5966624A (en) * 1997-07-29 1999-10-12 Siemens Aktiengesellschaft Method of manufacturing a semiconductor structure having a crystalline layer
US6156665A (en) * 1998-04-13 2000-12-05 Lucent Technologies Inc. Trilayer lift-off process for semiconductor device metallization
US6528405B1 (en) 2000-02-18 2003-03-04 Motorola, Inc. Enhancement mode RF device and fabrication method
US6821829B1 (en) * 2000-06-12 2004-11-23 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor component and semiconductor component thereof
US7504677B2 (en) * 2005-03-28 2009-03-17 Freescale Semiconductor, Inc. Multi-gate enhancement mode RF switch and bias arrangement
JP4799965B2 (ja) * 2005-09-06 2011-10-26 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7834456B2 (en) * 2009-01-20 2010-11-16 Raytheon Company Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor
US3903591A (en) * 1971-09-22 1975-09-09 Siemens Ag Semiconductor arrangement
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
US3978577A (en) * 1975-06-30 1976-09-07 International Business Machines Corporation Fixed and variable threshold N-channel MNOSFET integration technique
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS59106172A (ja) * 1982-12-07 1984-06-19 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 電界効果トランジスタの製造方法
JPS60136267A (ja) * 1983-12-23 1985-07-19 Fujitsu Ltd 半導体装置の製造方法
US4656101A (en) * 1984-11-07 1987-04-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device with a protective film
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
JPS62272571A (ja) * 1986-05-21 1987-11-26 Hitachi Ltd 半導体装置
JPS62276832A (ja) * 1986-05-26 1987-12-01 Hitachi Ltd 被膜形成方法およびそれを用いた半導体装置の製造方法
JPH01244666A (ja) * 1988-03-25 1989-09-29 Nec Corp 半導体装置の製造方法
JPH03124025A (ja) * 1989-10-06 1991-05-27 Nec Corp 半導体装置の製造方法
JPH03265586A (ja) * 1990-03-15 1991-11-26 Toshiba Corp 窒化アルミニウム基板の製造方法
JP2762800B2 (ja) * 1991-10-15 1998-06-04 日本電気株式会社 量子細線構造の製造方法
DE69324630T2 (de) * 1992-06-13 1999-10-21 Sanyo Electric Co., Ltd. Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
JP3621752B2 (ja) 2005-02-16
EP0688044A3 (en) 1997-12-29
US5512518A (en) 1996-04-30
DE69534412T2 (de) 2006-03-09
DE69534412D1 (de) 2005-10-06
CN1086511C (zh) 2002-06-19
CN1113606A (zh) 1995-12-20
EP0688044B1 (en) 2005-08-31
KR100355691B1 (ko) 2002-12-11
EP0688044A2 (en) 1995-12-20
JP2005051265A (ja) 2005-02-24
JPH07335675A (ja) 1995-12-22

Similar Documents

Publication Publication Date Title
KR960002690A (ko) 저저항 게이트전극을 갖는 반도체소자의 제조방법
KR970060510A (ko) 반도체 장치 및 그 제조 방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR960002524A (ko) 3-5족 반도체 구조체 및 그 제조 방법
KR950010018A (ko) 절연재로 채워진 홈에 의해 형성되는 필드 절연영역을 갖는 반도체 몸체를 포함한 반도체 장치 제조방법
KR950024341A (ko) 반도체 메모리장치의 제조방법
KR960026467A (ko) 반도체 mosfet 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR940010272A (ko) 반도체소자의 스페이서 형성방법
KR100236063B1 (ko) 게이트 다결정 실리콘의 식각방법
KR0172296B1 (ko) 반도체 소자의 게이트전극 형성방법
KR940022892A (ko) 박막 트랜지스터 제조방법
KR970054244A (ko) 반도체소자의 제조방법
KR930018687A (ko) 반도체 소자 제조방법
KR980006253A (ko) 반도체소자의 제조방법
KR980005881A (ko) 반도체 소자의 제조방법
KR970054069A (ko) 반도체장치 및 그의 제조방법
KR970060509A (ko) 반도체소자의 제조방법
KR940001460A (ko) 반도체 소자의 ldd 제조방법
KR920020674A (ko) 반도체 장치 및 그 제조방법
KR950004565A (ko) 다결정 실리콘 박막 트랜지스터와 그 제조 방법
KR940001461A (ko) 박막 트랜지스터의 제조방법
KR920010827A (ko) 반도체 장치의 소자격리 방법
KR970018697A (ko) 트렌치형 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 12

EXPY Expiration of term