KR940001461A - 박막 트랜지스터의 제조방법 - Google Patents
박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR940001461A KR940001461A KR1019920010238A KR920010238A KR940001461A KR 940001461 A KR940001461 A KR 940001461A KR 1019920010238 A KR1019920010238 A KR 1019920010238A KR 920010238 A KR920010238 A KR 920010238A KR 940001461 A KR940001461 A KR 940001461A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- thin film
- manufacturing
- film transistor
- nitride film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000010409 thin film Substances 0.000 title abstract 2
- 150000004767 nitrides Chemical class 0.000 claims 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract 2
- 230000007547 defect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 abstract 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 오프전류의 크기를 작게 할 수 있는 박막 트랜지스터의 제조방법에 관한 것으로, 종래에는 게이트와 드레인 간의 전계가 크므로 오프전류가 크게 되는 결점이 있었으나, 본 발명에서는 게이트(2)와 소오스/드레인(13)(14)이 겹치는 영역의 산화막(11, 17) 두께를 두껍게 하여 게이트(2)와 드레인(14)간의 전계를 줄임으로써 상기 결점을 개선 시킬수 있는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본발명 보톰 게이트 박막 트랜지스터의 일실시예를 나타낸 단면도.
제7도는 제6도의 제조를 나타낸 공정 단면도.
제8도는 제6도에 따른 그래프.
Claims (1)
- 산화막(1)위에 차례로 폴리 실리콘, 상기 질화막(15)을 형성하고, 질화막(15)의 양측을 제거한 후 질화막(15)의 양측에 측벽(16)을 형성하는 단계와, 상기 질화막(15)과 측벽(16) 영역을 제외한 폴리 실리콘을 제거하여 게이트(2)를 형성하고, 측벽(16)을 제거한 후 게이트(2)표면에 열산화막(17)을 형성하는 단계와, 질화막(15)을 제거하고, 전표면에 차례로 게이트 산화막(11), 폴리 실리콘(12)을 증착한 후 게이트(2)위 열산화막(17)이 없는 영역에 포토레지스트(18)을 형성하고, 소오스/드레인용 이온을 주입하고, 포토 레지스트(18)를 제거하여 폴리 실리콘(12)양측에 서로 대칭이 되도록 소오스/드레인(13)(14)을 형성하는 단계를 차례로 실시하여 이루어지는 박막 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920010238A KR100232172B1 (ko) | 1992-06-12 | 1992-06-12 | 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920010238A KR100232172B1 (ko) | 1992-06-12 | 1992-06-12 | 박막 트랜지스터의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940001461A true KR940001461A (ko) | 1994-01-11 |
KR100232172B1 KR100232172B1 (ko) | 1999-12-01 |
Family
ID=19334611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920010238A KR100232172B1 (ko) | 1992-06-12 | 1992-06-12 | 박막 트랜지스터의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100232172B1 (ko) |
-
1992
- 1992-06-12 KR KR1019920010238A patent/KR100232172B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100232172B1 (ko) | 1999-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
KR950021786A (ko) | 모스펫(mosfet) 및 그 제조방법 | |
KR970063780A (ko) | 트랜지스터 제조방법 | |
KR940001461A (ko) | 박막 트랜지스터의 제조방법 | |
KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
KR100236063B1 (ko) | 게이트 다결정 실리콘의 식각방법 | |
KR950004565A (ko) | 다결정 실리콘 박막 트랜지스터와 그 제조 방법 | |
KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
KR970054257A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법 | |
KR940010382A (ko) | 트랜지스터 제조방법 | |
KR970054256A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR940016888A (ko) | 트랜지스터 형성 방법 | |
KR930018687A (ko) | 반도체 소자 제조방법 | |
KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR960039218A (ko) | 반도체소자 제조방법 | |
KR970030497A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
KR960026973A (ko) | 박막트랜지스터 제조방법 | |
KR920020762A (ko) | 트랜지스터 제조방법 | |
KR930011288A (ko) | Ldd 트랜지스터의 제조방법 | |
KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
KR970053090A (ko) | 반도체 소자의 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |