CN1086511C - Ⅲ-v族半导体结构和制造方法 - Google Patents
Ⅲ-v族半导体结构和制造方法 Download PDFInfo
- Publication number
- CN1086511C CN1086511C CN95106587A CN95106587A CN1086511C CN 1086511 C CN1086511 C CN 1086511C CN 95106587 A CN95106587 A CN 95106587A CN 95106587 A CN95106587 A CN 95106587A CN 1086511 C CN1086511 C CN 1086511C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- silicon nitride
- iii
- conducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 title claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000004411 aluminium Substances 0.000 claims description 16
- 238000001020 plasma etching Methods 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 21
- 239000000463 material Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- -1 ion silicon nitride Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- CUJDOZUXNUQIDJ-UHFFFAOYSA-N [Ge][Ni][W] Chemical compound [Ge][Ni][W] CUJDOZUXNUQIDJ-UHFFFAOYSA-N 0.000 description 1
- MBGCACIOPCILDG-UHFFFAOYSA-N [Ni].[Ge].[Au] Chemical compound [Ni].[Ge].[Au] MBGCACIOPCILDG-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
制造一种具有小图形尺寸III-V族半导体结构的方法。在III-V族半导体材料上形成一氮化硅层并在该层上形成由铝组成的介质层。再在此介质层上形成由硅和氧组成的另一介质层。在用高功率的反应离子刻蚀法刻蚀由硅和氧组成的介质层时铝介质层起到刻蚀停止层的作用。然后可用湿法刻蚀剂刻蚀由铝组成的介质层，而实际上不刻蚀氮化硅层。通过在氮化硅层和由硅和氧组成的介质层之间形成由铝介质层可防止高功率反应离子刻蚀造成的表面的损伤。
Description
本发明一般来说涉及一种半导体器件，更详细地说，涉及(但不局限于)一种应用由铝组成的一绝缘层的砷化镓半导体器件和制造方法。
在典型情况下应用一个氮化硅层和一个覆盖在该氮化硅层上的二氧化硅层来保护砷化镓半导体材料的表面。应用一种高功率的反应离子刻蚀工艺来除去该二氧化硅层的一部分。在器件外形尺寸已缩小时，要在不刻蚀下面的氮化硅层的情况下在整个片子上保持对于该二氧化硅层的一种均匀的刻蚀是困难的。这种困难导致由反应离子刻蚀引起的对于砷化镓表面的损伤。这种对于砷化镓表面的损伤导致较低的器件成品率，较差的电特性和较差的该半导体器件的性能。
因此，很希望有这样一种可进行制造的工艺，该工艺可用于制造没有由反应离子刻蚀引起的损伤的砷化镓器件。
应用本发明的制造III-V族半导体结构的方法即可实现上述目的。
本发明的制造III-V族半导体结构的方法包括：提供一个具有一主表面的III-V族半导体材料；在该III-V族半导体材料的该主表面上形成第一氮化硅层；在该氮化硅层上形成包括铝的第一介质层；在该第一介质层上形成由硅和氧组成的第二介质层；以及在该III-V族半导体材料的有源区上除去一部分第二介质层和一部分第一介质层。
本发明的半导体结构包括：一种III-V族半导体材料；配置在该III-V族半导体材料的一部分上的栅层；配置在该半导体材料的一部分之上和在所述栅层之上的氮化硅层；以及一层由包括铝的第一介质层和由硅和氧组成的第二介质层构成的隔离层，其中，第二介质层置于第一介质层之上，而隔离层置于氮化硅层的一部分上面与栅层相邻处。
图1说明本发明的一个实施例在开始制造阶段内的放大了的剖面图；
图2为本发明的该实施例在稍后的制造阶段的放大了的剖面图；
图3说明本发明的该实施例在较图2所示更后的制造阶段的一个放大了的剖面图；
图4说明本发明的该实施例在一个较图3所示更后的制造阶段的放大了的剖面图；
图5说明本发明的该实施例在一个较图4所示更后的制造阶段内的一个放大了的剖面图；
图6说明本发明的该实施例在较图5所示更后的制造阶段的放大了的剖面图。
本发明通过应用一个由铝构成的介质层作为刻蚀停止层来形成该III-V族半导体器件，以便使该半导体表面不受覆于其上由硅和氧组成的介质层的(高功率的)反应离子刻蚀(RIE)的影响。如不应用该由铝组成的介质层的话，由于在整个片子上的刻蚀速率的不均匀性，该半导体材料的表面将被暴露在高功率的RIE中。该半导体材料暴露在高功率RIE中会在半导体材料内产生电活性缺陷。正如以下将要描述的那样，本发明防止该半导体材料暴露于高功率RIE中，因此可以用小的外形尺寸来制造III-V族半导体器件。
图1说明本发明实施例的一个放大了的剖面图。在该图中示出由一种III-V族化合物组成的半导体材料10。半导体材料10由砷化镓(GaAs)组成是较为可取的。首先，在半导体材料10的表面上形成一个氮化硅层12以防止半导体材料10放出气体(outgassing)。可以应用其它防止放出气体的介质层。可以采用在本领域熟知的常规措施形成氮化硅层12，为了在一个其后的工艺过程中保护该III-V族半导体材料的表面，氮化硅层12的厚度在约100至1000埃的范围内是较为可取的。
其次，在氮化硅层12上形成一个由铝组成的介质层13。例如，介质层13可以由氮化铝或氧化铝组成。通过采用氩和氮或氧气的铝的反应溅射形成介质层13是较为可取的。可以应用其它的工艺，如金属—有机物化学汽相淀积。介质层13的厚度在约100至1000埃的范围内是较为可取的。该下限的确定是考虑到要避免在厚度较薄时形成针孔，如形成针孔的话，介质层13将失去其阻止刻蚀的特性，而该上限的确定是考虑到由于介质层13的底切(undercutting)对尺寸控制带来的损失。为了使介质层13在其刻蚀停止特性和易于刻蚀两方面达到最佳程度，介质层13的厚度最好在约300至500埃的范围内。正如下面将要进一步描述的那样，介质层13起到一种牺牲的刻蚀停止层的作用。
因为介质层13覆盖在氮化硅层12上面，故必须提供不含氢和水分的氮化硅层12。否则，因介质层13阻止上述氢和水分的释放，这会导致氮化硅层12的龟裂。
其后，在介质层13上面形成一个由硅和氧组成的介质层14。在一个较佳的实施例中，介质层14由二氧化硅(SiO2)组成，这是因为在半导体制造工艺中广泛使用二氧化硅，但也可以使用例如一种氮氧化硅(SiOxNy)。可应用典型的淀积工艺(如等离子增强型化学汽相淀积)来形成介质层14。为了起到下一步离子注入工艺的掩模的作用，介质层14的厚度在约1000至7000埃的范围内是较为可取的。
然后除去介质层14和介质层13的一部分，以便在一个有源区15上面形成一个开口，该有源区15是在将要形成半导体器件有源部分的半导体材料10的区域内。
除去介质层14和介质层13的方法是本发明的一个重要的特征。首先，应用一种采用氟基等离子体的反应离子刻蚀除去介质层14。典型的氟基等离子体包括C2F6、SF6、CF4和CHF3。因为待刻蚀层的侧壁斜度的可控性，应用一种碳氟基化合物的等离子体是较为可取的。
重要的是要注意氟基等离子体不刻蚀由铝组成的介质层13。这一点是重要的，因为半导体材料10的表面可得到完全的保护，使其不暴露于为了刻蚀介质层14而使用的高功率RIE。在一种实际的器件制造过程中，为了能适应刻蚀率在整个片子上的不均匀性、刻蚀率随时间的波动和待刻蚀的已淀积薄膜的厚度变动，需要一定程序的过度刻蚀。因为本发明中的介质层13对于氟基等离子体来说是一利绝对的刻蚀停止层，故它将使所有在淀积和刻蚀介质层14期间发生的工艺液动得到缓冲。因此，通过在制造工艺中应用介质层13，III-V族半导体器件的制造将变得较简单和容易，这是因为对诸如刻蚀设备类型、晶片直径和光刻掩模密度等方面没有依赖性而有更大的工艺自由度。
然后，较为可取的是用一种氢氧化铵溶液(NH4OH)除去介质层13。该溶液的大致比例为NH4OH∶H2O(1∶10)，最好在约为20至40℃的温度下使用。也可用其它的湿法化学方法，但稀释的氢氧化铵溶液较佳，这是因为使用该溶液可得到一种可重复的刻蚀率，而且该溶液与砷化镓相兼容。注意以下这一点也是重要的，即在使介质层13经受高温(高于约500℃)处理步骤之前要除去为了进行下一步工艺而必须除去的那部分介质层13。已发现介质层13在经受高温处理步骤之后就变得难于除去了。这一点与其它作者在过去发表的观点是相反的。
一般认为在使介质层13暴露于一种氟基等离子体中时，在介质层13的表面上形成少量的氟化铝层，并且当使该氟化铝层经受高温处理时，发生一种改变该氟化铝层的化学性质的反应，从而导致用任何已知的刻蚀剂都不可能除去该层。本发明通过在除去该介质层13之前避免使其经受高温处理来把该介质层13用作一种可牺牲的层。
图1说明在已对介质层13和介质层14刻蚀出图形以便提供半导体材料10的一个有源区15之后的结构。此外，应用大家熟知的技术在半导体材料10的有源区15内形成一个沟道区16。在典型情况下，进行穿过氮化硅层12的、硅杂质的离子注入。
图2说明图1的结构在下一步工艺时的情况。首先，除去在有源区15上的氮化硅层12的暴露部分。通过使用一种低功率的氟基等离子体来完成对于上述氮化硅层12暴露部分的去除。虽然可以使用其它的适合于在这种低功率下应用的刻蚀剂，但一种合适的等离子体由在功率为100至200瓦下使用的SF6组成。重要的是要使用一种低功率等离子体，以使在沟道区16内的半导体材料10的表面不受到损伤。任何对于表面的损伤都将留下或产生电活性缺陷，这种缺陷会导致对于理想二极管特性的偏离，例如高的二极管理想因子和低的肖特基势垒高度。
在除去氮化硅层12之后，形成栅层18和硬的掩模层19，并在有源区15的一部分上面刻蚀出图形。使用常规的光刻和腐蚀技术来形成栅层18和硬掩模层19。栅层18最好由一种难熔金属或如钛-钨-氮化物、钨-硅、钨-氮化物、钨-硅-氮化物等金属组成。硬掩模层19由一种如二氧化硅的绝缘层的材料组成。硬掩模层19是可有可无的，可以在没有硬掩膜层19的情况下制造上述器件结构，但如有该层的话，对改善上述器件的可制造性较有利。其次，在包括介质层14、半导体材料10的已暴露表面、栅层18和硬掩模层19的器件表面上形成氮化硅层20。然后在绝缘层20上形成由铝组成的绝缘层22，其后在绝缘层22上形成介质层24。如以上所述的形成层12、13和14的方式形成层20、22和24。如以上所揭示的那样对介质层24和绝缘层22进行刻蚀以形成侧壁隔离层。在器件的每个垂直侧壁上都形成侧壁隔离层，但为了说明方便，没有对层12、13和14的侧壁进行说明。
图4说明在较后的工艺中的图3的结构。在半导体材料10的一部分中形成源区和漏区30，源和漏区30与沟道区16交迭。用常规方法形成源区和漏区30，例如可以通过离子注入或其它技术来形成。
图5说明在较后的工艺中的图4的结构。在整个结构的表面上形成一个二氧化硅层32。然后可通过使用缓冲的氢氟酸的湿法腐蚀工艺除去二氧化硅层32的一部分。其后通过应用以上所述的刻蚀氮化硅层12的刻蚀工艺除去在源区和漏区30上的氮化硅层20的一部分。再淀积一个欧姆金属层40，并应用剥离技术以形成对于源区和漏区30的电接触。举例来说，欧姆金属40可由金-锗-镍(Au-GeNi)、镍-锗-氮化钨(NiGeWN)或镍-锗-钨(NiGeW)组成。在该实施例中不需要硬掩模层19。在另一种方式下，如在图6中所说明的那样，可通过除去氮化硅层20的暴露部分、淀积欧姆金属层40和在源区和漏区30上刻蚀出欧姆金属层40的图形来形成欧姆金属层40。在该实施例中，应用硬掩模层19以防止由于图形没对准的公差而引起欧姆金属层40与栅层18发生可能的物理接触是较为可取的。
Claims (10)
1.一种制造III-V族半导体结构的方法，其特征是包括以下步骤：
提供一个具有一主表面的III-V族半导体材料；
在该III-V族半导体材料的该主表面上形成第一氮化硅层；
在该氮化硅层上形成包括铝的第一介质层；
在该第一介质层上形成由硅和氧组成的第二介质层；以及
在该III-V族半导体材料的有源区上除去一部分第二介质层和一部分第一介质层。
2.按照权利要求1所述的方法，其中形成第一氮化硅层的步骤包括形成实际上不含水分和氢的第一氮化硅层。
3.按照权利要求1所述的方法，其中除去一部分第二介质层的步骤包括应用一种氟基反应离子刻蚀除去该第二介质层的一部分。
4.按照权利要求1所述的方法，其中除去一部分第一介质层的步骤包括应用一种氢氧化铵溶液除去该第一介质层的一部分。
5.按照权利要求1所述的方法，其中除去一部分第一介质层的步骤包括应用一NH4OH∶H2O的比例大致为1∶10的氢氧化铵溶液和在约20至40℃的温度下除去该第一介质层的一部分。
6.按照权利要求1中所述的方法，其中除去该第一介质层的一部分的步骤包括在使该第一介质层经受一个高于约500℃的温度的处理之前除去该第一介质层的一部分。
7.按照权利要求1所述的方法，其特征是还包括以下步骤：
在该III-V族半导体材料的有源区内形成一个沟道区；
除去该第一氮化硅层；
在该有源区内的该III-V族半导体材料的一部分上面形成一个栅层；
在该半导体材料、该栅层和该第二介质层上面形成一个第二氮化硅层；
在该第二氮化硅层上面形成一个包括铝的第三介质层；
在该第三介质层上面形成一个由硅和氧组成的第四介质层；
除去该第四介质层的一部分和该第三介质层的一部分从而至少形成一个与该栅层相邻的侧壁隔离层；
在该III-V族半导体材料内形成一个源区和一个漏区；以及
除去该第二氮化硅层的一部分。
8.一种半导体结构，其特征是包括：
一种III-V族半导体材料；
一个配置在该III-V族半导体材料的一部分上的氮化硅层；
一个配置在该氮化硅层上面、包括铝的第一介质层；以及
一个配置在该第一介质层上面、由硅和氧组成的第二介质层。
9.一种半导体结构，其特征是包括：
一种III-V族半导体材料；
一个配置在该III-V族半导体材料的一部分上的栅层；
一个配置在该半导体材料的一部分之上和在该栅层上面的氮化硅层；以及
一个包括包括铝的第一介质层和由硅和氧组成的第二介质层组成的隔离层，其中把该第二介质层配置在该第一介质层上面以及把该隔离层配置在该氮化硅层的一部分上面与该栅层相邻处。
10.按照权利要求8所述的半导体结构，其中所述第一介质层由氮化铝组成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/254,209 US5512518A (en) | 1994-06-06 | 1994-06-06 | Method of manufacture of multilayer dielectric on a III-V substrate |
| US254,209 | 1994-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1113606A CN1113606A (zh) | 1995-12-20 |
| CN1086511C true CN1086511C (zh) | 2002-06-19 |
Family
ID=22963356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95106587A Expired - Lifetime CN1086511C (zh) | 1994-06-06 | 1995-06-05 | Ⅲ-v族半导体结构和制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5512518A (zh) |
| EP (1) | EP0688044B1 (zh) |
| JP (2) | JP3621752B2 (zh) |
| KR (1) | KR100355691B1 (zh) |
| CN (1) | CN1086511C (zh) |
| DE (1) | DE69534412T2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830774A (en) * | 1996-06-24 | 1998-11-03 | Motorola, Inc. | Method for forming a metal pattern on a substrate |
| US5821170A (en) * | 1996-09-30 | 1998-10-13 | Motorola, Inc. | Method for etching an insulating material |
| US5966624A (en) * | 1997-07-29 | 1999-10-12 | Siemens Aktiengesellschaft | Method of manufacturing a semiconductor structure having a crystalline layer |
| US6156665A (en) * | 1998-04-13 | 2000-12-05 | Lucent Technologies Inc. | Trilayer lift-off process for semiconductor device metallization |
| US6528405B1 (en) | 2000-02-18 | 2003-03-04 | Motorola, Inc. | Enhancement mode RF device and fabrication method |
| US6821829B1 (en) * | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US7504677B2 (en) * | 2005-03-28 | 2009-03-17 | Freescale Semiconductor, Inc. | Multi-gate enhancement mode RF switch and bias arrangement |
| JP4799965B2 (ja) * | 2005-09-06 | 2011-10-26 | 日本電信電話株式会社 | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
| US7834456B2 (en) * | 2009-01-20 | 2010-11-16 | Raytheon Company | Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate |
| US8357571B2 (en) * | 2010-09-10 | 2013-01-22 | Cree, Inc. | Methods of forming semiconductor contacts |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136267A (ja) * | 1983-12-23 | 1985-07-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62272571A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 半導体装置 |
| JPH03124025A (ja) * | 1989-10-06 | 1991-05-27 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798752A (en) * | 1971-03-11 | 1974-03-26 | Nippon Electric Co | Method of producing a silicon gate insulated-gate field effect transistor |
| US3903591A (en) * | 1971-09-22 | 1975-09-09 | Siemens Ag | Semiconductor arrangement |
| US3925572A (en) * | 1972-10-12 | 1975-12-09 | Ncr Co | Multilevel conductor structure and method |
| US3978577A (en) * | 1975-06-30 | 1976-09-07 | International Business Machines Corporation | Fixed and variable threshold N-channel MNOSFET integration technique |
| EP0072603B1 (en) * | 1978-06-14 | 1986-10-01 | Fujitsu Limited | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| JPS59106172A (ja) * | 1982-12-07 | 1984-06-19 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 電界効果トランジスタの製造方法 |
| US4656101A (en) * | 1984-11-07 | 1987-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device with a protective film |
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US4767724A (en) * | 1986-03-27 | 1988-08-30 | General Electric Company | Unframed via interconnection with dielectric etch stop |
| JPS62276832A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | 被膜形成方法およびそれを用いた半導体装置の製造方法 |
| JPH01244666A (ja) * | 1988-03-25 | 1989-09-29 | Nec Corp | 半導体装置の製造方法 |
| JPH03265586A (ja) * | 1990-03-15 | 1991-11-26 | Toshiba Corp | 窒化アルミニウム基板の製造方法 |
| JP2762800B2 (ja) * | 1991-10-15 | 1998-06-04 | 日本電気株式会社 | 量子細線構造の製造方法 |
| US5350709A (en) * | 1992-06-13 | 1994-09-27 | Sanyo Electric Co., Ltd. | Method of doping a group III-V compound semiconductor |
-
1994
- 1994-06-06 US US08/254,209 patent/US5512518A/en not_active Expired - Lifetime
-
1995
- 1995-05-26 KR KR1019950013374A patent/KR100355691B1/ko not_active IP Right Cessation
- 1995-05-29 JP JP15274895A patent/JP3621752B2/ja not_active Expired - Fee Related
- 1995-05-29 EP EP95108175A patent/EP0688044B1/en not_active Expired - Lifetime
- 1995-05-29 DE DE69534412T patent/DE69534412T2/de not_active Expired - Lifetime
- 1995-06-05 CN CN95106587A patent/CN1086511C/zh not_active Expired - Lifetime
-
2004
- 2004-09-27 JP JP2004279032A patent/JP2005051265A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136267A (ja) * | 1983-12-23 | 1985-07-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62272571A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 半導体装置 |
| JPH03124025A (ja) * | 1989-10-06 | 1991-05-27 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0688044B1 (en) | 2005-08-31 |
| EP0688044A3 (en) | 1997-12-29 |
| DE69534412D1 (de) | 2005-10-06 |
| KR960002524A (ko) | 1996-01-26 |
| JP3621752B2 (ja) | 2005-02-16 |
| CN1113606A (zh) | 1995-12-20 |
| JP2005051265A (ja) | 2005-02-24 |
| US5512518A (en) | 1996-04-30 |
| EP0688044A2 (en) | 1995-12-20 |
| KR100355691B1 (ko) | 2002-12-11 |
| JPH07335675A (ja) | 1995-12-22 |
| DE69534412T2 (de) | 2006-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5484740A (en) | Method of manufacturing a III-V semiconductor gate structure | |
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| US5707901A (en) | Method utilizing an etch stop layer | |
| KR19980064253A (ko) | 텅스텐이 캡된 폴리실리콘 게이트 전극에서 유전체 측벽에 대한텅스텐 산화 방지 방법 | |
| CN1086511C (zh) | Ⅲ-v族半导体结构和制造方法 | |
| US4908333A (en) | Process for manufacturing a semiconductor device having a contact window defined by an inclined surface of a composite film | |
| KR970001203B1 (ko) | 폴리실리콘 막 에칭 방법 | |
| US20020192897A1 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| CN100468690C (zh) | 高深宽比自对准接触刻蚀中减低接触电阻的方法 | |
| US20050258459A1 (en) | Method for fabricating semiconductor devices having a substrate which includes group III-nitride material | |
| US11164752B2 (en) | Method of etching a dielectric layer | |
| US8188520B2 (en) | Field effect transistor and method for fabricating the same | |
| CN1149759A (zh) | 一种在半导体器件中形成精细接触孔的方法 | |
| CN1022526C (zh) | 硅的深槽刻蚀方法 | |
| US5688703A (en) | Method of manufacturing a gate structure for a metal semiconductor field effect transistor | |
| KR100332109B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| US6756315B1 (en) | Method of forming contact openings | |
| US7067433B2 (en) | Method to reduce the fluorine contamination on the Al/Al-Cu pad by a post high cathod temperature plasma treatment | |
| KR100681267B1 (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
| KR100313542B1 (ko) | 반도체 장치의 게이트 형성방법 | |
| KR100453956B1 (ko) | 반도체 장치의 금속 배선 제조 방법 | |
| JPH05251404A (ja) | 絶縁体層のドライエッチング方法 | |
| KR0142838B1 (ko) | 플라즈마 식각 장치의 쳄버 크리닝 방법 | |
| KR100549333B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US20020160617A1 (en) | Method of etching a dielectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FREEDOM SEMICONDUCTORS CO. Free format text: FORMER OWNER: MOTOROLA, INC. Effective date: 20040813 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20040813 Address after: Texas in the United States Patentee after: FreeScale Semiconductor Address before: Illinois Instrunment Patentee before: Motorola, Inc. |
|
| C56 | Change in the name or address of the patentee |
Owner name: FISICAL SEMICONDUCTOR INC. Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: FREESCALE SEMICONDUCTOR, Inc. Address before: Texas in the United States Patentee before: FreeScale Semiconductor |
|
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20150605 Granted publication date: 20020619 |