KR970060509A - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR970060509A KR970060509A KR1019960001737A KR19960001737A KR970060509A KR 970060509 A KR970060509 A KR 970060509A KR 1019960001737 A KR1019960001737 A KR 1019960001737A KR 19960001737 A KR19960001737 A KR 19960001737A KR 970060509 A KR970060509 A KR 970060509A
- Authority
- KR
- South Korea
- Prior art keywords
- concentration
- low
- insulating film
- insulating films
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract 8
- 239000012212 insulator Substances 0.000 claims 4
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한것으로, 활성층을 확산법으로 형성할 수 있어 공정단가를 감소시키고 제작수율을 높일 수 있도록 한 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 기판을 준비하는 단계; 상기 기판상에 제1고농도 절연막과, 상기 제1고농도 절연막위에 제2고농도 절연막을 각각 형성하는 단계; 상기 제2고농도 절연막 및 제2고농도 절연막을 선택적으로 제거하여 표면위에 제1저농도 절연막과, 상기 제1저농도 절연막위에 제2저농도 절연막으 형성하는 단계; 상기 제1 및 제2고농도 절연막들과, 상기 제1 및 제2저농도 절연막들을 열처리하여 상기 반도체기판에 제1 및 제2고농도 영역과 저농도 영역을 각각 형성하는 단계; 상기 제1 및 제2저농도 절연막드로가 상기 제1 및 제2고농도 절연막들을 상기 저농도영역 전체와 제1 및 제2고농도영역들의 일부분위에만 남도록 선택적으로 제거하여 메사형태로 형성하는 단계; 상기 제1 및 제2고농도영역의 노출된 표면에 각각 소오소전극 및 드레인 전극을 형성하는 단계; 상기 저농도영역의 일부분만 노출되도록 상기 남아 있는 제1 및 제2저농도 절연막들을 선택적으로 제거하는 단계; 상기 노출된 저농도영역상의 반도체기판에 게이트전극을 형성하는 단계; 상기 제1 및 제2저농도 절연막들 및 상기 제1 및 제2고농도 절연막들을 제거하는 단계를 포함하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a~2l도는 본 발명에 따른 반도체 소자의 제조공정 단면도.
Claims (5)
- 기판을 준비하는 단계; 상기 기판상에 제1고농도 절연막과, 상기 제1고농도 절연막위에 제2고농도 절연막을 각각 형성하는 단계; 상기 제2고농도 절연막 및 제2고농도 절연막을 선택적으로 제거하여 콘택홀을 제거하는 단계; 상기 콘택홀을 포함한 상기 제2고농도 절연막의 노출된 표면위에 제1저농도 절연막과, 상기 제1저농도 막들을 상기 저농도영역 절연막위에 제2저농도 절연막을 형성하는 단계; 상기 제1 및 제2고농도 절연막들과, 상기 제1 및 제2저농도 절연막들을 열처리하여 상기 반도체기판에 제1 및 제2고농도영역과 저농도영역을 각각 형성하는 단계; 상기 제1 및 제2저농도 절연막들과 상기 제1 및 제2고농도 절연막들을 상기 저농도영역 전체와 제1 및 제2고농도영역들의 일부분위에만 남도록 선택적으로 제거하여 메사형태로 형성하는 단계; 상기 제1 및 제2고농도영역의 노출된 표면에 각각 소오스전극 및 드레인전극을 형성하는 단계; 상기 제1 및 제2고농도영역의 노출된 표면에 각각 소오스전극 및 드레인전극을 형성하는 단계; 상기 저농도영역의 일부분만 노출되도록 상기 남아 있는 제1 및 제2저농도 절연막들을 선택적으로 제거하는 단계; 상기 노출된 저농도영역상의 반도체기판에 게이트전극을 형성하는 단계; 상기 제1 및 제2저농도 절연막들 및 상기 제1 및 제2고농도 절연막들을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 제1고농도 절연막과 제1저농도 절연막은 동일한 절연막을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제2항에 있어서, 상기 절연막은 산화막을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 제2고농도 절연막과 제2저농도 절연막은 동일한 절연막을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4항에 있어서, 상기 절연막은 질화막을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960001737A KR100404169B1 (ko) | 1996-01-26 | 1996-01-26 | 반도체소자의제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960001737A KR100404169B1 (ko) | 1996-01-26 | 1996-01-26 | 반도체소자의제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970060509A true KR970060509A (ko) | 1997-08-12 |
KR100404169B1 KR100404169B1 (ko) | 2004-07-01 |
Family
ID=37422586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960001737A KR100404169B1 (ko) | 1996-01-26 | 1996-01-26 | 반도체소자의제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100404169B1 (ko) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4202003A (en) * | 1978-04-21 | 1980-05-06 | Texas Instruments Incorporated | MESFET Semiconductor device and method of making |
US4712291A (en) * | 1985-06-06 | 1987-12-15 | The United States Of America As Represented By The Secretary Of The Air Force | Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs |
US4746627A (en) * | 1986-10-30 | 1988-05-24 | Mcdonnell Douglas Corporation | Method of making complementary GaAs heterojunction transistors |
JPH0644559B2 (ja) * | 1987-09-04 | 1994-06-08 | 株式会社東芝 | 半導体集積回路の製造方法 |
KR0153772B1 (ko) * | 1989-05-02 | 1998-12-01 | 아오이 죠이치 | 반도체장치의 제조방법 |
JP3240828B2 (ja) * | 1994-04-20 | 2001-12-25 | ソニー株式会社 | Mosトランジスタ構造およびこれを用いた電荷転送装置 |
US5455432A (en) * | 1994-10-11 | 1995-10-03 | Kobe Steel Usa | Diamond semiconductor device with carbide interlayer |
-
1996
- 1996-01-26 KR KR1019960001737A patent/KR100404169B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100404169B1 (ko) | 2004-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970072205A (ko) | 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법 | |
KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
KR960012539A (ko) | 반도체장치 및 그 제조방법 | |
KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
KR840005933A (ko) | 전계효과 트랜지스터의 제조방법 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR960005896A (ko) | 박막트랜지스터 제조방법 | |
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
KR930005259A (ko) | 반도체 장치 및 그 제조 방법 | |
KR920017279A (ko) | Mos형 반도체장치 및 그 제조방법 | |
KR960009075A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR880006789A (ko) | 고신뢰성 반도체 장치와 그 제조 방법 | |
KR920022562A (ko) | 반도체 집적 회로 제조방법 | |
KR870002664A (ko) | 집적회로내의 mos 전계효과 트랜지스터 제조방법 | |
KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
KR970060509A (ko) | 반도체소자의 제조방법 | |
KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
KR980005881A (ko) | 반도체 소자의 제조방법 | |
KR970054507A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR890011118A (ko) | 반도체장치의 제조방법 | |
KR970054432A (ko) | 상승된 소오스 드레인을 갖는 트랜지스터의 제조 방법 | |
KR970072500A (ko) | 인버터 및 그 제조 방법 | |
KR950004565A (ko) | 다결정 실리콘 박막 트랜지스터와 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |