JP3240828B2 - Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 - Google Patents
Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置Info
- Publication number
- JP3240828B2 JP3240828B2 JP10603494A JP10603494A JP3240828B2 JP 3240828 B2 JP3240828 B2 JP 3240828B2 JP 10603494 A JP10603494 A JP 10603494A JP 10603494 A JP10603494 A JP 10603494A JP 3240828 B2 JP3240828 B2 JP 3240828B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- mos transistor
- well region
- type well
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタ構
造およびこれを用いた電荷転送装置に関し、特にエンハ
ンスメント型ＭＯＳトランジスタとデプレッション型Ｍ
ＯＳトランジスタとが同一のＮ型基板上に形成されたＭ
ＯＳトランジスタ構造およびこれを用いて出力部を構成
した電荷転送装置に関する。
造およびこれを用いた電荷転送装置に関し、特にエンハ
ンスメント型ＭＯＳトランジスタとデプレッション型Ｍ
ＯＳトランジスタとが同一のＮ型基板上に形成されたＭ
ＯＳトランジスタ構造およびこれを用いて出力部を構成
した電荷転送装置に関する。
【０００２】
【従来の技術】エンハンスメント型ＭＯＳトランジスタ
とデプレッション型ＭＯＳトランジスタとの組合せから
なるＭＯＳトランジスタ回路は、一例として、固体撮像
装置の出力部を構成するソースフォロワ回路として用い
られている。ここで、エンハンスメント型ＭＯＳトラン
ジスタとは、ゲート電圧を閾値電圧以上に加えたとき、
はじめてドレイン電流が流れるタイプのＭＯＳトランジ
スタであり、デプレッション型ＭＯＳトランジスタと
は、ゲートに電圧を加えなくてもドレイン電流が流れる
タイプのＭＯＳトランジスタである。
とデプレッション型ＭＯＳトランジスタとの組合せから
なるＭＯＳトランジスタ回路は、一例として、固体撮像
装置の出力部を構成するソースフォロワ回路として用い
られている。ここで、エンハンスメント型ＭＯＳトラン
ジスタとは、ゲート電圧を閾値電圧以上に加えたとき、
はじめてドレイン電流が流れるタイプのＭＯＳトランジ
スタであり、デプレッション型ＭＯＳトランジスタと
は、ゲートに電圧を加えなくてもドレイン電流が流れる
タイプのＭＯＳトランジスタである。
【０００３】このエンハンスメント型ＭＯＳトランジス
タおよびデプレッション型ＭＯＳトランジスタを製造す
る場合、製造工程を共通化してコスト低減を図る狙いか
ら、両タイプのトランジスタを同一のＮ型基板上に形成
したＭＯＳトランジスタ構造が一般的である。また、こ
のＭＯＳトランジスタ構造において、エンハンスメント
型ＭＯＳトランジスタおよびデプレッション型ＭＯＳト
ランジスタを形成するＰ型ウエル領域は単層で形成され
ていた。
タおよびデプレッション型ＭＯＳトランジスタを製造す
る場合、製造工程を共通化してコスト低減を図る狙いか
ら、両タイプのトランジスタを同一のＮ型基板上に形成
したＭＯＳトランジスタ構造が一般的である。また、こ
のＭＯＳトランジスタ構造において、エンハンスメント
型ＭＯＳトランジスタおよびデプレッション型ＭＯＳト
ランジスタを形成するＰ型ウエル領域は単層で形成され
ていた。
【０００４】
【発明が解決しようとする課題】ところで、固体撮像装
置においては、商品価値を高めるために、その出力部で
最も電圧の高いドレイン電圧の低電圧化を図っている。
しかしながら、エンハンスメント型ＭＯＳトランジスタ
およびデプレッション型ＭＯＳトランジスタを同一のＮ
型基板上に形成した従来のＭＯＳトランジスタ構造で
は、ドレイン電圧の低電圧化を図ると、ゲート電圧も低
電圧になることから、特にエンハンスメント型ＭＯＳト
ランジスタにおいて、ゲート下のポテンシャルも浅くな
るので、ホールのアキュムレーション化が生じることに
なる。
置においては、商品価値を高めるために、その出力部で
最も電圧の高いドレイン電圧の低電圧化を図っている。
しかしながら、エンハンスメント型ＭＯＳトランジスタ
およびデプレッション型ＭＯＳトランジスタを同一のＮ
型基板上に形成した従来のＭＯＳトランジスタ構造で
は、ドレイン電圧の低電圧化を図ると、ゲート電圧も低
電圧になることから、特にエンハンスメント型ＭＯＳト
ランジスタにおいて、ゲート下のポテンシャルも浅くな
るので、ホールのアキュムレーション化が生じることに
なる。
【０００５】ここに、アキュムレーションとは、ＭＯＳ
構造において、酸化膜に接する半導体界面に多数キャリ
アが多く集まる現象を言う。したがって、従来のＭＯＳ
トランジスタ構造では、ドレイン電圧の低電圧化を図る
と、入力電圧に対する出力電圧の変換割合（ゲイン）が
大幅に低下するという問題があった。また、ドレイン電
圧の電源バラツキおよびポテンシャルバラツキ等による
出力電圧のマージンが無くなり、安定した出力電圧が保
証できなくなるという問題もあった。
構造において、酸化膜に接する半導体界面に多数キャリ
アが多く集まる現象を言う。したがって、従来のＭＯＳ
トランジスタ構造では、ドレイン電圧の低電圧化を図る
と、入力電圧に対する出力電圧の変換割合（ゲイン）が
大幅に低下するという問題があった。また、ドレイン電
圧の電源バラツキおよびポテンシャルバラツキ等による
出力電圧のマージンが無くなり、安定した出力電圧が保
証できなくなるという問題もあった。
【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、入力電圧に対する出
力電圧の変換割合を低下させたり、出力電圧のマージン
を無くすことなくドレイン電圧の低電圧化を可能とした
ＭＯＳトランジスタ構造を提供することにある。
であり、その目的とするところは、入力電圧に対する出
力電圧の変換割合を低下させたり、出力電圧のマージン
を無くすことなくドレイン電圧の低電圧化を可能とした
ＭＯＳトランジスタ構造を提供することにある。
【０００７】
【課題を解決するための手段】本発明によるＭＯＳトラ
ンジスタ構造では、Ｎ型基板上に設けられた第１のＰ型
ウエル領域の上部にＮ領域を介して形成された上下２層
構造の第２のＰ型ウエル領域を有し、この２層構造の第
２のＰ型ウエル領域の上層の表面側に形成された２つの
Ｎ型不純物領域およびこの２つのＮ型不純物領域間のチ
ャネル領域の上方に配されたゲート電極によってエンハ
ンスメント型ＭＯＳトランジスタが構成される一方、２
層構造の第２のＰ型ウエル領域の上層の表面側に形成さ
れた２つのＮ型不純物領域、この２つのＮ型不純物層間
のチャネル領域の表面側に形成されたＮ型不純物領域お
よびこのＮ型不純物領域の上方に配されたゲート電極に
よってデプレッション型ＭＯＳトランジスタが構成され
ている。
ンジスタ構造では、Ｎ型基板上に設けられた第１のＰ型
ウエル領域の上部にＮ領域を介して形成された上下２層
構造の第２のＰ型ウエル領域を有し、この２層構造の第
２のＰ型ウエル領域の上層の表面側に形成された２つの
Ｎ型不純物領域およびこの２つのＮ型不純物領域間のチ
ャネル領域の上方に配されたゲート電極によってエンハ
ンスメント型ＭＯＳトランジスタが構成される一方、２
層構造の第２のＰ型ウエル領域の上層の表面側に形成さ
れた２つのＮ型不純物領域、この２つのＮ型不純物層間
のチャネル領域の表面側に形成されたＮ型不純物領域お
よびこのＮ型不純物領域の上方に配されたゲート電極に
よってデプレッション型ＭＯＳトランジスタが構成され
ている。
【０００８】
【作用】上記構成のＭＯＳトランジスタ構造において、
例えば２層構造の上層の不純物濃度が下層のそれよりも
濃く設定されていると、ドレイン電圧を低電圧化したと
き、エンハンスメント型ＭＯＳトランジスタでは、上層
の作用によってゲート下のポテンシャルが変化しない。
したがって、ホールのアキュムレーション化を防止でき
る。一方、デプレッション型ＭＯＳトランジスタでは、
２層化構造により、基板電圧を一定としたときの最大ポ
テンシャルと最小ポテンシャルの合わせ込みが容易にな
る。
例えば２層構造の上層の不純物濃度が下層のそれよりも
濃く設定されていると、ドレイン電圧を低電圧化したと
き、エンハンスメント型ＭＯＳトランジスタでは、上層
の作用によってゲート下のポテンシャルが変化しない。
したがって、ホールのアキュムレーション化を防止でき
る。一方、デプレッション型ＭＯＳトランジスタでは、
２層化構造により、基板電圧を一定としたときの最大ポ
テンシャルと最小ポテンシャルの合わせ込みが容易にな
る。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図６は、本発明が適用される例えばインタ
ーライン転送方式のＣＣＤ型固体撮像装置の一例を示す
構成図である。図６において、２次元配列されて入射光
を光電変換し、これによって得られる信号電荷を蓄積す
る複数個の光電変換素子６１と、この複数個の光電変換
素子６１の垂直列毎に配されて光電変換素子６１から読
み出された信号電荷を垂直方向に転送する垂直転送レジ
スタ６２とによって撮像部６３が構成されている。
に説明する。図６は、本発明が適用される例えばインタ
ーライン転送方式のＣＣＤ型固体撮像装置の一例を示す
構成図である。図６において、２次元配列されて入射光
を光電変換し、これによって得られる信号電荷を蓄積す
る複数個の光電変換素子６１と、この複数個の光電変換
素子６１の垂直列毎に配されて光電変換素子６１から読
み出された信号電荷を垂直方向に転送する垂直転送レジ
スタ６２とによって撮像部６３が構成されている。
【００１０】この撮像部６３において、光電変換素子６
１は例えばフォトダイオードによって構成され、垂直転
送レジスタ６２はＣＣＤによって構成される。垂直転送
レジスタ６２に移された信号電荷は、１走査線に相当す
る部分ずつ順に水平転送レジスタ６４へ転送される。こ
の１走査線分の信号電荷は、水平転送レジスタ６４によ
って順次水平方向に転送される。水平転送レジスタ６４
の最終端には、転送されてきた信号電荷を検出する例え
ばＦＤＡ(Floating DiffusionAmplifier)からなる電荷
検出部６５が配されている。
１は例えばフォトダイオードによって構成され、垂直転
送レジスタ６２はＣＣＤによって構成される。垂直転送
レジスタ６２に移された信号電荷は、１走査線に相当す
る部分ずつ順に水平転送レジスタ６４へ転送される。こ
の１走査線分の信号電荷は、水平転送レジスタ６４によ
って順次水平方向に転送される。水平転送レジスタ６４
の最終端には、転送されてきた信号電荷を検出する例え
ばＦＤＡ(Floating DiffusionAmplifier)からなる電荷
検出部６５が配されている。
【００１１】この電荷検出部６５において、水平転送レ
ジスタ６４によって転送された信号電荷は、出力ゲート
ＯＧを介してフローティング・ディフュージョンＦＤに
転送される。このフローティング・ディフュージョンＦ
Ｄの電位は、リセットパルスφRG によって所定の周期
でリセットドレイン電圧ＶRDにリセットされる。電荷検
出部６５の後段には、電荷検出部６５のフローティング
・ディフュージョンＦＤに転送された信号電荷を電圧に
変換して出力する出力部６６が配されている。
ジスタ６４によって転送された信号電荷は、出力ゲート
ＯＧを介してフローティング・ディフュージョンＦＤに
転送される。このフローティング・ディフュージョンＦ
Ｄの電位は、リセットパルスφRG によって所定の周期
でリセットドレイン電圧ＶRDにリセットされる。電荷検
出部６５の後段には、電荷検出部６５のフローティング
・ディフュージョンＦＤに転送された信号電荷を電圧に
変換して出力する出力部６６が配されている。
【００１２】この出力部６６は、駆動側ＭＯＳトランジ
スタＱ1D ，Ｑ2D および負荷側ＭＯＳトランジスタＱ
1L ，Ｑ2L からなる２段のソースフォロワ回路によって
構成されている。そして、負荷側ＭＯＳトランジスタＱ
1L ，Ｑ2L の各ゲートは、直流電源６７によって共通に
バイアスされており、初段の駆動側ＭＯＳトランジスタ
Ｑ1D のゲートは、電荷検出部６５のフローティング・
ディフュージョンＦＤに接続されている。
スタＱ1D ，Ｑ2D および負荷側ＭＯＳトランジスタＱ
1L ，Ｑ2L からなる２段のソースフォロワ回路によって
構成されている。そして、負荷側ＭＯＳトランジスタＱ
1L ，Ｑ2L の各ゲートは、直流電源６７によって共通に
バイアスされており、初段の駆動側ＭＯＳトランジスタ
Ｑ1D のゲートは、電荷検出部６５のフローティング・
ディフュージョンＦＤに接続されている。
【００１３】この出力部６６において、初段の駆動側Ｍ
ＯＳトランジスタＱ1D はエンハンスメント型ＭＯＳト
ランジスタ構成となっており、２段目の駆動側ＭＯＳト
ランジスタＱ2D および負荷側ＭＯＳトランジスタ
Ｑ1L ，Ｑ2L はデプレッション型ＭＯＳトランジスタ構
成となっている。以下、このＣＣＤ型固体撮像装置の出
力部６６を構成するソースフォロワ回路に適用された本
発明の実施例について説明する。なお、出力部６６は、
ＣＣＤ型固体撮像装置の装置本体と同一の基板上に形成
されるものとして説明する。
ＯＳトランジスタＱ1D はエンハンスメント型ＭＯＳト
ランジスタ構成となっており、２段目の駆動側ＭＯＳト
ランジスタＱ2D および負荷側ＭＯＳトランジスタ
Ｑ1L ，Ｑ2L はデプレッション型ＭＯＳトランジスタ構
成となっている。以下、このＣＣＤ型固体撮像装置の出
力部６６を構成するソースフォロワ回路に適用された本
発明の実施例について説明する。なお、出力部６６は、
ＣＣＤ型固体撮像装置の装置本体と同一の基板上に形成
されるものとして説明する。
【００１４】図１は、本発明によるＭＯＳトランジスタ
構造の第１実施例を示す断面図であり、（Ａ）はエンハ
ンスメント型ＭＯＳトランジスタの断面構造を、（Ｂ）
はデプレッション型ＭＯＳトランジスタの断面構造をそ
れぞれ示している。図１において、装置本体と同一のＮ
型シリコン基板１１上に第１のＰ型ウエル領域１２が形
成され、さらにＮ型不純物領域１３を介して第２のＰ型
ウエル領域１４が出力部６６のＰ型ウエル領域として形
成されている。
構造の第１実施例を示す断面図であり、（Ａ）はエンハ
ンスメント型ＭＯＳトランジスタの断面構造を、（Ｂ）
はデプレッション型ＭＯＳトランジスタの断面構造をそ
れぞれ示している。図１において、装置本体と同一のＮ
型シリコン基板１１上に第１のＰ型ウエル領域１２が形
成され、さらにＮ型不純物領域１３を介して第２のＰ型
ウエル領域１４が出力部６６のＰ型ウエル領域として形
成されている。
【００１５】この第２のＰ型ウエル領域１４は、下層の
Ｐ型ウエル領域１４ａと、この下層のＰ型ウエル領域１
４ａよりも濃度の濃い上層のＰ+ 型ウエル領域１４ｂと
からなる２層構造となっている。この第２のＰ型ウエル
領域１４を形成するに当たっては、第２のＰ型ウエル領
域１４を形成する領域に、マスクを用いて薄い濃度の不
純物イオンを高エネルギーでイオン注入し、続いて同じ
マスクを用いて濃い濃度の不純物イオンを低エネルギー
でイオン注入する。これにより、第２のＰ型ウエル領域
１４を容易に２層化できる。
Ｐ型ウエル領域１４ａと、この下層のＰ型ウエル領域１
４ａよりも濃度の濃い上層のＰ+ 型ウエル領域１４ｂと
からなる２層構造となっている。この第２のＰ型ウエル
領域１４を形成するに当たっては、第２のＰ型ウエル領
域１４を形成する領域に、マスクを用いて薄い濃度の不
純物イオンを高エネルギーでイオン注入し、続いて同じ
マスクを用いて濃い濃度の不純物イオンを低エネルギー
でイオン注入する。これにより、第２のＰ型ウエル領域
１４を容易に２層化できる。
【００１６】図１（Ａ）において、第２のＰ型ウエル領
域１４の上層のＰ+ 型ウエル領域１４ｂの基板表面側に
は、ドレイン領域およびソース領域となる２つのＮ++型
不純物領域１５，１６が形成されている。そして、２つ
のＮ++型不純物領域１５，１６間のチャネル領域の上方
には、ゲート酸化膜１７を介してゲート電極１８が配さ
れている。これにより、エンハンスメント型ＭＯＳトラ
ンジスタが構成されている。
域１４の上層のＰ+ 型ウエル領域１４ｂの基板表面側に
は、ドレイン領域およびソース領域となる２つのＮ++型
不純物領域１５，１６が形成されている。そして、２つ
のＮ++型不純物領域１５，１６間のチャネル領域の上方
には、ゲート酸化膜１７を介してゲート電極１８が配さ
れている。これにより、エンハンスメント型ＭＯＳトラ
ンジスタが構成されている。
【００１７】図１（Ｂ）において、第２のＰ型ウエル領
域１４の上層のＰ+ 型ウエル領域１４ｂの基板表面側に
は、ドレイン領域およびソース領域となる２つのＮ++型
不純物領域１９，２０が形成され、さらにこの２つのＮ
++型不純物領域１５，１６間のチャネル領域の基板表面
側にはＮ+ 型不純物領域２１が形成されている。そし
て、Ｎ+ 型不純物領域２１の上方には、ゲート酸化膜１
７を介してゲート電極２２が配されている。これによ
り、デプレッション型ＭＯＳトランジスタが構成されて
いる。
域１４の上層のＰ+ 型ウエル領域１４ｂの基板表面側に
は、ドレイン領域およびソース領域となる２つのＮ++型
不純物領域１９，２０が形成され、さらにこの２つのＮ
++型不純物領域１５，１６間のチャネル領域の基板表面
側にはＮ+ 型不純物領域２１が形成されている。そし
て、Ｎ+ 型不純物領域２１の上方には、ゲート酸化膜１
７を介してゲート電極２２が配されている。これによ
り、デプレッション型ＭＯＳトランジスタが構成されて
いる。
【００１８】ここで、従来例について考察すると、従来
のＭＯＳトランジスタ構造においては、第２のＰ型ウエ
ル領域１４が単層構造であった。このため、ドレイン電
圧ＶD を低電圧化した場合、ゲート電圧ＶG も低電圧と
なるが、従来のエンハンスメント型ＭＯＳトランジスタ
では、図３（Ａ）に破線で示すように、ゲート下のポテ
ンシャルも浅くなるので、ホールのアキュムレーション
化が生じる問題があった。なお、実線は、低電圧化前の
ポテンシャルを示している。
のＭＯＳトランジスタ構造においては、第２のＰ型ウエ
ル領域１４が単層構造であった。このため、ドレイン電
圧ＶD を低電圧化した場合、ゲート電圧ＶG も低電圧と
なるが、従来のエンハンスメント型ＭＯＳトランジスタ
では、図３（Ａ）に破線で示すように、ゲート下のポテ
ンシャルも浅くなるので、ホールのアキュムレーション
化が生じる問題があった。なお、実線は、低電圧化前の
ポテンシャルを示している。
【００１９】一方、デプレッション型ＭＯＳトランジス
タでも、エンハンスメント型ＭＯＳトランジスタと同条
件で第２のＰ型ウエル領域１４を形成していることによ
り、図３（Ｂ）に示すように、基板電圧を一定としたと
きの最大ポテンシャルと最小ポテンシャルのポテンシャ
ルの合わせ込みが難しいため、デプレッション型ＭＯＳ
トランジスタで支配的となるドレイン電流およびＮ型シ
リコン基板１１〜ゲート電極間で生じるパンチスルーが
問題となる。
タでも、エンハンスメント型ＭＯＳトランジスタと同条
件で第２のＰ型ウエル領域１４を形成していることによ
り、図３（Ｂ）に示すように、基板電圧を一定としたと
きの最大ポテンシャルと最小ポテンシャルのポテンシャ
ルの合わせ込みが難しいため、デプレッション型ＭＯＳ
トランジスタで支配的となるドレイン電流およびＮ型シ
リコン基板１１〜ゲート電極間で生じるパンチスルーが
問題となる。
【００２０】これに対し、上記構成の第１実施例による
ＭＯＳトランジスタ構造では、第２のＰ型ウエル領域１
４の基板表面側が濃度の濃いＰ+ 型ウエル領域１４ｂと
なっていることにより、エンハンスメント型ＭＯＳトラ
ンジスタ（Ａ）において、ドレイン電圧ＶD を低電圧化
し、ゲート電圧ＶG も低電圧となっても、図２（Ａ）に
破線で示すように、ゲート下のポテンシャルが変化しな
いので、第２のＰ型ウエル領域１４のホールのアキュム
レーション化を防止できる。
ＭＯＳトランジスタ構造では、第２のＰ型ウエル領域１
４の基板表面側が濃度の濃いＰ+ 型ウエル領域１４ｂと
なっていることにより、エンハンスメント型ＭＯＳトラ
ンジスタ（Ａ）において、ドレイン電圧ＶD を低電圧化
し、ゲート電圧ＶG も低電圧となっても、図２（Ａ）に
破線で示すように、ゲート下のポテンシャルが変化しな
いので、第２のＰ型ウエル領域１４のホールのアキュム
レーション化を防止できる。
【００２１】これにより、ドレイン電圧ＶD を低電圧化
しても、入力電圧に対する出力電圧の変換割合が大幅に
低下したり、ドレイン電圧の電源バラツキおよびポテン
シャルバラツキ等により出力電圧のマージンが無くなっ
たりすることもない。一方、デプレッション型ＭＯＳト
ランジスタ（Ｂ）では、第２のＰ型ウエル領域１４を２
層構造としたことにより、図２（Ｂ）に示すように、最
大ポテンシャルと最小ポテンシャルの合わせ込みが容易
になるため、Ｎ型シリコン基板１１〜ゲート電極２２間
で生じるパンチスルーを防止できる。
しても、入力電圧に対する出力電圧の変換割合が大幅に
低下したり、ドレイン電圧の電源バラツキおよびポテン
シャルバラツキ等により出力電圧のマージンが無くなっ
たりすることもない。一方、デプレッション型ＭＯＳト
ランジスタ（Ｂ）では、第２のＰ型ウエル領域１４を２
層構造としたことにより、図２（Ｂ）に示すように、最
大ポテンシャルと最小ポテンシャルの合わせ込みが容易
になるため、Ｎ型シリコン基板１１〜ゲート電極２２間
で生じるパンチスルーを防止できる。
【００２２】図４は、本発明によるＭＯＳトランジスタ
構造の第２実施例を示す断面図であり、（Ａ）はエンハ
ンスメント型ＭＯＳトランジスタの断面構造を、（Ｂ）
はデプレッション型ＭＯＳトランジスタの断面構造をそ
れぞれ示している。なお、図中、図１と同等部分には同
一符号を付して示してある。図４において、装置本体と
同一のＮ型シリコン基板１１上に第１のＰ型ウエル領域
１２が形成され、さらにＮ型不純物領域１３を介して第
２のＰ型ウエル領域２４が図６に示す出力部６６のＰ型
ウエル領域として形成されている点は、第１実施例の場
合と同様である。
構造の第２実施例を示す断面図であり、（Ａ）はエンハ
ンスメント型ＭＯＳトランジスタの断面構造を、（Ｂ）
はデプレッション型ＭＯＳトランジスタの断面構造をそ
れぞれ示している。なお、図中、図１と同等部分には同
一符号を付して示してある。図４において、装置本体と
同一のＮ型シリコン基板１１上に第１のＰ型ウエル領域
１２が形成され、さらにＮ型不純物領域１３を介して第
２のＰ型ウエル領域２４が図６に示す出力部６６のＰ型
ウエル領域として形成されている点は、第１実施例の場
合と同様である。
【００２３】この第２のＰ型ウエル領域２４は、下層の
Ｐ+ 型ウエル領域２４ａと、この下層のＰ + 型ウエル領
域２４ａよりも濃度の薄い上層のＰ型ウエル領域２４ｂ
とからなる２層構造となっている。この第２のＰ型ウエ
ル領域２４を形成するに当たっては、第２のＰ型ウエル
領域２４を形成する領域に、マスクを用いて濃い濃度の
不純物イオンを高エネルギーでイオン注入し、続いて同
じマスクを用いて薄い濃度の不純物イオンを低エネルギ
ーでイオン注入する。これにより、第２のＰ型ウエル領
域２４を容易に２層化できる。
Ｐ+ 型ウエル領域２４ａと、この下層のＰ + 型ウエル領
域２４ａよりも濃度の薄い上層のＰ型ウエル領域２４ｂ
とからなる２層構造となっている。この第２のＰ型ウエ
ル領域２４を形成するに当たっては、第２のＰ型ウエル
領域２４を形成する領域に、マスクを用いて濃い濃度の
不純物イオンを高エネルギーでイオン注入し、続いて同
じマスクを用いて薄い濃度の不純物イオンを低エネルギ
ーでイオン注入する。これにより、第２のＰ型ウエル領
域２４を容易に２層化できる。
【００２４】図４（Ａ）において、第２のＰ型ウエル領
域２４の上層のＰ型ウエル領域２４ｂの基板表面側に
は、ドレイン領域およびソース領域となる２つのＮ++型
不純物領域１５，１６が形成されている。そして、２つ
のＮ++型不純物領域１５，１６間のチャネル領域の上方
には、ゲート酸化膜１７を介してゲート電極１８が配さ
れている。これにより、エンハンスメント型ＭＯＳトラ
ンジスタが構成されている。
域２４の上層のＰ型ウエル領域２４ｂの基板表面側に
は、ドレイン領域およびソース領域となる２つのＮ++型
不純物領域１５，１６が形成されている。そして、２つ
のＮ++型不純物領域１５，１６間のチャネル領域の上方
には、ゲート酸化膜１７を介してゲート電極１８が配さ
れている。これにより、エンハンスメント型ＭＯＳトラ
ンジスタが構成されている。
【００２５】図４（Ｂ）において、第２のＰ型ウエル領
域２４の上層のＰ型ウエル領域２４ｂの基板表面側に
は、ドレイン領域およびソース領域となる２つのＮ++型
不純物領域１９，２０が形成され、さらにこの２つのＮ
++型不純物領域１５，１６間のチャネル領域の基板表面
側にはＮ+ 型不純物領域２１が形成されている。そし
て、Ｎ+ 型不純物領域２１の上方には、ゲート酸化膜１
７を介してゲート電極２２が配されている。これによ
り、デプレッション型ＭＯＳトランジスタが構成されて
いる。
域２４の上層のＰ型ウエル領域２４ｂの基板表面側に
は、ドレイン領域およびソース領域となる２つのＮ++型
不純物領域１９，２０が形成され、さらにこの２つのＮ
++型不純物領域１５，１６間のチャネル領域の基板表面
側にはＮ+ 型不純物領域２１が形成されている。そし
て、Ｎ+ 型不純物領域２１の上方には、ゲート酸化膜１
７を介してゲート電極２２が配されている。これによ
り、デプレッション型ＭＯＳトランジスタが構成されて
いる。
【００２６】上記構成の第２実施例によるＭＯＳトラン
ジスタ構造においては、第２のＰ型ウエル領域２４を２
層化し、濃度の濃いＰ+ 型ウエル領域２４ａを形成した
ことにより、エンハンスメント型ＭＯＳトランジスタ
（Ａ）では、図５（Ａ）に実線で示すように、ゲート下
のポテンシャルが浅くなり、ホールのアキュムレーショ
ン化に対して十分なマージンがあるため、ドレイン電圧
ＶD を低電圧化しても、同図に破線で示す如くホールの
アキュムレーション化が生じない。
ジスタ構造においては、第２のＰ型ウエル領域２４を２
層化し、濃度の濃いＰ+ 型ウエル領域２４ａを形成した
ことにより、エンハンスメント型ＭＯＳトランジスタ
（Ａ）では、図５（Ａ）に実線で示すように、ゲート下
のポテンシャルが浅くなり、ホールのアキュムレーショ
ン化に対して十分なマージンがあるため、ドレイン電圧
ＶD を低電圧化しても、同図に破線で示す如くホールの
アキュムレーション化が生じない。
【００２７】一方、デプレッション型ＭＯＳトランジス
タ（Ｂ）では、第２のＰ型ウエル領域２４を２層化し、
ゲート下の深い位置に上層よりも濃度の高いＰ+ 型ウエ
ル領域２４ａを形成したことにより、基板電圧を従来と
同じ電圧に設定した場合、Ｐ+ 型ウエル領域２４ａのポ
テンシャルが従来よりも浅くなる。これにより、ドレイ
ン電圧を低電圧化した場合、図５（Ｂ）に破線で示すよ
うに、ゲート下のポテンシャルがより浅くなるため、Ｎ
型シリコン基板１１〜ゲート電極２２間で生じるパンチ
スルーの問題を改善できる。
タ（Ｂ）では、第２のＰ型ウエル領域２４を２層化し、
ゲート下の深い位置に上層よりも濃度の高いＰ+ 型ウエ
ル領域２４ａを形成したことにより、基板電圧を従来と
同じ電圧に設定した場合、Ｐ+ 型ウエル領域２４ａのポ
テンシャルが従来よりも浅くなる。これにより、ドレイ
ン電圧を低電圧化した場合、図５（Ｂ）に破線で示すよ
うに、ゲート下のポテンシャルがより浅くなるため、Ｎ
型シリコン基板１１〜ゲート電極２２間で生じるパンチ
スルーの問題を改善できる。
【００２８】なお、上記実施例においては、本発明によ
るＭＯＳトランジスタ構造を、光電変換素子が２次元配
列されたいわゆるＣＣＤエリアセンサにおける出力部に
適用した場合について説明したが、光電変換素子が一列
に配列されたいわゆるＣＣＤラインセンサにおける出力
部や、ＣＣＤ型遅延素子における出力部にも同様に適用
可能である。
るＭＯＳトランジスタ構造を、光電変換素子が２次元配
列されたいわゆるＣＣＤエリアセンサにおける出力部に
適用した場合について説明したが、光電変換素子が一列
に配列されたいわゆるＣＣＤラインセンサにおける出力
部や、ＣＣＤ型遅延素子における出力部にも同様に適用
可能である。
【００２９】さらには、本発明は、電荷転送装置におけ
る出力部への適用に限定されるものではなく、エンハン
スメント型ＭＯＳトランジスタとデプレッション型ＭＯ
Ｓトランジスタとが同一のＮ型基板上に形成されたＭＯ
Ｓトランジスタ構造全般に適用し得るものである。
る出力部への適用に限定されるものではなく、エンハン
スメント型ＭＯＳトランジスタとデプレッション型ＭＯ
Ｓトランジスタとが同一のＮ型基板上に形成されたＭＯ
Ｓトランジスタ構造全般に適用し得るものである。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
エンハンスメント型ＭＯＳトランジスタとデプレッショ
ン型ＭＯＳトランジスタとが同一のＮ型基板上に設けら
れた第１のＰ型ウエル領域を介して形成されたＭＯＳト
ランジスタ構造において、第１ のＰ型ウエル領域の上部
にＮ領域を介して上下２層構造の第２のＰ型ウエル領域
を形成し、この第２のＰ型ウエル領域の例えば上層の不
純物濃度を下層のそれよりも濃く設定することにより、
ドレイン電圧を低電圧化したとき、エンハンスメント型
ＭＯＳトランジスタでは、ゲート下のポテンシャルが変
化しないので、ホールのアキュムレーション化を防止で
き、デプレッション型ＭＯＳトランジスタでは、基板電
圧を一定としたときの最大ポテンシャルと最小ポテンシ
ャルの合わせ込みが容易になるので、基板〜ゲート間で
生じるパンチスルーを防止できることになる。
エンハンスメント型ＭＯＳトランジスタとデプレッショ
ン型ＭＯＳトランジスタとが同一のＮ型基板上に設けら
れた第１のＰ型ウエル領域を介して形成されたＭＯＳト
ランジスタ構造において、第１ のＰ型ウエル領域の上部
にＮ領域を介して上下２層構造の第２のＰ型ウエル領域
を形成し、この第２のＰ型ウエル領域の例えば上層の不
純物濃度を下層のそれよりも濃く設定することにより、
ドレイン電圧を低電圧化したとき、エンハンスメント型
ＭＯＳトランジスタでは、ゲート下のポテンシャルが変
化しないので、ホールのアキュムレーション化を防止で
き、デプレッション型ＭＯＳトランジスタでは、基板電
圧を一定としたときの最大ポテンシャルと最小ポテンシ
ャルの合わせ込みが容易になるので、基板〜ゲート間で
生じるパンチスルーを防止できることになる。
【００３１】このように、ドレイン電圧を低電圧化した
際に、ゲート電圧も低電圧となって特にエンハンスメン
ト型ＭＯＳトランジスタで問題となるホールのアキュム
レーション化を防止できることにより、入力電圧に対す
る出力電圧の変換割合を低下させたり、出力電圧のマー
ジンを無くすことなくドレイン電圧の低電圧化が可能と
なる。
際に、ゲート電圧も低電圧となって特にエンハンスメン
ト型ＭＯＳトランジスタで問題となるホールのアキュム
レーション化を防止できることにより、入力電圧に対す
る出力電圧の変換割合を低下させたり、出力電圧のマー
ジンを無くすことなくドレイン電圧の低電圧化が可能と
なる。
【００３２】また、固体撮像装置における電荷転送部や
遅延素子などの電荷転送装置の出力部を、本発明による
ＭＯＳトランジスタ構造を用いて構成することにより、
入力電圧に対する出力電圧の変換割合を低下させたり、
出力電圧のマージンを無くすことなくドレイン電圧の低
電圧化が可能となるので、出力部で最も高いドレイン電
圧の低電圧化によって固体撮像装置や遅延素子などの商
品価値を高めることができることにもなる。
遅延素子などの電荷転送装置の出力部を、本発明による
ＭＯＳトランジスタ構造を用いて構成することにより、
入力電圧に対する出力電圧の変換割合を低下させたり、
出力電圧のマージンを無くすことなくドレイン電圧の低
電圧化が可能となるので、出力部で最も高いドレイン電
圧の低電圧化によって固体撮像装置や遅延素子などの商
品価値を高めることができることにもなる。
【図１】本発明の第１実施例を示す断面図である。
【図２】第１実施例に係るポテンシャル図である。
【図３】従来例に係るポテンシャル図である。
【図４】本発明の第２実施例を示す断面図である。
【図５】第２実施例に係るポテンシャル図である。
【図６】ＣＣＤ型固体撮像装置の一例の構成図である。
１１ Ｎ型シリコン基板 １２ 第１のＰ型ウエル領域 １４，２４ 第２のＰ型ウエル領域 １５，１６，１９，２０ Ｎ++型不純物領域 ２１ Ｎ+ 型不純物領域 １８，２２ ゲート電極
Claims (4)
- 【請求項１】 エンハンスメント型ＭＯＳトランジスタ
とデプレッション型ＭＯＳトランジスタとが同一のＮ型
基板上に設けられた第１のＰ型ウエル領域を介して形成
されたＭＯＳトランジスタ構造において、前記第１のＰ型ウエル領域の上部にＮ領域を介して形成
された 上下２層構造の第２のＰ型ウエル領域を備え、 前記エンハンスメント型ＭＯＳトランジスタは、前記２
層構造の第２のＰ型ウエル領域の上層の表面側に形成さ
れた２つのＮ型不純物領域と、この２つのＮ型不純物領
域間のチャネル領域の上方に配されたゲート電極とを備
え、 前記デプレッション型ＭＯＳトランジスタは、前記２層
構造のＰ型ウエル領域の上層の表面側に形成された２つ
のＮ型不純物領域と、この２つのＮ型不純物層間のチャ
ネル領域の表面側に形成されたＮ型不純物領域と、この
Ｎ型不純物領域の上方に配されたゲート電極とを備えた
ことを特徴とするＭＯＳトランジスタ構造。 - 【請求項２】 前記２層構造の第２のＰ型ウエル領域
は、その上層の不純物濃度が下層の不純物濃度よりも濃
く設定されていることを特徴とする請求項１記載のＭＯ
Ｓトランジスタ構造。 - 【請求項３】 前記２層構造の第２のＰ型ウエル領域
は、その上層の不純物濃度が下層の不純物濃度よりも薄
く設定されていることを特徴とする請求項１記載のＭＯ
Ｓトランジスタ構造。 - 【請求項４】 信号電荷を転送する電荷転送部と、この
電荷転送部によって転送された信号電荷を検出する電荷
検出部と、この電荷検出部で検出された信号電荷を電気
信号に変換して出力する出力部とを備えた電荷転送装置
であって、前記出力部が請求項１，２又は３記載のＭＯ
Ｓトランジスタ構造を用いて構成されたことを特徴とす
る電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10603494A JP3240828B2 (ja) | 1994-04-20 | 1994-04-20 | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10603494A JP3240828B2 (ja) | 1994-04-20 | 1994-04-20 | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297295A JPH07297295A (ja) | 1995-11-10 |
| JP3240828B2 true JP3240828B2 (ja) | 2001-12-25 |
Family
ID=14423361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10603494A Expired - Fee Related JP3240828B2 (ja) | 1994-04-20 | 1994-04-20 | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3240828B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404169B1 (ko) * | 1996-01-26 | 2004-07-01 | 엘지전자 주식회사 | 반도체소자의제조방법 |
| JP4016192B2 (ja) | 2002-08-19 | 2007-12-05 | ソニー株式会社 | 固体撮像装置とその製造方法 |
| JP5224633B2 (ja) | 2004-03-30 | 2013-07-03 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP2007158105A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 集積回路およびその製造方法 |
| CN102473726B (zh) | 2010-05-27 | 2014-08-27 | 松下电器产业株式会社 | 半导体装置及其驱动方法 |
-
1994
- 1994-04-20 JP JP10603494A patent/JP3240828B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297295A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5192990A (en) | Output circuit for image sensor | |
| US8134190B2 (en) | Image pickup apparatus and image pickup system | |
| JP4756839B2 (ja) | 固体撮像装置及びカメラ | |
| US7737519B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| US20080283886A1 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
| KR100752185B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2008060356A (ja) | 光電変換装置及び撮像システム | |
| JP2005286168A (ja) | 半導体装置及びそれを用いた固体撮像装置並びにそれらの製造方法 | |
| US11955502B2 (en) | Solid-state image sensor to reduce display unevenness of a captured image | |
| JPH11284166A (ja) | 固体撮像装置 | |
| JP5270964B2 (ja) | Ｃｍｏｓイメージセンサ及びそのピクセル | |
| JP2005347759A (ja) | 暗電流を減少させるためのイメージセンサー及びその製造方法 | |
| JP3240828B2 (ja) | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 | |
| EP0282557B1 (en) | Output circuit for image sensor | |
| JP3624042B2 (ja) | 光電変換装置 | |
| JP2004111488A (ja) | Ｍｏｓ型撮像装置およびこれを組み込んだカメラ | |
| JP3144828B2 (ja) | 固体撮像素子の製造方法 | |
| US6778213B1 (en) | Active X-Y addressable type solid-state image sensor and method of operating the same | |
| JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2011142188A (ja) | 固体撮像素子 | |
| KR101493870B1 (ko) | 신호 대 잡음 비가 개선된 이미지 소자 및 그 제조방법 | |
| JP2009071182A (ja) | 固体撮像装置及びその製造方法、並びにカメラ | |
| KR100440775B1 (ko) | 이미지센서 제조 방법 | |
| KR20020027021A (ko) | 씨모스 이미지 센서 | |
| JPH0774336A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |