KR950028002A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR950028002A
KR950028002A KR1019950006471A KR19950006471A KR950028002A KR 950028002 A KR950028002 A KR 950028002A KR 1019950006471 A KR1019950006471 A KR 1019950006471A KR 19950006471 A KR19950006471 A KR 19950006471A KR 950028002 A KR950028002 A KR 950028002A
Authority
KR
South Korea
Prior art keywords
region
semiconductor substrate
semiconductor device
main surface
semiconductor
Prior art date
Application number
KR1019950006471A
Other languages
English (en)
Other versions
KR0165717B1 (ko
Inventor
히로시 도미타
마미 사이토
키쿠오 야마베
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950028002A publication Critical patent/KR950028002A/ko
Application granted granted Critical
Publication of KR0165717B1 publication Critical patent/KR0165717B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Abstract

본 발명은 따른 반도체장치는, 한쌍의 주면을 갖추고, 산소농도가 반도체기판 내부의 산소농도보다도 낮은 영역에 있어서, 벌크마이크로디펙트가 소실된 무결함 영역 및 인트린식 게터링영역을 갖춘 반도체기판과, 이 반도체기판의 한쪽의 주면 위에 형성된 소자영역 및, 상기 반도체기판의 다른쪽의 주면의 상기 인트린식 케터링영역 또는 삭감된 무결함영역상의 적어도 일부에 직접 형성되어 있고, 금속불순물을 포획하는 비정질 반도체 재료로 이루어진 엑스트린식 게터링층을 구비하여 구성된 것을 특징으로 한다.
또한 본 발명은 따른 제조방법은, 한쌍의 주면을 갖추고, 인트린식 게터링 영역을 갖춘 반도체기판의 한쪽의 주면 위에 소자영역을 형성하는 공정과, 상기 반도체기판의 다른 쪽의 주면위에 소자영역을 형성하는 공정과, 상기 반도체기판의 한 쪽의 주면의 상기 인트린식 케터링영역 또는 삭감된 무결함영역상의 적어도 일부에 금속불순물을 포획하는 비정질 반도체 재료로 이루어진 엑스트린식 게터링층을 형성하는 공정을 구비하여 이루어진것을 특징으로 한다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체장치의 기본구조를 나타낸 단면도,
제3도는 온도와 게터링효과의 관계를 나타낸 그래프,
제4도(A)는 본 발명의 반도체장치에 있어서, 포획된 Cu량을 나타낸 SIMS분석결과,
제4도(B)는 BPS게터링에 의해 포획된 Cu량을 나타낸 SIMS분석결과, 제5도는 온도와 누설전류의 관계를 나타낸 그래프,
제5도는 온도와 누설전류의 관계를 나타낸 그래프.

Claims (16)

  1. 한쌍의 주면을 갖추고, 산소농도가 반도체기판 내부의 산소농도보다도 낮은 영역에 있어서, 벌크마이크로디펙트가 소실된 무결함 영역 및 인트린식 게터링영역을 갖춘 반도체기판과, 이 반도체기판의 한쪽의 주면 위에 형성된 소자영역 및, 상기 반도체기판의 다른 쪽의 주면의 상기 인트린식 케터링영역 또는 삭감된 무결함영역상의 적어도 일부에 직접 형성되어 있고, 금속불순물을 포획하는 비정질 반도체 재료로 이루어진 엑스트린식 게터링층을 구비하여 구성된 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 비정질 반도체재료가 비정질 실리콘인 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 비정질 반도체재료가 주기율표 제Ⅲ족 또는 Ⅴ족에 속하는 원소를 함유하는 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 상기 원소가 보론 또는 인인 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 금속 불순물이 Cu, Ni, Ag, Au 및 Fe로 이루어진 군에서 선택된 적어도 하나의 금속이 포함되어 있는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 소자영역이 금속으로 이루어진 전극배선을 갖춘 것을 특징으로 하는 반도체장치.
  7. 제6항에 있어서, 상기 금속이 Al, Cu, Ag 및 Au로 이루어진 군에서 선택된 적어도 하나의 금속을 주성분으로 하는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 반도체기판은 초크릴스키법(Czochralskimethod)에 의해 결정성장시킨 실리콘기판인 것을 특징으로 하는 반도체장치.
  9. 한쌍의 주면을 갖추고, 인트린식 게터링영역을 갖춘 반도체기판의 한쪽의 주면위에 소자영역을 형성하는 공정과, 상기 반도체기판의 다른 쪽의 주면의 상기 인트린식 케터링영역 또는 삭감된 무결함영역상의 적어도 일부에 금속 불순물을 포획하는 비정질 반도체 재료로 이루어진 엑스트린식 게터링층을 형성하는 공정을 구비하여 이루어진것을 특징으로 하는 반도체장치의 제조방법.
  10. 제9항에 있어서, 엑스트린식 게터링층을 형성하는 공정이 상기 반도체기판의 다른 쪽의 주면에 폴리싱처리를 실시한 후에 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 폴리싱처리가, 상기 반도체기판의 한쪽의 주면 위에 소자영역이 형성된 후에 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 한쌍의 주면을 갖추고, 인트린식 게터링영역을 갖춘 반도체기판의 한쪽의 주면위에 소자영역을 형성하는 공정과, 상기 반도체기판의 다른 쪽의 주면의 상기 인트린식 케터링영역 또는 삭감된 무결함영역상의 적어도 일부에 금속 불순물을 포획하는 비정질 반도체 재료로 이루어진 엑스트린식 게터링층을 형성하는 공정 및, 상기 소자영역에 전극배선을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제12항에 있어서, 엑스트린식 게터링층을 형성하는 공정 이후의 공정을, 상기 엑스트린식 게터링층을 구성하는 비정질 반도체 재료의 비정질상태가 유지되는 온도로 제어하여 수행하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제13항에 있어서, 상기 비정질 반도체 재료가 비정질 실리콘이고, 상기 온도가 600℃이하인 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제12항에 있어서, 상기 엑스트린식 게터링층을 형성하는 공정이, 상기 반도체기판의 다른 쪽의 주면에 폴리싱처리를 실시한 후에 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제15항에 있어서, 상기 폴리싱처리가 상기 반도체기판의 한쪽의 주면 위에 소자영역이 형성된 후에 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006471A 1994-03-25 1995-03-25 반도체장치 및 그 제조방법 KR0165717B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP05429994A JP3524141B2 (ja) 1994-03-25 1994-03-25 半導体装置及びその製造方法
JP94-054299 1994-03-25

Publications (2)

Publication Number Publication Date
KR950028002A true KR950028002A (ko) 1995-10-18
KR0165717B1 KR0165717B1 (ko) 1999-02-01

Family

ID=12966698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006471A KR0165717B1 (ko) 1994-03-25 1995-03-25 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5698891A (ko)
JP (1) JP3524141B2 (ko)
KR (1) KR0165717B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399332B1 (ko) 1994-12-26 2003-09-26 히다치 가세고교 가부시끼가이샤 필름 형상의 유기 다이본딩재의 라미네이트 방법,다이본딩 방법, 라미네이트 장치, 다이본딩 장치, 반도체장치 및 반도체장치의 제조방법
TW310481B (ko) * 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
US6717242B2 (en) 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
JPH10223640A (ja) * 1997-02-12 1998-08-21 Nec Corp 半導体基板およびその製造方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3929557B2 (ja) * 1997-07-30 2007-06-13 三菱電機株式会社 半導体装置およびその製造方法
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5994206A (en) * 1997-10-06 1999-11-30 Advanced Micro Devices, Inc. Method of forming a high conductivity metal interconnect using metal gettering plug and system performing the method
US6063693A (en) * 1998-03-23 2000-05-16 Telefonaktiebolaget Lm Ericsson Planar trenches
US6100150A (en) * 1998-09-04 2000-08-08 Taiwan Semiconductor Manufacturing Company Process to improve temperature uniformity during RTA by deposition of in situ poly on the wafer backside
JP4578745B2 (ja) * 2001-12-10 2010-11-10 シャープ株式会社 半導体装置の製造方法
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
JP2006005063A (ja) * 2004-06-16 2006-01-05 Sharp Corp 半導体装置、半導体装置の製造方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7402487B2 (en) * 2004-10-18 2008-07-22 Infineon Technologies Richmond, Lp Process for fabricating a semiconductor device having deep trench structures
JP4667030B2 (ja) * 2004-12-10 2011-04-06 キヤノン株式会社 固体撮像装置用の半導体基板とその製造方法
JP4955264B2 (ja) * 2005-03-11 2012-06-20 エルピーダメモリ株式会社 多孔質単結晶層を備えた半導体チップおよびその製造方法
JP2006303223A (ja) * 2005-04-21 2006-11-02 Disco Abrasive Syst Ltd ウエーハの加工方法
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
JP2008060220A (ja) * 2006-08-30 2008-03-13 Disco Abrasive Syst Ltd ゲッタリング層形成装置
JP5793456B2 (ja) * 2012-03-23 2015-10-14 株式会社東芝 半導体装置およびその製造方法、基板
KR101961264B1 (ko) 2017-05-23 2019-03-22 가톨릭관동대학교산학협력단 개질된 견운모 및 솔잎 추출물을 유효성분으로 함유하는 녹조 제거용 조성물 및 이를 이용한 녹조 제거방법
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
JPS5469964A (en) * 1977-11-15 1979-06-05 Toshiba Corp Production of semiconductor device
JPS5673426A (en) * 1979-11-20 1981-06-18 Fujitsu Ltd Manufacture of semiconductor device
JPS58138035A (ja) * 1982-02-12 1983-08-16 Nec Corp 半導体装置及びその製造方法
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
JPS60117738A (ja) * 1983-11-30 1985-06-25 Sanken Electric Co Ltd 半導体装置の製造方法
JPS60119733A (ja) * 1983-12-01 1985-06-27 Fuji Electric Corp Res & Dev Ltd シリコン板の重金属ゲッタリング方法
JPH042133A (ja) * 1990-04-18 1992-01-07 Mitsubishi Electric Corp 結晶板
JP2583803B2 (ja) * 1990-06-08 1997-02-19 東芝セラミックス株式会社 アモルファス構造を有するウェーハ
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
JPH04171827A (ja) * 1990-11-05 1992-06-19 Nec Yamagata Ltd 半導体装置の製造方法
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05206146A (ja) * 1992-01-24 1993-08-13 Toshiba Corp 半導体装置の製造方法
JPH05218049A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体素子形成用基板
JPH05299426A (ja) * 1992-02-21 1993-11-12 Mitsubishi Electric Corp 半導体装置および半導体基板の製造方法

Also Published As

Publication number Publication date
US5698891A (en) 1997-12-16
JPH07263453A (ja) 1995-10-13
JP3524141B2 (ja) 2004-05-10
KR0165717B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR950028002A (ko) 반도체장치 및 그 제조방법
US5413679A (en) Method of producing a silicon membrane using a silicon alloy etch stop layer
KR940016544A (ko) 반도체기판의 작성방법 및 고체촬상장치의 제조방법
KR940007977A (ko) 에피택셜 웨이퍼 및 그 제조방법
KR920008848A (ko) 표면적이 극대화된 도전층 제조방법
KR960030328A (ko) 반도체 장치의 금속층 형성방법
KR900017110A (ko) 반도체장치의 제조방법
KR100244208B1 (ko) 발광다이오드및그제조방법
KR870004503A (ko) 반도체 장치 및 그 제조방법
KR920020763A (ko) 반도체장치 및 그 제조방법
KR900017212A (ko) 반도체 장치의 제조방법
US3431636A (en) Method of making diffused semiconductor devices
KR970030490A (ko) 실리콘 반도체 기판과 그의 제조방법
KR920010774A (ko) 반도체장치의 제조방법
KR850000786A (ko) 반도체 장치 및 그 제조방법
KR960005852A (ko) 반도체장치의 제조방법
KR920003414A (ko) 고융점금속 성장방법
KR840008210A (ko) 집적회로의 반도체기판 물질에 관한 게터링(Gettering) 공법
JPS57196542A (en) Semiconductor integrated circuit device and manufacture thereof
KR970003582A (ko) 반도체 웨이퍼 세정방법
KR900007107A (ko) 반도체 소자
KR950001904A (ko) 게이트전극 형성방법
JPS56130948A (en) Semiconductor device
KR940016958A (ko) 계면 상층 재성장을 통한 다이오드 제조방법
JPH0459768B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee