KR950012721A - 감지 증폭기의 프리세팅 기능을 갖는 반도체 메모리 소자 - Google Patents

감지 증폭기의 프리세팅 기능을 갖는 반도체 메모리 소자 Download PDF

Info

Publication number
KR950012721A
KR950012721A KR1019940026725A KR19940026725A KR950012721A KR 950012721 A KR950012721 A KR 950012721A KR 1019940026725 A KR1019940026725 A KR 1019940026725A KR 19940026725 A KR19940026725 A KR 19940026725A KR 950012721 A KR950012721 A KR 950012721A
Authority
KR
South Korea
Prior art keywords
constant voltage
circuit
power supply
signal
voltage signal
Prior art date
Application number
KR1019940026725A
Other languages
English (en)
Other versions
KR0184617B1 (ko
Inventor
기요까즈 하시모또
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950012721A publication Critical patent/KR950012721A/ko
Application granted granted Critical
Publication of KR0184617B1 publication Critical patent/KR0184617B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Read Only Memory (AREA)

Abstract

메모리 셀 어레이(1)와, 상기 메모리 셀 어레이의 ROM 셀들 중에서 선택된 한 ROM 셀로부터의 읽기 데이타를 수신하기 위한 디지트선(DL1)과 이 디지트선에서의 전압(V2)을 감지하여 감지 전압 신호(Vs)를 발생하기 위한 감지 증폭기(2'), 및 감지 전압 신호와 기준 전압 신호(VREF)를 비교하여 출력 신호(DO)를 발생시키기 위한 비교기(4)를 포함하는 반도체 메모리 소자에 있어서, 어드레스 변환 검출신호(ATD)를 수신함으로써 감지 전압 신호를 프리셀 하기 위해 프리세팅 회로(7)와 정전압 발생 회로(8)가 제공된다.

Description

감지 증폭기의 프리세팅 기능을 갖는 반도체 메모리 소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (28)

  1. 복수의 ROM 셀들을 구비하는 메모리 셀 어레이 (1)와 ; 상기 메모리 셀 어레이에 연결되고, 상기 ROM 셀들중에서 선택된 한 셀로부터 읽기 데이타를 수신하기 위한 디지트선(DL1)과 ; 상기 디지트선에 연결되고, 상기 디지트선에서의 전압(Vs)을 감지하여 감지 전압 신호(Vs)를 발생하기 위한 감지 증폭기(2')와 ; 상기 감지 증폭기에 연결되고, 어드레스 변화 검출 신호(ATD)를 수신하여 상기 감지 전압 신호를 극정된 전압(Vs(PS))에 프리셀 하기 위한 프리세팅 수단(5,6)과 ; 기준 전압 신호(VREF)를 발생하기 위한 기준 회로(3) ; 및 상기 감지 증폭기와 상기 기준 회로에 연결되고, 상기 감지 전압 신호를 상기 기준 전압 신호에 비교하여 출력 신호(DO)를 발생하기 위한 비교기(4)를 포함하는 것을 특징으로 하는 반도체메모리 소자.
  2. 제1항에 있어서, 상기 ROM 셀들을 비휘발성인 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서, 상기 ROM 셀들을 마스크 ROM셀 형식인 것을 특징으로 하는반도체 메모리 소자.
  4. 제1항에 있어서, 상기 감지 증폭기는 제1전원 공급 단자(V㏄)에 연결되고, 읽기 모드 신호(RD)에 의해 제어되는 제1스위칭소자(201)와 ; 상기 제1스위칭 소자와 제1노드(N1) 사이에 연결된 제1로드용 소자(202)와 ; 상기 제1노드와 제2전원 공급 단자(GND) 사이에 병렬로 연결되고, 각각 상기 디지트선에서의 전압과 읽기 모드 신호에 의해 각각 제어되는 제2 및 제3스위칭 소자(203,204)와 ; 상기 제1전원 공급 단자 및 제2노드(N2) 사이에 연결되는 제2로드용 소자(205) ; 및 상기 제2노드와 상기 디지트선 사이에 연결되고, 상기 제1노드에서의 전압에 의해 제어되는 제4스위칭 소자(206)를 포함하며, 상기 제2노드에서 상기 감지 전압 신호가 발생하는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제1항에 있어서, 상기 프리세팅 수단은 정전압 신호(V4)를 발생시키기 위한 정전압 발생 회로(8)와 상기 정전압 발생 회로에 연결되고, 상기 정전압 신호에 따라 상기 감지 전압 신호를 프리세팅 하며, 상기 어드레스 변화 검출 신호에 의해 인에이블되는 프리세팅 회로(7)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제5항에 있어서, 상기 정전압 발생 회로는 상기 제1 및 제2전원 공급단자 사이에 직렬로 연결된 최소한 2개의 로드용 소자(801,802)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제6항에 있어서, 상기 정전압 발생 회로는 최소한 2개의 로드용 소자에 직렬로 연결되고, 상기 읽기 모드 신호에 의해 제어되는 스위칭소자(803)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  8. 제5항에 있어서, 상기 정전압 발생 회로는 제1전원 공급 단자(V㏄)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  9. 제5항에 있어서, 상기 프리세팅회로는 상긴 제1전원 공급 단자(V㏄)에 연결되고, 상기 어드레스 변화 검출 신호에 의해 제어되는 제5스위칭 소자(701)와 ; 상기 제 5스위칭 소자와 상기 감지 증폭기 사이에 연결되고, 상기 정전압 발생 회로의 정전압 신호에 의해 제어되는 로드용 소자(702)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  10. 제9항에 있어서, 상기 프리세팅 회로는 상기 로드용 소자와 제2전원 공급 단자 사이에 연결된 제6스위칭 소자(703)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  11. 복수의 메모리 블록 그룹(C11',C12'‥‥‥,C18',‥‥‥CS81',CS82',‥‥‥,C88')과; 각각 기준 전압 신호를 발생하고, 상기 기준 전압 신호를 상기 메모리 블록 그룹들 중의 한 메모리 블록으로 전송하기 위한 복수의 기준회로(31‥‥‥38)와 ; 각각 정전압 신호를 발생하고, 상기 정전압 신호를 상기 메모리 블록 그룹들중의 한 메모리 블록에 전송하기 위한 복구의 정전압 발생 회로(61‥‥‥68)와 : 각각 상기 메모리 블록 그룹들중 한 메모리 블록에 연결되고, 각각 상기 정전압 발생 회로들중 한 정전압 발생 회로에 연결되는 복수의 비교 기 그룹(411,412,‥‥‥‥,418,‥‥‥,481,482,‥‥‥,488); 및 각각 상기 비교기 그룹들과 연결되고, 상기 비교기 그룹들의 출력 데이타(DO11,DO12,‥‥‥,DO18,‥‥‥,DO81,DO82,‥‥,DO88)를 출력 수단 (OB1,OB2,‥‥,OB8)에 선택적으로 출력하기 위한 출력 수단(LA11,LA12,‥‥‥,LA18,‥‥‥LA81,LA82,‥‥‥LA88; QP11,QP12,……,QP18,‥‥‥,QP81,QP82,‥‥‥,QP88;6')을 포함하며 ; 상기 메모리 블록들은 복수의 ROM셀들을 구비하는 메모리 셀 어레이 (1)와 ; 상기 메모리 셀 어레이에 연결되고, 상기 ROM 셀들중에서 선택된 한 ROM셀로부터 읽기 데이타를 수신하기 위한 디지트선(DL1)과, 상기 디지트선에 연결되고, 상기 디지트선에서의 전압(Vs)을 감지하여 감지 전압 신호(Vs)를 발생하기 위한 감지 증폭기(2') 및 상기 감지 증폭기와 상기 정전압 발생 회로들 중 한정전압 발생 회로에 연결되고, 상기한 정전압 발생 회로의 정전압 신호에 따라 감지 전압 신호에 프리세팅하며, 상기 어드레스 변화 검출 신호에 의해 인에이블되는 프리세팅회로(7)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  12. 제11항에 있어서, 상기 ROM 셀들을 비휘발성인 것을 특징으로 하는 반도체 메모리 소자.
  13. 제11항에 있어서. 상기 ROM 셀들을 마스크 ROM 셀 형식인 것을 특징으로 하는 반도체 메모리 소자.
  14. 제11항에 있어서, 상기 감지 증폭기는 제1전원 공급 단자(V㏄)에 연결되고, 읽기 모드 신호(RD)에 의해 제어되는 제1스위칭 소자(201)와 , 상기 제1스위칭 소자와 제1노드(N1)사이에 연결되는 제1로드용 소자(202)와 상기 제1노드와 제2전원 공급 단자(GND) 사이에 병렬로 연결되고, 상기 디지트선에서의 전압과 상기 읽기 모드 신호에 의해 각각 제어되는 제2 및 제3스위칭 소자(207,204)와; 상기 제1전원 공급 단자와 제2노드(N2) 사이에 연결되는 제2로드용 소자(205) 및 상기 제2노드와 상기 디지트선에 사이에 연결되고, 상기 제1노드에서의 전압에 의해 제어되는 제4스위칭 소자(206)를 포함하며: 상기 제 2노드에서 상기 감지 전압 신호가 발생하는 것을 특징으로 하는 반도체 메모리 소자
  15. 제11항에 있어서, 상기 각 정전압 발생 회로들은 상기 제1 및 제2전원 공급 단자 사이에 직렬로 연결된 최소한 2개의 로드용 소자(801.802)를 각각 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  16. 제15항에 있어서, 상기 각 정전압 발생 회로는 최소한 상기 2개의 로드용 소자에 직렬 연결되고, 상기 읽기 모드 신호에 의해 제어되는 스위칭 소자(803)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  17. 제11항에 있어서, 상기 각 정전압 발생 회로들은 제1전원 공급 단자(V㏄)를포함하는 것을 특징으로 하는 반도체 메모리 소자.
  18. 제11항에 있어서, 상기 프리세팅 회로는 제1전원 공급 단자(V㏄)에 연결되고, 상기 어드레스 변화 검출 신호에 의해 제어되는 제5스위칭 소자(701)와 ; 상기 제5스위칭 소자와 상기 감지 증폭기 사이에 연결되고 상기 정전압 발생 회로의 정전압 신호에 의해 제어되는 로드용 소자(702)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  19. 제18항에 있어서. 상기 프리세팅 회로는 상기 로드용 소자와 제2전원 공급 단자 사이에 연결된 제6스위칭 소자(703)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  20. 복수의 메모리 블록들(C11',C12',‥‥‥,C18')과 기준 전압 신호를 발생하고, 상기 기준 전압 신호를 상기 메모리 블록들에 전송하기 위한 기준 회로(3₁)와 ; 정전압 신호를 발생하고, 상기 정전압 신호를 상기 메모리 블록들에 전송하기 위한 정전압 발생 회로(61) 및 상기 메모리 블록들중 한 메모리 블륵과 상기 압 발생 회로에 각각 연결되고, 출력 신호(DO11,DO12,‥‥‥,DO18)를 발생하기 위한 복수의 비교기 (411,412,‥‥‥‥,418,‥‥‥,481,482,‥‥‥,488)를 포함하며 ; 상기 각 메모리 블록들은 복수의 ROM 셀들을 구비하는 메모리셀 어레이(1)와, 상기 메모리 셀 어레이에 연결되고, 상기 ROM 셀들중에서 선택된 한 ROM 셀로부터 읽기 데이타를 수신하기 위한 디지트선(DL₁)과, 상기 디지트선에 연결되고, 상기 디지트선에서의 전압(Vs)을 감지하여 감지 전압 신호(Vs)를 발생하기 위한 감지 증폭기 (2'), 및 상기 감지 증폭기와 상기 정전압발생 회로에 연결되고. 상기 정전압 발생 회로의 정전압 신호에 따라 상기 감지 전압 신호를 프리세팅하며, 상기 어드레스 변화 검출 신호에 의해 제어되는 프리세팅 회로(7)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  21. 제20항에 있어서, 상기 ROM 셀들은 비휘발성인 것을 특징으로 하는 반도체 메모리 소자.
  22. 제20항에 있어서, 상기 ROM 셀들은 마스크 ROM셀 형식인 것을 특징으로 하는 반도체 메모리 소자.
  23. 제20항에 있어서, 상기 감지 증폭기는 제1전원 공급 단자(V㏄)에 연결되고, 읽기 모드 신호(RD)에 의해 제어되는 제1스위칭소자(201)와, 상기 제1스위칭 소자와 제1노드(N1) 사이에 연결되는 제1로드용 소자(202)와 ; 상기 제1노드와 제2전원 공급 단자(GND) 사이에 병렬로 연결되고, 상기 디지트선에서 의 전압과 상기 읽기 모드 신호에 의해 각각 제어되는 제2및 제3스위칭 소자(203, 204)와 상기 제1전원 공급 단자와 제2노드(N2) 사이에 연결되는 제2로드용 소자(205) . 및 상기 제2노드와 상기 디지트선 사이에 연결되고, 상기 제1노드에서의 전압에 의해 제어되는 제4스위팅 소자(206)를 포함하며 상기 제2노드에서 상기 감지 전압 신호가 발생되는 것을 특징으로 하는 반도체 메모리 소자.
  24. 제20항에 있어서, 상기 정전압 발생 회로는 제1 및 제2전원 공급 단자 사이에 직렬로 연결되는 최소한 2개의 로드용 소자(801.802)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  25. 제24항에 있어서, 상기 정전압 발생 회로는 최소한 상기 2개의 로드용 소자에 직렬로 연결되고, 상기 읽기 모드 신호에 의해 제어되는 스위칭 소자(803)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  26. 제20항에 있어서, 상기 정전압 발생 회로는 제1전원 공급 단자(Vcc)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  27. 제20항에 있어서, 상기 프리세팅 회로는 제1 전원 공급 단자(V㏄)에 연결되고, 상기 어드레스 변화 검출 신호에 의해 제어되는 제5스위칭 소자(710) 및 상기 제5스위칭 소자와 상기 감지 증폭기 사이에 연결되고 상기 정전압 발생회로의 정전압 신호에 의해 제어되는 로드용 소자(702)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  28. 제27항에 있어서. 상기 프리세팅 회로는 상기 로드용 소자와 제2전원 공급 단자 사이에 연결되는 제6스위칭 소자(703)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940026725A 1993-10-13 1994-10-13 감지 증폭기의 프리세팅 기능을 갖는 반도체 메모리 장치 KR0184617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28014193A JP2687852B2 (ja) 1993-10-13 1993-10-13 半導体メモリ装置
JP93-280141 1993-10-13

Publications (2)

Publication Number Publication Date
KR950012721A true KR950012721A (ko) 1995-05-16
KR0184617B1 KR0184617B1 (ko) 1999-04-15

Family

ID=17620910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026725A KR0184617B1 (ko) 1993-10-13 1994-10-13 감지 증폭기의 프리세팅 기능을 갖는 반도체 메모리 장치

Country Status (3)

Country Link
US (2) US5530671A (ko)
JP (1) JP2687852B2 (ko)
KR (1) KR0184617B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505454B1 (ko) * 1998-06-30 2005-11-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 회로 및 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE373093T1 (de) * 1993-04-27 2007-09-15 Innogenetics Nv Sequenzen der genotype des hepatitis-c-virus sowie ihre verwendung als arzneimitteln und diagnostika
US7255997B1 (en) * 1993-04-27 2007-08-14 N.V. Innogenetics S.A. Sequences of hepatitis C virus genotypes and their use as therapeutic and diagnostic agents
EP0808502B1 (en) * 1995-02-10 2002-05-22 Micron Technology, Inc. Fast-sensing amplifier for flash memory
US6108237A (en) 1997-07-17 2000-08-22 Micron Technology, Inc. Fast-sensing amplifier for flash memory
JP2800740B2 (ja) * 1995-09-28 1998-09-21 日本電気株式会社 半導体記憶装置
EP0797144B1 (en) * 1996-03-22 2002-08-14 STMicroelectronics S.r.l. Circuit for detecting the coincidence between a binary information unit stored therein and an external datum
KR100246325B1 (ko) * 1997-02-27 2000-03-15 김영환 가상접지플랫셀용센스앰프
JP3116921B2 (ja) * 1998-09-22 2000-12-11 日本電気株式会社 半導体記憶装置
US6219290B1 (en) * 1998-10-14 2001-04-17 Macronix International Co., Ltd. Memory cell sense amplifier
KR100548539B1 (ko) * 1999-06-29 2006-02-02 주식회사 하이닉스반도체 고속 저전압 센스 증폭기
KR100347067B1 (ko) * 1999-12-06 2002-08-03 삼성전자 주식회사 안정된 읽기 동작을 수행하는 반도체 메모리 장치
US6430078B1 (en) * 2001-07-03 2002-08-06 Agilent Technologies, Inc. Low-voltage digital ROM circuit and method
US6643178B2 (en) * 2001-07-31 2003-11-04 Fujitsu Limited System for source side sensing
JP2004348805A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置
US7342832B2 (en) * 2005-11-16 2008-03-11 Actel Corporation Bit line pre-settlement circuit and method for flash memory sensing scheme
US7710782B2 (en) * 2008-05-05 2010-05-04 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
CN101609710B (zh) * 2008-06-17 2011-07-27 旺宏电子股份有限公司 感测放大器电路及其数据感测方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972374A (en) * 1989-12-27 1990-11-20 Motorola, Inc. Output amplifying stage with power saving feature
JP2586722B2 (ja) * 1990-10-11 1997-03-05 日本電気株式会社 半導体記憶装置
JPH04351796A (ja) * 1991-05-28 1992-12-07 Nec Corp 半導体メモリ装置
JPH0581882A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd 不揮発性半導体記憶装置
JP2785540B2 (ja) * 1991-09-30 1998-08-13 松下電器産業株式会社 半導体メモリの読み出し回路
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
US5396467A (en) * 1994-03-30 1995-03-07 United Microelectronics Corp. Sense amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505454B1 (ko) * 1998-06-30 2005-11-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 회로 및 방법

Also Published As

Publication number Publication date
JP2687852B2 (ja) 1997-12-08
US5530671A (en) 1996-06-25
JPH07114795A (ja) 1995-05-02
US5555217A (en) 1996-09-10
KR0184617B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR950012721A (ko) 감지 증폭기의 프리세팅 기능을 갖는 반도체 메모리 소자
KR890015273A (ko) 불휘발성 반도체기억장치
KR910010534A (ko) 반도체 기억장치의 용장회로
KR19980026421A (ko) 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로
KR940022575A (ko) 용장회로의 사용의 용이한 외부검출을 허용하는 반도체 장치 및 그에 따른 반도체 메모리 장치
KR930008839A (ko) 구성가능 로직용의 강유전성 프로그램 셀
KR920008767A (ko) 비휘발성 반도체 메모리 디바이스
KR860003603A (ko) 반도체 메모리
KR880014572A (ko) 독출 데이타의 에러 검사 및 교정 기능을 갖는 반도체 메모리 장치
KR100245244B1 (ko) 반도체 기억장치
JP2001523034A (ja) 各セルが複数レベルの記憶状態を有するフローティングゲート記憶装置のためのセンサ回路
KR890004332A (ko) 반도체 기억장치
US4974207A (en) Semiconductor memory device
KR950020703A (ko) 반도체 기억 장치(Semiconductor Memory Device)
KR920008748A (ko) 더미데이타선을 갖는 반도체메모리
US20040228179A1 (en) Parallel sense amplifier with mirroring of the current to be measured into each reference branch
KR910013285A (ko) 불휘발성 반도체메모리
KR970063252A (ko) 다층 메모리 셀 어레이를 갖는 반도체 메모리 장치
KR870009392A (ko) 반도체 기억장치
KR950020704A (ko) 반도체 메모리 장치
US6724658B2 (en) Method and circuit for generating reference voltages for reading a multilevel memory cell
US4899309A (en) Current sense circuit for a ROM system
KR920003314A (ko) 반도체 메모리장치
US5561639A (en) Semiconductor memory device with high speed detect function
KR930005199A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee