KR100246325B1 - 가상접지플랫셀용센스앰프 - Google Patents

가상접지플랫셀용센스앰프 Download PDF

Info

Publication number
KR100246325B1
KR100246325B1 KR1019970006247A KR19970006247A KR100246325B1 KR 100246325 B1 KR100246325 B1 KR 100246325B1 KR 1019970006247 A KR1019970006247 A KR 1019970006247A KR 19970006247 A KR19970006247 A KR 19970006247A KR 100246325 B1 KR100246325 B1 KR 100246325B1
Authority
KR
South Korea
Prior art keywords
current
voltage
cell
voltage converter
flat cell
Prior art date
Application number
KR1019970006247A
Other languages
English (en)
Other versions
KR19980069267A (ko
Inventor
황태선
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970006247A priority Critical patent/KR100246325B1/ko
Priority to JP2831298A priority patent/JP3104018B2/ja
Priority to US09/026,551 priority patent/US5898632A/en
Publication of KR19980069267A publication Critical patent/KR19980069267A/ko
Application granted granted Critical
Publication of KR100246325B1 publication Critical patent/KR100246325B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 가상접지형 플랫셀용 센스앰프에서 누설전류를 차단하는 기술에 관한 것으로, 하이셀을 리드할 때 인접된 위치에 있는 로우셀을 통해 선택되지 않은 가상접지측으로 흐르는 누설전류를 차단하기 위하여, 비트라인의 전류를 감지하여 전압으로 변환하는 제1전류/전압변환기(11A)의 출력전압을 이용하여 비트라인(BL)을 기준으로 선택되지 않은 접지단자측에 연결된 로우셀 양단간의 전위를 등전위로 유지시켜 주는 제3전류/전압변환기(11C)를 포함시켜 구성한 것이다.

Description

가상접지 플랫셀용 센스앰프{{SENSE AMPLIFIER OF VIRTUAL GROUND FLAT CELL}
발명은 메모리셀의 억세스 기술에 관한 것으로, 특히 가상접지(virtual ground) 플랫셀(flat-cell) 어레이의 리드 데이터 출력을 감지하여 소정 레벨로 증폭출력하는 센스앰프에 있어서 누설전류에 의해 데이터 값이 잘못 감지되는 것을 방지하는데 적당하도록한 가상접지 플랫셀용 센스앰프에 관한 것이다.
도 1은 일반적인 기술에 의한 가상접지 플랫셀용 센스앰프의 회로도로서 이에 도시한 바와 같이, 가상접지 플랫셀의 리드(read) 데이터값에 따라 변화되는 비트라인(BL)의 전류를 검출하여 그에 상응되는 전압을 출력하는 제1전류/전압변환기(11A)와; 상기 제1전류/전압변환기(11A)의 출력전압 레벨을 측정하는데 사용되는 기준전압을 발생하는 제2전류/전압변환기(11B)와; 상기 제1전류/전압변환기(11A)의 출력전압을 상기 제2전류/전압변환기(11B)의 기준전압과 비교하여 리드되는 플랫셀의 데이터 값에 상응되는 데이터 출력(DATA OUT)을 발생하는 전압비교기(12)로 구성되었다.
상기 도 1에서 제1전류/전압변환기(11A)와 접속되는 플랫셀 어레이는 도 2에서와 같이, 워드라인신호(WL0~WLn)에 의해 선택적으로 구동되는 다수의 플랫셀용 모스트랜지스터(NM30~NM39)~(NM40~NM49)와; 뱅크선택신호(SEL1)에 의해 구동되어 하나의 워드라인에 접속된 다수의 플랫셀용 모스트랜지스터 중에서 임의의 한 쌍의 모스트랜지스터를 선택하기 위한 다수의 모스트랜지스터(NM10~NM15)와; 좌우선택신호(SEL2)에 의해 구동되어 상기 모스트랜지스터(NM10~NM15)에 의해 선택된 한 쌍의 플랫셀용 모스트랜지스터 중에서 일측(예: 우측)의 모스트랜지스터를 선택하기 위한 다수의 모스트랜지스터(NM20~NM24)와; 좌우선택신호(
Figure pat00001
)에 의해 구동되어 상기 선택된 모스트랜지스터(NM10~NM15)에 의해 선택된 한 쌍의 플랫셀용 모스트랜지스터 중에서 타측(예: 좌측)의 모스트랜지스터를 선택하기 위한 다수의 모스트랜지스터(NM50~NM54)와; 상기 다수의 플랫셀용 모스트랜지스터(NM30~NM39)~(NM40~NM49) 중에서 최종적으로 선택된 플랫셀용 모스트랜지스터로 부터 읽혀진 데이터를 비트라인(BL)측으로 전달하기 위하여, 일측이 상기 모스트랜지스터(NM10~NM15)의 드레인측에 각기 접속되고, 타측이 상기 비트라인(BL)이나 접지단자(VSS)에 접속되는 다수의 메탈콘택(MC0~MC5)으로 구성되었다.
이와 같이 구성된 종래의 가상접지 플랫셀용 센스앰프의 작용을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2와 같은 상기 가상접지 플랫셀 어레이에서 임의의 로우셀(LowCell)이 리드되는 경우 즉, 다수의 플랫셀용 모스트랜지스터(NM30~NM39)~(NM40~NM49) 중에서 로우(Low) 데이터가 저장된 임의의 플랫셀용 모스트랜지스터(이하, "로우셀" 이라 칭함)가 리드되는 경우, 비트라인(BL)에 많은 전류가 흘러 인버터(I1)로 부터 모스트랜지스터(NM1)의 게이트에 "하이" 전압이 공급되고, 이로 인하여 그 모스트랜지스터(NM1)가 충분히 온되므로 제1전류/전압변환기(11A)에서 노드(Na)로 출력되는 전압은 제2전류/전압변환기(11B)에서 노드(Nb)로 출력되는 기준전압에 비하여 낮게 된다.
따라서, 이때, 전압비교기(12)는 상기 노드(Na),(Nb)의 전압을 비교하여 접지단자(VSS) 전압 레벨의 "로우" 전압을 출력하게 된다. 즉, 상기 전압비교기(12)는 데이터 출력(DATA OUT)을 "로우"로 출력하게 된다.
그러나, 상기 가상접지 플랫셀 어레이에서 임의의 하이셀(High Cell)이 리드되는 경우, 즉, 상기 다수의 플랫셀용 모스트랜지스터(NM30~NM39)~(NM40~NM49) 중에서 하이(High) 데이터가 저장된 임의의 플랫셀용 모스트랜지스터(이하, "하이셀" 이라 칭함)가 리드되는 경우, 상기 비트라인(BL)에 전류가 거의 흐르지 않게 되고, 이로 인하여 상기 제1전류/전압변환기(11A)에서 노드(Na)로 출력되는 전압은 제2전류/전압변환기(11B)에서 노드(Nb)로 출력되는 기준전압에 비하여 높게 된다.
따라서, 이때, 상기 전압비교기(12)는 상기 노드(Na),(Nb)의 전압을 비교하여 전원단자(VCC) 전압 레벨의 "하이" 전압을 출력하게 된다. 상기 전압비교기(12)는 데이터 출력(DATA OUT)을 "하이"로 출력하게 된다.
도 2에서, 하이셀을 리드하는 경우 예로써, 플랫셀용 모스트랜지스터(NM35)에 저장된 하이 데이터를 리드하는 경우와, 로우셀을 리드하는 경우 예로써, 플랫셀용 모스트랜지스터(NM34)에 저장된 로우 데이터를 리드하는 경우 이들의 데이터 리드경로를 살펴보면 다음과 같다.
먼저, 하이셀 즉, 상기 플랫셀용 모스트랜지스터(NM35)를 리드하는 경우, 뱅크선택신호(SEL1), 워드라인신호(WL0),좌우선택신호(
Figure pat00002
)가 "하이"로 공급되고, 나머지 신호들(WL1~WLn),(SEL2)은 "로우"로 공급된다. 따라서, 모스트랜지스터(NM10~NM15), 플랫셀용 모스트랜지스터(NM30~NM39), 모스트랜지스터(NM50~ NM54)가 온되고, 나머지의 모스트랜지스터(NM20~NM24), 플랫셀용 모스트랜지스터(NM40~NM49)가 오프된다. 이때, 비트라인(BL)은 메탈콘택(MC3)에 접속되며, 접지단자(Vss)는 메탈콘택(MC2)에 접속된다.
이에 따라 상기 비트라인(BL)이 메탈콘택(MC3), 모스트랜지스터(NM13), 플랫셀용 모스트랜지스터(NM35), 모스트랜지스터(NM52),모스트랜지스터(NM12),메탈콘택(MC2)을 순차적으로 통해 접지단자(VSS)에 연결되며, 이렇게 연결된 경로가 상기 플랫셀용 모스트랜지스터(NM35)의 리드경로가 된다.
또한, 로우셀 즉, 상기 플랫셀용 모스트랜지스터(NM34)를 리드하는 경우, 상기 뱅크선택신호(SEL1), 좌우선택신호(SEL2),워드라인신호(WL0)가 "하이"로 공급되고, 나머지 신호들(WL1~WLn),(
Figure pat00003
)은 "로우"로 공급된다. 따라서, 모스트랜지스터(NM10~NM15),(NM20~NM24), 플랫셀용 모스트랜지스터(NM30~NM39)가 온되고, 나머지의 플랫셀용 모스트랜지스터(NM40~NM49),모스트랜지스터(NM50~NM54)가 오프된다. 이때에도 비트라인(BL)은 메탈콘택(MC3)에 접속되며, 접지단자(Vss)는 메탈콘택(MC2)에 접속된다.
따라서, 상기 비트라인(BL)이 메탈콘택(MC3),모스트랜지스터(NM13),모스트랜지스터(NM22),플랫셀용 모스트랜지스터(NM34),모스트랜지스터(NM12),메탈콘택(MC2)을 순차적으로 통해 접지단자(VSS)에 연결되며, 이렇게 연결된 경로가 상기 플랫셀용 모스트랜지스터(NM34)의 리드경로가 된다.
그런데, 만약 상기 플랫셀용 모스트랜지스터(NM35)에 저장된 하이 데이터를 리드할 때, 바로 근접된 위치에 있는 플랫셀용 모스트랜지스터(NM36),(NM37)에 로우 데이터가 저장되어 있는 경우에는 선택되지 않은 접지측 즉, 플랫셀용 모스트랜지스터(NM36),(NM37)측으로 누설전류가 흐르게 되고, 그 누설전류가 기준전류를 상회하는 경우 마치 로우셀 리드시와 같이 비트라인(BL)에 많은 전류가 흐르는 효과가 나타나 상기 노드(Na)의 전압이 노드(Nb)의 기준전압보다 낮게 나타나고, 이로 인하여 상기 전압비교기(12)는 로우셀 리드시와 같이 데이터 출력(DATA OUT)을 "로우"로 출력하게 된다.
참고로, 상기 전압비교기(12)는 차동증폭기형 전압비교기와 인버터형 전압비교기 등이 있다.
이와 같이 종래의 가상접지 플랫셀용 센스앰프에 있어서는 플랫셀 어레이에서 하이셀을 리드할 때 인접된 위치에 로우셀이 위치하는 경우 그 로우셀에 의해 누설전류가 흐르게 되는데, 그 누설전류가 기준치를 상회하는 경우 센스앰프가 오동작하는 결함이 있었다.
따라서, 본 발명의 목적은 플랫셀 어레이에서 리드되는 하이셀과 인접된 로우셀간의 전위를 등전위로 하여 선택되지 않은 접지단자측으로 누설전류가 흐르지 않도록 하는 가상접지 플랫셀용 센스앰프를 제공함에 있다.
도 1은 일반적인 가상접지 플랫셀용 센스앰프의 회로도.
도 2는 일반적인 가상접지형 플랫셀 어레이의 회로도.
도 3은 본 발명에 의한 가상접지 플랫셀용 센스앰프의 일실시 예시 회로도.
***도면의 주요 부분에 대한 부호의 설명***
11A : 제1전류/전압변환기 11B : 제2전류/전압비교기
11C : 제3전류/전압변환기 12 : 전압 비교기
도 3은 상기의 목적을 달성하기 위한 본 발명 가상접지 플랫셀용 센스앰프의 일실시 예시 회로도로서 이에 도시한 바와 같이, 가상접지 플랫셀의 리드(read) 데이터값에 따라 변화되는 비트라인(BL)의 전류를 검출하여 그에 상응되는 전압을 출력하는 제1전류/전압변환기(11A)와; 상기 제1전류/전압변환기(11A)의 출력전압 레벨을 측정하는데 사용되는 기준전압을 발생하는 제2전류/전압변환기(11B)와; 상기 제1전류/전압변환기(11A)의 출력전압을 이용하여, 리드되는 하이셀과 인접된 로우셀간의 전위를 등전위로 유지시켜 주는 제3전류/전압변환기(11C)와; 상기 제1전류/전압변환기(11A)의 출력전압을 상기 제2전류/전압변환기(11B)의 기준전압과 비교하고, 그 비교결과를 근거로 리드되는 플랫셀의 데이터 값에 상응되는 데이터 출력(DATA OUT)을 발생하는 전압비교기(12)로 구성하였다.
이와 같이 구성한 본 발명의 작용 및 효과를 도 2를 참조하여 상세히 설명하면 다음과 같다.
도 2와 같은 상기 가상접지 플랫셀 어레이에서 임의의 로우셀(Low Cell)이 리드되거나 하이셀(High Cell)이 리드되는 경우 전압비교기(12)에서 데이터 출력(DATA OUT)을 "로우" 또는 "하이"로 발생하는 과정은 종래기술에서 설명한 것과 유사하다.
즉, 다수의 플랫셀용 모스트랜지스터(NM30~NM39)~(NM40~NM49) 중에서 로우(Low) 데이터가 저장된 임의의 플랫셀용 모스트랜지스터(로우셀)가 리드되는 경우, 비트라인(BL)에 많은 전류가 흘러 인버터(I1)로 부터 모스트랜지스터(NM1)의 게이트에 "하이" 전압이 공급되고, 이로 인하여 그 모스트랜지스터(NM1)가 충분히 온되므로 제1전류/전압변환기(11A)에서 노드(Na)로 출력되는 전압은 제2전류/전압변환기(11B)에서 노드(Nb)로 출력되는 기준전압에 비하여 낮게 된다.
따라서, 이때, 전압비교기(12)는 상기 노드(Na),(Nb)의 전압을 비교하여 접지단자(VSS) 전압 레벨의 "로우" 전압을 출력한다. 즉, 상기 전압비교기(12)는 데이터 출력(DATA OUT)을 "로우"로 출력한다.
또한, 상기 다수의 플랫셀용 모스트랜지스터(NM30~NM39)~(NM40~NM49) 중에서 하이 데이터가 저장된 임의의 플랫셀용 모스트랜지스터(하이셀)가 리드되는 경우, 상기 비트라인(BL)에 전류가 거의 흐르지 않게 되고, 이로 인하여 상기 제1전류/전압변환기(11A)에서 노드(Na)로 출력되는 전압은 제2전류/전압변환기(11B)에서 노드(Nb)로 출력되는 기준전압에 비하여 높게 된다.
따라서, 이때, 상기 전압비교기(12)는 상기 노드(Na),(Nb)의 전압을 비교하여 전원단자(VCC) 전압 레벨의 "하이" 전압을 출력한다. 즉, 상기 전압비교기(12)는 데이터 출력(DATA OUT)을 "하이"로 출력한다.
그런데, 도 2와 같은 가상접지 플랫셀 어레이에서 하이셀을 리드할 때 그 하이셀의 인접된 위치에 로우셀이 존재하는 경우, 종래와 달리 제3전류/전압변환기(11C)에 의하여 누설전류가 흐르지 않게 되는데, 그 이유를 설명하면 다음과 같다.
하이셀 예로써, 도 2에서 플랫셀용 모스트랜지스터(NM35)에 저장된 하이 데이터를 리드하는 경우, 뱅크선택신호(SEL1), 워드라인신호(WL0),좌우선택신호(
Figure pat00004
)가 "하이"로 공급되고, 나머지 신호들(WL1~WLn),(SEL2)은 "로우"로 공급된다. 따라서, 모스트랜지스터(NM10~NM15), 플랫셀용 모스트랜지스터(NM30~NM39), 모스트랜지스터(NM50~NM54)가 온되고, 나머지의 모스트랜지스터(NM20~NM24), 플랫셀용 모스트랜지스터(NM40~NM49)가 오프된다. 이때, 비트라인(BL)은 메탈콘택(MC3)에 접속되며, 접지단자(Vss)는 메탈콘택(MC2)에 접속된다.
이에 따라 상기 비트라인(BL)이 메탈콘택(MC3), 모스트랜지스터(NM13), 플랫셀용 모스트랜지스터(NM35), 모스트랜지스터(NM52),모스트랜지스터(NM12),메탈콘택(MC2)을 순차적으로 통해 접지단자(VSS)에 연결되며, 이렇게 연결된 경로가 상기 플랫셀용 모스트랜지스터(NM35)의 리드경로가 된다.
이때, 누설전류의 조건이 성립되는 경우, 예로써, 상기 플랫셀용 모스트랜지스터(NM35)에 근접된 위치에 있는 플랫셀용 모스트랜지스터(NM36),(NM37)에 로우 데이터가 저장되어 있는 경우, 그 모스트랜지스터(NM36),(NM37)를 통한 누설전류에 의해 비트라인(BL)에 많은 전류가 흐르는 것과 같은 효과가 나타난다.
이에 따라 상기 노드(Na)의 전압이 낮게 나타나고, 이로 인하여 모스트랜지스터(PM3)가 온된다. 따라서, 전원단자(VCC) 전압이 상기 모스트랜지스터(PM3), 모스트랜지스터(NM3), 메탈콘택(MC4), 모스트랜지스터(NM14)를 통해 노드(Nd)에 공급된다. 이로 인하여 노드(Nc)와 노드(Nd)간의 전압이 등전위로 되어 모스트랜지스터(NM36),(NM37)를 통한 누설전류가 차단된다.
따라서, 상기 노드(Na)의 전압이 상기 노드(Nb)의 전압 이상으로 보상되므로 전압비교기(12)가 데이터 출력(DATA OUT)을 발생할 때, 접지단자(VSS) 전압 레벨의 "로우" 전압을 출력하지 않고 정상적으로 전원단자(VCC) 전압 레벨의 "하이" 전압을 출력할 수 있게 된다.
참고로, 누설전류를 차단하기 위하여 상기와 같이 하나의 제3전류/전압변환기(11C)를 사용하지 않고, 그 제3전류/전압변환기(11C)를 4개 또는 8개의 셀마다 분리시켜 사용할 수 있다. 또한, 보다 확실하게 누설전류를 차단하기 위해 고정 접지(Fixed Ground) 플랫셀을 사용할 수 있는데, 이와 같은 두가지의 경우 칩의 면적이 20% 정도 증가되는 것을 감수해야 된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 리드되는 하이셀의 인접된 위치에 로우셀이 존재하는 경우 별도의 전류/전압변환기를 이용하여 그 로우셀 양단간의 전압이 등전압으로 유지되게 함으로써 누설전류가 발생되지 않고, 이로 인하여 센스앰프의 오동작을 방지할 수 있을 뿐만 아니라 기존의 가상접지 플랫셀을 사용한 롬 또는 플래쉬메모리의 속도에 비하여 20% 이상 향상된 속도를 보장할 수 있는 효과가 있다. 또한, 고정 접지 플랫셀을 사용한 메모리의 대체용으로 사용하는 경우 속도 측면에서는 비슷하지만 칩의 사이즈면에서는 20% 정도의 감소효과가 기대된다.

Claims (3)

  1. 가상접지 플랫셀의 리드 데이터값에 따라 변화되는 비트라인(BL)의 전류를 검출하여 그에 상응되는 전압을 출력하는 제1전류/전압변환기(11A)와; 상기 제1전류/전압변환기(11A)의 출력전압 레벨을 측정하는데 사용되는 기준전압을 발생하는 제2전류/전압변환기(11B)와; 상기 제1전류/전압변환기(11A)와 미러형태로 결합되어 플랫셀 어레이 상에서 리드되는 하이셀과 인접된 로우셀간의 전위를 등전위로 유지시켜 누설전류가 발생되는 것을 방지해 주는 제3전류/전압변환기(11C)와; 상기 제1전류/전압변환기(11A)의 출력전압을 상기 제2전류/전압변환기(11B)의 기준전압과 비교하고, 그 비교결과를 근거로 리드되는 플랫셀의 데이터 값에 상응되는 데이터 출력(DATA OUT)을 발생하는 전압비교기(12)로 구성한 것을 특징으로 하는 가상접지 플랫셀용 센스앰프.
  2. 제1항에 있어서, 제3전류/전압변환기(11C)는 소오스가 전원단자(Vcc)에 접속되고, 게이트와 드레인이 상기 노드(Na)에 공통접속된 모스트랜지스터(PM3)와; 드레인이 상기 노드(Na)에 접속되고, 소오스가 메탈콘택(MC4)에 접속된 모스트랜지스터(NM3)와; 입력단자가 상기 메탈콘택(MC4) 및 상기 모스트랜지스터(NM3)의 소오스에 공통접속되고, 출력단자가 그 모스트랜지스터(NM3)의 게이트에 접속된 인버터(I3)로 구성한 것을 특징으로 하는 가상접지 플랫셀용 센스앰프.
  3. 제1항에 있어서, 제3전류/전압변환기(11C)는 일정 개수의 플랫셀마다 고정 배치되도록 구성한 것을 특징으로 하는 가상접지 플랫셀용 센스앰프.
KR1019970006247A 1997-02-27 1997-02-27 가상접지플랫셀용센스앰프 KR100246325B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970006247A KR100246325B1 (ko) 1997-02-27 1997-02-27 가상접지플랫셀용센스앰프
JP2831298A JP3104018B2 (ja) 1997-02-27 1998-02-10 仮想接地のフラットセル用センスアンプ
US09/026,551 US5898632A (en) 1997-02-27 1998-02-20 Sense amplifier of virtual ground flat-cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006247A KR100246325B1 (ko) 1997-02-27 1997-02-27 가상접지플랫셀용센스앰프

Publications (2)

Publication Number Publication Date
KR19980069267A KR19980069267A (ko) 1998-10-26
KR100246325B1 true KR100246325B1 (ko) 2000-03-15

Family

ID=19498193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006247A KR100246325B1 (ko) 1997-02-27 1997-02-27 가상접지플랫셀용센스앰프

Country Status (3)

Country Link
US (1) US5898632A (ko)
JP (1) JP3104018B2 (ko)
KR (1) KR100246325B1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647527B2 (ja) * 1990-02-21 1997-08-27 シャープ株式会社 センス増幅回路
US5117389A (en) * 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
JPH04321997A (ja) * 1991-04-19 1992-11-11 Nec Corp 半導体メモリ装置
US5369614A (en) * 1992-10-12 1994-11-29 Ricoh Company, Ltd. Detecting amplifier with current mirror structure
JP2687852B2 (ja) * 1993-10-13 1997-12-08 日本電気株式会社 半導体メモリ装置
US5396467A (en) * 1994-03-30 1995-03-07 United Microelectronics Corp. Sense amplifier
JP3114620B2 (ja) * 1996-05-30 2000-12-04 日本電気株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP3104018B2 (ja) 2000-10-30
US5898632A (en) 1999-04-27
KR19980069267A (ko) 1998-10-26
JPH10241384A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
EP1047079B1 (en) Semiconductor memory device generating accurate internal reference voltage
US5040146A (en) Static memory cell
KR100781984B1 (ko) 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법
KR20050084090A (ko) 정확한 메모리 읽기 연산을 위한 회로
KR20050098904A (ko) 정확한 메모리 읽기 동작을 위한 선택 회로
US5198997A (en) Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
US5132933A (en) Bias circuitry for nonvolatile memory array
KR20010075543A (ko) 반도체 장치
EP0661709A1 (en) Semiconductor memory having a high speed sense amplifier
CN100461297C (zh) 半导体存储装置
US4901281A (en) Semiconductor memory device having two column transfer gate transistor groups independently provided for a sense amplifier and a programmed circuit
US5528544A (en) Semiconductor memory device having high speed sense amplifier
KR100708914B1 (ko) 칩 전체를 통한 플래시 메모리 워드라인 트래킹
KR100409186B1 (ko) 기록및독출에서독립적으로제어되는메모리셀회로
EP1324344B1 (en) Sense amplifier structure for multilevel non-volatile memory devices and corresponding reading method
KR100246325B1 (ko) 가상접지플랫셀용센스앰프
US6115296A (en) Semiconductor memory device capable of reducing a leak current flowing through a substrate
US8154936B2 (en) Single-ended bit line based storage system
US6327215B1 (en) Local bit switch decode circuit and method
US6058067A (en) Multi-bank semiconductor memory device having an output control circuit for controlling bit line pairs of each bank connected to data bus pairs
US4376986A (en) Double Lambda diode memory cell
KR19990016994A (ko) 반도체 메모리장치
JPH0196897A (ja) 不揮発性半導体記憶装置
KR100356769B1 (ko) 반도체 메모리 장치
KR100196950B1 (ko) 정의 피드백 감지 증폭기를 갖는 반도체 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee