JP3104018B2 - 仮想接地のフラットセル用センスアンプ - Google Patents
仮想接地のフラットセル用センスアンプInfo
- Publication number
- JP3104018B2 JP3104018B2 JP2831298A JP2831298A JP3104018B2 JP 3104018 B2 JP3104018 B2 JP 3104018B2 JP 2831298 A JP2831298 A JP 2831298A JP 2831298 A JP2831298 A JP 2831298A JP 3104018 B2 JP3104018 B2 JP 3104018B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- cell
- voltage converter
- flat cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Landscapes
- Read Only Memory (AREA)
Description
セス技術に係るもので、詳しくは、仮想接地(Virtual
ground)のフラットセル(Flat-cell)アレイのリードデ
ータを感知し、所定レベルに増幅して出力するセンスア
ンプにおいて、漏洩電流により発生する誤動作を防止し
得る仮想接地のフラットセル用センスアンプに関するも
のである。
アンプは、図2に示したように、仮想接地のフラットセ
ルのリードデータ値により変化するビットラインBLの
電流を検出して相応の電圧を出力する第1電流/電圧変
換器11Aと、該第1電流/電圧変換器11Aの出力電
圧レベルを検出するため必要な基準電圧を発生する第2
電流/電圧変換器11Bと、前記第1電流/電圧変換器
11Aの出力電圧を前記第2電流/電圧変換器11Bの
基準電圧と比較してリード(Read)されるフラットセル
のデータに対応する電圧を出力する電圧比較器12と、
を備えて構成されていた。
は、ソースが電源端子VCCに接続され、ゲート及びド
レインはノードNaに共通に接続されたPMOSトラン
ジスタPM1と、ドレインが前記ノードNaに接続さ
れ、ソースはビットラインBLに接続されたNMOSト
ランジスタNM1と、該NMOSトランジスタNM1の
ソース及びビットラインBLに入力端子が共通に接続さ
れ、出力端子は前記NMOSトランジスタNM1のゲー
トに接続されたインバータI1と、 を備えていた。
スが電源端子VCCに接続され、ゲート及びドレインが
ノードNbに共通に接続されたPMOSトランジスタP
M2と、ドレインが前記ノードNbに接続され、ソース
は電流源Iref に接続されたNMOSトランジスタNM
2と、該NMOSトランジスタNM2のソース及び電流
源Iref に入力端子が共通に接続され、出力端子は前記
NMOSトランジスタNM2のゲートに接続されたイン
バータI2と、を備えていた。
型電圧比較器又はインバータ型電圧比較器が用いられ
る。又、前記第1電流/電圧変換器11Aに接続される
フラットセルアレイは、図3に示したように、各ワード
ライン信号WL0〜WLnにより選択的に駆動される複
数のフラットセル用MOSトランジスタ(NM30〜N
M39)〜(NM40〜NM49)と、バンク選択信号
SEL1により駆動され、一つのワードラインに接続さ
れた複数のフラットセル用MOSトランジスタ中の任意
の一対のMOSトランジスタを選択する各MOSトラン
ジスタNM10〜NM15と、左右選択信号SEL2に
より駆動され、前記MOSトランジスタNM10〜NM
15により選択された一対のフラットセル用MOSトラ
ンジスタのどちらか一方のフラットセル用MOSトラン
ジスタを選択する各MOSトランジスタNM20〜NM
24と、前記左右選択信号SEL2と相補の関係にある
左右選択信号 /SEL2により駆動され、前記MOSト
ランジスタNM10〜NM15により選択された一対の
フラットセル用MOSトランジスタの前記左右選択信号
SEL2で選択されなかった方のフラットセル用MOS
トランジスタを選択する各MOSトランジスタNM50
〜NM54と、前記各フラットセル用MOSトランジス
タ(NM30〜NM39)〜(NM40〜NM49)の
中で最後に選択されたフラットセル用MOSトランジス
タから読み取ったデータをビットラインBL側に伝達す
るため、一方側が前記MOSトランジスタNM10〜N
M15のドレイン側に夫々接続され、他方側は前記ビッ
トラインBL又は接地端子VSSに接続された複数のメ
タルコンタクトMC0〜MC5と、を備えていた。
ち、メタルコンタクトMC0,MC2,MC4は接地端
子(図3ではメタルコンタクトMC2のみ図示してあ
り、メタルコンタクトMC0,MC4については省略し
てある)に接続され、メタルコンタクトMC1,MC
3,MC5はビットラインBL(図3ではメタルコンタ
クトMC3のみ図示してあり、メタルコンタクトMC
1,MC5については省略してある)に接続される。
尚、図3はフラットセルアレイの一例であり、それぞれ
のMOSトランジスタ数等は、これに限るものではない
ことは言うまでもない。
想接地のフラットセル用センスアンプの動作について図
2及び図3を用いて説明する。まず、前記仮想接地のフ
ラットセルアレイから任意のローセル(Low Cell)デー
タがリードされる場合について説明する。複数のフラッ
トセル用MOSトランジスタ(NM30〜NM39)〜
(NM40〜NM49)中、ローデータの貯蔵された任
意のフラットセル用MOSトランジスタ(以下、「ロー
セル」と略称する)がリードされる場合は、ワードライ
ン信号WL0〜WLnの印加によりローセルがオンする
ことでビットラインBLに多量の電流が流れ、インバー
タI1からMOSトランジスタNM1のゲートにハイ電
圧が印加され、該MOSトランジスタNM1はオンにな
る。このため、第1電流/電圧変換器11Aからノード
Naに出力する電圧は、第2電流/電圧変換器11Bか
らノードNbに出力する基準電圧よりも低くなる。従っ
て、電圧比較器12は前記各ノードNa、Nbの電圧を
比較して接地端子VSSレベルのロー電圧を出力し、電
圧比較器12のデータ出力DATA OUTは「ロー」
になる。
から任意のハイセルがリードされる場合を説明する。複
数のフラットセル用MOSトランジスタ(NM30〜N
M39)〜(NM40〜NM49)中、ハイデータが貯
蔵された任意のフラットセル用MOSトランジスタ(以
下、「ハイセル」と略称する)がリードされる場合は、
ワードライン信号WL0〜WLnがハイにイネーブルさ
れてもハイセルはオンせず、前記ビットラインBLに電
流が流れない。このため、第1電流/電圧変換器11A
からノードNaに出力する電圧は、第2電流/電圧変換
器11BからノードNbに出力する基準電圧よりも高く
なる。従って、電圧比較器12は前記各ノードNa、N
bの電圧を比較して電源端子VCCレベルのハイ電圧を
出力し、電圧比較器12のデータ出力DATA OUT
は「ハイ」になる。
として、フラットセル用MOSトランジスタNM35に
貯蔵されたハイデータをリードする場合と、ローセルを
リードするときの具体例として、フラットセル用MOS
トランジスタNM34に貯蔵されたローデータをリード
する場合とについて説明する。ハイデータが貯蔵された
ハイセルとしてのフラットセル用MOSトランジスタN
M35をリードする場合は、バンク選択信号SEL1、
ワードライン信号WL0、左右選択信号 /SEL2が
「ハイ」に印加され、他の全てワードライン信号WL1
〜WLn、左右選択信号SEL2は「ロー」に印加され
る。
NM15、フラットセル用MOSトランジスタNM30
〜NM39のうちのローセル、MOSトランジスタNM
50〜NM54は夫々オンされ、その他のMOSトラン
ジスタNM20〜NM24、フラットセル用MOSトラ
ンジスタNM40〜NM49は夫々オフされる。尚、ビ
ットラインBLはメタルコンタクトMC3に接続され、
接地端子VSSはメタルコンタクトMC2接続される。
コンタクトMC3、MOSトランジスタNM13、フラ
ットセル用MOSトランジスタNM35、MOSトラン
ジスタNM52、MOSトランジスタNM12、メタル
コンタクトMC2を順次通って接地端子VSSに接続さ
れ、このような経路がフラットセル用MOSトランジス
タNM35のリード経路となる。
しての前記フラットセル用MOSトランジスタNM34
をリードする場合は、前記バンク選択信号SEL1、左
右選択信号SEL2、ワードライン信号WL0が「ハ
イ」に印加され、その他の全てのワードライン信号WL
1〜WLn、左右選択信号 /SEL2は全て「ロー」に
印加される。従って、各MOSトランジスタNM10〜
NM15、MOSトランジスタNM20〜NM24、フ
ラットセル用MOSトランジスタNM30〜NM39の
うちのローセルがオンになり、その他のフラットセル用
MOSトランジスタNM40〜NM49、MOSトラン
ジスタNM50〜NM54は全てオフになる。このとき
も、ビットラインBLはメタルコンタクトMC3に接続
され、接地端子VSSはメタルコンタクトMC2に接続
される。
コンタクトMC3、MOSトランジスタNM13、MO
SトランジスタNM22、フラットセル用MOSトラン
ジスタNM34、MOSトランジスタNM12、メタル
コンタクトMC2を順次通って接地端子VSSに接続さ
れ、フラットセル用MOSトランジスタNM34のリー
ド経路が形成される。
記フラットセル用MOSトランジスタNM35に貯蔵さ
れた「ハイ」のデータをリードするときに、隣接したフ
ラットセル用MOSトランジスタNM36、NM37に
「ロー」のデータが貯蔵されていると、選択されないフ
ラットセル用MOSトランジスタNM36、NM37側
に漏洩電流が流れる。この漏洩電流が基準電流を超える
と、ローセルリード時のようにビットラインBLに多量
の電流が流れて、センスアンプでは、これを感知してノ
ードNaの電圧がノードNbの基準電圧よりも低くなる
ため、ローセルリード時のように電圧比較器12のデー
タ出力DATDA OUTが「ロー」になってしまう。
セル用センスアンプにおいては、フラットセルアレイか
らハイセルをリードする時に、該ハイセルにローセルが
隣接していると、ローセル側に漏洩電流が流れ、この漏
洩電流が基準値を超える場合は、その漏洩電流の影響に
よりセンスアンプの誤動作が発生するという不具合があ
った。
ローセルが隣接していてもこのローセル側への電流の漏
洩の発生を抑制し得る仮想接地のフラットセル用センス
アンプを提供しようとするものである。
を達成するため、本発明の請求項1に係る仮想接地のフ
ラットセル用センスアンプでは、仮想接地のフラットセ
ルのリードデータ値により変化するビットラインの電流
を検出して相応する電圧を出力する第1電流/電圧変換
器と、該第1電流/電圧変換器の出力電圧レベルを検出
するための基準電圧を発生する第2電流/電圧変換器
と、前記第1電流/電圧変換器の出力電圧を用いてリー
ドされるハイデータ貯蔵のハイセルの電位と当該ハイセ
ルに隣接したローデータ貯蔵のローセルとの電位を等電
位に維持させる第3電流/電圧変換器と、前記第1電流
/電圧変換器の出力電圧と前記第2電流/電圧変換器の
基準電圧とを比較し、該比較結果によりリードされるフ
ラットセルのデータ値に相応するデータ出力を発生する
電圧比較器とを備え、前記第3電流/電圧変換器が、ソ
ースが電源端子に接続され、ゲート及びドレインが前記
第1電流/電圧変換器の出力端子に共通に接続されたP
MOSトランジスタと、ドレインが前記PMOSトラン
ジスタのドレインに接続されたNMOSトランジスタ
と、該NMOSトランジスタのソース及びメタルコンタ
クトに入力端子が共通に接続され、出力端子が前記NM
OSトランジスタのゲートに接続されたインバータとを
備えて構成される。
は、所定個数のセル毎に配設するようにする。
図面を用いて説明する。本実施形態に係る仮想接地のフ
ラットセル用センスアンプを、図1に示す。図1におい
て、仮想接地のフラットセルのリードデータ値により変
化するビットラインBLの電流を検出して相応する電圧
を出力する第1電流/電圧変換器11Aと、該第1電流
/電圧変換器11Aの出力電圧レベルを検出するため必
要な基準電圧を発生する第2電流/電圧変換器11B
と、前記第1電流/電圧変換器11Aの出力電圧を前記
第2電流/電圧変換器11Bの基準電圧と比較し、該比
較結果によりリードされるフラットセルのデータ値に相
応するデータ出力DATA OUTを発生する電圧比較
器12とを備えていることは、従来と同様である。本実
施形態のフラットセル用センスアンプは、これら従来と
同様の構成に加えて、前記第1電流/電圧変換器11A
の出力電圧を用いてリードされるハイデータ貯蔵のハイ
セルの電位と、該ハイセルに隣接したローデータ貯蔵の
ローセルの電位とを等電位に維持する第3電流/電圧変
換器11Cを備えている。
と同様に構成され、ソースが電源端子VCCに接続さ
れ、ゲート及びドレインはノードNaに共通に接続され
たPMOSトランジスタPM1と、ドレインが前記ノー
ドNaに接続され、ソースはビットラインBLに接続さ
れたNMOSトランジスタNM1と、該NMOSトラン
ジスタNM1のソース及びビットラインBLに入力端子
が共通に接続され、出力端子は前記NMOSトランジス
タNM1のゲートに接続されたインバータI1と、 を備
えている。
と同様に構成され、ソースが電源端子VCCに接続さ
れ、ゲート及びドレインはノードNbに共通に接続され
たPMOSトランジスタPM2と、ドレインが前記ノー
ドNbに接続され、ソースは電流源Iref に接続された
NMOSトランジスタNM2と、該NMOSトランジス
タNM2のソース及び電流源Iref に入力端子が共通に
接続され、出力端子は前記NMOSトランジスタNM2
のゲートに接続されたインバータI2と、を備えてい
る。
スが電源端子VCCに接続され、ゲート及びドレインは
前記ノードNaに共通に接続されたPMOSトランジス
タPM3と、前記ノードNaにドレインが接続され、ソ
ースはメタルコンタクトMC4に接続されるNMOSト
ランジスタNM3と、前記メタルコンタクトMC4及び
前記NMOSトランジスタNM3のソースに入力端子が
共通に接続され、出力端子は該NMOSトランジスタN
M3のゲートに接続されたインバータI3と、を備えて
いる。尚、図1では、フラットセル用MOSトランジス
タNM35がハイセルで、このMOSトランジスタNM
35のデータをリードする場合について示したものであ
り、他のハイセルのデータリード時では、第3電流/電
圧変換器11CのNMOSトランジスタNM3のソース
は、他の対応するメタルコンタクトに接続する。
係る仮想接地のフラットセル用センスアンプの動作につ
いて図1及び図3を用いて説明する。仮想接地のフラッ
トセルアレイから任意のローセル又はハイセルがリード
される場合、電圧比較器12から「ロー」又は「ハイ」
の出力データDATA OUTが出力される過程は、従
来技術の過程と同様である。
ジスタ(NM30〜NM39)〜(NM40〜NM4
9)中、ローセルがリードされるとき、ビットラインB
Lに多量の電流が流れ、インバータI1からMOSトラ
ンジスタNM1のゲートに「ハイ」電圧が印加され、M
OSトランジスタNM1はオンになり、第1電流/電圧
変換器11AからノードNaに出力する電圧は、第2電
流/電源変換器11BからノードNbに出力される基準
電圧よりも低くなる。従って、電圧比較器12は、それ
らノードNa、Nbの電圧を比較して接地端子VSSの
電圧レベルである「ロー」電圧を示す「ロー」のデータ
出力DATA OUTを出力する。
ジスタ(NM30〜NM39)〜(NM40〜NM4
9)中、ハイセルがリードされるときは、ビットライン
BLに電流が殆ど流れず、第1電流/電圧変換器11A
からノードNaに出力する電圧は第2電流/電圧変換器
11BからノードNbに出力する基準電圧よりも高くな
る。従って、電圧比較器12は各ノードNa、Nbの電
圧を比較して電源端子VCCの電圧レベルである「ハ
イ」電圧を示す「ハイ」のデータ出力DATA OUT
を出力する。
施形態においては、仮想接地フラットセルアレイからハ
イセルをリードするとき、該ハイセルに隣接してローセ
ルが位置しても、第3電流/電圧変換器11Cにより従
来のような漏洩電流は流れない。以下では、フラットセ
ル用MOSトランジスタNM35に貯蔵されたハイデー
タをリードする場合を例にとって説明する。
5のデータをリードする場合、従来と同様に、バンク選
択信号SEL1、ワードライン信号WL0、 左右選択信
号 /SEL2が夫々「ハイ」に印加され、その他の全て
のワードライン信号WL1〜WLn、左右選択信号SE
L2は「ロー」に印加される。また、ビットラインBL
はメタルコンタクトMC3に接続され、接地端子VSS
がメタルコンタクトMC2に接続される。
M15、フラットセル用MOSトランジスタNM30〜
NM39のうちのローセル、MOSトランジスタNM5
0〜NM54は全てオンになり、 その他のMOSトラン
ジスタNM20〜NM24、フラットセル用MOSトラ
ンジスタNM40〜NM49はオフになり、従来同様
に、ビットラインBLは、メタルコンタクトMC3、N
MOSトランジスタNM13、NMOSトランジスタN
M35、NMOSトランジスタNM52、NMOSトラ
ンジスタNM12、及びメタルコンタクトMC2を順次
経て接地端子VSSに接続されて、フラットセル用MO
SトランジスタNM35のリード経路が形成される。
35に隣接した全てのNMOSトランジスタNM36、
NM37がローセルであると、従来の仮想接地フラット
セル用センスアンプでは、NMOSトランジスタNM3
6、NM37への漏洩電流が発生してビットラインBL
に多量の電流が流入した。しかしながら、本実施形態に
おいては、NMOSトランジスタNM36、NM37へ
の漏洩電流によりビットラインBLに電流が流れるとノ
ードNaの電圧が一時的に低下し第3電流/電圧変換器
11CのPMOSトランジスタPM3がオンする。これ
により、第3電流/電圧変換器11Cが動作して電源端
子VCCからの電圧が、PMOSトランジスタPM3、
NMOSトランジスタNM3、メタルコンタクトMC
4、NMOSトランジスタNM14を経てノードNd
(図3に参照)に供給される。このような第3電流/電
圧変換器11Cの動作によりノードNc、Nd間の電圧
が等電位になり、NMOSトランジスタNM36、NM
37を経た漏洩電流は遮断される。
ドNaの電圧が出力ノードNbの電圧以上になることが
補償されるため、電圧比較器12は、接地端子VSSの
電圧レベルの「ロー」のデータ出力DATA OUTを
出力せずに、正常に電源端子VCCの電圧レベルの「ハ
イ」のデータ出力DATA OUTを出力する。以上の
ように、本実施形態に係る仮想接地のフラットセル用セ
ンスアンプによれば、リードされるハイセルにローセル
が隣接している場合であっても、第3電流/電圧変換器
11Cによって、ローセルの電位がハイセルの電位と等
電位に維持される。このため、ローセルからビットライ
ンBLへの電流の漏洩の発生を防止することができ、セ
ンスアンプの誤動作を防止することができる。
3電流/電圧変換器11Cを用いたが、漏洩電流の遮断
をより確実に行うため、所定個数(例えば、4個又は8
個)のセル毎に1個の第3電流/電圧変換器11Cを設
置してもよく、こうすることで、ローセルへの電流漏洩
をより高い精度で防止することができるようになる。
又、一層効果的に漏洩電流を遮断するために、固定接地
(Fixed Ground)フラットセルを用いることもできるが、
この場合、セルアレイ内のブロック毎に接地ラインが備
えられるためチップの面積は20%程増加される。
接地のフラットセル用センスアンプにおいては、リード
されるハイセルに隣接してローセルが位置する場合、別
途の電流/電圧変換器を用いて、これらセル間の電圧を
等電位に維持させ、漏洩電流の発生を抑制し得るように
なっているため、センスアンプの誤動作を防止し、従来
の仮想接地のフラットセルを用いたROM又はフラッシ
ュメモリの動作速度よりもセルの動作を迅速に行い得る
という効果がある。
セル用センスアンプのブロック図である。
ブロック図である。
Claims (2)
- 【請求項1】 仮想接地のフラットセルのリードデータ
値により変化するビットラインの電流を検出して相応す
る電圧を出力する第1電流/電圧変換器と、 該第1電
流/電圧変換器の出力電圧レベルを検出するための基準
電圧を発生する第2電流/電圧変換器と、 前記第1電流/電圧変換器の出力電圧を用いてリードさ
れるハイデータ貯蔵のハイセルの電位と当該ハイセルに
隣接したローデータ貯蔵のローセルとの電位を等電位に
維持させる第3電流/電圧変換器と、 前記第1電流/電圧変換器の出力電圧と前記第2電流/
電圧変換器の基準電圧とを比較し、該比較結果によりリ
ードされるフラットセルのデータ値に相応するデータ出
力を発生する電圧比較器と、 を備え、 前記第3電流/電圧変換器が、ソースが電源端子に接続
され、ゲート及びドレインが前記第1電流/電圧変換器
の出力端子に共通に接続されたPMOSトランジスタ
と、 ドレインが前記PMOSトランジスタのドレインに接続
されたNMOSトランジスタと、 該NMOSトランジスタのソース及びメタルコンタクト
に入力端子が共通に接続され、出力端子が前記NMOS
トランジスタのゲートに接続されたインバータとを備え
て構成することを特徴とする仮想接地のフラットセル用
センスアンプ。 - 【請求項2】 前記第3電流/電圧変換器は、所定個数
のセル毎に配設されることを特徴とする請求項1記載の
仮想接地のフラットセル用センスアンプ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970006247A KR100246325B1 (ko) | 1997-02-27 | 1997-02-27 | 가상접지플랫셀용센스앰프 |
KR6247/1997 | 1997-02-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10241384A JPH10241384A (ja) | 1998-09-11 |
JP3104018B2 true JP3104018B2 (ja) | 2000-10-30 |
Family
ID=19498193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2831298A Expired - Fee Related JP3104018B2 (ja) | 1997-02-27 | 1998-02-10 | 仮想接地のフラットセル用センスアンプ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5898632A (ja) |
JP (1) | JP3104018B2 (ja) |
KR (1) | KR100246325B1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2647527B2 (ja) * | 1990-02-21 | 1997-08-27 | シャープ株式会社 | センス増幅回路 |
US5117389A (en) * | 1990-09-05 | 1992-05-26 | Macronix International Co., Ltd. | Flat-cell read-only-memory integrated circuit |
JPH04321997A (ja) * | 1991-04-19 | 1992-11-11 | Nec Corp | 半導体メモリ装置 |
US5369614A (en) * | 1992-10-12 | 1994-11-29 | Ricoh Company, Ltd. | Detecting amplifier with current mirror structure |
JP2687852B2 (ja) * | 1993-10-13 | 1997-12-08 | 日本電気株式会社 | 半導体メモリ装置 |
US5396467A (en) * | 1994-03-30 | 1995-03-07 | United Microelectronics Corp. | Sense amplifier |
JP3114620B2 (ja) * | 1996-05-30 | 2000-12-04 | 日本電気株式会社 | 半導体記憶装置 |
-
1997
- 1997-02-27 KR KR1019970006247A patent/KR100246325B1/ko not_active IP Right Cessation
-
1998
- 1998-02-10 JP JP2831298A patent/JP3104018B2/ja not_active Expired - Fee Related
- 1998-02-20 US US09/026,551 patent/US5898632A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5898632A (en) | 1999-04-27 |
KR100246325B1 (ko) | 2000-03-15 |
KR19980069267A (ko) | 1998-10-26 |
JPH10241384A (ja) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
JP2001195885A (ja) | データ伝送回路 | |
KR20000048350A (ko) | 센스 증폭기 회로, 이 회로를 사용한 메모리 장치, 및 이메모리 장치를 판독하는 방법 | |
WO1996015535A1 (en) | Bitline level insensitive sense amplifier | |
CN109065088B (zh) | 一种低位线漏电流的sram存储单元电路 | |
EP0073677B1 (en) | A mis transistor circuit including a voltage holding circuit | |
JP3188634B2 (ja) | データ保持回路 | |
KR100618066B1 (ko) | 반도체 기억 장치 | |
KR960004737B1 (ko) | 반도체 집적 회로 | |
JP3104018B2 (ja) | 仮想接地のフラットセル用センスアンプ | |
JP3313641B2 (ja) | 半導体記憶装置 | |
JP2683176B2 (ja) | 読出し専用記憶装置 | |
US7142465B2 (en) | Semiconductor memory | |
JP2006221796A (ja) | 半導体装置 | |
US6058067A (en) | Multi-bank semiconductor memory device having an output control circuit for controlling bit line pairs of each bank connected to data bus pairs | |
KR20040055864A (ko) | 개선된 비트라인 센싱동작을 갖는 반도체 메모리 장치 | |
JP2876799B2 (ja) | 半導体記憶装置 | |
KR100275106B1 (ko) | 하나의비트라인으로이루어진에스램셀 | |
KR0179848B1 (ko) | 전하를 재이용한 리프래쉬 방법 | |
EP0318094B1 (en) | Integrated memory circuit with on-chip supply voltage control | |
US5831911A (en) | Semiconductor memory device for reducing a static current | |
KR100333697B1 (ko) | 강유전체기억소자 | |
KR0164380B1 (ko) | 반도체 메모리장치의 비트라인 센스앰프 | |
KR100200913B1 (ko) | 엔형 센스앰프의 접지노이즈 제거 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |