KR920008748A - 더미데이타선을 갖는 반도체메모리 - Google Patents

더미데이타선을 갖는 반도체메모리 Download PDF

Info

Publication number
KR920008748A
KR920008748A KR1019910018009A KR910018009A KR920008748A KR 920008748 A KR920008748 A KR 920008748A KR 1019910018009 A KR1019910018009 A KR 1019910018009A KR 910018009 A KR910018009 A KR 910018009A KR 920008748 A KR920008748 A KR 920008748A
Authority
KR
South Korea
Prior art keywords
data lines
data line
dummy
common
dummy data
Prior art date
Application number
KR1019910018009A
Other languages
English (en)
Other versions
KR100218082B1 (ko
Inventor
가쯔따까 기무라
다께시 사까따
기요오 이또
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2276293A external-priority patent/JPH04153977A/ja
Priority claimed from JP32296790A external-priority patent/JP3242103B2/ja
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR920008748A publication Critical patent/KR920008748A/ko
Application granted granted Critical
Publication of KR100218082B1 publication Critical patent/KR100218082B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

더미데이타선을 갖는 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 의한 반도체메모리의 메모리어레이 구성도,
제3도 내지 제1도는 본 발명에 의한 다른 실시예를 도시한 도면.

Claims (24)

  1. 여러개의 워드선, 이들에 교차하도록 배치된 여러개의 데이타선, 상기 여러개의 워드선과 상기 여러개의 데이타선의 임의의 교점에 마련되고, 1개의 트랜지스터와 1개의 커패시터만으로 이루어지는 메모리셀, 상기 여러개의 데이타선에 공통으로 마련된 더미데이타선, 상기 여러개의 워드선과 상기 더미데이타선의 임의의 교점에 마련되고, 참조신호를 발생하기 위한 여러개의 더미셀, 상기 여러개의 데이타선과 더미데이타선에 각각 전기적으로 접속된 신호변환수단 및 상기 여러개의 데이타선 각각에 마련된 차동신호검출수단을 갖고, 상기 각 데이타선에 마련된 차동신호 검출수단에는 상기 데이타선에 마련된 신호변환수단의 출력과 상기 더미데이타선에 마련된 신호변환수단의 출력이 입력되는 반도체메모리.
  2. 특허청구의 범위 제1항에 있어서, 상기 더미데이타선은 상기 데이타선 사이에 배치되는 반도체메모리.
  3. 특허청구의 범위 제1항에 있어서, 상기 신호변환수단 및 상기 차동신호검출수단은 인접하는 임의의 상기 데이타선 양단에 교대로 배치되는 반도체메모리.
  4. 특허청구의 범위 제3항에 있어서, 상기 더미데이타선에 마련된 신호 변환수단은 상기 더미데이타선 양단에 배치되는 반도체메모리.
  5. 특허청구의 범위 제1항에 있어서, 상기 신호변환수단은 전압전류변환회로와 전류 전압변환회로로 이루어지는 반도체메모리.
  6. 여러개의 위드선, 이들에 교차하도록 배치된 여러개의 데이타선, 상기 여러개의 워드선과 상기 여러개의 데이타선의 임의의 교정에 마련되고 1개의 트랜지스터와 1개의 커패시터만으로 이루어지는 메모리셀, 상기 여러개의 데이타선 공통으로 마련된 더미데이타선, 상기 여러개의 워드선과 더미데이타선의 임의의 교점에 마련되고, 참조신호를 발생하기 위한 더미셀, 상기 여러개의 데이타선과 더미데이타선에 각각 접속된 전압전류 변환회로를 갖는 블럭, 상기 블럭을 여러개 갖고, 또 각각 대응하는 전압전류변환회로를 접속하기 위한 여러개의 공통데이타선과 공통더미데이타선, 상기 여러개의 공통데이타선과 공통더미데이타선에 각각 접속된 전류 전압변환회로 및 상기 여러개의 공통데이타선 각각에 마련된 차동신호검출수단을 갖고, 상기 각 공통데이타선에 마련된 차동신호 검출수단에는 상기 각 공통데이타선에 마련된 전류전압변환회로의 출력과 상기 공통더미데이타선에 마련된 전류전압변환회로의 출력이 입력되는 반도체메모리.
  7. 특허청구의 범위 제6항에 있어서, 상기 전압전류변환회로는 여러개의 데이타선 또는 여러개의 더미데이타선에 공통으로 마련되고, 상기 전압전류 변환회로와 상기 여러개의 데이타선 또는 여러개의 더미데이타선 각각과 접속하기 위한 스위치수단을 갖는 반도체메모리.
  8. 특허청구의 범위 제6항에 있어서, 상기 공통더미데이타선은 상기 공통데이타선 사이에 배치되는 반도체메모리.
  9. 특허청구의 범위 제6항에 있어서, 상기 전류전압변환회로 및 상기 차동신호검출수단은 인접하는 임의의 상기 공통데이타선 양단에 교대로 배치되는 반도체메모리.
  10. 특허청구의 범위 제9항에 있어서, 상기 공통더미데이타선에 마련된 전류전압변환회로는 상기 공통더미데이타선 양단에 배치되는 반도체메모리.
  11. 특허청구의 범위 제1항에 있어서, 상기 메모리셀의 트랜지스터의 한쪽의 불순물첨가영역에 접하는 전극이 상기 트랜지스터 및 데이타선상까지 연장해있고, 상기 불순물첨가 영역에 접하는 전극이 그 위에 마련된 절연막 및 또 그 위에 마련된 도전성전극과 함께 상기 메모리셀의 커패시터를 형성하는 반도체메모리.
  12. 여러개의 데이타선, 그것과 교차하도록 배치된 여러개의 워드선, 그들이 바라는 교차부에 배치되고, 적어도 3값 이상의 정보를 기억유지하는 메모리셀, 상기 여러개의 데이타선 각각에 접속된 다가레벨판별수단과 다가레벨공급수단, 상기 데이타선과 평행하게 배치되고, 상기 다가레벨판별수단에 접속된 적어도 2개의 더미데이타선, 상기 워드선과 평행하게 배치된 더미워드선 및 상기 더미데이타선과 더미워드선의 교차부에 배치된 더미셀을 갖고, 상기 다가레벨판별수단에 의해 더미셀을 리드하는 것에 의해서 더미데이타선상에 나타나는 신호에 정해진 값의 무게를 가해서 그들의 합을 취하는 것에 의해 얻는 비교레벨과 상기 메모리셀에서 데이타선으로 리드된 신호는 비교하고, 상기 메모리셀에 축척되어 있던 정보가 3값이상의 정보중 어느 것인가를 판별하는 반도체다가메모리.
  13. 특허청구의 범위 제12항에 있어서, 상기 다가레벨판별수단은 신호전압을 분압하는 여러개의 저항과 전압비교기를 포함해서 구성되는 반도체다가메모리.
  14. 특허청구의 범위 제12항에 있어서, 상기 다가레벨판별수단을 여러개의 전압전류변환회로와 전류비교기를 포함해서 구성되고, 더미데이타선에 나타나는 신호전압에 대해서 전압전류변환회로의 전달콘덕턴스의 값에 의해 무게가중하고, 전류영역으로 합을 취해서 참조전류로 하여 데이타선에 나타나는 신호전압이 변환된 신호전류와 비교를 실행하는 반도체다가메모리.
  15. 특허청구의 범위 제12항에 있어서, 상기 다가레벨판별수단은 여러개의 선형으로 동작하는 차동증폭기와 비교기를 포함해서 구성되고, 상기 차동증푹기의 이득에 의해 무게가중을 실행하는 반도체다가메모리.
  16. 특허청구의 범위 제12항에 있어서, 상기 데이타선 및 더미데이타선과 상기 다가레벨판별수단 및 다가레벨공급수단을 리드시에 메모리블럭에서 본 임피던스가 높은 상태에서 신호를 전달하고, 라이트시에는 접속수단으로서 동작하는 신호전달수단을 거쳐서 접속한 반도체다가메모리.
  17. 특허청구의 범위 제16항에 있어서, 상기 신호전달수단은 리드동작시에 상기 데이타선 또는 더미데이타선의 전위를 전류로 변환해서 출력하고, 그 전류가 부하회로에 의해 전압으로 변환되어서 상기 다가레벨판별수단으로 입력되는 반도체다가메모리.
  18. 특허청구의 범위 제12항에 있어서, 상기 2개의 더미데이타선은 여러개의 데이타선에 공통해서 마련되고, 더미데이타선에 나타난 신호가 여러개의 다가레벨판별수단으로 입력되는 반도체다가메모리.
  19. 특허청구의 범위 제12항에 있어서, 상기 데이타선에 병행하게 공통데이타선을 배치하여, 여러개의 데이타선을 제어신호에 의해 선택 가능한 신호전달수단에 의해서 공통데이타선에 접속하고, 상기 더미데이타선에 병행하게 공통더미데이타선을 배치하여, 여러개의 더미데이타선을 제어신호에 의해 선택 가능한 신호 전달수단에 의해서 공통더미데이타선에 접속하고, 상기 다가레벨판별수단 및 다가레벨공급수단을 공통데이타선에 접속한 반도체다가메모리.
  20. 특허청구의 범위 제16항에 있어서, 상기 신호전달수단은 여러개의 데이타선에 공통으로, 또 여러개의 더미데이타선에 공통으로 마련되고, 상기 신호전달수단과 상기 여러개의 데이타선 또는 여러개의 더미데이타선 각각과 접속하기 위한 스위치수단을 갖는 반도체다가메모리.
  21. 특허청구의 범위 제12항에 있어서, 상기 더미셀은 상기 메모리셀과 같은 구성인 반도체다가메모리.
  22. 특허청구의 범위 제21항에 있어서, 상기 더미데이타선에 접속되는 더미셀의 개수는 상기 각 데이타선에 접속되는 메모리셀의 개수와 동일하고, 상기 더미워드선은 상기 워드선과 동일한 배선인 반도체다가메모리.
  23. 특허청구의 범위 제12항에 있어서, 상기 다가레벨판별수단 및 다가레벨공급수단은 데이타선 2개에 공통으로 마련되고, 어떤 데이타선에 정보를 리드할때에 그 양측에 데이타선을 더미데이타선으로서 사용하는 반도체다가메모리.
  24. 특허청구의 범위 제12항에 있어서, 상기 메모리셀은 1개의 트랜지스터와 1개의 커패스터로 구성되는 반도체다가메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910018009A 1990-10-17 1991-10-14 더미데이타선을 갖는 반도체 메모리 KR100218082B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2276293A JPH04153977A (ja) 1990-10-17 1990-10-17 半導体メモリ
JP90-276293 1990-10-17
JP32296790A JP3242103B2 (ja) 1990-11-28 1990-11-28 半導体多値メモリ
JP90-322967 1990-11-28

Publications (2)

Publication Number Publication Date
KR920008748A true KR920008748A (ko) 1992-05-28
KR100218082B1 KR100218082B1 (ko) 1999-09-01

Family

ID=26551846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018009A KR100218082B1 (ko) 1990-10-17 1991-10-14 더미데이타선을 갖는 반도체 메모리

Country Status (2)

Country Link
US (1) US5299165A (ko)
KR (1) KR100218082B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5625602A (en) * 1991-11-18 1997-04-29 Kabushiki Kaisha Toshiba NAND-type dynamic RAM having temporary storage register and sense amplifier coupled to multi-open bit lines
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5745384A (en) * 1995-07-27 1998-04-28 Lucent Technologies, Inc. System and method for detecting a signal in a noisy environment
KR100197576B1 (ko) * 1996-10-31 1999-06-15 윤종용 서브 더미 비트라인 및 서브 더미 워드라인을 가지는반도체 메모리 장치
US5850366A (en) * 1997-07-24 1998-12-15 Texas Instruments Incorporated Memory array having dummy cells implemented using standard array cells
US6563743B2 (en) 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
US7177181B1 (en) * 2001-03-21 2007-02-13 Sandisk 3D Llc Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics
KR100434515B1 (ko) * 2002-09-17 2004-06-05 삼성전자주식회사 전류감지 회로용 능동 부하 회로를 구비하는 반도체메모리장치
US7366030B2 (en) * 2004-01-29 2008-04-29 Micron Technology, Inc. Simultaneous read circuit for multiple memory cells
JP4609722B2 (ja) * 2005-12-09 2011-01-12 セイコーエプソン株式会社 強誘電体記憶装置および電子機器
KR100769448B1 (ko) * 2006-01-20 2007-10-22 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 디스플레이 장치
KR100805587B1 (ko) * 2006-02-09 2008-02-20 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 표시장치
KR100776488B1 (ko) * 2006-02-09 2007-11-16 삼성에스디아이 주식회사 데이터 구동회로 및 이를 구비한 평판 표시장치
KR100776489B1 (ko) * 2006-02-09 2007-11-16 삼성에스디아이 주식회사 데이터 구동회로 및 그 구동방법
KR100769796B1 (ko) * 2006-05-12 2007-10-25 주식회사 하이닉스반도체 저전압용 롬
US7706176B2 (en) * 2008-01-07 2010-04-27 Qimonda Ag Integrated circuit, cell arrangement, method for manufacturing an integrated circuit and for reading a memory cell status, memory module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363111A (en) * 1980-10-06 1982-12-07 Heightley John D Dummy cell arrangement for an MOS memory
JPS60173792A (ja) * 1984-01-31 1985-09-07 Fujitsu Ltd 信号選択回路
JPH0642320B2 (ja) * 1988-06-29 1994-06-01 株式会社東芝 半導体記憶装置
JPH0770235B2 (ja) * 1988-06-24 1995-07-31 株式会社東芝 不揮発性メモリ回路装置

Also Published As

Publication number Publication date
US5299165A (en) 1994-03-29
KR100218082B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR920008748A (ko) 더미데이타선을 갖는 반도체메모리
EP0096359B1 (en) Semiconductor memory device
KR920008753A (ko) 반도체 기억장치
KR860002826A (ko) 메모리 디바이스
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR890008842A (ko) 다이나믹반도체기억장치와 그 구동방법
US4449203A (en) Memory with reference voltage generator
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR880010422A (ko) 반도체 기억장치
KR880011797A (ko) 반도체 기억장치
KR890004332A (ko) 반도체 기억장치
EP0256935A2 (en) Read only memory device having memory cells each storing one of three states
KR900015156A (ko) 다이나믹 ram의 판독 회로
KR920010640A (ko) 강유전성 메모리 디바이스 감지 증폭기용 전치 증폭기
KR970063252A (ko) 다층 메모리 셀 어레이를 갖는 반도체 메모리 장치
KR950012721A (ko) 감지 증폭기의 프리세팅 기능을 갖는 반도체 메모리 소자
US4045785A (en) Sense amplifier for static memory device
KR870009392A (ko) 반도체 기억장치
KR910013285A (ko) 불휘발성 반도체메모리
KR880008340A (ko) Cmos 게이트 어레이의 고밀도 rom
TW374168B (en) DRAM with new I/O data path configuration
US4899309A (en) Current sense circuit for a ROM system
KR840000941A (ko) 다이나믹형 mos 메모리 장치
EP0116088B1 (en) Impedance comparator for sensing a read-only memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee