KR890008842A - 다이나믹반도체기억장치와 그 구동방법 - Google Patents

다이나믹반도체기억장치와 그 구동방법 Download PDF

Info

Publication number
KR890008842A
KR890008842A KR1019880015585A KR880015585A KR890008842A KR 890008842 A KR890008842 A KR 890008842A KR 1019880015585 A KR1019880015585 A KR 1019880015585A KR 880015585 A KR880015585 A KR 880015585A KR 890008842 A KR890008842 A KR 890008842A
Authority
KR
South Korea
Prior art keywords
bit line
line pair
main bit
potential change
specific
Prior art date
Application number
KR1019880015585A
Other languages
English (en)
Other versions
KR930001554B1 (ko
Inventor
고지 사쿠이
가즈노리 오우치
후지오 마스오카
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890008842A publication Critical patent/KR890008842A/ko
Application granted granted Critical
Publication of KR930001554B1 publication Critical patent/KR930001554B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Abstract

내용 없음

Description

다이나믹반도체기억장치와 그 구동방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 분할비트선형 dRAM의 주요회로구성부를 나타낸 도면.
제2도는 데이터독출모드시 제1도에 도시된 분할비트선형 dRAM의 주요부에서 발생되는 주요전압신호파형을 나타낸 도면.
제3도는 데이터독출모드시 본 발명의 다른 실시예에 따른 분할비트선형 dRAM의 주요부에서 발생되는 주요.

Claims (19)

  1. (a) 기판상에 병렬로 형성된 다수의 주비트선쌍(BL,)과, (b) 이 다수의 주비트선쌍(BL,)에 각각 제공되는 다수의 부비트선쌍(DBL,), (c) 이 다수의 부비트선쌍(DBL,)에 절연적으로 교차되어 형성되는 병렬의 워드선(WL), (d) 상기 부비트선쌍(DBL,)과 상기 워드선(WL)사이의 교차점에 제공되어 메모리셀매트릭스를 이루는 복수의 메모리셀(M), (e) 상기 부비트선쌍(DBL,)에 각각 접속되는 제1감지증폭기회로(DBS), (f) 상기 주비트선쌍(BL,)에 각각 접속되는 제2감지증폭기회로(BS) 및, (g) 데이터독출모드시 상기 복수의 메모리셀(M)중 특정메모리셀이 선택메모리셀로서 선택되는 경우 이 선택 메모리셀이 포함된 선택부비트선쌍에 대응되는 특정 주비트선싸의 충전/방전에 의한 전위변화진폭이 전원전압(Vdd)과 접지전위(Vss)에의해 규정되는 최대전위변화범위보다 좁게되도록 제한해주는 전기회로수단을 구비하여 구성된 것을 특징으로 하는 다이나믹반도체기억장치.
  2. 제1항에 있어서, 상기 전기회로수단은 상기 선택메모리셀에 기억된 데이타가 상기 특정 주비트선쌍에 전송되도록 선택부비트선쌍을 상기 특정 주비트선쌍에 전기적으로 접속시키고, 상기 특정 주비트선쌍에서의 최대전위지동이 이루어지기 이전에 상기 특정 주비트선쌍에 제공되어 상기 전송된 데이터를 증폭시키는 제2감지증폭기회로와 상기 선택부비트선쌍으로부터 상기 특정 주비트선쌍을 전기적으로 분리시켜주는 제어수단으로 구성된 것을 특징으로 하는 다이나믹반도체기억장치.
  3. 제2항에 있어서, 상기 제어수단은 상기 특정 주비트선쌍이 전원전압(Vdd)과 접지전위(Vss)에 의해 규정되는 최대 전위변화범위의 상한전압치와 하한전압치를 갖도록 최대 전위변화가 이루어지기 이전에 상기 특정 주비트선쌍을 상기 감지증폭기회로와 상기 선택부비트선쌍으로부터 전기적으로 일제히 분리시킴으로써 상기 특정 주비트선쌍이 상기 최대전위변화범위 보다 좁은 제한된 전위변화범위이내로 결정되는 전위변화를 갖도록 해서 상기 특정의 주비트선쌍을 통해 흐르는 충전/방전전류를 감소시키도록 된 것을 특징으로 하는 다이나믹반도체기억장치.
  4. 제3항에 있어서, 상기 제어수단은 상기 선택부비트선쌍이 포함된 상기 각 부비트선쌍과 상기 특정 주비트선쌍이 포함된 상기 각 주비트선쌍 사이에 접속된 제1전송게이트부(T)와, 상기 주비트선쌍과 상기 제2감지증폭기회로(BS)사이에 접된 제2전송게이트부(TM) 및, 상기 제1및 제2전송게이트부에(T,TM)접속되면서 상기 특정 주비트선쌍에서 상기 최대전위변화가 이루어지기 이전에 상기 선택부비트선쌍의 제1전송게이트부(T)와 상기 특정 주비트선쌍의 제2전송게이트부(TM)를 비도통상태로 해주는 타이밍 제어회로수단(10)으로 수성된 것을 특징으로 하는 다이나믹반도체기억장치.
  5. 제4항에 있어서, 상기 타이밍제어회로수단(10)은 상기 선택부비트선쌍의 상기 제1전송게이트부(T)와 상기 특정 주비트선쌍의 상기 제2전송게이트부(TM)을 일제히 비도통상태로 해주는 것을 특징으로 하는 다이나믹반도체기억장치.
  6. 제5항에 있어서, 상기 특정 주비트선쌍의 제한된 전위변화범위는 최대전위변화범위의1/5이거나 그 이하인 것을 특징으로 하는 다이나믹반도체기억장치.
  7. 제6항에 있어서, 상기 특정 주비트선쌍의 제한된 전위변화 범위는 최대전위변화범위의 1/10이거나 그이하인 것을 특징으로 하는 다이나믹반도체기억장치.
  8. 제5항에 있어서, 상기 특정 주비트선쌍의 제한된 전위변화 범위는 100mV │△Vd│ 500mV로 설정되는 절대치 │△Vb│를 갖는 것을 특징으로 하는 다이나믹반도체기억장치.
  9. 전원전압(Vdd)과 접지전위(Vss)에 의해 동작되는 분할비트선형 다이나믹반도체기억장치에 있어서, (a) 복수의 주비트선쌍(BL,)과, (b) 이 복수의 주비트선쌍(BL,)의 각각에 제공되는 분할비트선쌍(DBL,), (c)이 분할비트선쌍(DBL,)에 절연적으로 교차되는 워드선(WL). (d) 상기 분할비트선쌍(DBL,)과 상기 워드선(WL)사이의 교차점에 제공되면서 메모리셀매트릭스를 형성하는 복수의 메모리셀(M), (e) 상기 분할비트선쌍(DBL,)에 각기 접속된 제1감지증폭기회로(DBS), (f) 상기 주비트선쌍(BL,)에 각기 접속된 제2감지증폭기회로(BS), (g) 상기 분할비트선쌍(DBL,)과 상기 주비트선쌍 (BL,)사이에 결합되어 선택적으로 도통되면서 전송게이트로 기능하는 제1스위칭트랜지스터수단(T), (h)상기 주비트선쌍(BL,)과 상기 제2감지증폭기회로(BS)사이에 접속되어 선택적으로 도통되면서 전송게이트로 기능하는 제2스위칭트랜지스터수단(TM) 및, (i) 상기 제1및 제2스위칭트랜지스터수단(T,TM)에 접속되어, 데이터독출모드에서 상기 복수의 메모리셀중 특정한 하나의메모리셀이 선택셀로서 선택되는 경우 그선택메모리셀이 포함된 선택분할비트선쌍을 대응되는 특정 주비트선쌍에 전기적으로 접속시킴으로써 상기 선택메모리셀에 기억된 데이터를 상기 특정 주비트선쌍에 전송되도록 함과 더불어, 상기 특정 주비트선쌍이 상기 전원전압(Vdd)과 상기 접지전위(Vss)에 의해 규정되는 최대전위변화범위의 상한전압과 하한전압을 갖도록 변화되기 이전에 상기 특정주비트선쌍에 제공되어 상기 전송된 데이터를 증폭시키는 제2감지증폭기회로(BS) 및 상기 선태부비트선쌍으로부터 상기 특정주비트선쌍이 전기적으로 분리되도록 상기 제1 및 제2스위칭트랜지스터수단(T,TM)의 전기적인 상태를 제어해주는 제어수단을 구비하여 구성된 것을 특징으로 하는 분할비트선형 다이나믹반도체기억장치.
  10. 제9항에 있어서, 상기 제어수단은 데이터재저장모드시 상기 특정주비트선쌍에서 최대전위변화범위의 상한전압과 하한전압을 갖도록 최대전위변화가 이루어지기 이전에 상기 특정주비트선쌍의 상기 제2감지증폭 기회로(BS)와 상기 선택된 부비트선쌍으로부터 상기 특정주비트선쌍이 전기적으로 분리되도록 상기 제 1및 제2스위칭트랜지스터수단(T,TM)의 전기적인 상태를 제어하도록 된 것을 특징으로 하는 분할비트선형 다이나믹바도체기억장치.
  11. 제10항에 있어서, 상기 분할비트선쌍은 가기 제1 및 제2부비트선을 갖추고 있고, 상기 제1스위칭트랜지스터수단은 각기 상기 제1및 제2부비트선에 접속된 제1 및 제2트랜지스터로 구성된 것을 특징으로 하는 분할비트선형 다이나믹반도체기억장치.
  12. 제11항에 있어서, 상기 주비트선쌍은 각기 상기 제1 및 제2트랜지스터를 통해 상기 제1 및, 제2부비트선에 접속되는 제1 및 제2주비트선을 갖추고 있는 것을 특징으로 하는 분할비트선형 다이나믹반도체기억장치.
  13. 제12항에 있어서, 상기 제2스위칭트랜지스터수단에는 각기 상기 제1 및 제2주비트선에 결합된 제3 및 제4트랜지스터가 포함된 것을 특징으로 하는 분할비트선형 다이나믹 반도체기억장치.
  14. 제13항에 있어서, 상기 제1~4트랜지스터는 상기 제어수단에 결합된 게이트전극을 갖춘 전압제어트랜지스터인 것을 특징으로 하는 분할비트선형 다이나믹 반도체기억장치.
  15. (a) 다수의 워드선(WL)에서 선택메모리셀이 접속된 특정한 워드선을 지정하는 단계와, (b) 상기 선택 메모리셀이 포함된 특정의 복수메모리셀을 갖추고 있는 선택분할비트선쌍에 접속되면서 대응되는 주비트선쌍에 제공되는 감지증폭기회로(BSi)를 활성화시키는 단계, (c) 상기 분할비트선쌍에 제공되는 부전송게이트부 (T)를 도통시켜 상기 선택분할비트선쌍을 상기 주비트선쌍에 전기적으로 접속시키으로써 특정메모리셀에 축적된 데이터 전압을 상기 주비트선쌍을 전송시키는 단계, (d) 상기 주비트선쌍에 제공된 주전송게이트부(TM)를 도통상태로 해서 상기 주비트선쌍을 주감지증폭기회로에 전기적으로 접속시켜 상기 주감지증폭기회로를 활성화시키는 단계, (e) 상기 각 주비트선쌍이 전원전압(Vdd)과 선충전전압(Vpc)에 의해 규정되는 최대전위변화범위의 상한 전압과 하한전압을 갖도록 최대전위변화가 이루어지기 이전에, 상기 주감지증폭기회로와 상기 선택분할비트선쌍으로부터 상기 주비트선쌍을 전기적으로 분리시키는 단계 및, (f) 상기 선택메모리셀에 대응되는 특정 주비트선쌍을 지정하여 그 특정 주비트선쌍만을 입/출력선(I/O,)에 전기적으로 접속시킴으로써 상기 선택 메모리셀에 기억된 데이터를 상기 입/출력선(I/O,)으로부터 독출하는 단계로 구성된 것을 특징으로 하는 분할비트선형 다이나믹 반도체기억장치의 구동방법.
  16. 제15항에 있어서, 상기 주비트선쌍이 상기 최대전위변화 범위보다 좁게 되도록 결정되는 제한된 전위 변화범위이내의 전위진동을 갖도록 함으로써 상기 특정 주비트선쌍을 통해 흐르는 충전/방전전류를 감소시키게 됨과 더불어 동작속도가 향상되도록 한 것을 특징으로 하는 분할비트선형 다이나믹반도체기억장치의 구동방법.
  17. 제16항에 있어서, 상기 제한된 전위변화범위는 실제 상기 최대전위변화범위의 1/5보다 좁거나 같은 것을 특징으로 하는 분할비트선형 다이나믹반도체기억장치의 구동방법.
  18. 제17항에 있어서, 상기 제한된 전위변화범위는 실제 상기 최대전위변화범위의 1/10보다 좁거나 같은 것을 특징으로 하는 분할비트선형 다이나믹반도체기억장치의 구동방법.
  19. 제17항에 있어서, 상기 특정 주비트선쌍의 상기 제한된 전위변화범위는 100mV │△Vb│500mV로 설정되는 절대치 │△Vb│를 갖는 것을 특징으로 하는 분할비트선형 다이나믹반도체기억장치의 구동방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015585A 1987-11-25 1988-11-25 다이나믹 반도체 기억장치와 그 구동방법 KR930001554B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP296824 1987-11-25
JP62-296824 1987-11-25
JP62296824A JP2618938B2 (ja) 1987-11-25 1987-11-25 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR890008842A true KR890008842A (ko) 1989-07-12
KR930001554B1 KR930001554B1 (ko) 1993-03-04

Family

ID=17838630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015585A KR930001554B1 (ko) 1987-11-25 1988-11-25 다이나믹 반도체 기억장치와 그 구동방법

Country Status (3)

Country Link
US (1) US4926382A (ko)
JP (1) JP2618938B2 (ko)
KR (1) KR930001554B1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02201797A (ja) * 1989-01-31 1990-08-09 Toshiba Corp 半導体メモリ装置
US5579273A (en) * 1990-03-01 1996-11-26 Texas Instruments Incorporated Storage circuitry using sense amplifier shared between memories of differing number of rows
US5426610A (en) * 1990-03-01 1995-06-20 Texas Instruments Incorporated Storage circuitry using sense amplifier with temporary pause for voltage supply isolation
JP2611504B2 (ja) * 1990-06-15 1997-05-21 日本電気株式会社 半導体メモリ
JP3361825B2 (ja) * 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
JPH04103099A (ja) * 1990-08-23 1992-04-06 Toshiba Corp 半導体記憶装置
JP2630059B2 (ja) * 1990-11-09 1997-07-16 日本電気株式会社 半導体メモリ装置
JP2744144B2 (ja) * 1991-03-14 1998-04-28 株式会社東芝 半導体記憶装置
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
DE69226150T2 (de) * 1991-11-05 1999-02-18 Hsu Fu Chieh Redundanzarchitektur für Schaltungsmodul
JPH05144263A (ja) * 1991-11-20 1993-06-11 Fujitsu Ltd 半導体記憶装置
JPH05250875A (ja) * 1992-02-27 1993-09-28 Nec Corp 半導体記憶装置
AU4798793A (en) * 1992-08-10 1994-03-03 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
JP2894115B2 (ja) * 1992-11-10 1999-05-24 松下電器産業株式会社 カラム選択回路
JPH07114792A (ja) * 1993-10-19 1995-05-02 Mitsubishi Electric Corp 半導体記憶装置
US5986914A (en) * 1993-03-31 1999-11-16 Stmicroelectronics, Inc. Active hierarchical bitline memory architecture
US5457647A (en) * 1993-03-31 1995-10-10 Sgs-Thomson Microelectronics, Inc. Passive hierarchical bitline memory architecture which resides in metal layers of a SRAM array
US5715189A (en) * 1993-04-13 1998-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having hierarchical bit line arrangement
JPH0757464A (ja) * 1993-08-10 1995-03-03 Oki Electric Ind Co Ltd 半導体記憶回路
JPH07111083A (ja) * 1993-08-20 1995-04-25 Mitsubishi Electric Corp 半導体記憶装置
JP3672946B2 (ja) * 1993-11-30 2005-07-20 株式会社ルネサステクノロジ 半導体記憶装置
US5742544A (en) * 1994-04-11 1998-04-21 Mosaid Technologies Incorporated Wide databus architecture
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5532955A (en) * 1994-12-30 1996-07-02 Mosaid Technologies Incorporated Method of multilevel dram sense and restore
JP2783271B2 (ja) * 1995-01-30 1998-08-06 日本電気株式会社 半導体記憶装置
US5600602A (en) * 1995-04-05 1997-02-04 Micron Technology, Inc. Hierarchical memory array structure having electrically isolated bit lines for temporary data storage
US5734620A (en) * 1995-04-05 1998-03-31 Micron Technology, Inc. Hierarchical memory array structure with redundant components having electrically isolated bit lines
TW347501B (en) * 1996-10-29 1998-12-11 Hitachi Ltd Memory and microcomputer
US6026042A (en) * 1998-04-10 2000-02-15 Micron Technology, Inc. Method and apparatus for enhancing the performance of semiconductor memory devices
JP3784301B2 (ja) * 2001-11-09 2006-06-07 富士通株式会社 半導体記憶装置
US6928026B2 (en) * 2002-03-19 2005-08-09 Broadcom Corporation Synchronous global controller for enhanced pipelining
KR100518559B1 (ko) * 2003-02-26 2005-10-04 삼성전자주식회사 센스 앰프 회로 및 이를 구비한 비트 비교 회로.
JP4848700B2 (ja) * 2005-08-05 2011-12-28 株式会社安川電機 産業用ロボット
JP4876522B2 (ja) * 2005-10-13 2012-02-15 ソニー株式会社 不揮発性半導体記憶装置
US8780614B2 (en) * 2011-02-02 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPS6410495A (en) * 1987-07-01 1989-01-13 Matsushita Electric Ind Co Ltd Readout circuit for dynamic ram
JPS6363197A (ja) * 1986-09-03 1988-03-19 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPH01138687A (ja) 1989-05-31
JP2618938B2 (ja) 1997-06-11
KR930001554B1 (ko) 1993-03-04
US4926382A (en) 1990-05-15

Similar Documents

Publication Publication Date Title
KR890008842A (ko) 다이나믹반도체기억장치와 그 구동방법
US5243573A (en) Sense amplifier for nonvolatile semiconductor storage devices
US20090147596A1 (en) Method to improve the write speed for memory products
US5134581A (en) Highly stable semiconductor memory with a small memory cell area
JPS5913115B2 (ja) メモリ配列用事前充電回路
KR830001933B1 (ko) 감지 증폭기
KR910006109B1 (ko) 다이나믹 랜덤 액세스메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR890015267A (ko) 다이나믹형 반도체기억장치
EP0661709B1 (en) Semiconductor memory having a high speed sense amplifier
KR870004449A (ko) Ram내의 데이타 라인 사전 충전
US4679172A (en) Dynamic memory with increased data retention time
US5003542A (en) Semiconductor memory device having error correcting circuit and method for correcting error
JP2000195268A (ja) 半導体記憶装置
KR880013172A (ko) 반도체 메모리
EP0088421B1 (en) Semiconductor memory device having tunnel diodes
US5278799A (en) Semiconductor memory circuit
KR880009376A (ko) 반도체 기억장치
JPS5916355B2 (ja) メモリ・システム
US4760559A (en) Semiconductor memory device
US4443868A (en) Semiconductor memory device
EP0135699B1 (en) Fet read only memory cell with with word line augmented precharging of the bit line
EP0168246A2 (en) Improved active pull-up circuit
US4380055A (en) Static RAM memory cell
JPS6331879B2 (ko)
US4099264A (en) Non-destructive interrogation control circuit for a variable threshold FET memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080227

Year of fee payment: 16

EXPY Expiration of term