KR910019350A - 단일 비트 및 다중 비트양자화를 이용하는 복수차 시그마-델타 아날로그-디지탈 변환기 - Google Patents

단일 비트 및 다중 비트양자화를 이용하는 복수차 시그마-델타 아날로그-디지탈 변환기 Download PDF

Info

Publication number
KR910019350A
KR910019350A KR1019910006351A KR910006351A KR910019350A KR 910019350 A KR910019350 A KR 910019350A KR 1019910006351 A KR1019910006351 A KR 1019910006351A KR 910006351 A KR910006351 A KR 910006351A KR 910019350 A KR910019350 A KR 910019350A
Authority
KR
South Korea
Prior art keywords
sigma
delta modulator
digital
digital output
analog
Prior art date
Application number
KR1019910006351A
Other languages
English (en)
Other versions
KR0181953B1 (ko
Inventor
버드 리브너 데이비드
Original Assignee
제이 엘. 캐스킨
제너럴 일렉트릭 컴패니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이 엘. 캐스킨, 제너럴 일렉트릭 컴패니 filed Critical 제이 엘. 캐스킨
Publication of KR910019350A publication Critical patent/KR910019350A/ko
Application granted granted Critical
Publication of KR0181953B1 publication Critical patent/KR0181953B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation

Abstract

내용 없음

Description

단일 비트 및 다중 비트양자화를 이용하는 복수차 시그마-델타 아날로그-디지탈 변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제2도는 본 발명을 실시하는 3차 시그마-델타 변조기에 있어서, 제1, 2및 3단계로서 배치된 3개의 1차 시그마-델타 변조기를 구비하는 오버샘플링 나라로그-디지탈 변환기의 개략도, 제3도는 본 발명을 실시하는 3차시그마-델타 변조기에 있어서, 초기 및 최종단계로서 배치된 2차시그마-델타 변조기 및 1차시그마-델타 변조기를 구비하는 오버샘플링 아날로그-디지탈 변조기의 개략도.

Claims (29)

  1. 아날로그 입력 신호에 응답하여 디지탈 출력 신호를 공급하기 위한 복수의 시그마-델타 변조기 단을 갖는 복수차 시그마-델타 변조기를 이용하는 형태의, 오버샘플링 변환기로서, 상기 시그마-델타 변조기 단에서 선택된 변조기단에 나타나는 양자화 노이즈를 결합된 신호에서 억제하기 위해 상기 복수의 시그마-델타 변조기단의 디지탈 출력신호를 결합시키는 수단을 포함하고, 상기 결합된 신호에 대해 데시메이션 필터를 갖는 오버샘플링 변환기에 있어서, 선택개된 변조기 단과 다른 상기 시그마-델타 변조기단 각각의 복수 비트 분해능을 갖는 개별 아날로그-디지탈 변환기 및 개별 디지탈-아날로그 변환기를 포함하며, 상기 시그마-델타 변조기단에서 상기 선택된 변조기 단에서 단일 비트 분해능을 각각 갖는 개별 아날로그-디지탈 변환기 및 개별 디지탈-아날로그 변환기를 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  2. 제1항에 있어서, 제1적분기를 거쳐 제1아날로그-디지탈 변환기를 통해 제1디지탈-아날로그 변환기로 수행되는 제1피드백 루프를 포함하며, 상기 제1아날로그-디지탈 및 제1디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제1시그마-델타 변조기 단과; 제2적분기를 거쳐 제2아날로그-디지탈 변환기를 통해 제2디지탈-아날로그 변환기로 수행되는 제2피드백 루프를 포함하며, 상기 제2아날로그-디지탈 및 제2디지탈 -아날로그 변환기가 단일-비트 분해능을 갖는 제2시그마-델타 변조기단과, 제3적분기를 거쳐 제3아날로그-디지탈 변환기를 통해 제3디지탈 -아날로그 변환기로 수행되는 제3피드백루프를 포함하며, 상기 제3아날로그-디지탈 및 제3디지탈-아날로그 변환기는 복수-비트 분해능을 갖는 제3시그마-델타 변조기단과; 상기 제1시그마-델타 변조기단의 아날로그 입력 신호로서 상기 오버 샘플링 변환기에 의해 디지탈형으로 되는 아날로그 신호를 인가하는 수단과; 상기 제1시그마-델타 변조기단의 양자화 노이즈를 판정하는 수단과; 상기 제1시그마-델타 변조기단의 양자화 노이즈를 아날로그 입력 신호로서 상기 제2시그마-델타 변조기단에 인가하는 수단과; 상기 제2시그마-델타 변조기단의 양자화 노이즈를 판정하는 수단과; 상기 제2시그마-델타 변조기단의 양자화 노이즈를 아날로그 입력 신호로서 상기 제3시그마-델타 변조기단에 인가하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  3. 제2항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지털 출력 신호를 결합시키는 상기 수단은 상기 제3시그마-델타 변조기단의 디지탈 출력신호를 시간에 대해 2차 미분함으로써, 2차 미분된 제3시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대히 1차 미분함으로써, 1차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제1시그마-델타변조기단 디지탈 출력 신호, 상기 1차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호 및 상기 2차 미분된 제3시그마-델타 변조기 단 디지탈 출력신호를 결합시킴으로써, 상기 결합 신호를 발생시키는 수단과; 상기 2차 미분된 제3시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 상기 제1시그마-델타 변조기단으로부터 나타나는 양자화 노이즈와 상기 제2시그마-델타변조기단으로 나타나는 양자화 노이즈를 상기 결합된 신호에서 억제하기 위해 상기 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 1차 미분된 제2시그마-델타 변조기단 디지탈 출력신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  4. 제2항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제1시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 2차 적분함으로써, 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 1차 적분함으로써, 1차 적분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호, 상기 1차 적분된 제2시그마-델타 변조기단 디지탈 출력 신호 및 상기 제3시그마-델타 변조기단 디지탈 출력 신호를 결합시킴으로써, 상기 결합 신호를 발생시키는 수단과; 상기 제3시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 사익 제1시그마-델타 변조단으로부터 나타나는 양자화 노이즈와 상기 제2시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합된 신호에서 억제하기 위해 상기 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 1차 적분된 제2시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로하는 오버샘플링 변환기.
  5. 제1항에 있어서, 제1적분기를 거쳐 제1아날로그-디지탈 변환기를 통해 제1디지탈-아나로그 변환기로 수행되는 제1피드백 루프를 포함하며, 상기 제1아날로그-디지탈 및 제1디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제1시그마-델타 변조기 단과; 제2적분기를 거쳐 제2아날로그-디지탈 변환기를 통해 제2디지탈-아날로그 변화기로 수행되는 제2피드백 루프를 포함하며, 상기 제2아날로그-디지탈 및 제2디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제2시그마-델타 변조기단과, 제3적분기를 거쳐 제3아날로그-디지탈 변환기를 통해 제3디지탈-아날로그 변환기로 수행되는 제3피드백루프를 포함하며, 상기 제3아날로그-디지탈 및 제3디지탈-아날로그 변환기가는 복수-비트 분해능을 갖는 제3시그마-델타 변조기단과; 상기 제1시그마-델타 변조기단과 아날로그 입력 신호로서 상기 오버샘 샘플링 변환기에8 의해 디지탈형으로 되는 아날로그 신호를 인가하는 수단과; 상기 제1시그마-델타 변조기단내의 상기 제1적분기로부터 상기 제2시그마-델타 변조기단의 아날로그 입력 신호를 공급하는 수단과; 상기 제2시그마-델타 변조기단내의 상기 제2적분기로부터 상기 제3시그마-델타 변조기단의 아날로그 입력 신호를 공급하는 수단을 포함하는 것을 특징르로하는 오버 샘플링 변환기.
  6. 제5항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은 상기 제3시그마-델타 변조기단의 디지탈 출력신호를 시간에 대해 2차 미분함으로써, 2차 미분된 제3시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 1차 미분함으로써, 1차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제1시그마-델타변조기단 디지탈 출력 신호, 상기 1차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호 및 상기 2차 미분된 제3시그마-델타 변조기 단 디지탈 출력신호를 결합시킴으로써, 상기 결합 신호를 발생시키는 수단과; 상기 2차 미분된 제3시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 상기 제1시그마-델타 변조기단으로부터 나타나는 양자화 노이즈와 상기 제2시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합된 신호에서 억제하도록 상기 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 1차 미분된 제2시그마-델타 변조기단 디지탈 출력신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  7. 제5항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제1시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 2차 적분함으로써, 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 1차 적분함으로써, 1차 적분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호, 상기 1차 적분된 제2시그마-델타 변조기단 디지탈 출력 신호 및 상기 제3시그마-델타 변조기단 디지탈 출력 신호를 결합시킴으로써, 상기 결합 신호를 발생시키는 수단과; 상기 제3시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 상기 제1시그마-델타 변조기단으로부터 나타나는 양자화 노이즈와 상기 제2시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합된 신호에서 억제하기위해 상기 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 1차 적분된 제2시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로하는 오버샘플링 변환기.
  8. 제1항에 있어서, 제1및 제2피드백 루프를 포함하며, 상기 제1피드백 루프 내에 제1적분기를 포함하고, 상기 제1및 상기 제2피드백 루프가 제2적분기를 거쳐 제1아날로그-디지탈 변화기를 통해 제1디지탈-아날로그 변환기로 수행되며, 상기 제1아날로그-디지탈 및 제1디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제1시그마-델타 변조기단과; 제3적분기를 거쳐 제2아날로그-디지탈 변환기를 통해 제2디지탈-아날로그 변환기로 수행되는 제3피드백 루프를 포함하며, 상기 제2아날로그-디지탈 및 제2디지탈-아날로그 변환기가 복수-비트 분해능을 갖는 제2시그마-델타 변조기단과; 상기 제1시그마-델타 변조기단의 아날로그 입력 신호로서 상기 오버샘플링 변환기에 의해 디지탈형으로 되는 아날로그 신호를 인가하는 수단과; 상기 제1시그마-델타 변조기간의 양자화 노이즈를 판정하는 수단과 상기 제1시그마-델타 변조기단의 양자화 노이즈를 상기 제2시그마-델타 변조기단에 아날로그 입력 신호로서 인하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  9. 제8항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제2시그마-델타 변조기단의 디지탈 출력신호를 시간에 대해 2차 미분함으로써, 2차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제1시그마-델타 변조기단의 디지탈 출력 신호와 상기 2차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 결합시킴으로써, 상기 결합 신호를 발생시키는 수단과; 상기 2차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 결합시킬때 상기 제1시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합된 신호에서 억제하기 위해 상기 제1시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  10. 제8항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제1시그마-델타 변조기단의 디지탈 출력신호를 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 제2시그마-델타 변조기단 디지탈 출력 신호를 결합시킴으로써 상기 결합신호를 발생시키는 수단과; 상기 제2시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 상기 제1시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합된 신호에서 억제하기 위해 상기 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  11. 제1항에 있어서, 제1및 제2피드백 루프를 포함하며, 상기 제1피드백 루프 내에 제1적분기를 포함하고, 상기 제1및 상기 제2피드백 루프가 제2적분기를 거쳐 제1아날로그-디지탈 변환기를 통해 제1디지탈-아날로그 변환기로 수행되며, 상기 제1아날로그-디지탈 및 제1디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제1시그마-델타 변조기단과; 제3적분기를 거쳐 제2아날로그-디지탈 변환기를 통해 제2디지탈-아날로그 변환기로 수행되는 제3피드백 루프를 포함하며, 상기 제2아날로그-디지탈 및 제2디지탈-아날로그 변환기가 복수-비트 분해능을 갖는 제2시그마-델타 변조기단과; 상기 제1시그마-델타 변조기단의 아날로그 입력 신호로서 상기 오버샘플링 변환기에 의해 디지탈형으로 되는 아날로그 신호를 인가하는 수단과; 상기 제1시그마-델타 변조기단내 그리고 상기 복수의 시그마-델타 변조기의 디지탈 출력 신호흘 결합시키는 수단내에 상기 제2적분기로부터 상기 제2시그마-델타 변조기단의 아날로그 입력 신호를 공급하는 수단과, 상기 제1및 제2시그마-델타 변조기단의 디지탈 출력 신호를 초기에 결합시키는 수단과; 상기 제2시그마-델타 변조기단 디지탈 출력 신호와 초기에 결합시킬때 상기 오버샘플링 변환기에 의해 디지탈형으로 되는 아날로그 신호로부터 나타나는 디지탈 결과치에서 억제시기키 위해 상기 제1시그마-델타 변조기단 디지탈 출력 신호에 보상지연을 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  12. 제11항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제1및 제2시그마-델타 변조기단의 디지탈 출력신호를 초기에 결합시키는 상기 수단으로부터의 디지탈형결과 신호를 시간에 대해 2차 미분함으로써, 2차 미분된 디지탈형 결과 신호를 발생하는 수단과; 상기 보상 지연이 공급될때 상기 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 2차 미분된 디지탈형 결과 신호를 결합시킴으로써, 상기 제1시그마-델타 변조기단으로부터의 신호를 발생하는 수단을 또한 포함하는 것을 특징으로하는 오버샘플링 변환기.
  13. 제11항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지털 출력 신호를 결합시키는 상기 수단은 상기 보상 지연이 공급될때 상기 제1시그마-델타 변조기단단의 디지탈 출력 신호를 시간에 대해 2차 적분함으로써 2차 적분되어 지연된 제1시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 2차 적분되어 지연된 제1시그마-델타 변조기단 디지탈 출력 신호를 상기 제1및 제2시그마-델타 변조기단의 디지탈 출력 신호를 초기에 결합시키는 상기 수단으로부터의 디지탈형 결과 신호와 결합시킴으로써, 상기 제1시그마-델타 변조기단 으로부터의 양자화 노이즈가 억제된 상기 결합 신호를 얻는 수단을 또한 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  14. 아날로그 입력 신호에 응답하여 디지탈 출력 신호를 공급하기 위한 복수의 연속시그마-델타 변조기단을 갖는 복수차 시그마-델타 변조기를 이용하는 형태의 오버샘플링 변환기로서, 상기 시그마-델타 변조기단에서 선태된 적어도 하나의 변조기단에서 나타나는 양자화 노이즈를 결합된 신호에서 억제하기 위해 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 수단을 포함하며, 상기 결합된 신호에 대해 데시메이션 필터를 갖는 오버샘플링 변환기에 있어서, 복수 비트 분해능을 갖는 아날로그-디지탈 및 디지탈-아날로그 변환기를 포함하는 최종의 시그마-델타 변조기단을 구비하는데, 분해능이 상기 시그마-델타 변조기단내에 포함된 아날로그-디지탈 및 디지탈-아날로그 변환기의 분해능보다 큰 것을 특징으로 하는 오버샘플링 변환기.
  15. 제14항에 있어서, 상기 피드백 루프내에 포함된 아날로그-디지탈 및 디지탈-아날로그 변환기의 분해능은 단일-비트 분해능인 것을 특징으로 하는 오버샘플링 변환기.
  16. 제15항에 있어서, 제1적분기를 거쳐 제1아날로그-디지탈 변환기를 통해 제1디지탈-아날로그 변환기로 수행되는 제1피드백 루프를 포함하며, 상기 제1아날로그-디지탈 및 제1디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제2시그마-델타 변조기단과, 제2적분기를 거쳐 제2아날로그 디지탈 변환기를 통해 제2디지탈-아날로그 변환기로 수행되는 제2피드백 루프를 포함하며, 상기 제2아날로스-디지탈 및 제2디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제2시그마-델타 변조기단과; 제3적분기를 거쳐 제3아날로그-디지탈 변환기를 통해 제3디지탈-아날로그변환기로 수행되는 제3피드백 루프를 포함하며, 상기 제3아날로그-디지탈 및 디지탈-아날로그 변환기가 복수- 비트 분해능을 갖는 제3시그마-델타 변조기단과, 상기 제1시그마-델타 변조기단의 아날로그 입력신호로서 상기 오버샘플링 변환기에 의해 디지탈형으로 되는 아날로그 신호를 인가하는 수단과; 상기 제1시그마-델타 변조기단의 양자화 노이즈를 판전하는 수단과; 상기 제2시그마-델타 변조기단에 아날로그 입력 신호로서 상기 제1시그마-델타 변조기단의 양자화 노이즈를 인가하는 수단과, 상기 제2시그마-델타 변조기단의 양자화 노이즈를 판정하는 수단과; 상기 제3시그마델타 변조기단에 아날로그 입력신호로서 상기 제2시그마-델타 변조기단의 양자화 노이즈를 인가하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  17. 제16항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은 상기 제3시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 2차 미분함으로써, 2차미분된 제3시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 1차 미분함으로써, 1차미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제1시그마-델타 변조기단 디지탈 출력 신호, 상기 1차 미분된 제2시그마-델타 변조기단 디지탈 출력신호, 및 상기 2차 미분된 제3시그마-델타 변조기단 디지탈 출력 신호를 결합시킴으로써, 상기 결합 신호를 발생하는 수단과; 상기 결합 신호를 입력 신호로서 사이 데시메이션 필터에 인가하는 수단과; 상기 2차 미분된 제3그마-델타 변조기단 디지탈 출력 신호를 결합시킬때 상기 제1시그 델타 변조기단으로부터 나타나는 양자화 노이즈와 상기 제2시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합 신호에서 억제하기 위해 상기 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 1차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로하는 오버샘플링 변환기.
  18. 제16항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은 상기 제1시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 2차 적분함으로써, 2차적분된 제1시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 1차 적분함으로써, 상기 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호, 상기 1차 적분된 제2시그마-델타 변조기단 디지탈 출력신호 및 상기 제3시그마-델타 변조기단 디지탈 출력 신호를 결합시킴으로써 상기 결합 신호를 얻는 수단과; 상기 결합 신호를 입력 신호로서 상기 데시메이션 필터에 인가하는 수단과, 상기 제3시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 상기 제1시그마-델타 변조기단으로부 나타나는 양자화 노이즈와 상기 제2시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합 신호에서 억제하기 위해 상기 2차 적분딘 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 1차 적분된 제2시그마-델타 변조기단 디지털출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  19. 제15항에 있어서, 제1적분기를 거쳐 제1아날로그-디지탈 변환기를 통해 제1디지탈-아날로그 변환기로 수행되는 제1피드백 루프를 포함하며, 상기 제1아날로그-디지탈 및 제1디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제1시그마-델타 변조기단과 제2적분기를 거쳐 제2아날로그-디지탈 변환을 통해 제2디지탈-아날로그 변환기로 수행되는 제2피드백 루프를 포함하며, 상기 제2아날로그-디지탈 및 제2디지탈-아날로그변환기가 단일-비트 분해능을 갖는 제2시그마-델타 변조기단과; 제3적분기를 거쳐 제3아날로그-디지탈 변환기를 통해 제3디지탈-아날로그 변환기로 수행되는 3피드백루프를 포함하며, 상기 제3아날로그-디지탈 및 제3디지탈-아날로그 변환기의 복수-비트 분해능을 갖는 제3시그마-델타변조기단과; 상기 제시그마-델타 변조기단의 아날로그 입력 신호로서 상기 오버샘플링 변환기에 의해 디지탈형으로되는 아날로그 신호를 인가하는 수단과; 상기 제1적분기로 부터 상기 제2시그마-델타 변조기단의 아날로그 입력 신호를 공급하는 수단과; 상기 제2적분기로부터 상기 제3시그마-델타 변조기단의 아날로그 입력 신호를 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  20. 제19항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제3시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 2차 미분함으로써, 2차 미분된 제3시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 1차 미분함으로써, 1차미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제1시그마-델타 변조기단 디지탈 출력 신호, 상기 2차 미분된 제3시그마-텔타 변조기단 디지탈 출력신호를 결합시킴으로써, 상기 결합 신호를 발생하는 수단과; 상기 결합 신호를 입력 신호로서 상기 데시메이션 필터에 인가하는 수단과; 상기 2차 미분된 제3시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 상기 제1시그마 델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 제2시그마-델타 변조기단으로부터 나타나는 양자와노이즈를 상기 결합신호에서 억제하기 위해 상기 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 1차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로하는 오버샘플링 변환기.
  21. 제19항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제1시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 2차 적분함으로써, 2차적분된 제1시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 1차 적분함으로써, 1차적분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 2차 적분된 제1시그마-델타 변조기단 디지탈 출력신호, 상기 상기 1차 적분된 제2시그마-델타 변조기단 디지탈 출력신호 및 상기 제3시그마-델타 변조기단 디지탈 출력 신호를 결합시킴으로써 상기 결합 신호를 발생하는 수단과; 상기 결합 신호를 입력 신호로서 상기 데시메이션 필터에 인가하는 수단과; 상기 제3시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 상기 제1시그마-델타 변조기단으로부 나타나는 양자화 노이즈와 상기 제2시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합 신호에서 억제하기 위해 상기 2차 적분된 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 1차 적분된 제2시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  22. 제15항에 있어서, 제1및 제2피드백 루프를 포함하며, 상기 제1피드백 루프 내에 제1적분기를 포함하고, 상기 제1및 제2피드백 루프가 제2적분기를 거쳐 제1아날로그-디지탈 변환기를 통해 제1디지탈-아날로그 변환기로 수행되며, 상기 제1아날로그 -디지탈 및 제1디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제1시그마-델타 변조기단과; 제3적분기를 거쳐 제2아날로그-디지탈 변환기를 통해 제2디지탈-아날로그 변환기로 수행되는 제3피드백 루프를 포함하며, 상기 제2아날로그-디지탈 및 제2디지탈-아날로그 변환기가 복수-비트 분해능을 갖는 제2시그마-델타 변조기단과; 상기 제1시그마-델타 변조기단의 아날로그 입력 신호로서 상기 오버샘플링 변환기에 의해 디지탈형으로 되는 아날로그 신호를 인가하는 수단과; 상기 제1시그마-델타 변조기단의 양자화 노이즈를 판정하는 수단과; 상기제1시그마-델타 변조기단에 양조화 노이즈를 상기 제2시그마-델타 변조기단에 아날로그 입력 신호로서 인가하는 수단을 포함하는 것을 특징으로하는 오버샘플링 변환기.
  23. 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제2시그마-델타 변조기단의 디지탈 출력 신호를 2차 미분함으로써, 2차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 얻는 수단과; 상기 제2시그마-델타 변조기단의 디지탈 출력 신호와 상기 2차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호를 결합 시킴으로써, 상기 데시메이션 필터에 인가하는 상기 결합 신호를 발생하는 수단과; 상기 2차 미분된 제2시그마-델타 변조기단 디지탈 출력 신호와 결합시킬때 상기 제1시그마 텔타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합 신호에서 억제하기 위해 상기 제1시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로하는 오버샘플링 변환기.
  24. 제22항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제1시그마-델타 변조기단의 디지탈 출력 신호를 시간에 대해 2차 적분함으로써, 2차적분된 제1시그마-델타 변조기단 디지탈 출력신호를 얻는 수단과; 상기 2차 적분기 제1시그마-델타 변조기단 디지탈 출력신호와, 상기 제2시그마-델타 변조기단 디지탈 출력신호를 결합시킴으로써 상기 결합 신호를 발생하는 수단과; 상기 2차 미분된 제2시그마-델타 변조기단 디지탈 출력신호를 결합시킬때 상기 제1시그마-델타 변조기단으로부터 나타나는 양자화 노이즈를 상기 결합된 신호에서 억제하기 위해 상기 제1시그마-델타 변조기단 디지탈 출력신호에 보상지연을 공급하는 수단을 포함하는 것을 특징으로하는 오버 샘플링 변환기.
  25. 제15항에 있어서, 제1및 제2피드백 루프를 포함하며, 상기 제1피드백 루프 내에 제1적분기를 포함하고, 상기 제1및 상기 제2피드백 루프가 제2적분기를 거쳐 제1아날로그-디지탈 변환기를 통해 제1디지탈-아날로그 변환기로 수행되며, 상기 제1아날로그-디지탈 및 제1디지탈-아날로그 변환기가 단일-비트 분해능을 갖는 제1시그마-델타 변조기단과; 제3적분기를 거쳐 제2아날로그-디지탈 변환기를 통해 제2디지탈-아날로그 변환기로 수행되는 제3피드백 루프를 포함하며, 상기 제2아날로그-디지탈 및 제2디지탈-아날로그 변환기가 복수-비트 분해능을 갖는 제2시그마-델타 변조기단과; 상기 제1시그마-델타 변조기단의 아날로그 입력 신호로서 상기 오버샘플링 변환기에 의해 디지탈형으로 되는 아날로그 신호를 인가하는 수단과; 상기 제1시그마-델타 변조기단내 그리고 상기 복수의 시그마-델타 변조기의 디지탈 출력 신호를 결합시키는 수단재에 상기 제2적분기로부터 상기 제2시그마-델타 변조기단의 아날로그 입력 신호를 공급하는 수단과; 상기 제1및 제2시그마-델타 변조기단의 디지탈 출력 신호를 초기에 결합시키는 수단과; 상기 제2시그마-델타 변조기단 디지탈 출력 신호와 초기에 결합시킬때 상기 오버샘플링 변환기에 의해 디지탈형으로 되는 아날로그 신호로부터 나타나는 디지탈 결과 신호에서 억제 시키기 위해 상기 제1시그마-델타 변조기단 디지탈 출력 신호에 보상 지연을 공급하는 수단을 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  26. 제25항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 제1및 제2시그마-델타 변조기단의 디지탈 출력 신호를 초기에 결합시키는 상기 수단으로부터의 디지탈 결과 신호를 시간에 대해 2차 미분함으로써, 2차 미분된 디지탈 결과 신호를 발생하는 수단과; 상기 보상 지연이 공급될때 상기 제1시그마-델타 변조기단 디지탈 출력 신호와 상기 2차 미분된 디지탈 결과 신호를 결합시킴으로써, 상기 제1시그마-델타 변조기단으로부터의 양자화 노이즈가 억제된 상기 결합 신호를 발생하는 수단을 또한 포함하는 것을 특징으로하는 오버샘플링 변환기.
  27. 제25항에 있어서, 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 상기 수단은, 상기 보상 지연이 공급될때 상기 제1시그마-델타 변조기단의 디지탈 출력신호를 시간에 대해 2차 적분함으로써 2차 적분되어 지연된 제1시그마-델타 변조기단 디지탈 출력신호를 얻는 수단과; 상기 2차 적분되어 저연된 제1시그마-델타 변조기단 디지탈 출력 신호를 상기 제1및 제2시그마-델타 변조기단의 디지탈 출력 신호를 초기에 결합시키는 다상기 수단으로부터의 디지탈 결과 신호와 결합시킴으로써, 상기 제1시그마-델타 변조기단측로부터의 양자화 노이즈가 억제된 상기 결합 신호를 발생하는 수단을 또한 포함하는 것을 특징으로 하는 오버샘플링변환기.
  28. 아날로그 입력 신호에 응답하여 디지탈 출력 신호를 공급하기 위한 복수의 시그마-델타 변조기단을 갖는 복수차 시그마-델타 변조기를 이용한 형태의 오버샘플링 변환기로서, 상기 시그마-델타 변조기단체서 선택된 변조기단에 나타나는 양자화 노이즈를 결합된 신호에서 억제하기 위해 상기 복수의 시그마-델타 변조기단의 디지탈 출력 신호를 결합시키는 수단을 포함하고, 상기 결합된 신호에 대해 데시메이션 필터를 갖는 오버샘플링 변환기에 있어서, 선택된 변조기단과 다른 상기 시그마-델타 변조기단 각각의 다중 비트 분해능을 갖는 개별 아날로그-디지탈 변환기 및 개별 디지탈-아날로그 변환기를 포함하며, 상기 시그마-델타 변조기단에서 상기 선택된 변조기단 각각에서 더 작은 비트 분해능을 갖는 개별 아날로그-디지탈 변환기 및 개별디지탈-아날로그 변환기를 포함하는 것을 특징으로 하는 오버샘플링 변환기.
  29. 제28항에 있어서, 상기 선택된 시그마-델타 변조기단에서 개별 아날로그-디지탈 변환기 및 개별 디지탈-아날로그 변환기는 단일-비트 분해능을 갖는 것을 특징으로 하는 오버샘플링 변환기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910006351A 1990-04-23 1991-04-20 단일 비트 및 다중 비트 양자화를 이용하는 복수차 시그마-델타 아날로그-디지탈 변환기 KR0181953B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/513,452 US5103229A (en) 1990-04-23 1990-04-23 Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
US513,452 1990-04-23

Publications (2)

Publication Number Publication Date
KR910019350A true KR910019350A (ko) 1991-11-30
KR0181953B1 KR0181953B1 (ko) 1999-04-15

Family

ID=24043322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006351A KR0181953B1 (ko) 1990-04-23 1991-04-20 단일 비트 및 다중 비트 양자화를 이용하는 복수차 시그마-델타 아날로그-디지탈 변환기

Country Status (6)

Country Link
US (1) US5103229A (ko)
EP (1) EP0457429A3 (ko)
JP (1) JP2704060B2 (ko)
KR (1) KR0181953B1 (ko)
CN (1) CN1025398C (ko)
IL (1) IL97837A (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241310A (en) * 1992-03-02 1993-08-31 General Electric Company Wide dynamic range delta sigma analog-to-digital converter with precise gain tracking
US5187482A (en) * 1992-03-02 1993-02-16 General Electric Company Delta sigma analog-to-digital converter with increased dynamic range
US5203335A (en) * 1992-03-02 1993-04-20 General Electric Company Phased array ultrasonic beam forming using oversampled A/D converters
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
US5327133A (en) * 1993-02-16 1994-07-05 Motorola, Inc. Digital integrator with reduced circuit area and analog-to-digital converter using same
US5414424A (en) * 1993-08-26 1995-05-09 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5442354A (en) * 1993-08-26 1995-08-15 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5446460A (en) * 1993-11-03 1995-08-29 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5442353A (en) * 1993-10-25 1995-08-15 Motorola, Inc. Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same
US5500645A (en) * 1994-03-14 1996-03-19 General Electric Company Analog-to-digital converters using multistage bandpass delta sigma modulators with arbitrary center frequency
US5646621A (en) * 1994-11-02 1997-07-08 Advanced Micro Devices, Inc. Delta-sigma ADC with multi-stage decimation filter and gain compensation filter
US5621675A (en) * 1994-11-02 1997-04-15 Advanced Micro Devices, Inc. Digital decimation and compensation filter system
US5648779A (en) * 1994-12-09 1997-07-15 Advanced Micro Devices, Inc. Sigma-delta modulator having reduced delay from input to output
US5736950A (en) * 1995-01-31 1998-04-07 The United States Of America As Represented By The Secretary Of The Navy Sigma-delta modulator with tunable signal passband
US5760722A (en) * 1995-01-31 1998-06-02 The United States Of America As Represented By The Secretary Of The Navy Distributed quantization noise transmission zeros in cascaded sigma-delta modulators
DE69616222T2 (de) * 1995-04-03 2002-07-18 Koninkl Philips Electronics Nv Vorrichtung zur konversion von quadratursignalen
US5732002A (en) * 1995-05-23 1998-03-24 Analog Devices, Inc. Multi-rate IIR decimation and interpolation filters
US5654711A (en) * 1995-06-07 1997-08-05 Asahi Kasei Microsystems Ltd. Analog-to-digital converter with local feedback
US5565867A (en) * 1995-08-23 1996-10-15 General Electric Company Distributed analog to digital converter with optical links
DE69527790D1 (de) * 1995-09-29 2002-09-19 St Microelectronics Srl Digitale mikrophonische Vorrichtung
US5732004A (en) * 1995-11-14 1998-03-24 Advanced Micro Devices, Inc. DSP architecture for a FIR-type filter and method
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
US5682160A (en) * 1996-05-20 1997-10-28 Ribner; David Byrd High-order delta sigma analog-to-digital converter with unit-delay integrators
US5682161A (en) * 1996-05-20 1997-10-28 General Electric Company High-order delta sigma modulator
US5760723A (en) * 1996-06-10 1998-06-02 General Electric Company Delta-sigma analog-to-digital converter including charge coupled devices
US5754131A (en) * 1996-07-01 1998-05-19 General Electric Company Low power delta sigma converter
US5757300A (en) * 1996-10-22 1998-05-26 General Electric Company Feed-forward bandpass delta-sigma converter with tunable center frequency
JP3392670B2 (ja) * 1996-11-28 2003-03-31 株式会社東芝 サンプリング装置
US6278750B1 (en) * 1997-08-30 2001-08-21 Winbond Electronics Corp. Fully integrated architecture for improved sigma-delta modulator with automatic gain controller
US6067327A (en) * 1997-09-18 2000-05-23 International Business Machines Corporation Data transmitter and method therefor
US6275540B1 (en) * 1997-10-01 2001-08-14 Motorola, Inc. Selective call receiver having an apparatus for modifying an analog signal to a digital signal and method therefor
US6198417B1 (en) * 1998-01-29 2001-03-06 Massachusetts Institute Of Technology Pipelined oversampling A/D converter
JPH11308110A (ja) * 1998-04-20 1999-11-05 Asahi Kasei Micro Syst Co Ltd デルタシグマ型アナログデジタル変換器
US6360239B1 (en) 1999-01-13 2002-03-19 Creative Technology Ltd. Noise-shaped coefficient rounding for FIR filters
US6480129B1 (en) * 1999-02-23 2002-11-12 Cirrus Logic, Inc. Methods and apparatus for correction of higher order delta sigma converters
JP4209035B2 (ja) 1999-05-28 2009-01-14 株式会社ルネサステクノロジ Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ
FI107664B (fi) * 1999-09-03 2001-09-14 Nokia Mobile Phones Ltd Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
JP4357083B2 (ja) * 2000-06-01 2009-11-04 株式会社ルネサステクノロジ デルタシグマモジュレータおよびａｄコンバータ
WO2002056477A2 (en) * 2001-01-12 2002-07-18 Broadcom Corp Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
DE60211208T2 (de) * 2001-11-15 2007-05-03 Koninklijke Philips Electronics N.V. Sigma-delta modulation
JP3785361B2 (ja) * 2001-12-25 2006-06-14 株式会社ルネサステクノロジ Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
JP4141865B2 (ja) * 2003-03-11 2008-08-27 株式会社ルネサステクノロジ モジュレータ
JP3830924B2 (ja) * 2003-07-04 2006-10-11 松下電器産業株式会社 縦続型デルタシグマ変調器
US7034730B2 (en) * 2003-10-03 2006-04-25 Wright State University Pipelined delta sigma modulator analog to digital converter
US6940436B2 (en) * 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
US6864818B1 (en) 2003-12-09 2005-03-08 Texas Instruments Incorporated Programmable bandpass analog to digital converter based on error feedback architecture
JP2007521863A (ja) * 2004-01-12 2007-08-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体ベースの画像センサ
JP4788353B2 (ja) * 2006-01-20 2011-10-05 パナソニック株式会社 多段型ノイズシェーピング型量子化器
TWI314400B (en) * 2006-03-13 2009-09-01 Realtek Semiconductor Corp Sigma-delta modulator
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
US8949120B1 (en) 2006-05-25 2015-02-03 Audience, Inc. Adaptive noise cancelation
JP4589275B2 (ja) * 2006-07-27 2010-12-01 パナソニック株式会社 デルタシグマ変調型ｄａ変換装置
US7460046B2 (en) * 2006-12-22 2008-12-02 Infineon Technologies Ag Sigma-delta modulators
US7626525B2 (en) * 2007-05-03 2009-12-01 Texas Instruments Incorporated Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
US7948414B2 (en) * 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof
US7961129B2 (en) * 2009-08-12 2011-06-14 Infineon Technologies Ag Coupled delta-sigma modulators
US8526628B1 (en) * 2009-12-14 2013-09-03 Audience, Inc. Low latency active noise cancellation system
US8718290B2 (en) 2010-01-26 2014-05-06 Audience, Inc. Adaptive noise reduction using level cues
US8473287B2 (en) 2010-04-19 2013-06-25 Audience, Inc. Method for jointly optimizing noise reduction and voice quality in a mono or multi-microphone system
US8538035B2 (en) 2010-04-29 2013-09-17 Audience, Inc. Multi-microphone robust noise suppression
US8781137B1 (en) 2010-04-27 2014-07-15 Audience, Inc. Wind noise detection and suppression
US8447596B2 (en) 2010-07-12 2013-05-21 Audience, Inc. Monaural noise suppression based on computational auditory scene analysis
KR101703358B1 (ko) * 2010-12-21 2017-02-06 엘지이노텍 주식회사 노이즈 저감 아날로그 디지털 컨버터
CN103199532A (zh) * 2013-03-04 2013-07-10 上海电力学院 一种无延时的单相锁相环二次谐波滤除方法
US8947285B2 (en) * 2013-03-12 2015-02-03 Infineon Technologies Ag ADC with noise-shaping SAR
US9118342B2 (en) * 2013-09-20 2015-08-25 Texas Instruments Incorported Low power excess loop delay compensation technique for delta-sigma modulators
EP2940874B1 (en) 2014-04-30 2019-08-07 Dialog Semiconductor (UK) Limited Flash converter capacitance reduction method
US9455737B1 (en) 2015-09-25 2016-09-27 Qualcomm Incorporated Delta-sigma analog-to-digital converter (ADC) with time-interleaved (TI) or two-step successive approximation register (SAR) quantizer
JP7139588B2 (ja) * 2017-09-22 2022-09-21 カシオ計算機株式会社 変換装置、電子楽器、情報処理装置、変換方法及びプログラム
US11329663B2 (en) * 2018-08-21 2022-05-10 Commsolid Gmbh Analog to digital converter
CN109672448A (zh) * 2018-12-20 2019-04-23 四川长虹电器股份有限公司 2-1型mash结构的调制器
US10530340B1 (en) 2018-12-26 2020-01-07 Semiconductor Components Industries, Llc Methods and apparatus for a dynamic addressing decimation filter
TWI757705B (zh) 2019-03-21 2022-03-11 聯詠科技股份有限公司 用於驅動發光二極體陣列的發光二極體驅動設備
CN111865307B (zh) * 2020-07-09 2022-03-01 同济大学 噪声整形模数转换器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8101199A (nl) * 1981-03-12 1982-10-01 Philips Nv Systeem voor het kwantiseren van signalen.
JPS58165970A (ja) * 1982-03-26 1983-10-01 昼田工業株式会社 ナツトの割ピン溝の位置ぎめ方法
US4860012A (en) * 1986-02-14 1989-08-22 Microchip Technology Incorporated Integrated analog-to-digital converter
US4876542A (en) * 1988-01-25 1989-10-24 Motorola, Inc. Multiple output oversampling A/D converter with each output containing data and noise
JPH01204528A (ja) * 1988-02-10 1989-08-17 Fujitsu Ltd Ａ／ｄ変換器
US4862169A (en) * 1988-03-25 1989-08-29 Motorola, Inc. Oversampled A/D converter using filtered, cascaded noise shaping modulators
US4876543A (en) * 1988-05-31 1989-10-24 Motorola, Inc. Multi-rate cascaded noise shaping modulator
JPH0678108B2 (ja) * 1989-03-15 1994-10-05 澁谷工業株式会社 ディスペンサの方向規制装置
JP2856541B2 (ja) * 1990-11-13 1999-02-10 澁谷工業株式会社 サーボ式キャッパ

Also Published As

Publication number Publication date
IL97837A (en) 1994-07-31
KR0181953B1 (ko) 1999-04-15
JP2704060B2 (ja) 1998-01-26
JPH04229722A (ja) 1992-08-19
EP0457429A2 (en) 1991-11-21
IL97837A0 (en) 1992-06-21
EP0457429A3 (en) 1992-02-26
US5103229A (en) 1992-04-07
CN1025398C (zh) 1994-07-06
CN1056196A (zh) 1991-11-13

Similar Documents

Publication Publication Date Title
KR910019350A (ko) 단일 비트 및 다중 비트양자화를 이용하는 복수차 시그마-델타 아날로그-디지탈 변환기
KR920004346B1 (ko) 델타-시그마 변조형 아날로그-디지탈 변환회로
WO2002023733A3 (en) Sigma-delta digital-to-analog converter
JP3886220B2 (ja) 中心周波数が同調可能なフィードフォーワード帯域デルタ−シグマ変換器
US5341135A (en) Analogue-to-digital converters, digital-to-analogue converters, and digital modulators
KR0185999B1 (ko) 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기
US4939516A (en) Chopper stabilized delta-sigma analog-to-digital converter
WO2000008765A3 (en) Delta-sigma a/d converter
WO2003043199A3 (en) Optically sampled delta-sigma modulator
JPS646572B2 (ko)
KR940023041A (ko) 개선된 신호음 배제와 그 방법을 지닌 시그마-델타 변조기
JPH07162307A (ja) アナログ−ディジタル変換器
WO2003075603A3 (en) Digital microphone
JP3407871B2 (ja) アナログデジタル混在δς変調器
SG44872A1 (en) Analog-to-digital converter for converting a multitude of analog input signals into digital output signals by means of one sigma-delta modulator
WO2003039006A3 (en) Incremental-delta analogue-to-digital conversion
DE69912384D1 (de) Elektronische Digital-Analog Wandleranordnung für eine Basisbandübertragungskette
EP1193880A3 (en) A subranging sigma delta modulator
WO2002027944A3 (en) Digital to analog converter employing sigma-delta loop and feedback dac model
US20040036636A1 (en) Tone-free dithering methods for sigma-delta DAC
JP3371681B2 (ja) 信号処理装置
EP0297503A3 (en) Oversampling a/d converter with two capacitor arrays
KR910019347A (ko) 성분감도가 낮은 오버샘플된 3차원 시그마-델타 아날로그-디지탈 변환기 네트워크
ITVA20100071A1 (it) Convertitore sigma-delta di tipo low-power
US4987416A (en) Analog to digital converters

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101130

Year of fee payment: 13

EXPY Expiration of term