KR910009316B1 - 실리콘 함유 금속층을 선택적으로 형성하는 방법 - Google Patents
실리콘 함유 금속층을 선택적으로 형성하는 방법 Download PDFInfo
- Publication number
- KR910009316B1 KR910009316B1 KR1019880010777A KR880010777A KR910009316B1 KR 910009316 B1 KR910009316 B1 KR 910009316B1 KR 1019880010777 A KR1019880010777 A KR 1019880010777A KR 880010777 A KR880010777 A KR 880010777A KR 910009316 B1 KR910009316 B1 KR 910009316B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- silicon
- layer
- deposition
- flow rate
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 153
- 239000010703 silicon Substances 0.000 title claims description 150
- 238000000034 method Methods 0.000 title claims description 69
- 229910052751 metal Inorganic materials 0.000 title claims description 68
- 239000002184 metal Substances 0.000 title claims description 68
- 239000007789 gas Substances 0.000 claims description 163
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 147
- 238000000151 deposition Methods 0.000 claims description 98
- 230000008021 deposition Effects 0.000 claims description 94
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 84
- 229910052721 tungsten Inorganic materials 0.000 claims description 84
- 239000010937 tungsten Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 48
- 238000006243 chemical reaction Methods 0.000 claims description 41
- 229910000838 Al alloy Inorganic materials 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 30
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 29
- 229910052990 silicon hydride Inorganic materials 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 17
- 229910001507 metal halide Inorganic materials 0.000 claims description 15
- 150000005309 metal halides Chemical class 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 239000012495 reaction gas Substances 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 6
- -1 carbon halides Chemical class 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 229910015275 MoF 6 Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910004529 TaF 5 Inorganic materials 0.000 claims description 2
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims 2
- 229910001510 metal chloride Inorganic materials 0.000 claims 2
- 229910001512 metal fluoride Inorganic materials 0.000 claims 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 2
- 241000243251 Hydra Species 0.000 claims 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 229910010346 TiF Inorganic materials 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 238000004140 cleaning Methods 0.000 claims 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 181
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000012535 impurity Substances 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 229910016569 AlF 3 Inorganic materials 0.000 description 8
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 150000004820 halides Chemical class 0.000 description 3
- 239000000543 intermediate Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 238000006557 surface reaction Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910015861 MSix Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/019—Contacts of silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1a도 내지 제1d도는 본 발명에 따른 실리콘 함유 금속층 형성 방법을 설명하기 위한 실리콘 기판의 도식적 단면도.
제2도는 실리콘 하이드라이드 가스들과 H2가스를 사용할 때에 텅스텐층들의 증착 속도와 증착 온도사이의 관계를 나타내는 그래프.
제3도는 실리콘 하이드라이드 가스들을 사용할 때에 텅스텐층들의 X-레이 강도와 증착 온도 사이의 관계를 나타내는 그래프.
제4도는 WF6가스와 SiH4가스를 사용할 때에 실리콘 함유 금속층들로 인한 X-레이 회절패턴을 나타내는 그래프.
제5도는 WF6가스와 Si2H6가스를 사용할 때에 실리콘 함유 금속층들로 인한 X-에이 회절패턴을 나타내는 그래프.
제6도는 증착 속도와 유량비(SinH2n+2/WF6)사이의 관계를 나타내는 그래프.
제7도는 두께 방향에서 실리콘 함유 텅스텐 막의 조성 형태를 나타내는 그래프.
제8도는 실리콘 함유 금속층과 금속층으로 채워진 접촉 홈을 갖는 실리콘 기판의 도식적 단면도.
제9a도 내지 제9d도는 전도층 형성 공정을 설명하기 위한 실리콘 함유 금속층들로 채워진 접촉 홀로 되는 Al 또는 Al합금의 전도(상호접촉)층의 도식적 단면도.
제10도는 종래의 Al합금 배선과 절연막으로 이루어진 구조의 도식적 단면도.
제11도는 실리콘 함유층과 절연층으로 덮인 Al합금 배선으로 이루어진 구조의 도식적 단면도.
제12도는 Al합금 배선의 개방 회로파손(failure)의 누적 도수를 나타내는 그래프.
제13a도 내지 제13d도는 다층 상호 접속 구조의 형성 공정을 설명하기 위한 실리콘 함유 금속층들로 덮인 Al합금 전도체 층들을 갖는 다층 상호 접속 구조의 도식적 단면도.
제14도는 고속 가열 장치를 갖는 반응기의 도식적 단면도.
제15도는 초기 반응시에 고온 가열 단계를 포함하는 본 발명에 따른 실리콘 함유 금속층 형성 방법에 대한 온도 형태의 그래프.
본 발명은 증기 성장(증착)공정을 통하여 전도층을 형성하는 방법에 관한 것이고, 특히 실리콘 기판 또는 예를들면, 알루미늄 반도체 장치의 전도층에 대한 접촉 홀을 채우고, 또는 반도체 장치에 전도층을 덮기 위한 실리콘 함유 금속층을 선택적으로 형성하는 방법에 관한 것이다.
최근에, LSI와 같은 반도체 장치용 성분의 수는 증가하고 있고, 장치의 크기는 감소하고 있다. 접촉 홈의 봉입, 전도층(상호접속)의 신뢰도, 실리콘 기판에서의 저저항 접촉, 바리어 금속 형성등은 모두 개선이 요구된다. 예를들면, 전도체(상호접속)패턴의 소형화는 접촉 홀 크기의 감소에 의하여 성취되고, 전도층은 그러한 작은 접촉 홀을 통하여 실리콘기판과 접촉되어 형성될 때에, 전도층의 스텝적용 범위가 좁아진다. 이런 스텝적용 범위의 문제를 해결하기 위하여, 그 접촉 홀에 텅스텐(W)과 같은 고용융점 금속을 증기상 증착(성장)법으로 선택 증착하여 채운다. 전도층을 충전물을 통하여 실리콘 기판과 전기적으로 연결되게 충전물(즉, 고용융점 금속층)위에 형성시킨다. W의 선택적 증착은 실제적인 증착 속도를 얻기 위하여 400℃이상의 온도에서 WF6가스와 H2의 혼합반응가스를 사용하여 수행한다. 한 제안은 H2가스 대신에 실란(SiH4)가스를 사용하여 텅스텐 실리사이드를 선택적으로 증착하여 만든다 (1984. 4. 24발행된 일본 미심사 특허 공보(kokai)제59-72132호). 일본 공보 제59-72132의 예에서, WF6가스, SiH4가스 및 아르곤(Ar)가스의 유량이 각각 1cc/min, 3cc/min 및 1,000cc/min이고 반응기 내부 압력이 0.2Torr 그리고 기판온도가 450℃인 조건하에서 저압 CVD(화학증착)반응기안에서 텅스텐 층으로 접촉 홀을 채운다.
저압 증착에 의한 몰리브데늄 실리사이드와 텅스텐 실리사이드(MSix : M은 금속을 가리키고, 1.7≤X≤2.3)와 같은 금속 실리사이드와 증착 방법은 일본 미심사 특허 공보(kokai)제62-267472호(본 발명의 최초 우선일보다 늦으며, 1987. 11. 20에 발행되고, U.S일련 번호 863622에 상응하는)에 기술되어 있다. 이 경우에, 실시예 1에서 SiH4가스의 유량은 MoF6가스 보다 5-27배 크고, 선택적 증착을 대신해서 전면 증착이 생긴다. 미국 특허 제4,684,542호에 텅스텐 실리사이드(WSiX: 2.2≤X≤3.14 제5도)를 WF6가스와 고차의 실란 가스(SinH2n=2, n=2,3,)를 사용하여 기판위에 증착시키는 것이 기술되어 있다. 이 경우에, 고차 실란 가스의 유량은 WF6의 유량보다 크고, 선택적 증착대신에 전면 증착이 생긴다.
WF6가스와 H2가스를 사용하여 텅스텐의 선택적 증착에서, 실리콘 기판에 침식(encroachment) 또는 워엄(재그)홀이 생기고 반도체 장치에서 접속 누출이 증가한다. 선택적 증착을 H2가스 대신에 SiH4를 사용하여 만든 때에 증착 온도는 상대적으로 높아지고, 보다 낮은 온도에서 선택적 증착 방법이 요구된다.
반도체 장치의 소형화와 고집적도는 알루미늄(Al) 또는 알루미늄 합금(Al합금)의 전도층 폭과 두께의 감소에 의하여 성취된다. 따라서, 금속 보이드(void) 또는 힐럭(hillock)의 발생, 열 응력과 인터래미니(interlaminar)응력에 따른 응력 이동(stressmigration)의 발생과/또는 전류 및 도의 증가에 따른 전기적 이동의 발생은 전도층들의 개방회로 파손을 증가시킨다. 개방 회로의 파손을 감소시키기 위하여 구리(Cu) 및/ 또는 티라니움(Ti)을 전도층의 Al(또는 Al합금)에 첨가하여 만들어 왔으며, 따라서 적층의 응력은 감소되어 텅스텐층이 전도층의 표면에만 선택적으로 형성된다. 이런 텅스텐의 선택적 형성은 WF6가스와 SiH4가스의 화학 반응에 따른 증착으로 수행된다. 텅스텐 또는 텅스턴 실리사이드의 일반적인 선택 또는 전면 증착(성정)은 30i℃이상의 비교적 높은 온도에서 수행하지만, 더욱 더 소형화가 되기 때문에 형성 공정(예를들면, 응력 이동)에 따른 열응력의 영향을 무시할 수 없다. 결과적으로 저온에서의 공정(가능하면 실온에서의 형성공정)이 요구된다.
본 발명의 목적은 낮은 성장 온도에서 전도층의 신뢰도를 증가시키기 위하여 접촉 홀 안에 노출된 기판의 표면상 또는 Al전도층상에 고용융점 금속(예를들면, W 또는 Mo)을 주성분으로 함유하는 전도층을 선택적으로 형성하는 방법을 제공하는데 있다.
본 발명의 다른 목적은 낮은 증착(성장)온도하에서 실리콘기판 또는 전도층에 선택적으로 형성된 도선의 접착 강도를 높이는 방법을 제공하는 것이다.
본 발명의 상술한 목적과 또 다른 목적은 반응가스로서 금속 할라이드 가스와 실리콘 하이드릭 가스를 사용하여 낮은 압력 화학 증착으로 전도체 또는 반도체의 표면과 절연체의 표면에 실리콘 함유 금속층을 형성시키는 방법의 제공으로 달성하였다. 본 발명에 따라, 기판의 전도체 또는 반도체 표면에 실리콘 함유 금속층을 선택적으로 형성하기 위하여 실리콘 하이드라이드 가스의 유량과 금속 할라이드 가스의 유량의 비를 2또는 그 이하로 설정하고, 필름의 증착 온도를 2000℃이하로 설정한다.
실리콘 함유 금속층의 금속은 W, Mo, Ti, Ta, Pt 또는 Pd중의 하나이다. 본 발명의 방법에 따라 형성된 실리콘 함유 금속의 화학식은 Six(M은 금속을 가리키고, M에 대한 Si의 X비율(몰비)은 0.6이하이고, 0.01≤X≤0.1이 바람직하다.)로 나타낼 수 있다. 즉, 금속 실리사이드 MSi2의 실리콘 함량 보다 실리콘의 양을 적게 함유한다. 이 금속은 실리콘 불순물을 함유할 수도 있다.
금속 할라이드 가스는 종래의 WF6, Mo'F6, TaF5, TiF4, WCl6, TaCl5및 TiCl4와 같은 플루오라이드 가스 또는 클로라이드 가스를 사용한다.
바람직하게, 실리콘 할라이드 가스는 화학식 SinH2n=2(n=1, 2, 3,...로 나타내어지는 가스이다. 고차의 실란 가스는 보다 낮은 선택적 증착 온도에서 선택되기 때문에, 후술되는 바와 같이 디실란Si2H6)이 바람직하며, 특별하게는 트리실란Si3H8)을 사용한다.
실리콘을 함유하는 텅스텐 필름을 선택적으로 형성하기 위한 바람직한 조건은 다음과 같다.
SiH4가스를 사용할 때에는, 유량비(SiH4/WF6)는 2 또는 그 이하로 설정하고, 증착 온도는 200-180℃Ｖ로 설정한다.
Si2H6가스를 사용할 때에는, 유량비(Si2H6/WF6)는 1 또는 그 이하로 설정하고, 증착 온도는 200-80℃Ｖ로 설정한다.
Si3H8가스를 사용할 때에는, 유량비(Si3H8/WF2)=0.7 또는 그 이하로 설정하고, 증착 온도는 100℃실온으로 설정한다.
실리콘 기판 및/또는 전도층의 노출된 표면은 실리콘 함유 텅스텐 층을 선택적으로 형성하기 직전에 에칭 처리로 세척한다. SiO2박막은 실리콘 기판 표면에 쉽게 형성되고, Al2O3박막층은 Al(또는 Al합금)전도층 표면에 쉽게 형성된다. (즉, 자연 산화막이 쉽게 형성된다.) 표면에 산화 박막층이 남으면, 이런층들은 실리콘 함유 금속층의 증착 성장을 방해하고, 표면층의 접착 강도를 감소시켜 접촉 저항을 증가시킬 수 있다. 그 때에, 자연 산화 박막층이 제거됨으로써 뛰어난 실리콘 함유 금속층을 선택적으로 성장시킬 수 있다. 일반적으로, 증착 온도가 낮아질 때에 선택적으로 형성된 막의 접착 강도는 감소한다. 저온 증착(성장)이 열응력을 감소 시킨다할지라도, 접착 강도의 저하는 반도체 장치의 신뢰도를 저하시킬 수도 있다. 접착 강도와 저온 공정(성장)의 증가를 실현하기 위하여 상술한 실리콘 함유 금속층을 선택적으로 형성하기 전에 고용융점 금속 또는 실리콘 함유 금속의 버퍼층이 WF6와 같은 금속 할라이드 가스와 H2및 SiH4와 같은 환원 가스의 혼합가스 중에서 400-100℃의 고온으로 10-30초 동안 실리콘 기판 또는 배선을 가열함으로써 노출된 표면을 덮어 선택적으로 형성되는 것이 바람직하다. 이 버퍼층은 접착 강도를 증가시키고, 실리콘 함유 금속층의 다음 증착을 위한 성장핵으로 행동하고, 따라서 반도체 웨이퍼에서 다음 층의 균일한 형성에 기여한다.
본 발명은 도면을 참고로한 바람직한 실시예의 설명에 의하여 더욱 명백해질 것이다.
제1a도 내지 제1d도에 있어서, 전도층과 실리콘 기판과를 연결하기 위한 절연층의 개방된 접촉 홀은 본 발명의 형성 방법에 따른 선택적으로 증착된(성장된) 실리콘 함유 금속층으로 채워진다.
제1도에 도시한 바와 같이, 절연층(SiO2층) 3은 종래의 공정, 예를들면, 열산화 공정 또는 CVD공정에 의하여 n-형 불순물이 도핑된 영역 1을 갖는 p-형 실리콘(Si)기판 2상에 형성된다. SiO2이외에, PSG, BSG, BPSG, Si3N4및 폴리아미드와 같은 다른 물질을 절연층 3으로 사용할 수도 있다. SiO2층 3은 불순물로 도핑된 영역 1이 노출된 접촉홀 4를 형성하기 위하여 선택적으로 에칭하며, 기판 2가 다음 공정 위치로 이동하는 동안, 노출된 실리콘이 공기중의 산소에 의하여 산화되어 불순물이 도핑된 영역 1의 노출면 위에 SiO2자연 산화층 5가 형성된다.
제1도에 도시한 바와 같이 SiO2박막층 5는 에칭가스 6을 사용하여 제거한다. 이런 건조에칭처리는 H2가스 또는 Ar, He 및 N2와 같은 불활성가스에 고주파수 전력(13.56MHz, 100W)으로 플라즈마 상태로 여기되는 가스의 저압 조건을 적용하여 수행하며, 스파터링(sputtering)효과도 SiO2를 제거한다. SiO2는 극소단파, 고주파 및 자외선과 같은 에너지원으로 활성화된 MF3, CCl4, SF6및 BCl3와 같은 할라이드 가스를 사용하여 에칭으로 제거할 수 있다. 에칭 공정에서는, SiO2박막층 뿐만 아니라 절연층(SiO2층) 3이 동시에 에칭되지만 절연층 3이 SiO2박막층 5보다 두껍기 때문에 절연층 3이 거의 변화하지 않고 남는다.
실리콘 기판 2의 노출된 표면에 새로운 자연 산화막의 형성을 막기 위하여, 즉 공기중에 노출된 표면의 산화를 방지하기 위하여 본 발명의 방법에 따른 제1c도에 나타낸 것과 같이 절연층(SiO층) 3의 표면 레벨까지의 접촉 홀을 채우기 위하여 WF6가스와 실리콘 하이드라이드 가스를 사용하여 불순물로 도핑된 영역 1의 노출된 실리콘 표면에 선택적으로 형성시킨다.
다음에, 제1d도에 나타낸 것과 같이 Al, Al합금 또는 그와 유사한 전도층은 스파터링 공정 또는 건조(evaporation)공정으로 전 표면에 덮어 형성되고, 요구되는 형태를 갖는 전도층 8을 형성하기 위하여 선택적으로 에칭함으로써 전도층 8은 실리콘 함유 텅스텐층 7로 채워진다.
상술한 실리콘 함유 텅스텐 층의 형성을 본 발명자들이 얻은 실험적 결과를 나타내는 제2도 내지 제5도에 의거하여 설명한다.
성장용으로 냉각벽, 평행한 및 로드-록(load-lock)형 반응장치(반응기)를 사용했고, 반응가스들(WF6와 SiH4, Si2H6, Si3H8(4%/Ar)과 WF6의 환원 가스로 공급하는 H2(기교예)와 운반가스(He 또는 Ar)를 사용하였다. 반응 가스의 유량은 1-20SCCM으로 설정하고, H2와 운반가스의 유량은 0.1-2SLM으로 설정하며, 증착온도(기판 가열온도)는 실온에서 460℃로 설정하며, 증착압력(반응기 내부압력)은 0.2-0.3Torr 로 설정한다. 또한, 반응가스의 유량비는 다음과 같이 설정한다.
SiH4/WF6=1.0
Si2H6/WF6=0.5
Si3H8/WF6=0.3
실리콘 함유 텅스텐층 A, B 및 C와 텅스텐층 D의 증착(성장)속도로 측정하였다. 층 A-D의 중착속도와 증착 온도의 관계를 제2도에 나타내었다. 제2도에 도시한 바와 같이 WF6와 H2를 사용하는 텅스텐증착(D)에서 환원반응은 속도제한반응이고, 본 발명에 따른 WF6와 SinH2n+2(n=1, 2, 3)을 사용하는 실리콘 함유 텅스텐 중착(A, B 및 C)에서 환원 반응은 물질 전달 제한 반응이다. SinH2n+2의 경우에 차수는 증착 온도가 낮아지면 커진다.
Si3H8은 실온(25℃)에서 증착이 형성되게 한다. 이 증착 속도는 실리콘 기판의 노출된 표면에 단위 시간당 증착 두께이다.
만일, 실리콘 함유 텅스텐 증착(A, B 및 C)에서 증착 온도가 증가하면, 증착 속도는 감소되여, 적당한 온도 범위 안에서 노출된 표면의 반응과 실리콘 함유 텅스텐의 다음 표면 반응에 따른 선택적인 증착(성장)은 탁월하다. 온도가 높을 때에 증기상 반응에 따른 증착이 발생하고, 실리콘 함유 텅스텐의 접촉 홀 뿐만 아니라 절연막(SiO2)에도 증착된다. 결과적으로, 선택적 증착 대신에 전면 증착이 발생한다. 선택적 증착 부분의 증착된 양은 절연층에 증착하기 위한 부분적 증착양의 사용에 따라 상대적으로 감소한다.
실리콘함유 텅스텐층 A,B 및 C의 증착온도의 함수로 X-레이 회절강도를 제3도에 나타내었다. SiH4/WF6=1에서의 증착(A)에 대하여, 증착온도가 높아지면 W(110)강도가 감소하고, W5Si3(002)회절 팩(Pack)이 360℃의 증착온도에서 나타나고, 그것의 강도는 상승온도와 대응해서 증가한다. Si2H6/WF6=0.5에서의 증착(B)와 Si3H8/WF6=0.3에서의 성장(C)는 증착(A)의 성장과 유사한 성향을 갖는다. 320℃와 380℃(SiH4/WF6=1)와 320℃(SiH4/WF6=4)에서 WF6-SiH4반응시스템에 대한 충돌의 X-레이 회절패턴을 제4도에 나타내었다. 제4도에 도시한 바와 같이 반응가스들(SiH4/WF6=1)의 유량이 일정한 비율에서, 320℃의 증착된 층은 텅스텐구조를 갖고, 380℃에서 증착된 층은 텅스텐구조와 W5Si3구조를 갖는다.
한편 320℃의 일정한 증착온도에서, SiH4가스의 유량은 SiH4/WF6로 증가시키면 실리콘 함유 텅스텐막은 β-W와 α-W를 함유한다. 이β-W는 700-900℃에서 열처리로 바뀌는 준안정 상이고, 높은 전기적 저항을 갖는다. 제4도와 유사한 제5도는 150℃, Si2H6/WF6=1과 220℃, Si2H6/WF6=5에서 WF6-Si2H6반응시스템에 대한 층 B의 X-레이 회절패턴을 나타내었다. 제5도에 나타낸 것과 같이 220℃, W Si2H6/WF6=5에서 실리콘 함유 텅스텐층의 성장은 W5Si3구조에 추가된 α-W(110)를 함유한다.
제6도에 도시한 바와 같이 본 발명자들은 성장속도와 반응가스와 유량비(SinH2n+2/WF6)와의 관계를 결정하기 위한 실험을 수행하였다.
WF6가스의 일정한 유량(5SCCm/MIN에 SiH4Si2H6및 Si3H8의 유량을 변화시킬 때에 기호 △, ○ 및 □은 각각 WF6-Si2H6반응시스템(△)에서는 280℃로, WF6-Si2H6반응시스템(○)에서는 183℃로, WF6℃Si4H8반응시스템(□)에서는 25℃로 실리콘 함유 텅스텐이 선택적으로 증착되는 속도를 가리킨다. SiH4/WF6반응 시스템에서는, 유량비(SiH4/WF6)가 2를 초과할 때에 선택적 증착은 전면 증착으로 바뀌는 경향이 있다.
Si2H6/WF6반응 시스템에서는, 유량비(Si2H6/WF6)가 1을 초과할 때에 선택적 증착은 전면 증착으로 바뀐다.
이런 실험으로부터 WF6과 다음과 같은 SinH2n+2의 반응가스를 사용하여 실리콘 함유 텅스텐층을 선택적으로 형성하기 위한 바람직한 조건을 알 수 있다. SiH4에서는 상호접촉구조에서 열응력을 감소시키기 위하여 유량비(SiH4/WF6)가 2 또는 그 이하이고, 증착온도는 380-180℃ 바람직하게는 200-180℃이다. Si2H6가스에서는 유량비(Si2H6/WF6)가 1 또는 그 이하이고, 증착온도는 200-180℃이다. Si2H6가스에서는 유량비(Si2H6/WF6)가 1 또는 그 이하이고, 증착온도는 200-81℃이다. Si3H8가스에서는 유량비(Si3H8/WF6)는 0.7 또는 그 이하이고, 증착온도는 100℃-실온이다. 증착온도를 낮추기 위해서는 Si3H8가스가 가장 바람직하다. 실리콘함유 텅스텐 층은 화학식 WSix를 갖고, 몰비 ″X″는 SiH4/WF6=2에서 0.1-0.12이고, SiH4/WF6=1에서 0.01-0.1이며, Si2H6/WF6=0.5와 Si3H8/WF6에서 0.05 또는 그 이하이다. 층들의 실리콘 농도는 텅스텐 실리사이드 WSi2의 그것보다 대체로 낮아진다. SiH4/WF6=1에서 선택적으로 형성된 실리콘 함유 텅스텐층은 막의 표면으로부터 두께방향으로 제7도에 나타낸 것과 같은 성분 분포를 갖는다. W와 Si의 원자농도(제7도에서)는 SIMS(2차 이은질량 분과측정법)으로 측정하였다. 제7도에 나타낸 것과 같이 층은 두께 방향으로 균일한 조성을 갖는다. 또한, 200℃ 또는 그 이하의 주어진 온도에서 형성된 실리콘 함유 텅스텐층들은 8-10μΩ㎝의 저항율을 갖는데, 이것은 WF6-H2반응 시스템에 의하여 형성된 텅스텐의 그것과 동등하다.
실리콘 하이드라이드 가스와 WF6의 비율이 증가할 때 혹은 증착 온도가 증가할 때, 층의 저항율이 증가하는 경향이 있다. 증착온도 380℃에서 SiH4/WF6=2로 형성된 실리콘 함유 텅스텐층은 35μΩ㎝의 저항율을 갖는다. 저온에서 WF6가스와 SinH2n+2가스사이의 반응은 다음의 식으로 표현된다.
결과적으로, WF6가스에서의 실리콘 하이드라이드 가스의 비율은 다음과 같다.
SiH4: Si2H6: Si3H8= 1.5 : 0.75 : 0.5
WF6가스의 유량에서 실리콘 하이드라이드 가스유량의 비율은 다음과 같다.
SiH4: Si2H6: Si3H8= 1 : 0.5 : 0.3
높은 차수의 실란 가스를 사용하였을 때에, 필요한 유량은 더 작아진다. 제6도의 실험적 결과는 상술한 것을 완전히 뒷받침한다.
상술한 실리콘 함유 텅스텐 층에 덧붙여서 Mo, Ti, Ta, Pt 및 Pd과 같은 실리콘 함유 고용융점 금속을 형성시킬 수 있다. 실리콘 함유 고용융점 금속의 형성은 플루오라이드(MoF6, TiF4, ToF5와 같은 것들)와 클로라이드(WCl6, MoCl6, TiCl4, TaCl5와 같은 것들)와 같은 할라이드 가스를 사용한다. 또한, 염소(Cl) 및/ 또는 불소(F)를 함유하는 SiH2Cl2와 같은 실리콘 하이드라이드 할라이드 가스를 상술한 실리콘 하이드라이드 가스 대신에 사용할 수 있다.
본 발명에 따른 실리콘 하이드라이드 가스를 사용하는 실리콘 함유 금속층의 선택적 형성은 H2가스를 사용하는 금속층 형성의 그것과 비교하여 높은 성장 속도와 낮은 증착 온도를 갖고, 그러므로 금속과 실리콘 기판의 반응은 낮아지며, 즉, 실리콘 기판위의 침식이 감소한다. SiO2또는 Al2O3의 자연산화 박막을 실리콘 함유 금속층의 선택적인 형성(증기상증착)에 앞서 제거하기 때문에 균일한 두께를 갖는 층을 안정하게 형성시킬 수 있다.
제8도에서 접촉 홀은 본 발명에 따른 방법의 실시예에 의하여 실리콘 함유 텅스텐 박막층 11과 텅스텐층 12로 채워진다.
접촉 홀은 실리콘 기판 2의 불순물 도핑된 영역 1의 표면을 노출시키기 위하여 절연층 3에 형성되며, 수십 나모메터의 두께를 갖는 실리콘 함유 텅스텐 박막 11은 WF6가스와 SinH2n+2가스를 사용하는 실리콘 함유 텅스텐의 상술한 선택적 증착에 의하여 노출된 표면에 형성된다. 그후에, 텅스텐층 12는 제8도에 나타낸 것과 같이 접촉 홀을 채우기 위하여 WF6가스와 H2가스를 사용하는 종래의 텅스텐 선택적 증착법으로 형성된다.
선택적으로 텅스텐을 증착하기 위하여, 증착 온도(기판 가열 온도)를 예를들면 400-600℃로 설정하고, 반응가스로 WF6가스(2-10SCCM)와 H2가스(1000-2000SCCM)를 사용하고, 증착 압력을 0.1-1Torr로 설정한다. 이 경우에, 텅스텐 증착속도는 200-300nm/min이다. 텅스텐 증착의 반응은 다음과 같다.
또한, 실리콘 함유 박막 11이 미리 형성되어, 바리어 층으로써 역할을 하기 때문에 실리콘 기판 2(즉, 불순물 도핑된 영역 1)는 에칭하지 않는다. 이 실시예에서, 접촉 홀의 충전물이 주로 텅스텐이기 때문에 충전물의 전기적 저항은 텅스텐 충전물의 그것과 동등하다.
실리콘 기판의 노출된 위치에 실리콘 함유 텅스텐층의 선택적인 증착을 아래에 설명한다. 아래에 설명한 것과 같이 Al 또는 Al 합금의 전도층상에 실리콘 함유 텅스텐이 선택적 증착이 가능하다.
제9a도에 도시한 바와 같이, Al 또는 Al 합금 전도층 21은 종래의 방법에 의하여 반도체 장치의 절연층(도시되어 있지 않음)상에 형성한다. 중간 박막 절연층(SiO2막) 22는 CVD 공정으로 전도층 표면을 포함하는 전면에 덮어 형성되고, 절연층 22는 전도층 21의 한 부분을 노출시키는 접촉 홀 23을 개방시키기 위하여 선택적으로 에칭한다. 에칭 기계와 그 다음 단계 사이에서, 노출된 알루미늄 합금이 공기중의 산소에 의하여 산화되어 Al2O3(자연산화) 박막층 24가 그것의 노출된 표면에 형성된다.
제9b도에 도시한 바와 같이, Al2O3박막층 24는 예를들면, 불활성 기체 25를 사용하는 건조 에칭 처리하여 제거한다. 또한, 반응성 이온 에칭 또는 자외선으로 활성화된 할라이드 가스(예를들면, CF4, BCl3와 CCl4)를 사용하는 에칭에 의하여 Al2O3의 박막층 제거가 가능하다.
다음에, 전도층 21의 노출된 Al 합금 표면이 재산화되는 것을 막기 위하여, 즉 노출된 표면이 공기와 접하는 것을 막기 위하여 본 발명에 따른 제9c도에 도시한 것과 같이 실리콘 함유 텅스텐층 26은 접촉 홀 23을 채우기 위하여 WF6가스와 실리콘 하이드라이드 가스를 사용하여 노출된 Al 합금 표면에 선택적으로 형성된다.
제9d도에 도시한 바와 같이, Al 합금과 같은 전도층은 스파터링 공정으로 전 표면에 형성되며, 원하는 형태를 갖는 배선 27을 형성하기 위하여 선택적으로 에칭시켜, 상부 전도층 27은 실리콘 함유 텅스텐층 26으로 채우는 것을 통하여 하부의 배선 21에 접속한다.
그리고, 거기에 WF6가스와 H2가스 또는 실리콘 하이드라이드 가스가 반응 가스로 사용되고 Al 합금 전도층과 접촉하게 되면, WF6가스는 다음과 같은 식을 텅스텐과 AlF3가 형성되도록 알루미늄(Al)과 반응한다.
AlF3는 전도층(Al 합금)과 증착된 텅스텐(또는 실리콘 함유 텅스텐)층 사이의 공유면(interface)의 접촉 저항을 증가시키기 위하여 형성된다. AlF3는 진공압력과 높은 온도(400℃ 또 그이상의)의 조건하에서 승화에 따라 감소된다. 실리콘 하이드라이드를 사용하면 AlF3형성의 억제가 가능한데, 이것은 WF6에서 환원제로 WF6-H2반응시스템(즉, H2〈Al〈SiH4Si2H6〈Si3H8)의 그것보다 더 강한 기능을 갖는다. 예를들면, WF6-SiH4반응 시스템에서는, 실리콘 함유 텅스텐과 Al 합금 사이의 접촉 저항은 Al/Al 사이의 그것보다 2-3배 크고(2tm/min의 성장속도에서), 20-30배 크다(0.25tm/min의 성장속도에서), 그러나, WF6-H2반응 시스템에서, 실리콘 함유 텅스텐과 Al 합금 사이의 접촉 저항이 Al/Al 사이의 그것보다 수십-수백배이므로, 본 발명에 따른 Al 합금의 접촉 저항은 WF6-H2반응 시스템의 그것보다 더 작다.
Al 또는 Al 합금의 전도체 패턴이 스케일-다운(sacle down)될 때, 개방 회로의 파손은 보이드와 힐럭(voids and hillocks)의 발생, 열적이동과 전기적 이동에 따라 증가한다.
본 발명에 따른 전도체 패턴위에 실리콘 함유 텅스텐 층의 선택적 형성은 이런 파손을 감소시킨다. 제12도는 다른 구조의 Al 합금 상호 접속에 대해서 응력 시험의 결과를 나타낸다.
종래의 기술에 따른 제12도에서의 샘플 H는 다음의 방법으로 제조된다. 제10도에 도시한 바와 같이 PSG 절연막 31을 실리콘 기판(도시되어 있지 않음) 위에 형성시키고, 두께 1.2tm을 갖는 Al 합금(Al-Si 합금) 층을 스파터링 공정으로 PSG 절연층 위에 형성시키고, 폭 1.0tm과 총길이 40tm를 갖는 전도층 32로 형성하기 위하여 에칭으로 패턴화시키고, 다른 PSG 절연막 33을 CVD 공정으로 전체에 형성시키고, Si3BN4막 34를 CVD 공정으로 PSG 층 33상에 형성시킨다.
제11도에 도시한 바와 같이 샘플 I와 J는 실리콘 함유 텅스텐층 35를 Al-Si 합금 전도층 32상에 추가적이고 선택적으로 형성시킨 것을 제외하고는 샘플 H의 그것과 동일한 방법으로 만들었다. 샘플 I에서 실리콘 함유 텅스텐층은 성장 온도가 350℃이고, WF6가스의 유량과 SiH4가스의 유량과의 비(SiH4/WF6)가 1인 WF6와 SiH4를 함유하는 가스 혼합물을 사용하여 형성되고, 샘플 J에서는 실온에서, WF6가스의 유량과 Si3H8가스의 유량과의 비(Si3H8/WF6)가 0.3인 WF6와 Si3H8을 함유하는 가스 혼합물중에서 형성된다.
이런 샘플들 H, I 및 J에 대한 개방회로 파손 발생을 결정하기 위하여 180℃의 일정한 가열 온도에서 1000시간 동안 가속되는 응력(accelerated stress) 시험을 행한다. 결과를 제12도에 나타내었다. 개방회로 파손의 누적 도수는 전도층 저항이 10%또는 그 이상까지 증가되는 경우를 포함한다. 제12도에 도시한 바와 같이, 종래기술의 샘플 H에서는 개방회로 파손의 수가 시간의 흐름에 따라 증가한다. 샘플 J에 있어서, 전도층은 실온에서 증착된 실리콘 함유 텅스텐 층으로 덮여서, 개방 회로 파손의 수가 1000시간 이상 시험을 하는 동안 증가하지 않는다. 350℃에서 형성된 실리콘 함유 텅스텐 피복 층을 갖는 샘플 I에 있어서는 개방 회로 파손의 수가 700시간 이후에 증가되었다. 이 경우에, 파손의 증가는 진도층 32의 축소된 횡단면의 원인, 전도층 파괴의 원인 또는 다른 인가에 의한 원인일 수 있다. 그럼에도 불구하고, 샘플 H와 비교하여 개방 회로 파손은 샘플 I와 J에서 충분히 방지할 수 있다는 것은 명백해진다.
제13a도 내지 제13d도에 도시한바와 같이 반도체장치에 Al 또는 Al 합금의 전도층을 갖는 다층 접속구조는 본 발명에 따른 실리콘 함유 텅스텐 증착법을 이용하는 다음의 방법으로 형성된다.
제13a도에 도시한 바와 같이 절연층(SiO2층) 42는, 예를 들면 열산화 공정으로 실리콘 기판 41상에 형성된다. Al(또는 Al 합금) 층은, 예를 들면 스파터링 공정으로 절연층 42상에 형성되고, 요구되는 형태를 갖는 첫번째 전도층 42을 형성하기 위하여 에칭으로 패턴화한다. 전도층 43의 Al(또는 Al 합금)은 그것의 표면상에 매우 쉽게 Al2O3박막층(도시되어 있지 않음)의 형태로 산화되기 때문에 Al2O3박막층을 제거하기 위하여 전처리를 행한다. 예를들면, 플라즈마 반응성 에칭 공정은 0.7Torr 압력하에서 BCl3(10SCCM)의 에칭 가스를 사용하고, 고주파 전력 100W(13.56MHz)를 적용하여 수행하고 또한, 플라즈마 스파터링 에칭 공정은 0.3Torr 압력하에서 H2가스(500SCCM)의 사용과 동일한 고주파 전력의 적용으로 수행한다. 이 경우에, BCl3가스를 반응가스로 하는 반응성 에칭 공정은 Al2O3박막층의 대부분을 제거하고, H2가스를 반응 가스로 하는 스파터링 에칭공정은 전도층 43의 표면과 절연층 42의 표면을 씻어낸다. 다음에, 본 발명의 방법에 따라 WF6가스와 실리콘 하이드라이드(SinH2n+2) 가스를 사용하여 전도층 43의 표면 위에만 실리콘 함유 텅스텐층 44가 선택적으로 형성되게 한다.
실리콘 함유 텅스텐층 46이 선택적으로 형성되기 위한 조건은 실리콘 기판의 노출된 면에 선택적으로 형성하기 위한 상술한 조건과 유사하다. 바람직하게는, 실리콘 함유 텅스텐층은 증착(성장) 온도 25℃(실온), 0.3Torr 압력하에서 Si3H8가스(1SCCM), WF6가스(5SCCM) 및 운반 가스 Ar(500SCCM)를 사용하여 형성된다. 이 경우에, 기판의 가열은 필요하지 않으며, AlF3는 Al(또는 Al 합금) 표면(즉, Al과 증착된 텅스텐의 공유면에서)상에 충분히 형성되지 않는데, Si3H8이 환원제로 강하게 반응하기 때문이다.
다음에, 제13b도에 도시한 바와 같이, PSG, SiO2등등의 절연층(중간 박막 절연층) 45는 CVD 공정으로 전면에 형성되고, 접촉 홀 46을 형성하기 위하여 선택적으로 에칭한다.
제13c도에 도시한 바와 같이 접촉 홀에 노출된 실리콘 함유 텅스텐층 44상에, 다른 실리콘 함유 텅스텐층 47은 접촉 홀을 WF6가스와 실리콘 하이드라이드 가스를 사용하는 상술한 방법으로 채워서 형성한다.
제13d도에 도시한 바와 같이 Al(또는 Al 합금)의 2차 전도층 48은 첫번째 배선 43과 동일한 방법으로 형성되고, 자연 산화 Al203박막층(도시되어 있지 않음)은 플라즈마 에칭 전처리에 의하여 전도층 48의 표면으로부터 제거된다. 다음에, 실리콘 함유 텅스텐층 49는 첫번째 전도층 43상에 층 44의 형성과 동일한 방법으로 2차 전도층 48의 표면에 형성된다.
따라서, 실리콘 함유 텅스텐 층들과 접촉 홀 안에 실리콘 함유 텅스텐의 충전물로 덮여진 Al(또는 Al 합금) 층들(상호 접속층)을 갖는 다층 상호 접속 구조가 얻어진다. 얻어진 구조는 높은 신뢰도와 낮은 접촉 저항을 갖는다.
실리콘 함유 텅스텐 층이 본 발명의 방법에 따라 WF6가스와 실리콘 하이드라이드 가스를 사용하여 실리콘 기판의 다른 노출면(예를들면, n-형 영역 표면과 p-형 영역 표면 또는 선정된 도우스를 갖는 불순물 도핑 영역의 노출면과 선정된 도우스와 다른 도우스를 갖는 다른 불순물 도핑 영역의 다른 노출면)에 선택적으로 형성될 때에, 층의 증착(성장)은 층 두께의 산란을 일으키는 표면들에 따라서 각각 상이한 간에서 시작된다. 증착 온도가 더 낮아지면, 증착 시작 시간의 차이가 더 커진다. Al(또는 Al 합금) 전도층의 표면상태, 실리콘 기판의 표면상태, 반도체의 불순물 전도성 형태, 불순물 농도등에 따라 실리콘 함유층의 접착 강도가 다양하고, 층의 접촉 파손 원인이 되는 벗겨짐이 생길 수 있다. 따라서, 벗겨진 층은 오염되고, 성장에 나쁜 영향을 미친다. 이런 결점을 제거하기 위하여 실리콘 함유 텅스텐의 버퍼층을 본 발명에 따른 실리콘 함유 텅스텐층의 선택적인 형성 전에 짧은 시간동안 높은 온도로 노출된 실리콘 또는 노출된 Al(또는 Al 합금)위에 바람직하게 형성시킨다. 그 증착된 버퍼층은 다음의 증기상 증착에서 증착 핵으로 작용하므로 다음의 증착은 노출된 표면의 상태에 관계없이 거의 동시에 시작된다. 그리고, 초기 반응의 높은 온도는 실리콘 함유 텅스텐과 실리콘 또는 Al 사이의 결합을 개선시키기 때문에 부착 강도를 증가시켜, 웨이퍼가 완전히 통합된다.
초기 반응은 실리콘(또는 금속) 자신과 금속 할라이드 가스(WF6가스) 사이의 자체-제한된(self limited) 표면 반응이 되게 고려할 수 있다.
실리콘의 경우에, 실리콘은 다음 반응에 따른 금속(M)으로 덮인다.
(M은 W등의 금속이고, X는 F등의 할로겐이다)
본 발명자들은 초기 반응이 대략 10초 이내에 일어나고, 온도가 올라가면 초기 반응이 웨이퍼의 구석구석까지 균일하게 일어난 것을 실험으로 확인하였다. 그러나, 높은 온도 증착이 초기 반응 완료 후에는 계속되면, 실리콘 기판과 텅스텐 같은 금속 사이의 반응은 계속되어 실리콘 기판은 부착된다. 초기 반응을 포함하는 높은 온도 증착은 가능한한 짧은 시간안에 끝내야 한다(바람직하게는 10-30초 이내에). 다음에, 실리콘 함유 텅스텐층은 본 발명에 따라 증착(성장) 속도가 증착(성장)온도에 의하여 충분한 영향을 받지 않는 물질-전달 제한 반은 조건하에서 균일하고 두껍게 형성된다.
Al의 경우에, Al 표면은 금속(M)뿐만 아니라 AlXn(즉 AlF3)로 덮이고, 다음의 반응에 따라 동시에 증착된다.
XMn+Al→M+AlXn↓
AlF3의 증착은 Al-SinH2n+2가 Al-MXn보다 더 강한 반응성을 갖기 때문에 Al-SinH2n+2, 특히 Al-Si3H8을 사용하면 비교적 감소될 수 있다. 그리고, 증착된 AlF3는 400℃ 또는 그 이상의 높은 온도로 진공중에서 승화시켜 제거할 수 있다. 초기 반응의 종료 후에, 실리콘 함유 텅스텐층은 상술한 실리콘에 대한 동일한 방법으로 형성될 수 있다.
버퍼층으로 실리콘 함유 텅스텐층 증착은 다음과 같이 행하였다.
제14도에 도시한 반응 장치를 사용할 때, 실리콘 기판 52는 투명한 판(예를 들면, 수정)위에 놓고, 가열 램프들(적외선 램프들) 54는 투명판 53 아래에 둔다. 반응 가스들과 운반 가스(WF6+SinH2n+2+H2+HE(또는 Ar))가 혼합 및 분출되게 하기 위하여 샤워(shower) 55를 실리콘 기판위에 설치한다. 가열 램프들은 반대쪽에서 기판을 가열하기 위하여 위쪽에 설치될 수 있다. 실리콘 기판 52는 기판 52의 배면에 반응가스의 도입없이 투명판 53과 직접 접촉되게 한다. 반응에 영향을 미치지 않는 가스는 배면 쪽으로 불어 넣을 수 있다.
처음에, 반응 장치 51은 진공 펌프(도시되어 있지 않음)에 의하여 진공이 된다. 제15에 도시한 바와 같이 실리콘 기판 52는 예를들면, 400℃의 높은 온도로 램프 54로 가열함으로써 신속히 가열되고, 초기 반응이 끝나는 약 10초 동안 그대로 유지한다. 온도가 요구되는 높은 온도에 도달했을 때에, WF6가스(2SCCM), SiH4가스(2SCCM) 및 He 가스(500SCCM)는 샤워 55로부터 실리콘 기판 52쪽으로 흐르게 한다. 그러면, 두께가 대략 10nm인 실리콘 함유 텅스텐 버퍼층이 선택적으로 얻어진다. 초기 반응 단계에서, 내부 압력은 약 0.01-0.1Torr로 두는 것이 바람직하다.
H2가스가 SiH4가스 대신에 사용될 수 있고, Ar 가스가 He 가스 대신에 상용 될 수 있다. 다음에, 실리콘 기판 52를 본 발명의 방법에 따른 실리콘 함유 텅스텐층이 선택적으로 형성되도록 적당한 온도로 자연적으로 또는 강제로 냉각시킨다. 그리고, WF6가스와 SinH2n+2(n=1,2,3,4)가스를 막 형성단계 Ⅱ 동안 샤워 55를 통하여 흐르게 하면, 요구되는 두께를 갖는 실리콘 함유 텅스텐층이 버퍼층상에 선택적으로 형성된다. 예를들면, WF6가스(2.5SCCM)와 Si2H6가스(1SCCM가 약 120℃로 가열한 실리콘 기판에 약 1분 동안 흐르게 한다. 가스로 Si3H8가스를 사용할 때에, 증착은 실온에서 행한다. 이 경우에, 실리콘 기판의 가열은 온도를 높이는 짧은 시간과 약 10초 동안의 초기 반응 단계Ⅰ 동안 수행한다. 본 발명에 따른 실리콘 함유 금속층은 WF6가스와 가스를 사용하는 종래의 텅스텐의 선택적 증착보다 신속한 증착(성장)과 낮은 온도에서 선택적으로 형성된다. 본 발명에 따른 방법은 Al 또는 Al 합금에 적용할 때에 상호 접속의 신뢰도가 증가되어, 반도체 장치의 신뢰도가 개선된다.
또한, 실리콘 함유 금속(고용융점 금속)층은 실온에서 Si3H8을 사용하여 선택적으로 증착될 수 있다. 이 경우에, 가열 장치와 같은 것이 필요하지 않아 장치를 간소화할 수 있다.
본 발명은 상술한 실시예에만 국한되지 않으며, 숙련된 사람들에 있어서 본 발명의 범위를 벗어나지 않고 다양한 변화를 가져올 수 있다는 것은 명백하다.
Claims (19)
- 반응 가스로서 금속 할라이드 가스와 실리콘 하이드라이드 가스를 사용하는 저압 화학 증착법에 의하여 기판상의 진도체 또는 반도체 표면과 절연체 표면상에 실리콘 함유 금속층을 형성하는 방법에 있어서, 살기 실리콘 하이드라이드 가스의 유량과 상기 금속 할라이드 가스의 유량과의 비가 2 또는 그 이하로 설정되고, 증착온도가 200℃ 또는 그 이하로 설정되는 것을 특정으로 하고, 상기 기판의 전도체 또는 반도체 표면에 상기 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제1항에 있어서, 상기 전도체 또는 반도체 표면이 절연막에 개방된 접촉 홀내의 노출면, 또는 절연체상에 형성된 전도층의 노출면인 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제1항 또는 제2항에 있어서, 상기 실리콘 함유 금속층의 금속이 텅스텐, 몰리브데늄, 티타니움, 탄탈륨, 백금 및 팔라디움으로 이루어진 그룹에서 선택된 적어도 한 금속을 함유하는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제3항에 있어서, 상기 금속이 텅스텐인 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제1항에 있어서, 상기 금속 할라이드 가스가 금속 플루오라이드 가스인 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제5항에 있어서, 상기 금속 플루오라이드 가스가 WF6, MoF6, TaF5및 TiF4로 이루어진 그룹으로부터 선택한 하나를 함유하는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제5항에 있어서, 상기 금속 할라이드 가스가 금속 클로라이드 가스인 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제7항에 있어서, 금속 클로라이드 가스가 WCl6, MoCl6TaCl5및 TiCl4로 이루어진 그룹으로부터 선택한 하나를 함유하는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제1항에 있어서, 상기 실리콘 하이드라이드 가스가 다음의 화학식, SinH2n+2(n=1,2,3,···)으로 되는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제5항 또는 제9항에 있어서, 상기 실리콘 하이드라이드 가스가 실란(SiH4) 가스이고, 상기 금속 할라이드 가스가 WF6가스이고, 상기 SiH4가스의 유량과 WF6의 유량과의 비가 2 또는 그 이하이고 상기 증착온도가 200℃-180℃의 범위내에 있는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제10항에 있어서, 상기 실리콘 하이드라이드 가스가 디실란(Si2H6) 가스이고, 상기 금속 할라이드 가스가 WF6가스이고, 상기 Si2H6가스의 유량과 WF6가스의 유량과의 비가 1 또는 그 이하이고, 상기 증착온도가 200℃-80℃의 범위내에 있는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제10항에 있어서, 상기 실리콘 하이드라이드 가스가 트리실란(Si3H8) 가스이고, 상기 금속 할라이드 가스가 WF6가스이고, 상기 Si3H8가스의 유량과 WF6가스의 유량과의 비가 0.7 또는 그 이하이고, 상기 증착온도가 100℃-실온의 범위내에 있는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제1항에 있어서, 상기 증기상 증착전에, 에칭 처리에 의하여 전도체 또는 반도체의 상기 표면을 세척하는 단계를 더 포함하는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제13항에 있어서, 상기 에칭 거리가 NF3카본 할라이드, SF6BCl3, H2불활성 가스 등으로 이루어진 그룹으로부터 선택적 에칭 가스를 사용하는 건조-에칭 공정인 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제14항에 있어서, 상기 건조-에칭 공정에서의 상기 에칭 가스가 극초단파, 고주파, 에너지 광선등으로 이루어진 그룹으로부터 선택된 에너지로부터 활성화되는 실리콘 함유 금속층을 선택적으로 형성하는 방법.
- 제3항에 있어서, 상기 증기상 증착전에, 상기 금속 할라이드 가스와 환원 가스를 포함하는 가스 혼합물내에서 10-30초의 짧은 기간동안 400-500℃의 범위내의 고온으로 상기 표면을 가열함으로써 전도체 또는 반도체의 상기 표면상에 금속 또는 실리콘 함유 금속의 버퍼층을 선택적으로 형성하는 단계를 더 포함하는 방법.
- 제16항에 있어서, 텅스텐 또는 실리콘 함유 텅스텐의 상기 버퍼층이 WF6가스와 H2또는 SiH4의 상기 환원 가스와의 사용에 의하여 선택적으로 형성되는 방법.
- 제17항에 있어서, SinH2n+2가스의 유량과 WF6가스의 유량과의 비가 1 또는 그 이하이고, 증착온도가 200℃ 또는 그 이하일때에 WF6가스와 SinH2n+2(n=2,3,4) 가스와의 사용에 의하여 상기 버퍼층상에 상기 실리콘 함유 금속층이 요구되는 두께로 형성되는 방법.
- 알루미늄 또는 알루미늄 합금의 전도층을 갖는 다층 상호접속 구조로된 반도체 장치를 제조하는 방법에 있어서, 반도체 기판상에 형성된 절연막 위에 첫번째 전도층을 형성하는 단계와, 상기 첫번째 전도층의 표면상에 첫번째 실리콘 함유 금속층을 선택적으로 형성하는 단계와, 중간 박막 절연층을 전면에 걸쳐 형성하는 단계와, 상기 첫번째 전도층의 한부분 노출시키는 접촉 홀을 개방시키기 위하여 상기 중간 박막 절연층을 선택적으로 에칭하는 단계와, 상기 접촉 홀내에 두번째 실리콘 함유 금속층을 선택적으로 형성하는 단계와, 상기 두번째 실리콘 함유 금속층과 상기 중간 박막 절연층 위에 두번째 전도층을 형성하는 단계와, 상기 두번째 전도층상에 세번째 실리콘 함유 금속층을 선택적으로 형성하는 단계와 형성되고, 상기 실리콘 하이드라이드 가스의 유량과 금속 할라이드 가스의 유량과의 비가 2 또는 그 이하이고, 증착 온도가 200℃ 또는 그 이하일 때, 상기 첫번째 실리콘 함유 금속층과, 두번째 실리콘 함유 금속층과, 두번째 전도층과등이 반응가스로서 금속 할라이드 가스와 실리콘 하이드라이드 가스를 사용함으로써 형성되는 반도체 장치의 제조방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP?62-209534 | 1987-08-24 | ||
| JP20953487 | 1987-08-24 | ||
| JP5882188 | 1988-03-11 | ||
| JP?63-058821 | 1988-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890004402A KR890004402A (ko) | 1989-04-21 |
| KR910009316B1 true KR910009316B1 (ko) | 1991-11-09 |
Family
ID=26399829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880010777A KR910009316B1 (ko) | 1987-08-24 | 1988-08-24 | 실리콘 함유 금속층을 선택적으로 형성하는 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4902645A (ko) |
| EP (1) | EP0305143B1 (ko) |
| KR (1) | KR910009316B1 (ko) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0370775B1 (en) * | 1988-11-21 | 1996-06-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| US5084417A (en) * | 1989-01-06 | 1992-01-28 | International Business Machines Corporation | Method for selective deposition of refractory metals on silicon substrates and device formed thereby |
| US5202287A (en) * | 1989-01-06 | 1993-04-13 | International Business Machines Corporation | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction |
| JP2765967B2 (ja) * | 1989-07-26 | 1998-06-18 | 沖電気工業株式会社 | 半導体素子 |
| JP2721023B2 (ja) * | 1989-09-26 | 1998-03-04 | キヤノン株式会社 | 堆積膜形成法 |
| EP0420597B1 (en) * | 1989-09-26 | 1996-04-24 | Canon Kabushiki Kaisha | Process for forming a deposited film by use of alkyl aluminum hydride and process for preparing semiconductor device |
| KR930000309B1 (ko) * | 1989-11-22 | 1993-01-15 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| JP3194971B2 (ja) * | 1990-01-08 | 2001-08-06 | エルエスアイ ロジック コーポレーション | Ｃｖｄチャンバに導入されるプロセスガスをｃｖｄチャンバへの導入前に濾過するための装置 |
| EP0443277B1 (en) * | 1990-02-20 | 1998-12-30 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Metallized ceramic body and method to make the same |
| US4966869A (en) * | 1990-05-04 | 1990-10-30 | Spectrum Cvd, Inc. | Tungsten disilicide CVD |
| KR930002673B1 (ko) * | 1990-07-05 | 1993-04-07 | 삼성전자 주식회사 | 고융점금속 성장방법 |
| US5077236A (en) * | 1990-07-02 | 1991-12-31 | Samsung Electronics Co., Ltd. | Method of making a pattern of tungsten interconnection |
| DE4021516A1 (de) * | 1990-07-06 | 1992-01-16 | Samsung Electronics Co Ltd | Verfahren zum differenzierten aufwachsen von wolfram fuer die selektive chemische abscheidung aus der gasphase |
| US5064686A (en) * | 1990-10-29 | 1991-11-12 | Olin Corporation | Sub-valent molybdenum, tungsten, and chromium amides as sources for thermal chemical vapor deposition of metal-containing films |
| JPH04242088A (ja) * | 1991-01-16 | 1992-08-28 | Nec Corp | Ｉｃソケット |
| JPH05129230A (ja) * | 1991-10-31 | 1993-05-25 | Fujitsu Ltd | タングステン膜の形成方法 |
| US5231056A (en) * | 1992-01-15 | 1993-07-27 | Micron Technology, Inc. | Tungsten silicide (WSix) deposition process for semiconductor manufacture |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| GB9219281D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| GB9219267D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| KR960006436B1 (ko) * | 1992-12-17 | 1996-05-15 | 삼성전자주식회사 | 반도체장치의 콘택플러그 형성방법 |
| KR960008550B1 (en) * | 1992-12-31 | 1996-06-28 | Hyundai Electronics Ind | Contact plug manufacturing method using tungsten |
| JPH07115130A (ja) * | 1993-10-14 | 1995-05-02 | Toshiba Corp | 半導体装置の製造方法 |
| JP3294413B2 (ja) * | 1993-12-28 | 2002-06-24 | 富士通株式会社 | 半導体装置の製造方法及び製造装置 |
| JPH07263680A (ja) * | 1994-03-24 | 1995-10-13 | Hitachi Ltd | 半導体装置の製造方法 |
| USRE39895E1 (en) | 1994-06-13 | 2007-10-23 | Renesas Technology Corp. | Semiconductor integrated circuit arrangement fabrication method |
| DE69518710T2 (de) * | 1994-09-27 | 2001-05-23 | Applied Materials Inc | Verfahren zum Behandeln eines Substrats in einer Vakuumbehandlungskammer |
| US5950099A (en) * | 1996-04-09 | 1999-09-07 | Kabushiki Kaisha Toshiba | Method of forming an interconnect |
| JPH1064848A (ja) * | 1996-08-13 | 1998-03-06 | Toshiba Corp | 半導体装置の製造装置および製造方法 |
| EP0841690B1 (en) * | 1996-11-12 | 2006-03-01 | Samsung Electronics Co., Ltd. | Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method |
| US6452276B1 (en) * | 1998-04-30 | 2002-09-17 | International Business Machines Corporation | Ultra thin, single phase, diffusion barrier for metal conductors |
| US6255192B1 (en) | 1998-09-29 | 2001-07-03 | Conexant Systems, Inc. | Methods for barrier layer formation |
| JP3403357B2 (ja) | 1999-06-03 | 2003-05-06 | 株式会社半導体先端テクノロジーズ | 配線形成方法及び配線形成装置 |
| WO2002080244A2 (en) * | 2001-02-12 | 2002-10-10 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| WO2004009861A2 (en) * | 2002-07-19 | 2004-01-29 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| CN1875402B (zh) * | 2003-10-30 | 2012-03-21 | 皇家飞利浦电子股份有限公司 | 音频信号编码或解码 |
| JP2005149767A (ja) * | 2003-11-11 | 2005-06-09 | Pioneer Electronic Corp | 薄膜形成方法 |
| US7772097B2 (en) * | 2007-11-05 | 2010-08-10 | Asm America, Inc. | Methods of selectively depositing silicon-containing films |
| KR20130021026A (ko) * | 2011-08-22 | 2013-03-05 | 엘지이노텍 주식회사 | 웨이퍼 표면 처리 방법 |
| KR102631150B1 (ko) * | 2017-05-15 | 2024-01-29 | 도쿄엘렉트론가부시키가이샤 | 첨단 패턴화 적용을 위한 원위치의 선택적 증착 및에칭 |
| JP7362258B2 (ja) * | 2019-02-08 | 2023-10-17 | 東京エレクトロン株式会社 | 基板処理方法及び成膜システム |
| KR20210128475A (ko) * | 2019-03-20 | 2021-10-26 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 |
| US11756790B2 (en) | 2021-03-09 | 2023-09-12 | Tokyo Electron Limited | Method for patterning a dielectric layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218291A (en) * | 1978-02-28 | 1980-08-19 | Vlsi Technology Research Association | Process for forming metal and metal silicide films |
| JPS5972132A (ja) * | 1982-10-19 | 1984-04-24 | Toshiba Corp | 金属及び金属シリサイド膜の形成方法 |
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0770502B2 (ja) * | 1985-04-26 | 1995-07-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH0783021B2 (ja) * | 1985-07-10 | 1995-09-06 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US4766006A (en) * | 1986-05-15 | 1988-08-23 | Varian Associates, Inc. | Low pressure chemical vapor deposition of metal silicide |
| US4684542A (en) * | 1986-08-11 | 1987-08-04 | International Business Machines Corporation | Low pressure chemical vapor deposition of tungsten silicide |
-
1988
- 1988-08-23 EP EP88307789A patent/EP0305143B1/en not_active Expired - Lifetime
- 1988-08-23 US US07/235,403 patent/US4902645A/en not_active Expired - Lifetime
- 1988-08-24 KR KR1019880010777A patent/KR910009316B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4902645A (en) | 1990-02-20 |
| EP0305143A2 (en) | 1989-03-01 |
| KR890004402A (ko) | 1989-04-21 |
| EP0305143A3 (en) | 1990-10-03 |
| EP0305143B1 (en) | 1993-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009316B1 (ko) | 실리콘 함유 금속층을 선택적으로 형성하는 방법 | |
| US6181013B1 (en) | Method for selective growth of Cu3Ge or Cu5Si for passivation of damascene copper structures and device manufactured thereby | |
| JP2545184B2 (ja) | 半導体装置およびその製造方法 | |
| KR960010056B1 (ko) | 반도체장치 및 그 제조 방법 | |
| US5567987A (en) | Semiconductor device having a multi-layer metallization structure | |
| US5843843A (en) | Method for forming a wiring layer a semiconductor device | |
| US5458697A (en) | Highly purified metal material and sputtering target using the same | |
| KR910007108B1 (ko) | 알루미늄 또는 알루미늄 화합물로 구성된 적어도 2개의 도체층을 포함하는 반도체 집적회로 및 그 제조방법 | |
| US5175017A (en) | Method of forming metal or metal silicide film | |
| US6071810A (en) | Method of filling contact holes and wiring grooves of a semiconductor device | |
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| EP1021827B1 (en) | Dual damascene metallization | |
| EP1346408B1 (en) | Method of electroless introduction of interconnect structures | |
| CN1524292A (zh) | 集成电路制造中用于电解电镀和无电电镀金属的表面处理装置和方法 | |
| US5177589A (en) | Refractory metal thin film having a particular step coverage factor and ratio of surface roughness | |
| TWI298510B (en) | Semiconductor device and method for manufacturing same | |
| WO2002067319A2 (en) | Copper interconnect structure having diffusion barrier | |
| JPH0573254B2 (ko) | ||
| US6111318A (en) | Semiconductor device comprising Cu--Ta and method for forming the semiconductor device | |
| JPH0666286B2 (ja) | シリコン含有金属膜の形成方法 | |
| JPH07114203B2 (ja) | 半導体装置の製造方法 | |
| US6130162A (en) | Method of preparing passivated copper line and device manufactured thereby | |
| KR100443796B1 (ko) | 구리 금속 배선 형성방법 | |
| JP3027987B2 (ja) | 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法 | |
| KR100645930B1 (ko) | 반도체 소자의 구리 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031023 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |