KR20210072092A - 전자계 차폐판, 그 제조 방법, 전자계 차폐 구조 및 반도체 제조 환경 - Google Patents

전자계 차폐판, 그 제조 방법, 전자계 차폐 구조 및 반도체 제조 환경 Download PDF

Info

Publication number
KR20210072092A
KR20210072092A KR1020217014439A KR20217014439A KR20210072092A KR 20210072092 A KR20210072092 A KR 20210072092A KR 1020217014439 A KR1020217014439 A KR 1020217014439A KR 20217014439 A KR20217014439 A KR 20217014439A KR 20210072092 A KR20210072092 A KR 20210072092A
Authority
KR
South Korea
Prior art keywords
layer
shielding plate
permalloy
electromagnetic
shielding
Prior art date
Application number
KR1020217014439A
Other languages
English (en)
Other versions
KR102567771B1 (ko
Inventor
이찌로 미야노
오사무 고무로
마사까즈 다까하시
마사시 후지따
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20210072092A publication Critical patent/KR20210072092A/ko
Application granted granted Critical
Publication of KR102567771B1 publication Critical patent/KR102567771B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
    • H01F1/14—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys
    • H01F1/147—Alloys characterised by their composition
    • H01F1/14708—Fe-Ni based alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H01F41/0213—Manufacturing of magnetic circuits made from strip(s) or ribbon(s)
    • H01F41/0226—Manufacturing of magnetic circuits made from strip(s) or ribbon(s) from amorphous ribbons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H01F41/0233—Manufacturing of magnetic circuits made from sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/09—Diaphragms; Shields associated with electron or ion-optical arrangements; Compensation of disturbing fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/16—Vessels; Containers
    • H01J37/165—Means associated with the vessel for preventing the generation of or for shielding unwanted radiation, e.g. X-rays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
    • H01F1/14—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys
    • H01F1/147—Alloys characterised by their composition
    • H01F1/153—Amorphous metallic alloys, e.g. glassy metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/026—Shields
    • H01J2237/0266—Shields electromagnetic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

비교적 고주파의 전자계에 대하여 높은 차폐 성능을 얻으면서, 중량을 가볍게 할 수 있는 전자계 차폐판 등을 제공한다. 전자계 차폐판은, 퍼멀로이의 판재 또는 시트를 포함하는 퍼멀로이층(3)과, Fe-Si-B-Cu-Nb계 아몰퍼스의 판재 또는 시트를 포함하는 아몰퍼스층(1)을 겹쳐서 구성된다.

Description

전자계 차폐판, 그 제조 방법, 전자계 차폐 구조 및 반도체 제조 환경
본 발명은, 전자계 차폐판, 그 제조 방법, 전자계 차폐 구조 및 반도체 제조 환경에 관한 것이다.
반도체 제조의 공정 품질 관리에는, 계측·검사 장치로서, 전자 현미경을 응용한 웨이퍼 상의 소자 회로 패턴의 형상 관찰 및 각종 치수 측정을 행하는 측장 SEM이 널리 이용되고 있다. 소자의 보다 높은 집적화에 추종하여, 보다 미세한 형상(배선의 폭 또는 직경이 10㎚ 내지 20㎚ 전후)의 관찰과, 실제 형상에 대한 고정밀도·고분해능의 계측 결과를, 재현성 좋게 얻는 것이 요구되어 왔다.
한편, 근년의 반도체 제조에서는, 회로나 소자의 치수의 미세화에 수반되는 성능 한계를 피하고, 한층 더한 집적도를 달성하기 위해, 반도체 회로가 형성된 구성 단위의 층을, 층간을 도통하는 금속 전극 등을 통해 복수층 적층하는 삼차원적 구조가 채용되고 있다. 이 구조의 반도체 제조 라인에서는, CVD 제막 장치, 플라스마 에칭, 이온 도핑 장치, 고주파 유도 가열 방식의 막질 개선 장치, 웨이퍼 표면세정 장치, 나아가, 엑시머 레이저 광원을 내장한 노광 장치나 광학식 검사 장치가 밀접하여 설치된 상황에 있다. 측장 SEM은, 이와 같은 제조 라인에 있어서, 형성된 반도체 회로의 품질 관리에 공용되기 때문에, 주위 장치가 발생하는 전자계(AC 자장; 교번 전자계, 10Hz를 초과하는 주파수(전원 주파수 50Hz 내지 60Hz를 포함함)에서 500nT 내지 1μT 전후. DC 자장; 정자계, 10Hz 미만의 주파수에서 300nT 내지 650nT 전후)나, FA 설비에 사용되는 구내 무선 LAN(2.4㎓ 대역)으로부터의 영향을 받는 상태가 된다. 전자선을 지정 범위 내에서 고속 주사하여, 피관찰물인 웨이퍼 표면의 세선 및 구멍과 같은 회로 요소의 화상을 실물에 충실하게 취득하기 위해서는, 장치 외부의 전자계의 영향을 억제하는 전자계 차폐판이 필수가 된다.
특허문헌 1에서는, 비정질 재료를 응용한 판재를 구성하고, 퍼멀로이나 규소 강판과 비교하여 고성능의 실드실을 구성하는 발명이 기재되어 있다. 특허문헌 2에는, 비정질 판재를 취급하기 쉽게 하고, 형상의 제약을 저감한 발명이 기재되어 있다. 특허문헌 3에서는, 아몰퍼스 자성 박판과 강자성체 박판재를 복합 금속판으로서, 적층 일체화한 후, 외부의 전자계를 상쇄한 상황에서 어닐링하여 구성하는, 자장 차폐재의 발명이 기재되어 있다.
또한, 특허문헌 4 내지 6에는, 아몰퍼스재에 규소 강판을 겹치는 것이 기재되어 있다.
일본 특허 공개 소62-221199호 공보 일본 특허 공개 평11-26981 일본 특허 공개 평4-266092호 공보 일본 특허 공개 평7-231191호 공보 일본 특허 제2837595호 공보 일본 특허 제2606971호 공보
종래의 전자계 차폐판에 있어서, 비교적 고주파의 전자계에 대하여 높은 차폐 성능을 얻기 위해서는, 요구되는 재료의 중량이 커진다는 문제가 있었다.
예를 들어, 반도체 제조 환경의 전자파에 의한 외란을 억제할 목적에서는, 연자성체의 PC 퍼멀로이나 뮤메탈, 나아가 규소강(전자강)이 전자계 차폐판의 재료로서 다용되고 있다. 이들 재료를 사용하여 정자장 내지 수십Hz의 주파수 대역의 비교적 온화한 교번 자장에 관한 차폐 성능을 얻기 위해서는, 두께 1㎜ 전후의 재료를 사용하는 것이 일반적이었다. 이 때문에, 가로 폭×깊이×높이가, 각각 수천㎜ 규모의 외형을 갖는 장치를 상정하면, PC 퍼멀로이재를 선택한 경우에는 그 비중이 약 8.62이기 때문에, 6면을 둘러싸기 위한 차폐판의 중량이 300㎏ 내지 400㎏으로 된다. 장치 자체의 중량이 1,500㎏ 내지 2,500㎏인 경우, 이 4분의 1 내지 5분의 1에 상당하는 중량을, 차폐재의 중량에 의해 증가시켰다. 반도체 제조 환경의 바닥면은, 부유 진애 저감을 위해, 천공된 바닥판에 의한, 바닥면으로부터 바닥 하부로의 배기를 수반한 그레이팅 구조인 경우가 많아, 내하중에 제약이 있기 때문에, 장치 중량의 저감은 중요한 설계 항목으로 되어 있다. 본 발명이 적용 가능한 측장 SEM 장치는, 공정·품질 관리에 공용되기 때문에, 하나의 제조 라인에 복수대의 장치가 인접하여 설치되는 상황이 많기 때문에, 장치의 중량 저감이 보다 중요해진다.
PC 퍼멀로이재는, 초투자율이 높고, 보자력이 작아(외부 자장의 소실 시, 착자·대자가 발생하기 어려움), 전자계 차폐재로서 다용된다. PC 퍼멀로이재는, 중량비로 75％ 내지 80％의 니켈 원소를 함유한다. 이 때문에, 니켈재의 국제 시장 시세의 영향을 받아, 비교적 큰 가격 변동이 발생하는 경향이 있고, 재료 비용도 비교적 높은 상황에 있다.
퍼멀로이재를 사용한 전자계 차폐재에서는, 높은 투자율에 의해 자속을 퍼멀로이재에 집중시켜, 퍼멀로이재로 주위가 둘러싸인 공간 내로의 자속 밀도를 저감시키는 원리를 이용한다. 이 때문에, 정자계부터 10Hz보다 낮은 주파수까지의 대역의 차폐에 유효해도, 50Hz 내지 60Hz의 전원 동기 주파수부터, 그것보다 높은 주파수 대역의 AC 자장(교번 자계)에 대해, 차폐 성능이 저하되는 경향이 있었다. 이 때문에, 보다 고주파수의 대역에서의 전자계의 차폐를 위해, 도전성이 높은 알루미늄재 등을 퍼멀로이재의 더 외표면에 장착하여, 알루미늄재의 도전성에 의한 정전 차폐를 이용하는 것이 병용되어 왔다. 최외층에 장착된 알루미늄재의 정전 차폐 효과에 의해, ㎒ 대역 전계의 차폐가 가능해도, ㎑ 대역의 전자계에 대해서는, 퍼멀로이재의 특성으로서, 전자계의 표피 효과와 재료 중에 발생하는 와전류의 악영향에 의해, 소재 중량 및 재료 비용에 걸맞은 차폐 성능이 얻어지지 않았다.
측장 SEM의 전자선 주사 속도는, 단위 시간당의 처리수의 증대화와, 웨이퍼 상의 보다 미세한 패턴에서의 고정밀도의 치수 계측을 실현하는 SEM상의 고분해능화(화소수의 증대화)를 위해, 보다 고속화되어 있어, 전원 주파수의 5배 내지 10배, 더 높은 주파수 대역의 전자계로부터의 외란 영향을 받기 쉬운 상황으로 되어 있다. 그러나, 종래의 차폐재에서는, 전술한 바와 같이, 충분한 차폐 효과가 얻어지지 않았다.
또한, 특허문헌 4 및 5에 기재된 기술에서는, 보강재로서 규소 강판을 사용하고 있지만, 규소 강판에서는 중량에 대한 차폐 성능이 제한된다. 예를 들어, 규소 강판의 비투자율은, 퍼멀로이재와 비교하여 대략 1자릿수(약 10배) 다르기 때문에, 동등한 차폐 성능을 얻기 위해서는, 퍼멀로이재로 구성한 경우에 비해, 판재 두께를 증대시킨 설계가 된다. 이 때문에, 중량 경감을 우선하여 규소 강판을 설계한 경우에는, 차폐 성능이 제한되어 버린다.
본 발명은, 상기와 같은 과제를 감안하여 이루어진 것이며, 비교적 고주파의 전자계에 대하여 높은 차폐 성능을 얻으면서, 중량을 가볍게 할 수 있는, 전자계 차폐판, 그 제조 방법, 전자계 차폐 구조, 및 반도체 제조 환경을 제공하는 것을 목적으로 한다.
본 발명에 관한 전자계 차폐판은, 퍼멀로이의 판재 또는 시트를 포함하는 퍼멀로이층과, Fe-Si-B-Cu-Nb계 아몰퍼스의 판재 또는 시트를 포함하는 아몰퍼스층을, 겹쳐서 구성된다.
본 발명에 관한 전자계 차폐판, 그 제조 방법, 전자계 차폐 구조, 및 반도체 제조 환경에 의하면, 비교적 고주파의 전자계에 대하여 높은 차폐 성능을 얻으면서, 중량을 가볍게 할 수 있다.
보다 구체적인 효과의 예를 이하에 설명한다. 단, 효과는 이들에 한정되지 않고, 또한, 이하의 효과 중 어느 것도 얻어지지 않는 실시예도, 본 발명의 범위에 포함되는 경우가 있다.
전자계의 차폐 성능에 관하여, PC 퍼멀로이 등의 퍼멀로이를 사용한 전자계 차폐판에서는, 50Hz 미만의 주파수 대역에서는, 재료가 갖는 높은 투자율을 이용하여 재료 중으로 자속을 집중시킬 수 있어, 재료의 두께에 따라서 비교적 효율적으로 차폐 효과가 얻어졌다. 그러나, 전원 주파수(50Hz 내지 60Hz)부터 500Hz까지의 대역이나, ㎑의 대역에 관해서는, 차폐재의 중량에 대하여, 충분한 차폐 성능이 얻어지지 않았다.
본 발명의 특정 실시예에 관한 적층 구조에서는, 아몰퍼스층에서의 감쇠 차폐 효과와, PC 퍼멀로이층 및 아몰퍼스층의 적층 계면에서의 반사 효과에 의한 차폐 효과와, PC 퍼멀로이층에서의 자속의 집중 효과를 병용할 수 있다. 이 때문에, 전원 주파수(50Hz 내지 60Hz) 이상의 주파수 대역에 있어서, PC 퍼멀로이재의 소재 두께에 따라서 증가되는 와전류나, 고주파 대역에서의 전자계의 표피 효과에 기인한 투자율의 감소를 보완하므로, 보다 높은 주파수의 교번 전자계에 대해, PC 퍼멀로이 단층으로 구성한 전자계 차폐판과 비교하여 차폐 성능을 향상시킬 수 있다.
또한, 아몰퍼스재와의 적층화에 의해, 차폐 성능을 확보한 상태에서 PC 퍼멀로이층의 판 두께를 감소시킬 수 있다. PC 퍼멀로이는 니켈 함유량이 크기 때문에 질량이 크므로, PC 퍼멀로이재의 사용량을 억제할 수 있으면, 차폐 부재의 중량을 30 내지 40％ 저감할 수 있는 경우가 있다.
또한, 퍼멀로이재 사용량의 삭감에 의해, 니켈재 시세의 가격 변동의 영향을 저감할 수 있어, 차폐재의 비용 안정화와 저감이 가능해진다.
도 1은 본 발명의 실시예 1에 관한 전자계 차폐판을 제조하는 방법의 일례를 설명하는 흐름도이다.
도 2는 아몰퍼스층의 단부로부터의 발진 방지 대책의 예를 도시하는 도면이다.
도 3은 테두리부 주변과 고정 구멍의 주위에 수지 테이프 소재에 의한 피복층을 마련한 아몰퍼스층의 예를 도시하는 도면이다.
도 4는 내식 알루미늄 판재층과 아몰퍼스재층과 퍼멀로이재층(3)의 3층을 포함하는 차폐판 확대 단면도이다.
도 5는 너트를 사용하지 않는 구성의 예를 도시하는 도면이다.
도 6은 종래의 전자계 차폐판의 구성의 예를 도시하는 도면이다.
도 7은 전자계 차폐판을 구비하는 전자계 차폐 구조의 예를 도시하는 도면이다.
도 8은 차폐 모델을 사용한 실험 결과를 나타내는 그래프이다.
도 9는 적층 재료의 적층 고정에 양면 접착 테이프를 사용하는 경우의 구성의 예를 도시하는 도면이다.
도 10은 비교예로서, 퍼멀로이층을 사용하지 않는 경우의 실험 결과를 도시하는 도면이다.
도 11은 복수의 전자계 차폐판의 커플링 구조의 예를 도시하는 도면이다.
도 12는 개구부를 구비하는 전자계 차폐 구조의 예를 도시하는 도면이다.
도 13은 다른 개구부를 구비하는 전자계 차폐 구조의 예를 도시하는 도면이다.
도 14는 도 13의 하니컴재의 구조를 보다 구체적으로 도시하는 도면이다.
도 15는 전자계 차폐 구조에 웨이퍼 반송용의 개구부가 마련되어 있는 경우의 구조의 예를 도시하는 도면이다.
도 16은 본 발명의 실시예 2에 관한 능부 접속 부재의 구성의 예를 도시하는 도면이다.
도 17은 본 발명의 실시예 3에 관한 전자계 차폐판의 구성의 예를 도시하는 도면이다.
도 18은 본 발명의 실시예 4에 관한 전자계 차폐 구조의 구성의 예를 도시하는 도면이다.
도 19는 도 18의 전자계 차폐 구조의 전체도를 포함하는 도면이다.
도 20은 도 19의 볼트의 형상 및 작용을 도시하는 도면이다.
도 21은 본 발명의 실시예 5에 관한 전자계 차폐판의 구성의 예를 도시하는 도면이다.
도 22는 도 21의 전자계 차폐판을 제조하는 방법의 일례를 설명하는 흐름도이다.
이하, 본 발명의 실시예를 첨부 도면에 기초하여 설명한다. 본 발명은 예를 들어 전자계 차폐판에 관한 것이다. 이 전자계 차폐판은, Fe-Si-B-Cu-Nb계 아몰퍼스재와, 퍼멀로이(PC 퍼멀로이, 뮤메탈 등)를, 적어도 1층씩 적층하여 구성한 적층재를 기본 구성으로 한다. 이하, 전자계 차폐판을, 간단히 「차폐판」이라 칭하는 경우가 있다.
[실시예 1]
도 1은 본 발명의 실시예 1에 관한 전자계 차폐판을 제조하는 방법의 일례를 설명하는 흐름도이다. 본 실시예에서는, 퍼멀로이의 예로서 PC 퍼멀로이를 선택하였다. 먼저, 퍼멀로이재 및 아몰퍼스재의 성형이 행해진다(스텝 S1). 스텝 S1에서는, 퍼멀로이재의 판재 또는 시트(본 실시예에서는 판재로 함)를 포함하는 퍼멀로이층과, Fe-Si-B-Cu-Nb계 아몰퍼스의 판재 또는 시트(본 실시예에서는 시트로 함)를 포함하는 아몰퍼스층이 형성된다. 퍼멀로이층은, 상술한 바와 같이 예를 들어 PC 퍼멀로이 또는 뮤메탈의 판재 또는 시트에 의해 구성하는 것이 가능하다.
스텝 S1의 성형 처리는, 필요에 따라서, 잘라내기, 외형 형상의 가공, 천공 가공 등을 포함한다. 퍼멀로이층에 대해서는, 스텝 S1 후에, 재료에 적합한 온도에서 자성 어닐링을 행해도 된다(스텝 S2). 이와 같이 하면, 스텝 S1(특히 형상 가공 등)에서 발생한, 투자율 등의 재료 특성을 열화시키는 금속 조직의 왜곡이나 전이를 제거할 수 있다.
다음에, 아몰퍼스층의 단부로부터의 발진 방지 대책을 행해도 된다(스텝 S3). 아몰퍼스재(판재 등)를 취급할 때, 재료에 대하여 굴곡이나 변형 등을 부여하면, 아몰퍼스를 구성하는 금속 원소가 미소한 분진이 되어 분리 비산할 것이 염려된다. 미세 전자 회로를 리소그래피나 물리적 가동으로 형성하는 반도체 제조의 환경에서는, 이와 같은 분진이나 금속 이물(파티클)의 발생의 억제를 행하는 것이 바람직한 경우가 있다.
도 2는 이와 같은 대책의 예를 나타낸다. 아몰퍼스층(1)을 구성하는 재료(예를 들어 판재)의, 가공 또는 절단된 단부면(적층 고정 시에 사용하는 고정용 구멍을 포함함) 및 그 주변에, 수지 테이프 소재(2)가 장착된다. 도 2의 B부는 아몰퍼스층(1)의 테두리부 주변이며, 도 2의 C부는 아몰퍼스층(1)의 고정용 구멍의 주변이다. 수지 테이프 소재(2)는, 아몰퍼스층(1)의 단부 또는 개구부가 노출되지 않도록 피복하는 피복층의 예이다.
피복층은, 예를 들어 아몰퍼스층(1)의 편면으로부터, 다른 쪽의 면까지, 단부 또는 개구부를 통해 덮는다. 피복층은, 아몰퍼스층(1)의 가공된 단부를 노출시키지 않고, 단부의 전체를 피복하도록 구성할 수 있다. 단부 또는 개구부가 복수 있는 경우에는, 그것들 모두에 대하여 피복층을 형성하면 적합하지만, 그렇지 않은 경우에도 어느 정도의 효과를 얻을 수 있다.
수지 테이프 소재(2)는 예를 들어 편면에 접착층을 갖는 수지 테이프 소재이다. 이와 같이, 아몰퍼스층(1)의 가공 또는 절단된 단부면이 노출되지 않는 구조로 함으로써, 아몰퍼스층(1)으로부터의 금속 이물의 발생을 억제할 수 있다.
장착하는 수지 테이프 소재(2)의 도전성의 유무는, 차폐 성능에는 영향이 없는 모양이다. 단, 아몰퍼스층(1)과 퍼멀로이층(3)을 적층한 상태에서, 보다 높은 차폐 특성을 얻기 위해서는, 아몰퍼스층(1) 및 퍼멀로이층(3)의 양쪽 재료의 접촉 면적이 가능한 한 넓게 확보되도록, 수지 테이프 소재(2)의 폭 및 두께를 선택 및 설계하는 것이 바람직하다.
또한, 스텝 S2 및 S3의 양쪽을 실행하는 경우에는, 이들을 동시에 실행해도 되고, 도 1과는 역의 순서로 실행해도 된다.
다음에, 보강재를 사용할지 여부의 판단이 행해진다(스텝 S4). 이 판단은, 차폐판의 용도 및 요구되는 성능 등에 따라, 당업자가 적절히 행할 수 있다.
보강재를 사용하는 경우에는, 예를 들어 내식 알루미늄재의 성형품을 사용하여 보강재가 형성된다(스텝 S5). 이 내식 알루미늄재의 상세에 대해서는, 도 4 등을 사용하여 후술한다.
스텝 S4 또는 스텝 S5 후에, 퍼멀로이층과 아몰퍼스층을(필요에 따라서 또한 보강재를) 겹쳐서 고정하여, 차폐판을 구성한다(스텝 S6). 고정에는 예를 들어 볼트를 사용할 수 있다. 본 실시예에서는, 이때 양층의 계면에는 다른 재료를 개재시키지 않고, 양층의 대향하는 표면이 직접 접촉하는 상태로 하여, 가능한 한 간극(공간)을 만들지 않고, 적층 및 고정한다.
예를 들어, 차폐판이, 소정의 차폐 성능을 갖는 전자계 차폐 영역을 갖고, 퍼멀로이층과 아몰퍼스층은, 이 전자계 차폐 영역의 전체에 있어서 접촉한다. 전자계 차폐 영역이란, 차폐판이 전자계를 차폐하는 기능을 갖도록 설계되는 영역을 의미하고, 예를 들어 차폐판의 주연, 고정 부위, 개구부 등에 있어서 전자계를 차폐하는 기능을 필요로 하지 않는 영역이 존재하는 경우에는, 그와 같은 영역은 전자계 차폐 영역에는 포함되지 않는다. 전자계 차폐 영역은, 차폐판의 거의 전체면을 차지하는 것이어도 된다.
도 3 및 도 4에, 퍼멀로이층(3)과 아몰퍼스층(1)을 적층 및 고정하기 위한 구성의 예를 도시한다. 도 3은 테두리부 주변을 포함하고, 고정 구멍의 주위에 수지 테이프 소재(2)에 의한 피복층을 형성한 아몰퍼스층(1)만을 표시하고 있다. 도 4는 내식 알루미늄 판재(4), 아몰퍼스층(1), 퍼멀로이층(3)의 3층을 포함하는 차폐판의 일부를 확대한 단면도를 포함하는 도면이다. 이 예에서는, 퍼멀로이층(3) 및 아몰퍼스층(1)이, 각각 매트릭스상으로 천공되어 있다. 천공의 간격은, 세로 방향에서는 b이고, 가로 방향에서는 c이다. 차폐판은, 비자성 재료를 포함하는 고정 부재(제1 고정 부재)를 구비하고, 천공된 구멍부 H(제1 관통 구멍부)에 이 고정 부재가 배치된다. 비자성 재료로서는, 예를 들어 SUS316재 또는 SUS304재를 사용할 수 있다(SUS304재의 비자성 특성은, SUS316재보다는 떨어진다).
또한 도 4의 예에서는, 차폐판은 내식 알루미늄 판재(4)를 구비한다. 내식 알루미늄 판재(4)는, 도 1의 스텝 S5에 있어서 배치되는 내식 알루미늄재의 성형품이다.
제1 고정 부재는, 예를 들어 비자성 재료의 볼트(5) 및 너트(15)를 포함한다. 볼트(5)가 구멍부 H를 관통하여 너트(15)와 나사 결합하여 체결됨으로써, 볼트(5) 및 너트(15)가 각 구멍부 H에 있어서 아몰퍼스층(1) 및 퍼멀로이층(3)을 서로 고정한다. 이와 같이 하면, 적층재(아몰퍼스층(1) 및 퍼멀로이층(3))를 일체화하여 보유 지지할 수 있다.
양쪽 층의 적층 고정 시에, 제1 고정 부재로서, 볼트 및 너트 대신에, 또는 이것에 더하여, 다른 구성을 사용해도 된다. 도 4의 예에서는, 구멍부 H의 주변에, 보강재를 포함하는 보강층으로서 보강용 판재(6)가 배치되어 있다. 보강용 판재(6)는, 아몰퍼스층(1) 또는 퍼멀로이층(3)과 면으로 접촉한다. 보강용 판재(6)는, 외력에 의한 변형을 억제하기 위해 사용할 수 있고, 자성 특성의 열화를 억제할 수 있다.
도 5에 너트를 사용하지 않는 구성의 예를 도시한다. 이 예에서는, 너트 대신에, 암나사 요소를 형성한 판재(19)가 배치되어 있다. 암나사 요소를 형성한 판재(19)를 사용하는 경우에는, 예를 들어 전자계 차폐 공간의 내측(구체예로서, 퍼멀로이층(3)에 관하여 아몰퍼스층(1)과 반대측)에 판재(19)를 배치할 수 있다. 이와 같이 배치하면, ㎒ 대역의 주위의 전자계를 차폐할 때, 부품 단부면 길이와 외부 전자계의 파장의 정합에 의해 발생하는 공진에 의한 차폐 성능의 저하를 억제할 수 있다.
퍼멀로이층(3)을 구성하는 판재 또는 시트의 두께는 임의로 설계 가능하지만, 절단이나 굽힘과 같은 형상 가공에서의 취급, 형상 가공 후의 자성 어닐링 공정에서의 열에 의한 변형, 아몰퍼스층(1)과의 적층 조립의 작업성 등을 고려하면, 0.3㎜ 정도 이상으로 하는 것이 바람직하다.
두께 0.3㎜의 퍼멀로이재(예를 들어 PC 퍼멀로이재)는, 용도에 따라서는 단층으로는 차폐재의 면으로서 기계적 강도가 불충분한 경우가 있다. 예를 들어, 자성 특성을 열화시키는 판재의 변형이나 왜곡이, 외력의 부하로 용이하게 발생하는 상황이 된다. 이것에 대응하기 위해, 판재의 변형 억제와, 면 부재로서의 보강을 목적으로 하여, 내식 알루미늄 판재(4)를 사용해도 된다.
내식 알루미늄 판재(4)는, 예를 들어 5000계의 재료로 구성된다. 내식 알루미늄 판재(4)의 두께는 적절히 설계 가능하지만, 용도에 따라, 1㎜ 이상으로 하면 충분한 강도가 얻어지는 경우가 있고, 또한, 1.5㎜ 이하로 하면 중량이 허용 범위에 들어가는 경우가 있다. 이 때문에, 내식 알루미늄 판재(4)의 두께는 예를 들어 1㎜ 내지 1.5㎜의 범위 내로 할 수 있다.
내식 알루미늄 판재(4)는, 전자계 차폐 공간의 최외표면(구체예로서, 아몰퍼스층(1)에 관하여 퍼멀로이층(3)과 반대측)에 장착되어, 적층 차폐판이 구성된다. 즉, 층 구성은 도 4에 도시한 바와 같이, 내식 알루미늄 판재(4)(최외면)+아몰퍼스층(1)(중간층)+퍼멀로이층(3)(내면)을 포함하는 3층의 구성이 된다. 이 예에서는, 중간층에 아몰퍼스층(1)이 배치되고, 최외면의 보강재가 되는 내식 알루미늄 판재(4)와, 내면의 퍼멀로이층(3)에 의해, 아몰퍼스층(1)이 끼워 넣어져 고정된다. 또한, 도면으로부터 명백해지는 바와 같이, 이 경우에는, 내식 알루미늄 판재(4)에도 천공된 구멍부 H(제1 관통 구멍부)가 마련되어 있고, 볼트(5) 및 판재(19)(또는 볼트(5) 및 너트(15))는, 각 구멍부 H에 있어서, 내식 알루미늄 판재(4), 아몰퍼스층(1) 및 퍼멀로이층(3)을 서로 고정한다.
도 6에, 대비를 위한 종래의 구성의 예를 도시한다. 이 예는 아몰퍼스층(1)을 구비하고 있지 않고, 내식 알루미늄 판재(4), 퍼멀로이층(3) 및 보강용 판재(6)가, 볼트(5) 및 너트(15)에 의해 고정되어 있다.
도 7에, 본 실시예에 관한 전자계 차폐판을 구비하는 전자계 차폐 구조의 예를 도시한다. 이 예에서는, 가로 폭×깊이×높이가 831㎜×1071㎜×1028㎜인 치수이다. 이하, 도 7의 전자계 차폐 구조를 사용하여 차폐 모델을 구성하고, 차폐 효과를 확인한 실험의 결과를 기재한다.
헬름홀츠 코일을 응용한 자장 발생 케이지의 내부에 차폐 모델을 설치하여, 차폐 모델의 외부로부터 자장을 인가한다. 자장의 인가 방향은, X 방향(예를 들어 횡폭 방향), Y 방향(예를 들어 깊이 방향), 및 Z 방향(예를 들어 높이 방향)의 3패턴을 사용하였다. 자장의 자속 밀도는 1μT로 하고, 자장의 주파수는, 정자장(주파수 1Hz) 및 교번 자장(주파수 50Hz 내지 500Hz)으로 하였다. 차폐 모델의 내부 공간에, 정자장에서는 필드 게이트 코일형 자계 센서(7)를 배치하고, 주파수 5Hz 이상의 대역의 교번 자장에서는, 삼차원 전자계 센서를 설치하여, 차폐 모델 내부의 자속 밀도를 실측하였다.
도 8에, 이 실험의 결과를 도시한다. 횡축은 퍼멀로이층(3)의 두께를 나타내고, 종축은 차폐율을 나타낸다. 차폐율은, 차폐 모델의 외부의 자속 밀도를, 차폐 모델의 내부 공간의 자속 밀도로 제산한 값이다. 퍼멀로이층에는 PC 퍼멀로이를 사용하였다. 동그라미 표시(백색 동그라미 및 흑색 동그라미)는, 비교예로서의, 퍼멀로이 단층을 포함하는 차폐판(예를 들어 도 6)을 사용한 경우의 측정 결과이다. 사각 표시(백색 사각 및 흑색 사각)는, 본 발명의 실시예에 관한 차폐판을 사용한 경우의 측정 결과이다.
전원 주파수(50Hz 또는 60Hz)에서는, 종래 기술에 관한 두께 1㎜의 PC 퍼멀로이층만을 포함하는 차폐판이, 6.7의 차폐율을 얻었다. 또한, 종래 기술에 관한 두께 0.5㎜의 PC 퍼멀로이층만을 포함하는 차폐판도, 동일하게 6.7의 차폐율을 얻었다.
이에 반해, 본 발명의 일 실시예로서, 두께 0.5㎜의 PC 퍼멀로이층과, 아몰퍼스층의 적층 구조를 사용하면, 차폐율이 8.6이 되었다(또한, 아몰퍼스층의 두께는 결과에 그다지 영향을 주지 않지만, 예를 들어 두께 0.4㎜ 내지 0.5㎜ 정도이다. 이하 동일함). 또한, 본 발명의 다른 실시예로서, 두께 0.3㎜의 PC 퍼멀로이층과, 아몰퍼스층의 적층 구조를 사용하면, 차폐율이 7.2가 되었다. 즉, 퍼멀로이층의 두께를, 약 3분의 1로까지 감소시켜도, 동등 이상의 차폐 성능이 얻어졌다고 할 수 있다.
이와 같이, 본 발명의 일 실시예에 관한 차폐판은, 적어도 전원 주파수에 있어서, 높은 차폐 성능을 갖는다. 이 때문에, 전원 주파수의 교번 자장으로부터 영향을 받기 쉬운 장치에 대한 전자계 차폐에 있어서 유용하다. 예를 들어, 주사형 전자 현미경용의 전자계 차폐판으로서 현저한 효과를 발휘한다고 생각된다. 그러나, 본 발명의 일 실시예에 관한 차폐판은, 주사형 전자 현미경에 한정되지 않고, 하전 입자빔 장치에도 적용이 가능하다. 하전 입자빔 장치는, 투과형 전자 현미경과, 집속 이온빔 장치와, 전자 현미경을 응용한 반도체 검사 장치 등을 포함한다. 또한, 본 발명의 일 실시예에 관한 차폐판은, 당해 차폐판과, 50Hz 이상의 주파수의 교류 전원에 의해 구동되는 반도체 제조 관련 장치를 구비하는, 반도체 제조 환경에 있어서, 현저한 효과를 발휘한다고 생각된다.
정자장(1Hz)에서는, 두께 1㎜의 PC 퍼멀로이층만을 포함하는, 종래 기술에 관한 차폐판이, 10.4의 차폐율을 얻었다. 또한, 두께 0.5㎜의 PC 퍼멀로이층만을 포함하는, 종래 기술에 관한 차폐판은, 7.4의 차폐율을 얻었다.
이에 반해, 본 발명의 일 실시예로서, 두께 0.5㎜의 PC 퍼멀로이층과, 아몰퍼스층의 적층 구조를 사용하면, 차폐율이 7.8이 되었다. 또한, 본 발명의 다른 실시예로서, 두께 0.3㎜의 PC 퍼멀로이층과, 아몰퍼스층의 적층 구조를 사용하면, 차폐율이 6.1이 되었다.
이 상태에서의 차폐판의 중량을 비교한다. 차폐판의 사이즈를, 가로 폭 980㎜×높이 940㎜로 한다. 비교예와 본 발명의 실시예의 조건 동일화를 위해, 양쪽의 케이스에 있어서 최외층에 1.5㎜의 두께의 내식 알루미늄 판재를 장착하였다. 비교예(두께 1㎜의 PC 퍼멀로이재 단층)의 차폐판에서는, 퍼멀로이재의 중량 7.47㎏과, 내식 알루미늄 판재의 중량 3.7㎏을 합계하여, 총 중량이 약 11.2㎏으로 된다.
이에 반해, 본 발명의 실시예에서는, 동 사이즈의 차폐판에 있어서, 두께 0.3㎜의 PC 퍼멀로이층의 중량이 2.42㎏이고, 적층되는 아몰퍼스층의 중량이 0.703㎏이며, 내식 알루미늄 판재의 중량이 비교예와 동일하게 3.7㎏이고, 총 중량은 약 6.8㎏으로 된다. 이와 같이, 비교예(두께 1㎜의 PC 퍼멀로이)의 중량 약 11.2㎏에 대해, 약 40％의 중량 저감이 달성된다.
퍼멀로이층의 두께는, 정자계 내지 수십Hz 정도의 대역의 비교적 완만한 교번 자계에 대한 차폐 성능을 규정한다. 이 대역에서는, 퍼멀로이층이 두꺼운 쪽이, 투자율이 높은 퍼멀로이재 중에 의해 자속이 집중되기 때문에, 차폐 공간 내부로 누설되는 자속이 감소된 상태로 되어, 차폐 성능이 향상된다. 그러나, 주파수가 높아짐에 따라, 퍼멀로이층의 차폐 성능은 저하되는 경향이 있다. 그 이유로서는, 전자계에서 소재 중에 여기되는 와전류에 의한 역기전력의 영향, 고주파 전자계에서의 표피 효과, 퍼멀로이 자체의 전기 저항 등 물성 등이 있다.
차폐판의 중량 저감화와, 주파수가 10Hz보다 낮은 전자계에서의 차폐 성능과, 전원 주파수보다 높은 주파수 대역에서의 차폐 성능의 균형을 잡기 위한 일례로서, 퍼멀로이층의 두께를 0.5㎜ 전후의 범위 내에서 선택할 수 있다. 두께를 0.5㎜ 이상으로 하면, 용도에 따라서는 충분한 차폐 성능을 얻을 수 있고, 두께를 0.635㎜ 이하로 하면, 용도에 따라서는 중량을 충분히 가볍게 할 수 있다. 이와 같이, 일 실시예에서는, 퍼멀로이층의 두께는 0.500㎜ 내지 0.635㎜의 범위 내로 하면 적합하다. 이 경우에는, 퍼멀로이재의 투자율의 기여에 의한 낮은 주파수 대역에서의 자속 집중에 의한 차폐 성능과, 아몰퍼스재와의 적층 효과에 의한 고주파 대역(전원 동기 주파수 50Hz 또는 60Hz보다 높은 주파수 대역)에서의 교번 자계에서의 차폐 성능을, 아울러 얻을 수 있으므로, 정자계부터 교번 자계에 걸친 차폐 성능의 양립이 가능해진다. 퍼멀로이층의 예로서, 두께 0.5㎜의 PC 퍼멀로이재는, 외형 가공, 자성 어닐링 공정, 및 적층 조립 공정에서의 판재의 강성이 적당하여, 두께 0.3㎜의 PC 퍼멀로이재보다도 작업성이 양호하기 때문에, 양산의 관점에서 유효하다고 생각된다.
도 8의 그래프에 나타내는 바와 같이, 1Hz의 정자계에 대해서는, 종래의 차폐판(두께 1㎜의 PC 퍼멀로이층)의 차폐율이 10.4가 되는 것에 반해, 본 발명의 일 실시예에 관한 차폐판(두께 0.5㎜의 PC 퍼멀로이층과, 아몰퍼스층)의 차폐율은 7.8로 저감된다. 그러나, 주파수 50Hz 내지 60Hz의 교번 전자계에 대해서는, 종래의 차폐판이, 6.7로 저하되는 것에 반해, 본 발명의 일 실시예에 관한 차폐판의 차폐율이 8.6이 되어, 차폐 성능이 역전되어, 적층 구조에서 얻어지는 차폐율쪽이, 퍼멀로이 단층에서 얻어지는 차폐율보다도 높은 상황이 된다. 이때의 차폐판의 중량은, 두께 1.5㎜의 내식 알루미늄 판재(보강재)의 중량 3.7㎏과, 두께 0.5㎜의 PC 퍼멀로이층의 중량 3.74㎏과, 아몰퍼스층의 중량 0.703㎏의 합계로 약 8.2㎏으로 되어, 종래의 차폐판(두께 1㎜의 퍼멀로이층과, 조건을 동일화하기 위한 최외층의 알루미늄으로 구성하는 차폐판)의 약 11.2㎏과 비교하여, 약 30％의 중량 저감을 달성할 수 있었다.
도 9는 적층 재료의 적층 고정에 접착제를 사용하는 구성의 예를 도시한다. 이 예에서는 접착제의 예로서 양면 접착 테이프(8)를 사용하고, 아몰퍼스층(1)과 내식 알루미늄 판재(4) 사이에 양면 접착 테이프(8)를 사용하여, 이들 층을 접착하여 고정하고 있다. 또한, 아몰퍼스층(1)과 퍼멀로이층(3) 사이에 양면 접착 테이프(8)를 개재시키면, 차폐 성능이 열화되는 경우가 있다. 아몰퍼스층(1)과 퍼멀로이층(3) 사이에 양면 접착 테이프(8)가 개재되는 상태에서는, 투자율이 낮은 접착 테이프층을 포함하는 간극(공간)이 존재한 상황이 되어, 실측에서는 10％ 정도의 차폐 성능의 저하를 초래하였다.
도 9에 도시한 바와 같이, 최외표면이 되는 내식 알루미늄 판재(4)에 대한, 아몰퍼스층(1)의 적층 고정에는, 양면 접착 테이프(8)의 사용이 가능하다. 즉, 내식 알루미늄 판재(4)와, 아몰퍼스층(1)이, 양면에 접착층을 갖는 테이프재를 통해 접착된다. 단, 아몰퍼스층(1)과 퍼멀로이층(3) 사이에는, 양쪽 재료 계면에서의 자벽의 이동 등을 저해하지 않도록, 테이프재를 사용하지 않고, 양쪽 재료의 대향하는 면끼리가 가능한 한 넓은 면적에서, 직접 접촉하는 구조로 하면, 차폐 성능을 보다 높일 수 있다.
또한, 어느 정도(예를 들어 10％ 정도)의 차폐 성능의 저하를 허용할 수 있는 용도에서는, 양면 접착 테이프(8)를 사용하여 아몰퍼스층(1)과 퍼멀로이층(3)을 접착하여, 본 발명의 실시예로 하는 것도 가능하다. 특히, 그와 같은 구성에서는 강성이 증가되어, 음파 진동에 대하여 보다 강해진다.
퍼멀로이층(3)과 아몰퍼스층(1)의 적층 구조에 의한 차폐판에서 얻어지는, 교번 자계에 대한 차폐 성능의 향상은, 양쪽 재료의 적층 계면에서의 위상 변화나 반사 손실에 의한 차폐 효과와, 아몰퍼스층(1)에서의 전자계의 흡수 손실에 의한 차폐 효과가, 퍼멀로이층(3) 중으로의 자속의 집중이, 복합적으로 작용하여 얻어진 것으로 추측된다.
도 10에, 비교예로서, 퍼멀로이층(3)을 사용하지 않는 경우의 실험 결과를 나타낸다. 대조 비교를 위해, 아몰퍼스 자성재만을 보강재의 내식 알루미늄재와 적층한 층 구성으로 하여, 차폐율을 측정하였다. 차폐율의 측정은, 아몰퍼스층을 1매(단층)로 한 경우와, 2매 적층한 경우와, 3매 적층한 경우에서, 각각 실측에 의해 행하였다. 결과로서, 약간의 차폐율의 증가가 관측되었지만, 도 10의 그래프와 같이, 차폐율은 2.1 내지 3.5의 범위 내였다. 본 발명의 실시예에 관한 퍼멀로이층과 아몰퍼스층의 적층재에서 얻어지는 8.0 전후의 차폐율은, 정자계에서도, 교번 자계에서도 얻어지지 않았다.
도 8에 도시한 대조 실험에서도, PC 퍼멀로이재를 사용하여 구성한 차폐판에서는, 1Hz 정자계의 차폐율에 대해서는, PC 퍼멀로이재의 투자율에 의한 자속의 집중 효과로 차폐율이 10.4가 되는 것에 반해, PC 퍼멀로이재의 두께를 2분의 1인 0.5㎜로 하면, 판 두께의 감소에 의해, 재료 중을 투과하는 자속이 감소되어, 차폐율이 7.4로 저하된다. 그러나, 주파수 50Hz 내지 60Hz의 전원 주파수의 교번 자계에 관해서는, 두께 1㎜의 PC 퍼멀로이재의 차폐율이 6.7로 되는 것에 반해, 두께 0.5㎜의 PC 퍼멀로이재의 차폐율에서도 6.7로, 정자계의 경우와는 달리, 퍼멀로이재의 두께가 2분의 1로 감소되었음에도 불구하고, 대략 동등한 차폐율로 된다.
이에 반해, 본 발명의 일 실시예에 관한 두께 0.5㎜의 PC 퍼멀로이층과 아몰퍼스층의 적층재에서는, 50Hz 내지 60Hz의 교번 자계의 차폐율이 8.6으로 되어, 두께 1㎜의 PC 퍼멀로이 단층의 차폐판에서 얻어진 차폐율 6.7보다 향상된다. 전원 주파수(50 또는 60Hz) 이상의 교번 자계의 차폐 성능에서는, PC 퍼멀로이재에서의 1㎜라는 두께는, 필수는 아니라고 판단된다.
이상과 같이, 아몰퍼스층과, PC 퍼멀로이재로 대표되는 퍼멀로이재의 층을 적층하는 차폐판의 이점은, 전원 주파수 이상에 있어서의 고주파의 교번 자계에서의 차폐 성능의 향상과, 차폐판의 중량 저감의 양관점에서 명확해진다. 또한, 중량이 문제가 되지 않고 차폐율 향상만이 요구되는 경우 등에는, 퍼멀로이층의 두께를 1㎜ 이상으로 해도 된다.
본 발명의 일 실시예에 관한 적층 구조의 전자계 차폐판은, 퍼멀로이재와 보강용의 내식 알루미늄과 같은, 음파의 공명이 발생하기 쉬운, 비교적 얇은 금속층만이 적층된 상태가 아니라, 아몰퍼스층에 포함되는 수지 재료가 적층되는 구조이기 때문에, 외래 음파에 의한 차폐판 내에서의 음파 공명에 대해서도, 그 내성이 향상된다.
퍼멀로이재와 적층되는 아몰퍼스재로서는, Fe-Si-B-Cu-Nb계의 것을 사용하면, Co계의 것을 사용한 경우와 비교하여 큰 포화 자속 밀도가 얻어지기 때문에, 포화 자속 밀도가 중요해지는 용도에서는 적절하다고 판단된다. Co계 아몰퍼스재에서는, 차폐 성능에 관하여, 경시 변화도 발생하는 것 같다.
아몰퍼스층(1)의 내부 구조는, 당업자가 적절히 설계 가능하지만, 일례로서, 아몰퍼스재의 박막 테이프(조)를 사용하여 층을 구성해도 된다. 예를 들어, 박막 테이프를, 각 층마다 배향이 변화되도록 배치하고, 4층 정도 적층하여 일체화하여 판재로 해도 된다. 이와 같은 판재에서는, 자성 특성의 이방성이 상쇄되어, 투자율도 대략 무지향성으로 되므로, 이방성을 억제해야 할 용도에서는 유효하다.
도 8 및 도 10에 관한 실험에서는, 아몰퍼스층의 모델 평가를 위해, 고요 산교 가부시키가이샤로부터, 상품명 「MS 시트」로서 판매되는 제품을 사용하였다. 마찬가지의 제품은, 히타치 긴조쿠 가부시키가이샤로부터도 상품명 「FM SHIELD」로서 판매되고 있으며, 양자의 병용도 가능하다.
복수의 차폐판을 맞붙여 사용하는 경우에 있어서, 맞붙임 부분의 구체적 구조는 적절히 설계 가능하지만, 일례를 이하에 설명한다.
도 11에, 커플링 구조의 예를 도시하다. 이 예에서는, A부 확대도에 도시한 바와 같이, 평면상의 차폐판과, 능부 접속 부재(도 16 등에 관련하여 후에 상세하게 설명함)가 맞붙여져 있다. 차폐판은, 아몰퍼스층(1)과, 퍼멀로이층(3)과, 수지 테이프 소재(2)를 구비한다. 능부 접속 부재는, 능부 내식 알루미늄 판재(4a)와, 능부 퍼멀로이층(3a)과, 능부 스테인리스층(14)을 구비한다. 능부 스테인리스층(14)에는, 볼트(5)의 수나사 요소와 나사 결합하는 암나사 요소(16)가 마련된다. 여기서, 차폐판의 퍼멀로이층(3)과, 능부 접속 부재의 능부 퍼멀로이층(3a)이, 각각의 단부면에 가까운 영역에서 중첩되어 있다. 이 구조로 하면, 외부로부터 전자계가 인가된 상황에서, 차폐판과 능부 접속 부재 사이의 자벽 이동이 용이해져, 전술한 바와 같은, 차폐 성능을 확보할 수 있다.
보다 높은 주파수(예를 들어 ㎑, ㎒, 또는 그 이상의 주파수 대역)의 전자계의 차폐에 관해서는, 공간으로서 밀폐 상태가 되는 차폐 구조가 바람직하지만, 실제의 장치에 사용하는 전자계 차폐 구조에서는, 개구부가 필요해지는 경우가 있다. 개구부는, 예를 들어 차폐 공간 내부로의 반도체 웨이퍼의 투입과 회수, 기구부나 제어 회로부로부터의 방열, 나아가 클린룸 환경에서의 진애의 체류 방지를 목적으로 한 차폐판 공간 내부에서의 기류 확보 등의 목적으로 필요해진다. 이와 같은 개구부에서는, 아몰퍼스층(1)과 퍼멀로이층(3)을 적층한 전자계 차폐 영역과 비교하면 차폐 성능이 저하될 가능성이 있지만, 개구부의 구조에 따라서는, 차폐 성능의 저하를 비교적 작게 억제할 수 있을 가능성이 있다.
도 12 내지 도 15에, 개구부를 구비하는 전자계 차폐 구조의 예를 도시한다. 개구부는 예를 들어 방열용의 것이지만, 기류의 확보를 위한 것이어도 된다. 도 12의 예에서는, 차폐 구조는, 치수 8㎜ 내지 10㎜ 또는 그 전후의 구멍(예를 들어 원형 구멍)을 다수개 마련한 연자성 재료의 판(9)을 구비한다. 연자성 재료의 판(9)은, 예를 들어 퍼멀로이를 포함한다. 연자성 재료의 판(9)은 개구부에 장착되는 것이며, 차폐판에 대해, 예를 들어 내식 알루미늄 판재(4)측으로부터 개구부를 덮는 위치에 고정된다. 이 구조에서는, 구멍의 치수, 구멍의 수, 외부의 전자계의 주파수 등에 의해 차폐율이 변동되지만, 개구부가 없는 밀폐 상태와 비교하여, 약 7％ 전후의 전자계 차폐율의 저하를 초래하는 경우가 있다.
도 13은 개구부의 다른 예를 도시한다. 이 예에서는, 전자계 차폐 구조는, 알루미늄 기재의 하니컴재(10)(하니컴 구조 부재)를 구비한다. 도 14는 하니컴재(10)의 구조를 보다 구체적으로 나타낸다. 도 14의 (b)는 도 14의 (a)의 A-A부 단면도이며, 도 14의 (c)는 부분 사시도이다.
하니컴재(10)는 개구부에 장착되는 것이며, 차폐판에 대해, 예를 들어 내식 알루미늄 판재(4)측으로부터 개구부를 덮는 위치에 고정된다. 하니컴재(10)는, 그 외주부에, 판금 부재에 의해 구성되는 보강부(10a)를 구비한다. 이와 같은 구조에서는, 차폐율의 저하는 약 3％ 전후로 되어, 도 12의 구조와 비교하면, 개구부의 영향에 의한 차폐 성능의 저하를 억제할 수 있다.
차폐 공간 내로의 웨이퍼 투입 및 회수를 위한 비교적 큰 개구부를 마련하는 경우에는, 차폐 성능이 저하되는 경향이 보인다. 저하의 원인은, 개구부가 있음으로써, 차폐 영역의 면적과, 총량으로서의 자성재의 체적이 감소되는 것으로 생각된다. 특히, 개구율이 큰 면에서는, 정자계부터 수십Hz 정도까지의 대역의 차폐 성능에 관하여, 차폐판에 대한 자속의 집중에 의한 차폐 효과가 감소되기 때문에, 차폐 성능이 저하된다. 그러나, 50Hz 내지 500Hz의 주파수 대역의 전자계에서는, 밀폐 상태의 차폐율과 비교하여 개구의 영향이 명확하게는 보이지 않기 때문에, 교번 전자계의 차폐 성능의 관점에서는, 개구의 영향은 작은 것 같다.
차폐 공간 내에 배치되는 장치 등의 특성에 따라서는, 수십Hz까지의 대역의 정자계의 차폐 성능이 중시된다. 그와 같은 경우에는, 개구부(자성 재료의 체적이 감소됨)가 있는 면에서의 차폐 성능을 보완하는 수단으로서, 이 면의 퍼멀로이층의 두께를 두껍게 함으로써, 차폐 성능을 보완하는 것도 가능해진다.
도 15는 차폐 구조에 웨이퍼 반송용의 개구부가 마련되어 있는 경우의 구조 예를 도시한다. 보다 높은 주파수 대역(80㎒ 내지 2.4㎓)의 전계 외란이 차폐 공간의 내부에 침입하는 것을 방지하기 위한 대책으로서, 도전성을 갖는 금속제 메쉬(11)에 의해 개구부의 주변을 건착상으로 둘러싸고 있다. 금속제 메쉬(11)는, 메쉬 구조에 의해 통기성을 갖고 있으며, 관상으로 형성되는 그물코상 관 부재이다. 금속제 메쉬(11)는, 개구부를 덮음과 함께, 차폐판에 밀착되도록(이 예에서는 최외층의 내식 알루미늄 판재(4)와 밀착되도록) 장착되어 있다. 금속제 메쉬(11)는, 차폐판의 개구부와, 웨이퍼 투입 및 회수부(20)를 접속한다.
이와 같은 구조로 하면, 클린룸 환경에서의 진애의 체류 방지를 위한 통기성을 유지한 상태에서, 전자계 차폐에 관해서는, 부재의 길이에 관계된 특정 주파수에서의 공진 현상을 방지하는 것이 가능해져, 개구부로부터의 직접적인 차폐 공간 내부로의 전파의 침입에 대해서도 정전 차폐 효과를 작용시킬 수 있어, 차폐율의 저하를 억제할 수 있다.
또한, 종래의 차폐판과 비교하여 중량을 저감하는 것도 가능하다. 이 때문에, 반도체 제조 환경의 바닥면을 배기를 위한 그레이팅 구조로 하는 경우라도, 바닥면의 내하중 제약에 적합하게 하는 것이 보다 용이해진다.
[실시예 2]
실시예 2는, 실시예 1에 관한 전자계 차폐판을 구비하는 전자계 차폐 구조에 관한 것이다. 특히, 실시예 2에 관한 전자계 차폐 구조는 능부를 구비하여, 내부 공간을 둘러싸는 형상으로 구성된다.
도 16에, 능부에 배치되는 능부 접속 부재의 구성의 예를 도시한다. 이 능부 접속 부재는, 평면상의 복수의 차폐판을, 서로 각도를 이루는 배치로 고정하기 위한 부재이다. 능부 접속 부재는, 어떤 각도(제1 각도)를 이루는 능을 갖는다. 이 각도는, 도 16의 예에서는 90도이지만, 0도가 아닌 각도이면 임의로 변경 가능하다.
능부 접속 부재는, 적어도, 능부 퍼멀로이층(3a)과, 능부 스테인리스층(14)을 겹쳐서 구성된다. 또한 능부 내식 알루미늄 판재(4a)를 겹쳐도 된다. 능부 퍼멀로이층(3a)은, 퍼멀로이의 판재 또는 시트를 포함한다. 능부 퍼멀로이층(3a)의 두께는, 차폐판의 퍼멀로이층(3)과 마찬가지의 범위로부터 선택할 수 있다. 능부 스테인리스층(14)은, 예를 들어 1.8㎜ 내지 2.4㎜의 범위 내의 두께의 오스테나이트계 스테인리스재를 포함한다.
이 예에서는, 능부 접속 부재는, 외측으로부터 내측을 향하여, 능부 내식 알루미늄 판재(4a)와, 능부 퍼멀로이층(3a)과, 능부 스테인리스층(14)을 겹쳐서 구성되어 있다. 또한, 「외측」이란 예를 들어 모서리의 볼록부측을 의미하고, 「내측」이란 예를 들어 모서리의 오목부측을 의미한다. 능부 접속 부재는, 이들 이외의 층을 내측 또는 외측에 포함해도 된다.
능부 접속 부재에는, 능의 양측에 있어서 암나사 요소(16)가 마련된다. 암나사 요소(16)는 예를 들어 능부 스테인리스층(14)에 마련된다. 능부 퍼멀로이층(3a)에 있어서, 암나사 요소(16)에 대응하는 위치에는 관통 구멍이 마련되어도 된다.
능부 접속 부재의 능의 편측의 적어도 일부와, 전자계 차폐판(제1 차폐판)의 적어도 일부가 겹치도록 고정되고, 능부 접속 부재의 능의 타방측의 적어도 일부와, 다른 전자계 차폐판(제2 차폐판)의 적어도 일부가 겹치도록 고정된다. 도 11은 이와 같은 구성의 예를 나타낸다. 도 11의 A부 확대도에 있어서, 능부 퍼멀로이층(3a)의 일부와, 차폐판(특히 차폐판의 아몰퍼스층(1) 및 퍼멀로이층(3))의 일부가 겹치도록, 볼트(5) 및 능부 스테인리스층(14)에 의해 고정되어 있다.
능부 접속 부재는, 능부 퍼멀로이층(3a) 등의 차폐 효과에 의해, 그 자체 차폐판으로서의 기능을 어느 정도 갖는다. 능부 접속 부재는, 각 층의 재료를 소정 각도(예를 들어 90도) 구부린 상태로 해 두고, 이들을 직접 접촉하는 상태에서 적층함으로써, 구성할 수 있다.
이와 같은 전자계 차폐 구조의 전체적인 형상은 적절히 설계 가능하지만, 예를 들어 퍼멀로이층(3) 및 능부 퍼멀로이층(3a)이, 각 변에서 간극없이 중첩되도록 배치하고, 각 차폐판을 체결 고정하여 구성할 수 있다.
능부 접속 부재는, 또한 아몰퍼스층을 구비해도 된다. 그러나, 아몰퍼스재는 취성재이기 때문에, 굽힘 가공하면, 재료가 파단될 가능성이 있다. 아몰퍼스재의 굽힘 가공이 불가능한 경우, 도 16과 같이 아몰퍼스재를 생략해도, 실질적으로 본 발명의 효과가 얻어지는 경우가 있다. 예를 들어, 능부 접속 부재와 차폐판 사이를, 자벽이 이동할 수 있는 상황이 있으면, 면적·체적 모두 차폐 구조의 외표면의 대부분의 면을 차지하는 평면 부분을, 퍼멀로이재와 아몰퍼스재의 적층재로 구성할 수 있기 때문에, 본 발명으로서의 차폐 효과가 적어도 어느 정도 얻어진다.
[실시예 3]
실시예 3은, 복수의 퍼멀로이층을 접속함으로써, 보다 큰 차폐판을 구성하는 것이다. 도 17에 실시예 3에 관한 차폐판의 예를 도시한다.
PC 퍼멀로이재 등의 연자성재에서는, 재료의 형성에 압연 가공이 행해지지만, 그 압연롤 폭에 기인하여, 재료가 정척의 폭을 갖는 경우가 있다. 차폐판의 폭을, 이 정척의 폭보다도 크게 구성하는 경우에는, 재료를 덧붙이는 구조가 필요해진다.
도 17의 (a)는 이와 같은 차폐재의 층 구성을 도시한다. 아몰퍼스층(1) 및 내식 알루미늄 판재(4)는 각각 1매의 판 또는 시트이지만, 퍼멀로이층(3)은 복수매의 판이 접합되어 형성된다.
도 17의 (b)는 도 17의 (a)의 퍼멀로이층(3)을 발출하여 도시하는 도면이다. 퍼멀로이층(3)은, 제1 퍼멀로이층(3x)과, 제2 퍼멀로이층(3y)가 맞대어져 구성된다. 제1 퍼멀로이층(3x) 및 제2 퍼멀로이층(3y)에 대하여, 자성 어닐링이 완료된 후에, 조재(18)(띠상의 판)를 사용하여 이들이 덧붙여진다. 이때의 치수 및 배치는, 제1 퍼멀로이층(3x) 및 제2 퍼멀로이층(3y) 각각에 대하여, 다른 층(예를 들어 아몰퍼스층(1))과 중첩되도록 설계된다. 제1 퍼멀로이층(3x), 제2 퍼멀로이층(3y) 및 조재(18)는, 모두 동일한 재료(예를 들어 PC 퍼멀로이)로 구성되고, 예를 들어 스폿 용접 혹은 나사 고정에 의해 접합할 수 있다.
또한, 스폿 용접 공정을 채용해도, 작업 중의 외력에 의해 퍼멀로이층에 대하여 극단적인 변형이 가해지지 않으면, 용접에 의해 국부적으로 발생하는 열의 영향은 억제된 상태에서 덧붙임을 구성할 수 있다. 또한, 자성 어닐링 공정 후에 스폿 용접에 의한 덧붙임을 행함으로써, 어닐링 공정의 열에 의한 팽창과 수축에 의한 변형을 억제할 수 있다.
적층 고정 시에, 아몰퍼스층(1)과 퍼멀로이층(3)의 접촉 면적을 가능한 한 크게 확보해야 하지만, 휨 변형이 있으면, 접촉 면적의 확보에 관하여 불리한 상태가 된다. 퍼멀로이층이 재료의 정척 치수를 초과한 경우의 덧붙임에 있어서, 조재(18)를 장착하는 면은, 아몰퍼스층(1)과 퍼멀로이층(3)의 접촉 면적을 증대시킬 목적으로, 아몰퍼스층(1)을 적층하는 측의 표면을 피하고, 반대측의 표면(예를 들어 차폐 공간의 내부측의 표면)으로 한다. 이에 의해, 퍼멀로이층(3)에 있어서, 아몰퍼스층(1)에 접촉하는 측의 표면의 요철을 감소시킬 수 있어, 덧붙임이 없는 1매의 퍼멀로이층과 거의 동등한 성능이 얻어진다.
도 17에 도시한 차폐판의 제조 방법의 일례를, 이하에 설명한다. 먼저, 퍼멀로이층으로서, 제1 퍼멀로이층(3x) 및 제2 퍼멀로이층(3y)을 형성한다. 다음에, 제1 퍼멀로이층(3x) 및 제2 퍼멀로이층(3y)에 대하여 자성 어닐링 공정을 실행한다. 그 후에, 제1 퍼멀로이층(3x)의 단부면과 제2 퍼멀로이층(3y)의 단부면을 맞대어 배치함과 함께, 맞대어진 단부면에 인접하는 편면(예를 들어 상술한 바와 같이 아몰퍼스층(1)에 접촉하지 않는 측의 면)의 적어도 일부를 덮도록, 조재(18)를 배치한다.
이와 같이 조재(18)가 배치된 상태에서, 제1 퍼멀로이층(3x)과, 제2 퍼멀로이층(3y)과, 조재(18)를 스폿 용접에 의해 일체화한다. 이와 같이 하여, 퍼멀로이재의 정척 이상의 치수를 갖는 차폐판을 제조할 수 있다.
또한, 조재(18)의 형성은, 스폿 용접보다 전의 임의의 시점에서 실행할 수 있다. 또한, 퍼멀로이층(3)과 아몰퍼스층(1)의 적층 고정은, 스폿 용접 전에 행해도 되고, 스폿 용접 후에 행해도 된다.
본 실시예에서도, 각 판재의 적층 고정에는, 실시예 1에서 기재한 바와 같이, 각 재료의 표면이 직접 접촉한 상태로 한다. 또한, 차폐 성능의 저하를 어느 정도 허용할 수 있는 경우 등에는, 층간에 양면 접착 테이프 등을 사용해도 된다.
아몰퍼스재에서는 영향이 없지만, PC 퍼멀로이재 등의 연자성 재료에서는, 자성 어닐링 후에 외력에 의한 변형을 받으면, 금속 조직의 전이가 발생하거나 하여 투자율이 감소되는 경우가 있다. 이 때문에, 점검 정비 시의 장치로부터의 착탈의 작업도 포함하여, 퍼멀로이층(3)에 대하여, 변형을 발생시키는 외력이 가해지지 않는 구조로 하는 것이 바람직하다.
차폐판의 변형 방지를 목적으로 한 보강의 예로서, 중량 증가를 억제함과 함께, 고주파 전계에 대한 정전 차폐 효과를 보충하는 보강재를 사용할 수 있다. 예를 들어, 1.0㎜ 내지 1.5㎜의 범위 내의 두께의 내식 알루미늄재(예를 들어 5000계 알루미늄)를 보강재로서 사용하여, 차폐판의 최외층으로서 배치하면 적합하다. 이와 같은 구성의 예는 도 4에 도시된다. 이와 같은 구성은, 도 7에 도시한 실험용의 차폐 모델에서도 사용하였다.
이와 같은 구조를 이용하면, 예를 들어 보강재의 한 변을 구성하는 단부에, 상하 한 쌍의 힌지 부품을 마련함으로써, 차폐판을 외문 도어의 구조에 사용할 수도 있다.
또한, 성능 열화 방지 등을 위해, 기계적 보강이 더 필요한 경우에는, 중량은 비교적 크게 증가할 가능성은 있지만, 두께 1㎜ 정도의 SUS316 또는 SUS304재의 오스테나이트계 스테인리스재를, 알루미늄재의 더 외층에 배치해도 된다. 이와 같이 하면, 보강이 더 강화된다.
[실시예 4]
실시예 4는, 실시예 1에 관한 전자계 차폐판을 구비하는 전자계 차폐 구조에 관한 것이다. 특히, 실시예 4에 관한 전자계 차폐 구조는, 차폐판을 탈착 가능하게 고정하기 위한 구조를 포함한다.
도 18 및 도 19에, 실시예 4에 관한 전자계 차폐 구조의 구성의 예를 도시한다. 도 18은 고정 구조 주변의 확대도이고, 도 19는 전체도를 포함하는 도면이다. 이 예는 정사각형의 차폐판을 각 면에 사용한 입방체 형상의 전자계 차폐 구조에 관한 것이다. 1개 이상의 차폐판에 개구부가 마련되어 있어도 된다.
각 차폐판에 있어서, 퍼멀로이층 및 아몰퍼스층에는, 각각 천공된 구멍부(제2 관통 구멍부)가 마련된다. 실시예 1에 있어서의 제1 관통 구멍부(구멍부 H)의 일부 또는 전부가, 실시예 4에 관한 제2 관통 구멍부로서 기능해도 된다. 또한, 차폐판을 고정할 때, 차폐 구조를 구성하는 능부(코너부)에 닿는 프레임 부재에 각각 암나사 요소를 마련함으로써, 각 면의 4변의 단부에 고정용의 나사 구멍이 배치된 상태로 한다. 예를 들어 실시예 2의 능부 접속 부재를 사용하여 프레임 부재를 구성해도 된다.
실시예 4에 관한 차폐 구조는, 차폐판을 프레임 부재에 고정하기 위한 고정 부재(제2 고정 부재)와, 와셔를 구비한다. 고정 부재는 수나사 요소를 구비한다. 도 18 및 도 19의 예에서는, 제2 고정 부재는 볼트(5a)에 의해 구성되고, 와셔는 와셔(12)에 의해 구성된다.
도 18의 (a)는 볼트(5a)가 와셔(12)를 고정한 상태를 나타낸다. 도 18의 (b)는 볼트(5a)를 느슨하게 하여, 와셔(12)의 고정이 해제된 후에, 와셔(12)가 분리되는 공정을 나타낸다. 도 18의 (c)는 와셔(12)가 분리된 후에, 내식 알루미늄 판재(4)가 분리되는 공정을 나타낸다.
차폐판의 구멍부의 내경은, 볼트(5a)의 헤드부의 외경보다도 커서, 볼트(5a)를 배치할 때 정밀한 위치 결정이 불필요하게 되도록 되어 있다. 와셔(12)에는, 소정의 내경을 갖는 절결이 마련된다. 절결은, 와셔(12)의 둘레로부터 직경 방향 내측을 향하여 중앙까지 연장된다. 절결은 일정한 폭을 갖고, 와셔(12)의 축심이 절결에 포함되도록 형성된다.
와셔(12)의 외경은 구멍부의 내경보다 크게 구성되어, 구멍부를 통과할 수 없게 되어 있다. 또한, 와셔(12)의 내경(즉 절결의 내경)은, 볼트(5a)의 헤드부의 외경보다 작게 구성되어, 와셔(12)의 절결을 통해 볼트(5a)를 삽입할 수 있도록 되어 있다. 또한, 볼트(5a)는, 그 축부(특히 헤드부에 가까운 위치)를 와셔(12)의 절결에 직경 방향 외측으로부터 내측을 향하여 삽입할 수 있도록 구성되어 있다. 바꾸어 말하면, 볼트(5a) 및 와셔(12)는, 와셔(12)의 절결을, 볼트(5a)의 축부(특히 헤드부에 가까운 위치)에 직경 방향 외측으로부터 슬라이드시켜 끼워지도록 구성되어 있다.
와셔(12)는, 구멍부에 있어서, 아몰퍼스층에 관하여 퍼멀로이층과는 반대측에 배치된다. 예를 들어 도 18에 도시한 바와 같이, 내식 알루미늄 판재(4)에 외측으로부터 접촉하도록 배치된다. 볼트(5a)의 수나사 요소는, 프레임 부재의 암나사 요소(예를 들어 능부 스테인리스층(14)에 마련됨)와 나사 결합함과 함께, 와셔(12)를(이 예에서는 내식 알루미늄 판재(4)를 통해) 아몰퍼스층(1) 및 퍼멀로이층(3)을 향하여 체결 고정할 수 있다.
볼트(5a)는, 프레임 부재 및 차폐판의 각각 대향하는 면의 접촉 면적이 가능한 한 커지도록, 배열할 수 있다. 볼트(5a)의 배열 간격은, 예를 들어 약 200㎜ 내지 250㎜의 범위 내에서 선택할 수 있다. 각각의 볼트(5a)의 체결 작업에서는, 토크 드라이버 등을 사용하여, 일정한 축력으로 각 부를 고정함으로써, 차폐판의 탈착의 전후에, 보다 안정된 차폐 성능을 얻을 수 있다.
도 19의 예에 있어서, 세로(높이) 900㎜×가로(폭) 940㎜의 차폐판을 사용하는 경우를 생각한다. 도 19와 같이, 상, 하, 좌, 우 각 변에 5개소의 합계 16개소(코너부 4개소는 중복됨)의 볼트(5a)를 배치할 수 있다. 이와 같이 하여 차폐판이 프레임 부재에 고정된다. 도 7의 모델을 사용한 실험에서는, 호칭 지름이 4㎜인 볼트(M4 볼트)에 대해, 체결 토크 0.7N/m으로 관리하여 차폐 성능을 실측하였다. 이 체결 토크를 사용하면, M4 볼트에서의 항복 응력의 2분의 1 정도의 축력이 되므로, 볼트의 파단에 관해서도 충분히 여유가 있다. 이 때문에, 차폐판의 반복의 탈착이 가능해져, 차폐판과 차폐판의 접촉도 충분히 확보된다.
㎒ 대역의 전자계 차폐에 관하여, 차폐판끼리의 미세한 간극에 의해 슬롯 안테나를 구성한 상태가 되어 공진이 발생하는 경우가 있다. 이와 같은 경우에는, 0.5㎜ 내지 1㎜ 정도의 도전성 폼재를, 최외층의 알루미늄판의 주위 단부에 장착해도 된다.
예를 들어 도 11의 예에서는, 도전성 폼재는, 최외층을 구성하는 차폐판의 내식 알루미늄 판재(4)와, 능부 접속 부재의 능부 내식 알루미늄 판재(4a) 사이의 간극 영역 X에, 도전성 폼재가 배치된다. 도전성 폼재의 두께 및 폭은, 퍼멀로이층(3)과 능부 퍼멀로이층(3a) 사이의 접촉을 충분히 확보할 수 있도록 선정하는 것이 바람직하다.
차폐 구조의 보수 또는 점검 시에는, 이들 볼트(5a) 및 와셔(12)에 의한 고정을 해제하는 작업이 발생한다. 예를 들어 차폐판의 구멍부의 내경이 볼트(5a)의 헤드부의 외경보다도 작은 경우에는, 볼트(5a)를 분리하고, 다시 체결한다는 작업을, 차폐판 1매마다 반복하는 작업이 발생한다. 1매의 차폐판당 12 내지 16개의 볼트(5a)를 완전히 분리하는 작업이 발생하게 되지만, 예를 들어 차폐 구조 1대에서, 좌·우, 전·후의 4방향으로 차폐판이 10매 이상 배치되는 경우에는, 차폐판의 탈착만으로 방대한 작업을 발생시키게 된다.
도 18에 도시한 바와 같이, 볼트 고정 위치에 있어서 차폐판에 마련하는 구멍부의 내경은, 볼트(5a)의 헤드부의 외경보다도 커지도록 구성할 수 있다. 이와 같이 하면, 판금 성형 및 천공 가공 시의 치수 변동을 고려해도, 차폐판 고정 시의 정밀한 위치 결정이 불필요해져, 작업 효율이 향상된다. 게다가, 와셔(12)는 볼트(5a)의 축부로부터 슬라이드하여 삽발할 수 있는 형상으로 구성되어 있어, 차폐판의 탈착 작업성의 향상이 가능해진다.
이 구조에서는, 볼트 1개 1개에 대하여, 축부 전체를 발취할 때까지 회전시킬 필요는 없다. 삽발 가능한 와셔(12)를 무리없이 슬라이드시키는 것이 가능한 정도까지, 볼트(5a)를 회전하여 느슨하게 함으로써, 삽발 가능한 와셔(12)를 발취할 수 있어, 볼트(5a)를 발취하지 않고 차폐판을 분리하는 것이 가능해진다.
또한, 구멍부와 볼트(5a)의 위치 정렬에 관하여, 어떠한 지지 구조를 마련해도 된다. 예를 들어, 도 19에 도시한 바와 같이, 프레임 부재에 차폐판 지지 부재(17)(제3 고정 부재)를 배치해도 된다. 차폐판 지지 부재(17)는, 예를 들어 수나사 요소를 갖는 구조(볼트 등)와, 암나사 요소를 갖는 구조(너트 또는 스테인리스층 등)에 의해 구성할 수 있다. 차폐판 지지 부재(17)는, 차폐판의 하변을 지지할 수 있도록 배치할 수 있다. 먼저, 이 차폐판 지지 부재(17) 상에, 차폐판을, 탑재해야 할 위치에서 임시 배치해 둔다. 다음에, 그 상태에서, 삽발 가능한 와셔(12)를, 볼트(5a)의 헤드부에 끼워 넣어 차폐판을 임시 고정한다. 그 후, 각 볼트를 소정의 체결 토크로 고정한다는 방법에 의해, 차폐 구조를 조립할 수 있다.
또한, 이 전자계 차폐 구조에 있어서, 차폐판 지지 부재(17)가 차폐판을 프레임 부재에 대하여(예를 들어 스테인리스층에 대하여) 고정한 상태에 있어서, 구멍부의 축과 볼트(5a)의 축이 어느 정도 정합하도록 구성되어 있다. 예를 들어, 구멍부의 축심이 볼트(5a)를 통과하도록 구성되어 있다. 이와 같이 하면, 차폐판의 분리 작업이 보다 효율적으로 된다.
또한, 실시예 4에 있어서, 작업성을 더욱 개선하기 위해, 도 18에 도시한 볼트(5a)와 함께, 도 19의 A부 확대도에 도시한 볼트(13)를 사용하고 있다. 도 20에, 볼트(13)의 형상 및 작용을 도시한다. 볼트(13)는, 캠 레버를 포함하는 캠식의 개폐 기구를 구비한다. 캠 레버는 볼트(13)의 헤드부에 형성된다.
볼트(13) 및 와셔(12)는, 캠 레버의 회동 동작에 따라서 와셔(12)의 축 방향 위치 범위가 규제되도록 구성되어 있다. 예를 들어, 도 20의 (a)에 도시한 바와 같이 캠 레버가 폐쇄 위치에 있는 경우에는, 와셔(12)가 차폐판에 압박되어 고정된다. 한편, 도 20의 (b)에 도시한 바와 같이 캠 레버가 개방 위치에 있는 경우에는, 와셔(12)가 차폐판에 압박되지 않고(예를 들어 축 방향으로 약간 이동 가능하게 되어), 도 20의 (c)에 도시한 바와 같이 와셔(12)를 용이하게 발취할 수 있다.
또한, 캠 레버가 개방 위치에 있는 상태에서는, 볼트(13)의 최대 외경이, 차폐판의 구멍부의 내경보다 작아지도록 구성되어 있고, 이것에 의해, 볼트(13)의 전체가 축 방향으로 차폐판의 구멍부를 통과할 수 있도록 되어 있다. 이 때문에, 와셔(12)를 발취한 후에는, 도 20의 (d)에 도시한 바와 같이, 볼트(13)를 배치한 채로 차폐판을 분리할 수 있다. 이 구조는, 차폐판을 재설치할 때의 고정 작업에서도, 캠 레버의 조작에 의한 체결에 의해 압접이 완료되므로, 차폐판의 탈착 작업을 더욱 간이화할 수 있다.
또한, 실시예 4의 볼트(5a) 및 볼트(13)는 병용할 필요는 없고, 어느 한쪽만을 사용해도 된다.
[실시예 5]
실시예 5는, 실시예 1 내지 4에 있어서, 퍼멀로이층(3)을 연자성재층으로 변경하는 것이다. 「연자성재」의 의미 및 범위는, 당업자가 적절히 정의 가능하지만, 예를 들어 보유 지지력이 비교적 작고, 투자율이 비교적 큰 것을 특징으로 하는 재료를 말한다. 또는, 예를 들어 「경자성재」의 대의어이다(경자성재란, 예를 들어 자극이 간단히 사라지거나 반전되거나 하지 않는 재료, 즉 보자력이 큰 재료를 말하고, 소위 「자석」이 이것에 포함된다). 단, 퍼멀로이재는 매우 투자율이 높고 보자력이 작으므로, 퍼멀로이재와 비교한 경우에는, 연자성재는 투자율이 비교적 작고 보유 지지력이 비교적 크다. 이하, 실시예 1 내지 4와의 상이를 설명한다.
도 21에, 실시예 5에 관한 전자계 차폐판의 구성의 예를 도시한다. 실시예 5에 관한 전자계 차폐판은, 연자성체의 전자 강판재 또는 시트를 포함하는 전자 강층(3b)과, Fe-Si-B-Cu-Nb계 아몰퍼스의 판재 또는 시트를 포함하는 아몰퍼스층(1)을, 기계적인 수단으로 겹쳐서 구성된다. 기계적인 수단이란, 예를 들어 볼트를 사용한 체결 고정에 의한 것을 말하지만, 이것에 한하지 않는다.
「전자강」의 의미 및 범위는, 당업자가 적절히 정의 가능하지만, 예를 들어 전자 에너지와 자기 에너지의 변환 효율이 높은 강재를 말한다. 또는, 예를 들어 큰 저항없이 자기를 통과시키는, 철손이 적은 강재를 말한다. 전자강의 구체예는, 순철, 자성 스테인리스, 규소강 등을 포함한다. 전자강에 의해 구성되는 판재가 전자 강판이다.
연자성체의 전자 강판재는, 원하는 성능이 얻어지는 것이면, 어떠한 재료를 사용해도 된다. 예를 들어, 압연 후의 자성 어닐링까지의 가공을 완료한 풀 프로세스재의 무방향성 전자 강판(자성 스테인리스나 규소 강판 등)을 채용해도 된다. 또한, 파이버 레이저 가공기에 의한 성형 또는 절단을 응용해도 된다. 그 경우에는, 외형 가공 시에, 재료 절단부 주변에서의 가열 용단에 수반되는 국부적인 특성 변화가 발생해도, 그 밖의 부분에서는 자성 성능을 가공 이전의 상태로 대략 유지할 수 있기 때문에, 어닐링 공정을 생략하는 것도 가능해진다.
연자성체의 전자 강판재를 사용하면, 퍼멀로이재(예를 들어 PC 퍼멀로이재)와 비교하여, 재료의 비용이 대폭 저감되고, 또한 판재의 제조 공정에서의 자성 어닐링을 생략할 수 있으므로, 차폐판의 제조 프로세스가 저비용화되고, 또한 간략화된다. 또한, 여기에서의 자성 어닐링은, 예를 들어 판재의 절단 성형 후에 실시되는 것이며, 예를 들어 소정의 승온 시간 및 냉각 시간을 포함하는 것이고, 예를 들어 비산화성 분위기 중에 있어서 730℃ 내지 1100℃에서 어닐링을 실시하는 것이다.
단, 실시예 5에 관한 차폐판에서는, 연자성체의 전자 강판재를 아몰퍼스재(1)와 적층하고 있으므로, 아몰퍼스층(1)과 전자 강층(3b)의 적층화에 의한 차폐 효과가 얻어지지만, 극단적으로 큰 외부 자계가 발생한 경우에는, 그 후에 외부 자계가 감소된 후에도, 차폐판에 자장이 잔류한 상황이 될 가능성이 상정된다. 그 이유는, 전자 강판재에서는 퍼멀로이재보다도 투자율이 작은 것, 및, 보자력이 퍼멀로이재보다도 큰 것이다.
전자 강층(3b)의 두께는 임의로 설계 가능하지만, 두께를 0.5㎜ 이상으로 하면, 용도에 따라서는 충분한 차폐 성능을 얻을 수 있고, 두께를 0.635㎜ 이하로 하면, 용도에 따라서는 중량을 충분히 가볍게 할 수 있다. 이와 같이, 일 실시예에서는, 전자 강층(3b)의 두께는 0.500㎜ 내지 0.635㎜의 범위 내로 하면 적합하다.
이하, 실시예 5에 관한 차폐판과, 종래 기술에 관한 차폐판을 비교한다. 먼저 특허문헌 4에는, 철도의 바닥 하부에 설치되는 역률 개선용의 리액터(코일과 같은 부품)로부터의 방사 전자계를, 객실에 있어서, 페이스메이커 등 기기에 악영향을 주지 않을 정도로까지, 저감하는 것을 목적으로 하는 차폐판이 기재되어 있다.
특허문헌 4의 차폐판은, Co계 아몰퍼스재를 사용하고 있고, 실시예 5와 같은 Fe-Si-B-Cu-Nb계 아몰퍼스재를 사용하는 것은 아니다. Co계 아몰퍼스재는 비용이 높고, 자성의 경시 열화가 크다는 결점이 있다.
또한, 특허문헌 4의 차폐판은, 철도 차량에 사용되는 것이며, 특히 바닥면 외부에 장착되는 것이기 때문에, 다른 용도로 사용하기에는 두께가 너무 크다고 하는 결점이 있다. 특허문헌 4에 기재된 차폐판의 일례는, 두께 0.35㎜의 규소 강판 25매와, 두께 0.5㎜의 Co계 아몰퍼스 시트 5매와, 두께 3.2㎜의 커버 부재 2매를 구비하고, 합계의 두께가 17.65㎜로 된다. 또한, 이 예에서는, 1600×1300㎜의 치수의 부재이며, 중량은 248㎏으로 된다.
이에 반해, 본 발명의 실시예 5에서는 두께가 훨씬 작다. 예를 들어, 보강 등의 목적으로 추가되는 내식 알루미늄 판재(4)를 포함시켜도, 두께 1.2㎜의 내식 알루미늄 판재(4)와, 두께 0.5㎜의 아몰퍼스층(1)과, 두께 0.5㎜의 전자 강층(3b)으로, 합계의 두께가 2.2㎜ 정도에 그친다. 전자 강층(3b)의 두께의 범위를 고려해도, 아몰퍼스층(1)과 전자 강층(3b)을 합한 두께가 1.0㎜ 이하, 1.1㎜ 이하, 1.2㎜ 이하, 1.3㎜ 이하, 1.4㎜ 이하, 또는 1.5㎜ 이하가 되도록, 설계하는 것이 가능하다. 또한, 전자 강층(3b)의 두께도, 1.0㎜ 이하, 1.1㎜ 이하, 1.2㎜ 이하, 1.3㎜ 이하, 1.4㎜ 이하, 또는 1.5㎜ 이하가 되도록, 설계하는 것이 가능하다. 이 때문에, 중량에 대해서도 가벼워진다. 이와 같이 얇고 가벼운 차폐판은, 반도체 제조 검사 장치의 외주부에 있어서의 교번 자계(AC 자장) 및 전계의 차폐에 유효하다.
또한, 특허문헌 6에는, 핵자기 공명 측정이나, SQUID 센서의 응용에 의한 생체 자기 측정 시에 사용되는 차폐판이 기재되어 있다. 특허문헌 6의 차폐판은, 매우 미약한 자장을 측정할 때의 외란의 억제를 목적으로 하는 것이다.
특허문헌 6의 차폐판은, 아몰퍼스와 강자성체를 적층하는 것이며, 본 발명의 실시예 5와 같이, 보자력이 작고, 투자율이 높은 연자성재를 사용하는 것은 아니다.
또한, 특허문헌 6의 차폐판은, 자성 어닐링 공정을 필수로 한다. 예를 들어, 냉간 압연에 의해 소재를 적층한 후에, 자성 어닐링이 행해진다. 자성 어닐링은, 비산화 분위기 중, 350℃에서, 30분간, 15에르스텟의 직류 자계 중에 있어서 행해진다. 이와 같이 조정된 외부 자장을 인가하면서, 혹은 자장이 매우 작은 상태에서, 자성 어닐링을 행하는 것은 시간이 걸린다.
이에 반해, 본 발명의 실시예 5에서는, 각 층이 성형된 후에는, 어느 층에 대해서도 자성 어닐링 공정을 행하지 않고 차폐판을 제조하는 것이 가능하다.
도 22는 실시예 5에 관한 차폐판을 제조하는 방법의 일례를 설명하는 흐름도이다. 예를 들어, 아몰퍼스재를 성형하여 아몰퍼스층(1)을 제조하는 공정(스텝 S11)과, 전자 강재를 성형하여 전자 강층(3b)을 제조하는 공정(동일하게 스텝 S11)과, 아몰퍼스층(1) 및 전자 강층을 겹치는 공정(스텝 S12)을 포함하는 방법에 의해, 차폐판을 제조할 수 있다. 즉, 차폐판을 제조하는 방법은, 아몰퍼스층(1)을 제조하는 공정(스텝 S11) 및 전자 강층(3b)을 제조하는 공정(동일하게 스텝 S11)보다 후에는, 전자 강층(3b)에 대한 자성 어닐링 공정을 포함하지 않는다. 이 때문에, 제조 공정 및 구조가 매우 단순한 것이 된다.
1: 아몰퍼스층
2: 수지 테이프 소재(피복층)
3: 퍼멀로이층
3a: 능부 퍼멀로이층
3b: 전자 강층
3x: 제1 퍼멀로이층
3y: 제2 퍼멀로이층
4: 내식 알루미늄 판재
4a: 능부 내식 알루미늄 판재
5: 볼트(제1 고정 부재)
5a: 볼트(제2 고정 부재)
6: 보강용 판재(보강층)
10: 하니컴재(하니컴 구조 부재)
10a: 보강부
11: 금속제 메쉬(그물코상 관 부재)
12: 와셔
13: 볼트(제2 고정 부재)
14: 능부 스테인리스층
15: 너트
16: 암나사 요소
17: 차폐판 지지 부재(제3 고정 부재)
18: 조재(띠상의 판)
19: 판재
H: 구멍부(제1 관통 구멍부, 제2 관통 구멍부)

Claims (24)

  1. 퍼멀로이의 판재 또는 시트를 포함하는 퍼멀로이층과, Fe-Si-B-Cu-Nb계 아몰퍼스의 판재 또는 시트를 포함하는 아몰퍼스층을, 겹쳐서 구성되는 전자계 차폐판.
  2. 제1항에 있어서,
    상기 퍼멀로이층과 상기 아몰퍼스층은, 전자계 차폐 영역의 전체에 있어서 접촉하는 전자계 차폐판.
  3. 제1항에 있어서,
    상기 아몰퍼스층의 단부 또는 개구부가 노출되지 않도록 피복하는 피복층을 구비하는 전자계 차폐판.
  4. 제1항에 있어서,
    비자성 재료를 포함하는 제1 고정 부재를 더 구비하고,
    상기 퍼멀로이층 및 상기 아몰퍼스층에는, 각각 제1 관통 구멍부가 마련되고,
    상기 제1 고정 부재는, 각 상기 제1 관통 구멍부에 있어서 상기 퍼멀로이층 및 상기 아몰퍼스층을 서로 고정하는 전자계 차폐판.
  5. 제1항에 있어서,
    상기 퍼멀로이층의 두께는 0.500㎜ 내지 0.635㎜의 범위 내인 전자계 차폐판.
  6. 제4항에 있어서,
    1.0㎜ 내지 1.5㎜의 범위 내의 두께의 내식 알루미늄 판재를 더 구비하고,
    상기 내식 알루미늄 판재는, 상기 아몰퍼스층에 관하여 상기 퍼멀로이층과는 반대측에 겹쳐지고,
    상기 내식 알루미늄 판재에는 제1 관통 구멍부가 마련되고,
    상기 제1 고정 부재는, 각 상기 제1 관통 구멍부에 있어서, 상기 내식 알루미늄 판재, 상기 퍼멀로이층 및 상기 아몰퍼스층을 서로 고정하는 전자계 차폐판.
  7. 제6항에 있어서,
    상기 내식 알루미늄 판재와, 상기 아몰퍼스층은, 양면에 접착층을 갖는 테이프재를 통해 접착되는 전자계 차폐판.
  8. 제1항에 있어서,
    상기 퍼멀로이층은 뮤메탈의 판재 또는 시트를 포함하는 전자계 차폐판.
  9. 제1항에 있어서,
    보강재를 포함하는 보강층을 더 구비하는 전자계 차폐판.
  10. 제1항에 기재된 전자계 차폐판을 포함하는, 하전 입자빔 장치용의 전자계 차폐판.
  11. 제1항에 기재된 전자계 차폐판을 포함하는, 주사형 전자 현미경용의 전자계 차폐판.
  12. 제1항에 기재된 전자계 차폐판을 포함하는 제1 차폐판과,
    제1항에 기재된 다른 전자계 차폐판을 포함하는 제2 차폐판과,
    능부 접속 부재를 구비하는 전자계 차폐 구조이며,
    상기 능부 접속 부재는, 적어도, 퍼멀로이의 판재 또는 시트를 포함하는 능부 퍼멀로이층과, 1.8㎜ 내지 2.4㎜의 범위 내의 두께의 오스테나이트계 스테인리스재를 포함하는 능부 스테인리스층을, 겹쳐서 구성되어 있고,
    상기 능부 접속 부재는, 제1 각도를 이루는 능을 갖고, 상기 능의 양측에 있어서 암나사 요소가 마련되고,
    상기 능부 접속 부재의 상기 능의 편측의 적어도 일부와, 상기 제1 차폐판의 적어도 일부가 겹치도록 고정되고,
    상기 능부 접속 부재의 상기 능의 타방측의 적어도 일부와, 상기 제2 차폐판의 적어도 일부가 겹치도록 고정되는 전자계 차폐 구조.
  13. 제12항에 있어서,
    상기 능부 접속 부재는, 외측으로부터 내측을 향하여, 적어도, 내식 알루미늄 판재와, 상기 능부 퍼멀로이층과, 상기 능부 스테인리스층을, 겹쳐서 구성되어 있는 전자계 차폐 구조.
  14. 제1항에 기재된 전자계 차폐판을 포함하는 제1 차폐판과,
    제1항에 기재된 다른 전자계 차폐판을 포함하는 제2 차폐판과,
    수나사 요소가 마련된 제2 고정 부재와,
    암나사 요소가 마련된 프레임 부재와,
    와셔를 구비하는 전자계 차폐 구조이며,
    상기 퍼멀로이층 및 상기 아몰퍼스층에는, 각각 제2 관통 구멍부가 마련되고,
    상기 제2 관통 구멍부의 내경은, 상기 제2 고정 부재의 헤드부의 외경보다도 크고,
    상기 와셔의 외경은, 상기 제2 관통 구멍부의 내경보다 크고,
    상기 와셔의 내경은, 상기 제2 고정 부재의 헤드부의 외경보다 작고,
    상기 와셔는, 상기 제2 관통 구멍부에 있어서, 상기 아몰퍼스층에 관하여 상기 퍼멀로이층과는 반대측에 배치되고,
    상기 제2 고정 부재의 상기 수나사 요소는, 상기 프레임 부재의 상기 암나사 요소와 나사 결합함과 함께, 상기 와셔를 상기 아몰퍼스층 및 상기 퍼멀로이층을 향하여 체결 고정할 수 있는 전자계 차폐 구조.
  15. 제14항에 있어서,
    상기 제2 고정 부재는 캠 레버를 구비하고,
    상기 제2 고정 부재 및 상기 와셔는, 상기 캠 레버의 회동 동작에 따라서 상기 와셔의 축 방향 위치 범위가 규제되도록 구성되어 있는 전자계 차폐 구조.
  16. 제14항에 있어서,
    상기 전자계 차폐 구조는, 제3 고정 부재가 상기 전자계 차폐판을 상기 프레임 부재에 대하여 고정한 상태에 있어서, 상기 제2 관통 구멍부의 축심이 상기 제2 고정 부재를 통과하도록 구성되어 있는 전자계 차폐 구조.
  17. 제1항에 기재된 전자계 차폐판과,
    50Hz 이상의 주파수의 교류 전원에 의해 구동되는 반도체 제조 관련 장치를 구비하는 반도체 제조 환경.
  18. 제1항에 기재된 전자계 차폐판을 구비하는 전자계 차폐 구조이며,
    상기 전자계 차폐 구조에는, 방열용의 개구부가 마련되고,
    상기 방열용의 개구부에는, 다수의 구멍을 마련한 연자성재의 판재가 장착되어 있는 전자계 차폐 구조.
  19. 제1항에 기재된 전자계 차폐판을 구비하는 전자계 차폐 구조이며,
    상기 전자계 차폐 구조에는, 방열용의 개구부가 마련되고,
    상기 방열용의 개구부에는, 알루미늄 기재의 하니컴 구조 부재가 장착되어 있고, 상기 하니컴 구조 부재는, 그 외주부에, 판금 부재에 의해 구성되는 보강부를 구비하는 전자계 차폐 구조.
  20. 제1항에 기재된 전자계 차폐판을 구비하는 전자계 차폐 구조이며,
    상기 전자계 차폐 구조에는, 웨이퍼 반송용의 개구부가 마련되고,
    상기 웨이퍼 반송용의 개구부에는, 금속제의 통기성을 갖는 그물코상 관 부재가, 상기 개구부를 덮음과 함께 상기 전자계 차폐판에 밀착되도록 장착되어 있는 전자계 차폐 구조.
  21. 제1항에 기재된 전자계 차폐판의 제조 방법이며,
    상기 퍼멀로이층으로서, 제1 퍼멀로이층 및 제2 퍼멀로이층을 형성하는 스텝과,
    조재를 형성하는 스텝과,
    상기 제1 퍼멀로이층 및 상기 제2 퍼멀로이층에 대하여 자성 어닐링 공정을 실행하는 스텝과,
    상기 자성 어닐링 공정 후에, 상기 제1 퍼멀로이층의 단부면과 상기 제2 퍼멀로이층의 단부면을 맞대어 배치함과 함께, 맞대어진 단부면에 인접하는 편면의 적어도 일부를 덮도록 상기 조재를 배치하는 스텝과,
    상기 제1 퍼멀로이층과, 상기 제2 퍼멀로이층과, 상기 조재를, 스폿 용접에 의해 일체화하는 스텝을 구비하고,
    상기 제1 퍼멀로이층, 상기 제2 퍼멀로이층 및 상기 조재는, 동일한 재료로 구성되는 전자계 차폐판의 제조 방법.
  22. 연자성체의 전자 강판재 또는 시트를 포함하는 전자 강층과, Fe-Si-B-Cu-Nb계 아몰퍼스의 판재 또는 시트를 포함하는 아몰퍼스층을, 기계적인 수단으로 겹쳐서 구성되는 전자계 차폐판.
  23. 제22항에 있어서,
    상기 전자 강층의 두께는 1.5㎜ 이하인 전자계 차폐판.
  24. 제22항에 기재된 전자계 차폐판의 제조 방법이며,
    아몰퍼스재를 성형하여 상기 아몰퍼스층을 제조하는 스텝과,
    전자 강재를 성형하여 상기 전자 강층을 제조하는 스텝과,
    상기 아몰퍼스층 및 상기 전자 강층을 겹치는 스텝을 포함하고,
    상기 제조 방법은, 상기 아몰퍼스층을 제조하는 상기 스텝 및 상기 전자 강층을 제조하는 상기 스텝보다 후에는, 상기 전자 강층에 대한 자성 어닐링 공정을 포함하지 않는 전자계 차폐판의 제조 방법.
KR1020217014439A 2019-01-15 2019-01-15 전자계 차폐판, 그 제조 방법, 전자계 차폐 구조 및 반도체 제조 환경 KR102567771B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/000819 WO2020148796A1 (ja) 2019-01-15 2019-01-15 電磁界遮蔽板、その製造方法、電磁界遮蔽構造、および半導体製造環境

Publications (2)

Publication Number Publication Date
KR20210072092A true KR20210072092A (ko) 2021-06-16
KR102567771B1 KR102567771B1 (ko) 2023-08-18

Family

ID=71614484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217014439A KR102567771B1 (ko) 2019-01-15 2019-01-15 전자계 차폐판, 그 제조 방법, 전자계 차폐 구조 및 반도체 제조 환경

Country Status (6)

Country Link
US (1) US11690208B2 (ko)
JP (1) JP7254102B2 (ko)
KR (1) KR102567771B1 (ko)
CN (1) CN113615327B (ko)
TW (1) TWI766229B (ko)
WO (1) WO2020148796A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469370B2 (en) * 2018-01-11 2022-10-11 Tdk Corporation Domain wall motion type magnetic recording element
WO2022113837A1 (ja) * 2020-11-25 2022-06-02 株式会社エス・エッチ・ティ 電磁鋼板の切断方法及びコアの作製方法
CN114919265A (zh) * 2022-05-05 2022-08-19 北京卫星制造厂有限公司 一种高效屏蔽低频磁场轻质复合材料

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221199A (ja) 1986-03-24 1987-09-29 株式会社　リケン 磁気シ−ルド材
JPH02101598U (ko) * 1989-01-27 1990-08-13
JPH0483396A (ja) * 1990-07-26 1992-03-17 Yokogawa Medical Syst Ltd シールドルーム
JPH04266092A (ja) 1991-02-20 1992-09-22 Nippon Steel Corp 電磁気シールド用材料
JPH07231191A (ja) 1994-02-15 1995-08-29 Riken Corp 磁界遮へい装置
JP2837595B2 (ja) 1992-10-22 1998-12-16 株式会社フジタ アモルファス磁気シールド板と磁気シールド工法
JPH1126981A (ja) 1997-07-04 1999-01-29 Hitachi Metals Ltd シールド部材
JP2007295557A (ja) * 2006-03-31 2007-11-08 Nitta Ind Corp 磁気シールドシート、非接触ｉｃカード通信改善方法および非接触ｉｃカード収容容器
JP2007299923A (ja) * 2006-04-28 2007-11-15 Takenaka Komuten Co Ltd 磁気シールドパネル及び磁気シールドルーム
JP2007329150A (ja) * 2006-06-06 2007-12-20 Hitachi Metals Ltd 磁気シールドルーム
KR20130072181A (ko) * 2011-12-21 2013-07-01 주식회사 아모센스 무선 충전기용 자기장 차폐시트 및 그의 제조방법과 이를 이용한 무선충전기용 수신장치

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896295U (ja) * 1981-12-23 1983-06-30 日本原子力研究所 磁気シ−ルド
JP2764842B2 (ja) * 1992-04-07 1998-06-11 株式会社フジタ 変動磁場シールド性能測定用シールドボックス
JPH062789U (ja) * 1992-06-17 1994-01-14 シールドルーム販売株式会社 シールドルームの放熱装置
JPH066068A (ja) * 1992-06-23 1994-01-14 Fujita Corp 変動磁場シールド性能測定用シールドボックス
JP3325964B2 (ja) * 1993-08-10 2002-09-17 日本電信電話株式会社 電磁シールド筐体
JPH10145077A (ja) * 1996-11-08 1998-05-29 Fujitsu General Ltd 筐体のシールド構造
JP4117860B2 (ja) * 1998-08-17 2008-07-16 Ｔｄｋ株式会社 電磁波シールド用床構造およびその製造方法
JP2000077890A (ja) * 1998-08-27 2000-03-14 Hitachi Ltd 磁気シールドルーム
JP2000165080A (ja) * 1998-11-25 2000-06-16 Kenwood Corp 電子回路のシールド装置
JP2000306971A (ja) * 1999-04-21 2000-11-02 Canon Inc 半導体製造装置、ポッド装着方法および半導体デバイス生産方法
JP2000328691A (ja) * 1999-05-17 2000-11-28 Tokin Corp 電磁波及び磁気シールドルーム並びにその組立方法
US7964803B2 (en) * 2003-03-17 2011-06-21 Nippon Steel Corporation Magnetic shield structure having openings and a magnetic material frame therefor
WO2005026462A1 (en) * 2003-09-12 2005-03-24 Nippon Steel Corporation Magnetic shield panel
CN101854730A (zh) 2004-04-30 2010-10-06 美商内数位科技公司 最小化对ul eu信道的使用的方法及节点b和wtru
JP2007251012A (ja) * 2006-03-17 2007-09-27 Hitachi Metals Ltd 磁気シールド装置
JP2008109075A (ja) * 2006-09-26 2008-05-08 Bridgestone Corp 電波吸収材
CN101472455A (zh) * 2007-12-29 2009-07-01 3M创新有限公司 电磁屏蔽衬垫和用于填充电磁屏蔽系统中的间隙的方法
JP5247315B2 (ja) * 2008-09-05 2013-07-24 鹿島建設株式会社 透光性電磁波シールド板
US8247888B2 (en) * 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
JP5896295B2 (ja) 2011-07-04 2016-03-30 東洋紡株式会社 ナノろ過用の分離膜
CN103959927B (zh) 2011-11-30 2017-07-18 加川清二 复合电磁波吸收片
JP2013149887A (ja) * 2012-01-23 2013-08-01 Pacific Ind Co Ltd 電磁波シールド方法、電磁波シールドケース及びその製造方法
JP5950617B2 (ja) * 2012-02-22 2016-07-13 三菱電機株式会社 シールド構成体及び電子機器
US9451734B2 (en) * 2012-09-18 2016-09-20 Seiko Epson Corporation Magnetic shielding device and magnetic shielding method
WO2014200035A1 (ja) 2013-06-13 2014-12-18 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品搭載基板
US9370132B2 (en) * 2013-08-27 2016-06-14 Parker-Hannifin Corporation Homogeneous EMI vent panel and method for preparation thereof
KR20150085253A (ko) * 2014-01-15 2015-07-23 삼성전기주식회사 복합 페라이트 시트와 그 제조 방법 및 이를 구비하는 전자 기기
TW201601915A (zh) 2014-07-07 2016-01-16 聯茂電子股份有限公司 電磁波干擾遮蔽薄膜
CN106208529B (zh) * 2015-04-30 2018-11-06 韩磊 电动汽车电机控制器的电磁场屏蔽系统
US20180359885A1 (en) * 2015-12-08 2018-12-13 3M Innovative Properties Company Magnetic isolator, method of making the same, and device containing the same
TWI635384B (zh) * 2016-09-20 2018-09-11 仁寶電腦工業股份有限公司 折疊式電子裝置
CN208128626U (zh) * 2018-04-23 2018-11-20 深圳市景尚科技有限公司 一种适用于PXI和PXIe标准的9U板卡的加强结构
JP6461414B1 (ja) * 2018-08-02 2019-01-30 加川　清二 電磁波吸収複合シート

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221199A (ja) 1986-03-24 1987-09-29 株式会社　リケン 磁気シ−ルド材
JPH02101598U (ko) * 1989-01-27 1990-08-13
JPH0483396A (ja) * 1990-07-26 1992-03-17 Yokogawa Medical Syst Ltd シールドルーム
JPH04266092A (ja) 1991-02-20 1992-09-22 Nippon Steel Corp 電磁気シールド用材料
JP2606971B2 (ja) 1991-02-20 1997-05-07 新日本製鐵株式会社 電磁気シールド用材料
JP2837595B2 (ja) 1992-10-22 1998-12-16 株式会社フジタ アモルファス磁気シールド板と磁気シールド工法
JPH07231191A (ja) 1994-02-15 1995-08-29 Riken Corp 磁界遮へい装置
JPH1126981A (ja) 1997-07-04 1999-01-29 Hitachi Metals Ltd シールド部材
JP2007295557A (ja) * 2006-03-31 2007-11-08 Nitta Ind Corp 磁気シールドシート、非接触ｉｃカード通信改善方法および非接触ｉｃカード収容容器
JP2007299923A (ja) * 2006-04-28 2007-11-15 Takenaka Komuten Co Ltd 磁気シールドパネル及び磁気シールドルーム
JP2007329150A (ja) * 2006-06-06 2007-12-20 Hitachi Metals Ltd 磁気シールドルーム
KR20130072181A (ko) * 2011-12-21 2013-07-01 주식회사 아모센스 무선 충전기용 자기장 차폐시트 및 그의 제조방법과 이를 이용한 무선충전기용 수신장치

Also Published As

Publication number Publication date
JP7254102B2 (ja) 2023-04-07
TW202028478A (zh) 2020-08-01
US20220007556A1 (en) 2022-01-06
US11690208B2 (en) 2023-06-27
CN113615327A (zh) 2021-11-05
CN113615327B (zh) 2023-10-13
JPWO2020148796A1 (ja) 2021-10-14
KR102567771B1 (ko) 2023-08-18
WO2020148796A1 (ja) 2020-07-23
TWI766229B (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
KR20210072092A (ko) 전자계 차폐판, 그 제조 방법, 전자계 차폐 구조 및 반도체 제조 환경
JP4347847B2 (ja) 開放型磁気シールド構造及びその磁性体フレーム
JP2005514797A (ja) 磁気シールドルーム用壁部材及び、磁気シールドルーム
WO2012032715A1 (ja) 巻線素子
JP5930400B2 (ja) 導体回路付き開放型磁気シールド構造
JP2007251011A (ja) 磁気シールド部材
JPH06140783A (ja) アモルファス磁気シールド板と磁気シールド工法
JPH11233332A (ja) 結晶引上装置用超電導磁石装置
JP2007221005A (ja) 磁気シールド部材
JP2007329150A (ja) 磁気シールドルーム
JP5865143B2 (ja) 磁気シールド部材
JP4618556B2 (ja) 複合磁性部材
JP2001137212A (ja) 静磁場発生装置及びそれを用いた磁気共鳴イメージング装置
JP2002374089A (ja) 磁気シールド用磁性積層体および磁気シールド装置
JP2005045165A (ja) 大面積磁気シールドシート及びそれを積層した磁気シールドパネル
JP2002344189A (ja) 磁気シールド用磁性体およびその構造体、磁気シールド装置
JP4433369B2 (ja) 磁気シールド装置
JP2007103405A (ja) 磁気シールド部材及び磁気シールドルーム用部材
JP2003257751A (ja) 磁気シールド装置
JP2606971B2 (ja) 電磁気シールド用材料
JP2007317769A (ja) 磁気シールド部材
JPH0373598A (ja) 磁気シールド装置
JP2696771B2 (ja) 磁気シールド格子体
JP2006098324A (ja) 磁気シールド装置
JP2007251012A (ja) 磁気シールド装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right