KR20200134206A - 절연 회로 기판, 및 절연 회로 기판의 제조 방법 - Google Patents

절연 회로 기판, 및 절연 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20200134206A
KR20200134206A KR1020207018641A KR20207018641A KR20200134206A KR 20200134206 A KR20200134206 A KR 20200134206A KR 1020207018641 A KR1020207018641 A KR 1020207018641A KR 20207018641 A KR20207018641 A KR 20207018641A KR 20200134206 A KR20200134206 A KR 20200134206A
Authority
KR
South Korea
Prior art keywords
layer
insulating
polyimide resin
circuit board
resin composition
Prior art date
Application number
KR1020207018641A
Other languages
English (en)
Inventor
요시아키 사카니와
도요 오하시
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20200134206A publication Critical patent/KR20200134206A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

절연층 (11) 과, 절연층 (11) 의 일방 면에 형성된 회로층 (15) 을 구비한 절연 회로 기판 (10) 으로서, 절연층 (11) 은, 무기 필러를 함유하는 에폭시 수지로 이루어지는 코어층 (12) 과, 이 코어층 (12) 의 회로층 (15) 측에 형성되고, 무기 필러를 함유하는 폴리이미드 수지로 이루어지는 스킨층 (13) 을 갖고 있고, 코어층 (12) 을 구성하는 상기 에폭시 수지에 있어서의 상기 무기 필러의 함유량이 80 vol％ 이상 95 vol％ 이하의 범위 내로 되고, 스킨층 (13) 을 구성하는 상기 폴리이미드 수지에 있어서의 상기 무기 필러의 함유량이 10 vol％ 이상 30 vol％ 이하의 범위 내로 되어 있다.

Description

절연 회로 기판, 및 절연 회로 기판의 제조 방법
본 발명은, 절연층과, 이 절연층의 일방 면에 형성된 회로층을 구비한 절연 회로 기판, 및 절연 회로 기판의 제조 방법에 관한 것이다.
본원은, 2018년 3월 23일에 일본에 출원된 일본 특허출원 2018-056945호에 대해서 우선권을 주장하고, 그 내용을 여기에 원용한다.
파워 모듈, LED 모듈 및 열전 모듈에 있어서는, 절연층의 일방 면에 도전재료로 이루어지는 회로층을 형성한 절연 회로 기판에, 파워 반도체 소자, LED 소자 및 열전 소자가 접합된 구조로 되어 있다.
예를 들어 특허문헌 1 에는, 반도체 장치에 사용되는 절연 회로 기판이 제안되어 있다. 또한, 특허문헌 2 에는, 절연층을 구성하는 절연 시트가 제안되어 있다.
특허문헌 1 에 나타내는 절연 회로 기판은, 제 1 금속판에 2 층의 수지층을 개재하고 전기 회로 패턴 형상으로 형성된 제 2 금속판이 적층된 구조로 되어 있고, 제 1 금속판에 접하는 제 1 수지층이 20 W/(m·K) 이상의 필러를 50 wt％ 이상 충전시킨 두께 20 ㎛ 이상의 수지층으로 되고, 상기 제 2 금속판에 접하는 제 2 수지층이 필러의 충전율이 제 1 수지층의 필러의 충전율보다 10 wt％ 이상 작고, 두께 5 ㎛ 이하의 수지층으로 되어 있다.
또한, 특허문헌 2 에 나타내는 절연 시트는, 열경화성 수지를 주성분으로 하는 접착제 성분에 충전 부재를 충전시켜 이루어지고, 접착면 영역에 있어서의 충전 부재의 충전율이, 내부 영역에 있어서의 충전 부재의 충전율보다 작고, 접착면 영역과 내부 영역의 열 전도율을, 각 영역의 충전 부재의 충전율에 의해 조정한 구성으로 되어 있다.
일본 공개특허공보 2003-303940호 일본 공개특허공보 2006-210597호
특허문헌 1 에서는, 단락 0027 에 기재되어 있는 바와 같이, 제 1 수지층 및 제 2 수지층은, 에폭시 수지로 구성된 것으로 되어 있다. 또한, 특허문헌 2 에서도, 단락 0013 에 기재되어 있는 바와 같이, 열경화성 수지로서 에폭시 수지를 들 수 있다.
상기 서술한 에폭시 수지에 있어서는, 필러를 많이 함유할 수 있어, 열 전도성을 향상시킬 수 있기 때문에, 회로층에 탑재된 소자에서 발생한 열을 효율적으로 방열할 수 있게 된다.
그러나, 에폭시 수지에 있어서, 필러를 많이 함유시킨 경우에는, 금속판과의 접합성이 낮아져, 리플로 처리 등의 열 처리를 실시했을 때에, 금속판으로 이루어지는 회로층과 에폭시 수지로 이루어지는 절연층이 박리될 우려가 있었다.
절연층을 형성하는 열경화성 수지로서는, 폴리이미드 수지를 들 수 있다. 이 폴리이미드 수지에 있어서는, 금속판과의 접합성은 양호하여, 리플로 처리 등의 열 처리를 실시해도, 금속판으로 이루어지는 회로층과 폴리이미드 수지로 이루어지는 절연층이 박리되는 것이 억제된다.
그러나, 폴리이미드 수지에 있어서는, 필러를 많이 함유할 수 없어, 열 전도성이 낮기 때문에, 회로층에 탑재된 소자에서 발생한 열을 효율적으로 방열할 수 없었다.
이상과 같이 특허문헌 1, 2 에 있어서, 열경화성 수지로서 에폭시 수지 또는 폴리이미드 수지를 사용한 경우에도, 접합 신뢰성이 우수하고, 또한, 방열 특성이 우수한 절연 회로 기판을 구성할 수 없었다.
본 발명은, 전술한 사정을 감안하여 이루어진 것으로, 접합 신뢰성이 우수하고, 또한, 방열 특성이 우수한 절연 회로 기판, 및 이 절연 회로 기판의 제조 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하기 위해서, 본 발명의 절연 회로 기판은, 절연층과, 절연층의 일방 면에 형성된 회로층을 구비한 절연 회로 기판으로서, 상기 절연층은, 무기 필러를 함유하는 에폭시 수지로 이루어지는 코어층과, 이 코어층의 상기 회로층측에 형성되고, 무기 필러를 함유하는 폴리이미드 수지로 이루어지는 스킨층을 갖고 있고, 상기 코어층을 구성하는 상기 에폭시 수지에 있어서의 상기 무기 필러의 함유량이 80 vol％ 이상 95 vol％ 이하의 범위 내로 되고, 상기 스킨층을 구성하는 상기 폴리이미드 수지에 있어서의 상기 무기 필러의 함유량이 10 vol％ 이상 30 vol％ 이하의 범위 내로 되어 있는 것을 특징으로 하고 있다.
이 구성의 절연 회로 기판에 따르면, 절연층이, 무기 필러를 함유하는 에폭시 수지로 이루어지는 코어층과, 이 코어층의 상기 회로층측에 형성되고, 무기 필러를 함유하는 폴리이미드 수지로 이루어지는 스킨층을 갖고 있으므로, 회로층과 폴리이미드 수지로 이루어지는 스킨층이 접합되게 되어, 절연층과 회로층의 접합 신뢰성이 우수하다.
코어층을 구성하는 상기 에폭시 수지에 있어서의 상기 무기 필러의 함유량이 80 vol％ 이상 95 vol％ 이하의 범위 내로 되어 있으므로, 코어층에 있어서의 열 전도성이 우수하고, 회로층에 탑재된 소자에서 발생한 열을 효율적으로 방열할 수 있게 된다.
스킨층을 구성하는 상기 폴리이미드 수지에 있어서의 상기 무기 필러의 함유량이 10 vol％ 이상으로 되어 있으므로, 스킨층에 있어서의 열 전도성을 향상시킬 수 있게 된다. 한편, 상기 폴리이미드 수지에 있어서의 상기 무기 필러의 함유량이 30 vol％ 이하로 되어 있으므로, 회로층과 스킨층의 접합 신뢰성을 충분히 확보할 수 있다.
본 발명의 절연 회로 기판에 있어서는, 상기 절연층의 상기 회로층과는 반대측의 면에 금속층이 형성되어 있고, 상기 코어층의 상기 금속층측에 무기 필러를 함유하는 폴리이미드 수지로 이루어지는 스킨층이 형성되어 있는 구성으로 해도 된다.
이 경우, 상기 절연층의 상기 회로층과는 반대측의 면에 형성된 금속층에 의해, 회로층측의 열을 효율적으로 방열할 수 있게 된다. 또한, 상기 코어층의 상기 금속층측에 폴리이미드 수지로 이루어지는 스킨층이 형성되어 있으므로, 금속층과 절연층의 접합 신뢰성이 우수하다.
본 발명의 절연 회로 기판의 제조 방법은, 상기 서술한 절연 회로 기판을 제조하는 절연 회로 기판의 제조 방법으로서, 무기 필러와 에폭시 수지를 함유하는 에폭시 수지 조성물을 경화시켜 상기 코어층을 형성하는 코어층 형성 공정과, 상기 코어층의 표면에 무기 필러와 폴리이미드 수지를 함유하는 폴리이미드 수지 조성물을 배치 형성하는 폴리이미드 수지 조성물 배치 형성 공정과, 상기 회로층이 되는 금속판을 상기 폴리이미드 수지 조성물에 적층하는 금속판 적층 공정과, 상기 금속판, 상기 폴리이미드 수지 조성물, 상기 코어층을 적층 방향으로 가압 및 가열하고, 상기 폴리이미드 수지 조성물을 경화시켜 상기 스킨층을 형성함과 함께, 상기 금속판과 상기 절연층을 접합하여 상기 회로층을 형성하는 열압착 공정을 구비하고 있는 것을 특징으로 하고 있다.
이 구성의 절연 회로 기판의 제조 방법에 있어서는, 상기 서술한 바와 같이, 코어층 형성 공정과, 폴리이미드 수지 조성물 배치 형성 공정과, 금속판 적층 공정과, 열압착 공정을 구비하고 있으므로, 에폭시 수지로 이루어지는 코어층과 폴리이미드 수지로 이루어지는 스킨층을 갖는 절연층을 형성할 수 있고, 이 스킨층과 금속판을 접합하여 회로층을 형성할 수 있게 된다. 이와 같이 폴리이미드 수지로 이루어지는 스킨층과 금속판이 접합되기 때문에, 절연층과 회로층의 접합 신뢰성이 우수하다. 또한, 무기 필러를 함유하는 에폭시 수지를 경화시켜 상기 코어층을 형성하고 있으므로, 절연층의 열 전도성이 우수하다.
또한, 본 발명의 절연 회로 기판의 제조 방법은, 상기 서술한 절연 회로 기판을 제조하는 절연 회로 기판의 제조 방법으로서, 상기 회로층이 되는 금속판에 대하여 무기 필러와 상기 폴리이미드 수지를 함유하는 폴리이미드 수지 조성물을 배치 형성하는 폴리이미드 수지 조성물 배치 형성 공정과, 무기 필러와 에폭시 수지를 함유하는 에폭시 수지 조성물을 상기 폴리이미드 수지 조성물에 적층하는 에폭시 수지 조성물 적층 공정과, 상기 금속판, 상기 폴리이미드 수지 조성물, 상기 에폭시 수지 조성물을 적층 방향으로 가압 및 가열하고, 상기 폴리이미드 수지 조성물을 경화시켜 상기 스킨층을 형성함과 함께 상기 에폭시 수지 조성물을 경화시켜 상기 코어층을 형성하고, 또한, 상기 금속판과 상기 절연층을 접합하여 상기 회로층을 형성하는 열압착 공정을 구비하고 있는 것을 특징으로 하고 있다.
이 구성의 절연 회로 기판의 제조 방법에 있어서는, 상기 서술한 바와 같이, 폴리이미드 수지 조성물 배치 형성 공정과, 에폭시 수지 조성물 적층 공정과, 열압착 공정을 구비하고 있으므로, 에폭시 수지로 이루어지는 코어층과 폴리이미드 수지로 이루어지는 스킨층을 갖는 절연층을 형성할 수 있고, 이 스킨층과 금속판을 접합하여 회로층을 형성할 수 있게 된다. 이와 같이 폴리이미드 수지로 이루어지는 스킨층과 금속판이 접합되기 때문에, 절연층과 회로층의 접합 신뢰성이 우수하다. 또한, 무기 필러를 함유하는 에폭시 수지를 경화시켜 상기 코어층을 형성하고 있으므로, 절연층의 열 전도성이 우수하다.
상기 서술한 절연 회로 기판의 제조 방법에 있어서는, 상기 열압착 공정 후에 상기 회로층이 되는 상기 금속판을 에칭하여 회로 패턴을 형성하는 회로 패턴 형성 공정을 구비하고 있어도 된다.
이 경우, 금속판을 접합 후에 에칭 처리함으로써, 회로층에 회로 패턴을 형성할 수 있게 된다.
또는, 상기 서술한 절연 회로 기판의 제조 방법에 있어서는, 상기 금속판으로서 회로 패턴 형상으로 배치 형성된 복수의 금속편 (片) 을 사용하고, 상기 열압착 공정에 있어서는, 상기 금속편이 배치 형성되어 있지 않은 영역에 가압 부재를 배치하고 가압하는 구성으로 해도 된다.
이 경우, 회로 패턴 형상으로 배치 형성된 복수의 금속편을 접합함으로써, 회로 패턴을 형성할 수 있게 된다. 상기 열압착 공정에 있어서는, 상기 금속편이 배치 형성되어 있지 않은 영역에 가압 부재를 배치하고 가압하는 구성으로 하고 있으므로, 열압착 공정에서 수지 조성물 전체를 충분히 가압할 수 있게 되어, 수지 조성물을 균일하게 경화시킬 수 있게 된다.
본 발명에 따르면, 접합 신뢰성이 우수하고, 또한, 방열 특성이 우수한 절연 회로 기판, 및 이 절연 회로 기판의 제조 방법을 제공할 수 있게 된다.
도 1 은, 본 발명의 실시형태에 관련된 절연 회로 기판을 구비한 파워 모듈의 개략 설명도이다.
도 2 는, 본 발명의 실시형태에 관련된 절연 회로 기판의 개략 설명도이다.
도 3 은, 본 발명의 실시형태에 관련된 절연 회로 기판의 제조 방법을 설명하는 플로도이다.
도 4 는, 도 3 에 나타내는 절연 회로 기판의 제조 방법의 개략 설명도이다.
도 5 는, 본 발명의 다른 실시형태에 관련된 절연 회로 기판의 제조 방법을 설명하는 플로도이다.
도 6 은, 도 5 에 나타내는 절연 회로 기판의 제조 방법의 개략 설명도이다.
도 7 은, 본 발명의 다른 실시형태에 관련된 절연 회로 기판의 개략 설명도이다.
이하에, 본 발명의 실시형태에 대해서 첨부한 도면을 참조하며 설명한다.
도 1 에, 본 발명의 실시형태인 절연 회로 기판 (10), 및 이 절연 회로 기판 (10) 을 사용한 파워 모듈 (1) 을 나타낸다.
도 1 에 나타내는 파워 모듈 (1) 은, 절연 회로 기판 (10) 과, 이 절연 회로 기판 (10) 의 일방 면 (도 1 에 있어서 상면) 에 제 1 솔더층 (2) 을 개재하여 접합된 반도체 소자 (3) 와, 절연 회로 기판 (10) 의 타방 측 (도 1 에 있어서 하측) 에 솔더층 (32) 을 개재하여 접합된 히트싱크 (31) 를 구비하고 있다.
반도체 소자 (3) 는, Si 등의 반도체 재료로 구성되어 있다. 절연 회로 기판 (10) 과 반도체 소자 (3) 를 접합하는 제 1 솔더층 (2) 은, 예를 들어 Sn-Ag 계, Sn-Cu 계, Sn-In 계, 또는 Sn-Ag-Cu 계의 솔더재 (이른바 납프리 솔더재) 로 되어 있다.
히트싱크 (31) 는, 절연 회로 기판 (10) 측의 열을 방산하기 위한 것이다. 히트싱크 (31) 는, 열 전도성이 양호한 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금 등으로 구성되어 있다. 본 실시형태에 있어서는, 무산소구리로 이루어지는 방열판으로 되어 있다. 히트싱크 (31) 의 두께는, 3 mm 이상 10 mm 이하의 범위 내로 설정되어 있다.
절연 회로 기판 (10) 과 히트싱크 (31) 는, 솔더층 (32) 을 개재하여 접합되어 있다. 이 솔더층 (32) 은, 상기 서술한 솔더층 (2) 과 동일한 구성으로 할 수 있다.
그리고, 본 실시형태인 절연 회로 기판 (10) 은, 도 2 에 나타내는 바와 같이, 절연층 (11) 과, 이 절연층 (11) 의 일방 면 (도 1 에 있어서 상면) 에 배치 형성된 회로층 (15) 과, 절연층 (11) 의 타방 면 (도 1 에 있어서 하면) 에 배치 형성된 금속층 (16) 을 구비하고 있다.
회로층 (15) 은, 도 4 에 나타내는 바와 같이, 절연층 (11) 의 일방 면 (도 4 에 있어서 상면) 에, 도전성이 우수한 금속으로 이루어지는 금속편 (25) 이 접합됨으로써 형성되어 있다. 금속편 (25) 으로는, 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금 등의 압연판을 타발한 것을 사용할 수 있다. 본 실시형태에 있어서는, 회로층 (15) 을 구성하는 금속편 (25) 으로서 무산소구리의 압연판을 타발한 것이 사용되고 있다.
이 회로층 (15) 에 있어서는, 상기 서술한 금속편 (25) 이 패턴 형상으로 배치됨으로써 회로 패턴이 형성되어 있고, 그 일방 면 (도 1 및 도 2 에 있어서 상면) 이, 반도체 소자 (3) 가 탑재되는 탑재면으로 되어 있다. 회로층 (15) (금속편 (25)) 의 두께는 0.3 mm 이상 3 mm 이하의 범위 내로 설정되어 있고, 본 실시형태에서는 0.5 mm 로 설정되어 있다.
금속층 (16) 은, 도 4 에 나타내는 바와 같이, 절연층 (11) 의 타방 면 (도 4 에 있어서 하면) 에 열 전도성이 우수한 금속으로 이루어지는 금속판 (26) 이 접합됨으로써 형성되어 있다. 금속판 (26) 으로는, 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금 등의 압연판을 사용할 수 있다. 본 실시형태에 있어서는, 금속층 (16) 을 구성하는 금속판 (26) 으로서 무산소구리의 압연판이 사용되고 있다.
금속층 (16) (금속판 (26)) 의 두께는 0.3 mm 이상 3 mm 이하의 범위 내로 설정되어 있고, 본 실시형태에서는 2.0 mm 로 설정되어 있다.
그리고, 절연층 (11) 은, 회로층 (15) 과 금속층 (16) 사이의 전기적 접속을 방지하는 것으로, 절연성을 갖는 열경화형 수지로 구성되어 있다.
이 절연층 (11) 은, 코어층 (12) 과, 이 코어층 (12) 의 일방 면 및 타방 면에 각각 형성된 스킨층 (13) 을 구비하고 있다.
코어층 (12) 은, 무기 필러를 함유하는 에폭시 수지로 구성되어 있다. 무기 필러로서는, 예를 들어 알루미나 (Al2O3), 질화붕소 (BN), 질화알루미늄 (AlN) 등을 사용할 수 있다. 본 실시형태에서는, 무기 필러로서 질화붕소 (BN) 를 사용하고 있다.
코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량이, 80 vol％ 이상 95 vol％ 이하의 범위 내로 되어 있다.
스킨층 (13) 은, 무기 필러를 함유하는 폴리이미드 수지로 구성되어 있다. 무기 필러로서는, 예를 들어 알루미나 (Al2O3), 질화붕소 (BN), 질화알루미늄 (AlN) 등을 사용할 수 있다. 본 실시형태에서는, 무기 필러로서 질화붕소 (BN)를 사용하고 있다.
스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량이, 10 vol％ 이상 30 vol％ 이하의 범위 내로 되어 있다.
본 실시형태인 절연 회로 기판 (10) 에 있어서, 상기 서술한 바와 같이, 코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량, 스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량, 스킨층 (13) 의 두께 ts 와 코어층 (12) 의 두께 tc 의 비 ts/tc 를, 상기 서술한 바와 같이 규정한 이유에 대해서 설명한다.
(코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량)
에폭시 수지는, 무기 필러를 비교적 많이 함유할 수 있어, 열 전도성을 향상시킬 수 있다. 한편, 무기 필러를 함유한 경우에는 절연성이 저하된다.
코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량을 80 vol％ 이상으로 함으로써, 코어층 (12) 의 열 전도성을 향상시킬 수 있게 된다. 한편, 코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량을 95 vol％ 이하로 함으로써, 절연성이 저하되는 것을 억제할 수 있다.
그래서, 본 실시형태에서는, 코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량을, 80 vol％ 이상 95 vol％ 이하의 범위 내로 설정하고 있다.
코어층 (12) 에 있어서의 열 전도성을 더욱 향상시키기 위해서는, 코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량 하한을 85 vol％ 이상으로 하는 것이 바람직하다. 또한, 절연성이 저하되는 것을 더욱 억제하기 위해서는, 코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량 상한을 90 vol％ 이하로 하는 것이 바람직하다.
(스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량)
폴리이미드 수지는, 에폭시 수지에 비해서 무기 필러를 많이 함유할 수 없어 열 전도성이 열등하지만, 금속판과의 접합성이 우수하다.
스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량을 10 vol％ 이상으로 함으로써, 스킨층 (13) 의 열 전도성을 향상시킬 수 있게 된다. 한편, 스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량을 30 vol％ 이하로 함으로써, 금속판과의 접합성이 저하되는 것을 억제할 수 있다.
그래서, 본 실시형태에서는, 스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량을, 10 vol％ 이상 30 vol％ 이하의 범위 내로 설정하고 있다.
스킨층 (13) 에 있어서의 열 전도성을 더욱 향상시키기 위해서는, 스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량 하한을 20 vol％ 이상으로 하는 것이 바람직하다. 또한, 접합성이 저하되는 것을 더욱 억제하기 위해서는, 스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량 상한을 25 vol％ 이하로 하는 것이 바람직하다.
다음으로, 본 실시형태인 절연 회로 기판 (10) 의 제조 방법에 대해서 도 3 및 도 4 를 참조하며 설명한다.
(코어층 형성 공정 S01)
먼저, 도 3 및 도 4 에 나타내는 바와 같이, 무기 필러와 에폭시 수지를 함유하는 에폭시 수지 조성물 (22) 을 가열하고 경화시켜, 코어층 (12) 을 형성한다.
코어층 형성 공정 S01 에 있어서의 가열 온도를 170 ℃ 이상 200 ℃ 이하의 범위 내로 하고, 가열 온도에서의 유지 시간을 30 min 이상 180 min 이하의 범위 내로 하는 것이 바람직하다.
(폴리이미드 수지 조성물 배치 형성 공정 S02)
다음으로, 도 3 및 도 4 에 나타내는 바와 같이, 코어층 (12) 의 일방 면 및 타방 면에 무기 필러와 폴리이미드 수지를 함유하는 폴리이미드 수지 조성물 (23) 을 배치 형성한다. 이 때, 폴리이미드 수지 조성물 (23) 에 대해서는, 딥 코트나 스핀 코트 등의 공지된 도포 수단을 적용시킬 수 있다.
이 폴리이미드 수지 조성물 배치 형성 공정 S02 의 조건은, 가열 온도가 180 ℃ 이상 250 ℃ 이하의 범위 내, 가열 온도에서의 유지 시간을 10 min 이상 60 min 이하의 범위 내로 하는 것이 바람직하다.
폴리이미드 수지 조성물 (23) 의 도포 두께는, 0.003 mm 이상 0.005 mm 이하의 범위 내로 하는 것이 바람직하다.
(금속판 적층 공정 S03)
다음으로, 코어층 (12) 의 일방 면에 배치 형성된 폴리이미드 수지 조성물 (23) 에 회로층 (15) 이 되는 금속편 (25) 을 적층하고, 코어층 (12) 의 타방 면에 배치 형성된 폴리이미드 수지 조성물 (23) 에 금속층 (16) 이 되는 금속판 (26) 을 적층한다.
또한, 회로층 (15) 이 되는 금속편 (25) 이 배치 형성되어 있지 않은 영역에는, 가압 부재 (51) 를 배치 형성한다. 가압 부재 (51) 로서는, 폴리테트라플루오로에틸렌 (PTEE), 퍼플루오로알콕시 불소 수지 (PFA), 폴리에테르이미드 (PEI) 등으로 구성된 것을 사용할 수 있다.
(열압착 공정 S04)
다음으로, 적층된 금속편 (25) 및 가압 부재 (51), 폴리이미드 수지 조성물 (23), 코어층 (12), 폴리이미드 수지 조성물 (23), 금속판 (26) 을, 적층 방향으로 가압함과 함께 가압하고, 폴리이미드 수지 조성물 (23) 을 경화시켜 스킨층 (13) 을 형성한다. 또한, 폴리이미드 수지 조성물 (23) (스킨층 (13)) 과 금속편 (25) 을 접합하여 회로층 (15) 을 형성함과 함께, 폴리이미드 수지 조성물 (23) (스킨층 (13)) 과 금속판 (26) 을 접합하여 금속층 (16) 을 형성한다. 또한, 코어층 (12) 과 스킨층 (13) 을 접합하여, 절연층 (11) 을 형성한다.
이 열압착 공정 S04 의 조건은, 가열 온도가 200 ℃ 이상 300 ℃ 이하의 범위 내, 가열 온도에서의 유지 시간을 30 min 이상 60 min 이하의 범위 내로 하는 것이 바람직하다.
폴리테트라플루오로에틸렌 (PTEE), 퍼플루오로알콕시 불소 수지 (PFA), 폴리에테르이미드 (PEI) 등으로 구성된 가압 부재 (51) 는, 폴리이미드 수지 조성물 (23) 이 경화되어도 접착되는 일은 없어, 열압착 공정 S04 후에 용이하게 제거할 수 있다.
이상과 같이 해서 본 실시형태인 절연 회로 기판 (10) 이 제조된다.
(히트싱크 접합 공정 S05)
다음으로, 금속층 (16) 과 히트싱크 (31) 를 솔더재를 개재하여 적층하고, 환원로 내에서 솔더 접합한다.
(반도체 소자 접합 공정 S06)
이어서, 회로층 (15) 에 솔더재를 개재하여 반도체 소자 (3) 를 적층하고, 환원로 내에서 솔더 접합한다.
상기와 같이 해서 본 실시형태인 파워 모듈 (1) 이 제조된다.
이상과 같은 구성으로 된 본 실시형태에 관련된 절연 회로 기판 (10) 에 따르면, 절연층 (11) 이, 무기 필러를 함유하는 에폭시 수지로 이루어지는 코어층 (12) 과, 이 코어층 (12) 의 일방 면 및 타방 면에 형성되고, 무기 필러를 함유하는 폴리이미드 수지로 이루어지는 스킨층 (13) 을 갖고 있으므로, 회로층 (15) 이 되는 금속편 (25) 과 폴리이미드 수지로 이루어지는 스킨층 (13), 및 금속층 (16) 이 되는 금속판 (26) 과 폴리이미드 수지로 이루어지는 스킨층 (13) 이 접합되게 되어, 절연층 (11) 과 회로층 (15), 및 절연층 (11) 과 금속층 (16) 의 접합 신뢰성이 우수하다.
코어층 (12) 을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량이 80 vol％ 이상 95 vol％ 이하의 범위 내로 되어 있으므로, 코어층 (12) 에 있어서의 열 전도성이 우수하고, 회로층 (15) 에 탑재된 반도체 소자 (3) 로부터의 열을, 히트싱크 (31) 측으로 효율적으로 방열할 수 있게 된다.
스킨층 (13) 을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량이 10 vol％ 이상 30 vol％ 이하의 범위 내로 되어 있으므로, 스킨층 (13) 에 있어서도 열 전도성이 우수해진다.
본 실시형태에 있어서는, 절연층 (11) 의 회로층 (15) 과는 반대측의 면에 금속층 (16) 이 형성되어 있으므로, 이 금속층 (16) 에 의해 회로층 (15) 에 탑재된 반도체 소자 (3) 로부터의 열을 효율적으로 방열할 수 있게 된다. 또한, 코어층 (12) 의 금속층 (16) 측에 폴리이미드 수지로 이루어지는 스킨층 (13) 이 형성되어 있으므로, 금속층 (16) 과 절연층 (11) 의 접합 신뢰성이 우수하다.
본 실시형태인 절연 회로 기판의 제조 방법에 따르면, 코어층 형성 공정 S01 과, 폴리이미드 수지 조성물 배치 형성 공정 S02 와, 금속판 적층 공정 S03 과, 열압착 공정 S04 를 구비하고 있으므로, 코어층 (12) 과 스킨층 (13) 을 갖는 절연층 (11) 을 형성할 수 있고, 이 스킨층 (13) 과 금속편 (25) 을 접합하여 회로층 (15) 을 형성할 수 있음과 함께 스킨층 (13) 과 금속판 (26) 을 접합하여 금속층 (16) 을 형성할 수 있다. 이와 같이 폴리이미드 수지로 이루어지는 스킨층 (13) 과 금속편 (25) 및 금속판 (26) 이 접합되기 때문에, 절연층 (11) 과 회로층 (15) 및 금속층 (16) 의 접합 신뢰성이 우수하다. 또한, 무기 필러를 함유하는 에폭시 수지를 경화시켜 코어층 (12) 을 형성하고 있으므로, 절연층 (11) 의 열 전도성이 우수하다.
본 실시형태에 있어서는, 회로층 (15) 을 형성할 때에, 회로 패턴 형상으로 배치 형성된 복수의 금속편 복수의 금속편 (25) 을 사용하고 있고, 열압착 공정 S04 에 있어서는, 금속편 (25) 이 배치 형성되어 있지 않은 영역에 가압 부재 (51) 를 배치하고 가압하는 구성으로 하고 있으므로, 열압착 공정 S04 에서 폴리이미드 수지 조성물 (23) 의 전체면을 충분히 가압할 수 있게 되고, 균일하게 경화시킬 수 있게 된다. 또한, 회로 패턴을 갖는 회로층 (15) 을 형성할 수 있게 된다.
이상, 본 발명의 실시형태에 대해서 설명했는데, 본 발명은 이것에 한정되지는 않고, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.
본 실시형태에 있어서는, 도 3 및 도 4 에 나타내는 절연 회로 기판의 제조 방법에 의해 절연 회로 기판을 제조하는 것으로 설명했는데, 이것에 한정되지는 않는다.
예를 들어, 도 5 및 도 6 에 나타내는 바와 같이, 회로층 (15) 이 되는 금속판 (25), 및 금속층 (16) 이 되는 금속판 (26) 에 대하여, 무기 필러와 폴리이미드 수지를 함유하는 폴리이미드 수지 조성물 (23) 을 배치 형성하는 폴리이미드 수지 조성물 배치 형성 공정 S11 과, 무기 필러와 에폭시 수지를 함유하는 에폭시 수지 조성물 (22) 을, 금속판 (25, 26) 에 배치 형성된 폴리이미드 수지 조성물 (23) 에 대하여 적층하는 에폭시 수지 조성물 적층 공정 S12 와, 폴리이미드 수지 조성물 (23) 이 배치 형성된 금속판 (25), 에폭시 수지 조성물 (22), 폴리이미드 수지 조성물 (23) 이 배치 형성된 금속판 (26) 을 적층 방향으로 가압 및 가열하고, 폴리이미드 수지 조성물 (23) 을 경화시켜 스킨층 (13) 을 형성함과 함께, 에폭시 수지 조성물 (22) 을 경화시켜 코어층 (12) 을 형성하고, 금속판 (25), 스킨층 (13), 코어층 (12), 스킨층 (13), 금속판 (26) 을 접합하는 열압착 공정 S13 과, 접합된 금속판 (25) 을 에칭 처리하여 회로 패턴을 형성하는 회로 패턴 형성 공정 S14 를 구비한 제조 방법을 적용시켜도 된다.
이 경우에도, 코어층 (12) 과 스킨층 (13) 을 갖는 절연층 (11) 을 형성할 수 있다. 또한, 폴리이미드 수지로 이루어지는 스킨층 (13) 과 금속판 (25, 26) 을 접합함으로써, 회로층 (15) 및 금속층 (16) 과 절연층 (11) 의 접합 신뢰성을 향상시킬 수 있게 된다.
또한, 접합된 금속판 (25) 을 접합 후에 에칭 처리함으로써 회로 패턴을 형성하는 회로 패턴 형성 공정 S14 를 갖고 있으므로, 회로 패턴을 갖는 회로층 (15) 을 형성할 수 있다.
도 3 및 도 4 에 기재된 절연 회로 기판의 제조 방법에 있어서, 회로층 (15) 을 구성하는 금속판 (25) 을 열 압착시키고, 열압착 공정 S04 후에 금속판 (25) 을 에칭 처리하여 회로 패턴을 형성하는 회로 패턴 형성 공정을 구비한 것으로 해도 된다.
도 5 및 도 6 에 기재된 절연 회로 기판의 제조 방법에 있어서, 회로층을 구성하는 금속판으로서 회로 패턴 형상으로 배열된 복수의 금속편을 사용하여, 상기 서술한 회로 패턴 형성 공정 S14 를 생략해도 된다. 이 경우, 도 7 에 나타내는 절연 회로 기판 (110) 과 같이 회로층 (15) 이 배치 형성된 지점에만 스킨층 (13) 이 형성되게 된다.
본 실시형태에 있어서는, 금속편 및 금속판으로서 구리 또는 구리 합금으로 구성된 것으로 하여 설명했는데, 이것에 한정되지는 않고, 알루미늄 또는 알루미늄 합금 등의 다른 금속으로 구성된 것이어도 된다. 또한, 복수의 금속이 적층된 구조의 것이어도 된다.
본 실시형태에서는, 절연 회로 기판에 반도체 소자를 탑재하여 파워 모듈을 구성하는 것으로서 설명했는데, 이것에 한정되지는 않는다. 예를 들어, 절연 회로 기판의 회로층에 LED 소자를 탑재하여 LED 모듈을 구성해도 되고, 절연 회로 기판의 회로층에 열전 소자를 탑재하여 열전 모듈을 구성해도 된다.
실시예
이하에, 본 발명의 효과를 확인하기 위해 실시한 확인 실험의 결과에 대해서 설명한다.
회로층이 되는 금속판으로서 27 mm × 18 mm × 두께 0.035 mm 의 것을 준비하였다. 또한, 금속층이 되는 금속판으로서 30 mm × 21 mm × 두께 1.0 mm 의 것을 준비하였다.
그리고, 표 1 에 나타내는 수지 조성물을 사용하여 절연층을 형성함과 함께, 금속판을 접합하여 회로층 및 금속층을 형성하고, 절연 회로 기판을 제조하였다. 본 발명예 1―4 및 비교예 3―7 에 대해서는, 도 3 및 도 4 에 기재된 제조 방법으로 제조하였다. 또한, 비교예 1, 2 에서는, 스킨층을 형성하고 있지 않기 때문에, 코어층을 가열 경화시킬 때에 금속판을 열 압착시켰다.
표 1 에 있어서, 무기 필러로서 Al2O3 과 BN 을 함유하는 경우에는, Al2O3 : BN ＝ 2 : 7 (질량비) 의 비율로 함유시켰다. 또한, 표 1 의 무기 필러의 함유량은, Al2O3 과 BN 의 합계 함유량으로 하였다.
이와 같이 하여 얻어진 절연 회로 기판에 대해서, 리플로 처리 후의 박리 유무, 절연층 (코어층 및 스킨층) 의 열 전도율, 절연 회로 기판의 열 저항을, 이하와 같이 해서 평가하였다.
(리플로 처리 후의 박리 유무)
절연 회로 기판에 대하여 290 ℃ × 5 min 의 리플로 처리를 실시하였다. 그 후, 회로층과 절연층, 및 금속층과 절연층의 박리 유무를 확인하였다. 평가 결과를 표 1 에 나타낸다.
(절연층의 열 전도율)
절연층 (코어층 및 스킨층) 의 열 전도율은, JIS R 1611 에 준거한 레이저 플래시법에 의해 측정하였다. 평가 결과를 표 1 에 나타낸다.
(절연 회로 기판의 열 저항)
JESD51 에 준거한 열과도 측정법에 의해 절연 회로 기판의 열 저항을 측정하였다. 평가 결과를 표 1 에 나타낸다.
Figure pct00001
절연층을, 에폭시 수지의 단층 구조로 한 비교예 1, 2 에서는, 절연층과 금속판의 접합성이 불충분했기 때문에, 리플로 처리 후에 박리가 확인되었다.
스킨층을 구성하는 폴리이미드 수지가 무기 필러를 함유하지 않은 비교예 3, 4 에서는, 스킨층에 있어서의 열 전도성이 낮고, 열 저항이 높아졌다.
스킨층을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량이 본 발명의 범위보다 적은 비교예 5 에서는, 스킨층에 있어서의 열 전도성이 낮고, 열 저항이 높아졌다.
스킨층을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량이 본 발명의 범위보다 많은 비교예 6, 7 에서는, 절연층과 금속판의 접합성이 불충분했기 때문에, 리플로 처리 후에 박리가 확인되었다.
이에 비해, 절연층을, 무기 필러를 함유하는 에폭시 수지로 이루어지는 코어층과, 무기 필러를 함유하는 폴리이미드 수지로 이루어지는 스킨층을 갖는 복수 층 구조로 하고, 코어층을 구성하는 에폭시 수지에 있어서의 무기 필러의 함유량, 및 스킨층을 구성하는 폴리이미드 수지에 있어서의 무기 필러의 함유량이 본 발명의 범위 내로 된 본 발명예 1―4 에서는, 리플로 처리 후에 박리가 확인되지 않고, 접합 신뢰성이 우수하였다. 또한, 열 저항이 충분히 낮고, 방열 특성이 우수하였다.
이상과 같은 점에서 본 발명예에 따르면, 접합 신뢰성이 우수하고, 또한, 방열 특성이 우수한 절연 회로 기판, 및 이 절연 회로 기판의 제조 방법을 제공할 수 있음이 확인되었다.
산업상 이용가능성
본 발명에 따르면, 접합 신뢰성이 우수하고, 또한, 방열 특성이 우수한 절연 회로 기판, 및 이 절연 회로 기판의 제조 방법을 제공할 수 있게 된다.
10, 110 : 절연 회로 기판
11 : 절연층
12 : 코어층
13 : 스킨층
15 : 회로층
16 : 금속층
22 : 에폭시 수지 조성물
23 : 폴리이미드 수지 조성물
25 : 금속편 (금속판)
26 : 금속판

Claims (6)

  1. 절연층과, 절연층의 일방 면에 형성된 회로층을 구비한 절연 회로 기판으로서,
    상기 절연층은, 무기 필러를 함유하는 에폭시 수지로 이루어지는 코어층과, 이 코어층의 상기 회로층측에 형성되고, 무기 필러를 함유하는 폴리이미드 수지로 이루어지는 스킨층을 갖고 있고,
    상기 코어층을 구성하는 상기 에폭시 수지에 있어서의 상기 무기 필러의 함유량이 80 vol％ 이상 95 vol％ 이하의 범위 내로 되고,
    상기 스킨층을 구성하는 상기 폴리이미드 수지에 있어서의 상기 무기 필러의 함유량이 10 vol％ 이상 30 vol％ 이하의 범위 내로 되어 있는 것을 특징으로 하는 절연 회로 기판.
  2. 제 1 항에 있어서,
    상기 절연층의 상기 회로층과는 반대측의 면에 금속층이 형성되어 있고, 상기 코어층의 상기 금속층측에 폴리이미드 수지로 이루어지는 스킨층이 형성되어 있는 것을 특징으로 하는 절연 회로 기판.
  3. 제 1 항 또는 제 2 항에 기재된 절연 회로 기판을 제조하는 절연 회로 기판의 제조 방법으로서,
    무기 필러와 에폭시 수지를 함유하는 에폭시 수지 조성물을 경화시켜 상기 코어층을 형성하는 코어층 형성 공정과,
    상기 코어층의 표면에 무기 필러와 폴리이미드 수지를 함유하는 폴리이미드 수지 조성물을 배치 형성하는 폴리이미드 수지 조성물 배치 형성 공정과,
    상기 회로층이 되는 금속판을 상기 폴리이미드 수지 조성물에 적층하는 금속판 적층 공정과,
    상기 금속판, 상기 폴리이미드 수지 조성물, 상기 코어층을 적층 방향으로 가압 및 가열하고, 상기 폴리이미드 수지 조성물을 경화시켜 상기 스킨층을 형성함과 함께, 상기 금속판과 상기 절연층을 접합하여 상기 회로층을 형성하는 열압착 공정을 구비하고 있는 것을 특징으로 하는 절연 회로 기판의 제조 방법.
  4. 제 1 항 또는 제 2 항에 기재된 절연 회로 기판을 제조하는 절연 회로 기판의 제조 방법으로서,
    상기 회로층이 되는 금속판에 대하여 무기 필러와 상기 폴리이미드 수지를 함유하는 폴리이미드 수지 조성물을 배치 형성하는 폴리이미드 수지 조성물 배치 형성 공정과,
    무기 필러와 에폭시 수지를 함유하는 에폭시 수지 조성물을 상기 폴리이미드 수지 조성물에 적층하는 에폭시 수지 조성물 적층 공정과,
    상기 금속판, 상기 폴리이미드 수지 조성물, 상기 에폭시 수지 조성물을 적층 방향으로 가압 및 가열하고, 상기 폴리이미드 수지 조성물을 경화시켜 상기 스킨층을 형성함과 함께 상기 에폭시 수지 조성물을 경화시켜 상기 코어층을 형성하고, 또한, 상기 금속판과 상기 절연층을 접합하여 상기 회로층을 형성하는 열압착 공정을 구비하고 있는 것을 특징으로 하는 절연 회로 기판의 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 열압착 공정 후에 상기 회로층이 되는 상기 금속판을 에칭하여 회로 패턴을 형성하는 회로 패턴 형성 공정을 구비하고 있는 것을 특징으로 하는 절연 회로 기판의 제조 방법.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 금속판으로서 회로 패턴 형상으로 배치 형성된 복수의 금속편을 사용하고, 상기 열압착 공정에 있어서는, 상기 금속편이 배치 형성되어 있지 않은 영역에 가압 부재를 배치하고 가압하는 것을 특징으로 하는 절연 회로 기판의 제조 방법.
KR1020207018641A 2018-03-23 2019-03-01 절연 회로 기판, 및 절연 회로 기판의 제조 방법 KR20200134206A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018056945A JP7135364B2 (ja) 2018-03-23 2018-03-23 絶縁回路基板、及び、絶縁回路基板の製造方法
JPJP-P-2018-056945 2018-03-23
PCT/JP2019/008013 WO2019181428A1 (ja) 2018-03-23 2019-03-01 絶縁回路基板、及び、絶縁回路基板の製造方法

Publications (1)

Publication Number Publication Date
KR20200134206A true KR20200134206A (ko) 2020-12-01

Family

ID=67986442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207018641A KR20200134206A (ko) 2018-03-23 2019-03-01 절연 회로 기판, 및 절연 회로 기판의 제조 방법

Country Status (7)

Country Link
US (1) US11222835B2 (ko)
EP (1) EP3771301A4 (ko)
JP (1) JP7135364B2 (ko)
KR (1) KR20200134206A (ko)
CN (1) CN111527797A (ko)
TW (1) TW201940314A (ko)
WO (1) WO2019181428A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210142631A (ko) * 2019-03-26 2021-11-25 미쓰비시 마테리알 가부시키가이샤 절연 회로 기판
JP2021190586A (ja) * 2020-06-01 2021-12-13 三菱マテリアル株式会社 絶縁樹脂回路基板
JP2023132535A (ja) * 2022-03-11 2023-09-22 三菱マテリアル株式会社 ヒートシンク一体型絶縁回路基板、および、電子デバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303940A (ja) 2002-04-12 2003-10-24 Hitachi Ltd 絶縁回路基板および半導体装置
JP2006210597A (ja) 2005-01-27 2006-08-10 Mitsubishi Electric Corp 絶縁シートおよびその製造方法、並びに上記絶縁シートを用いたパワーモジュール

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030340B2 (ja) * 1978-06-05 1985-07-16 三菱瓦斯化学株式会社 プリプレグの製法
JPH06350212A (ja) * 1993-06-11 1994-12-22 Denki Kagaku Kogyo Kk 金属ベース回路基板とその製造方法
JP3255814B2 (ja) * 1995-01-23 2002-02-12 電気化学工業株式会社 金属ベース回路基板及びそれを用いたモジュール
US6570099B1 (en) * 1999-11-09 2003-05-27 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and the method for manufacturing the same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
WO2007063960A1 (ja) * 2005-12-01 2007-06-07 Sumitomo Bakelite Company Limited プリプレグ、プリプレグの製造方法、基板および半導体装置
US20070148467A1 (en) * 2005-12-23 2007-06-28 World Properties, Inc. Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
EP1956648A4 (en) * 2006-09-13 2011-09-21 Sumitomo Bakelite Co SEMICONDUCTOR DEVICE
JPWO2008093579A1 (ja) * 2007-01-29 2010-05-20 住友ベークライト株式会社 積層体、基板の製造方法、基板および半導体装置
EP2180772A4 (en) * 2007-08-24 2013-08-28 Sumitomo Bakelite Co MULTI-LAYER CONNECTION CHART AND SEMICONDUCTOR DEVICE
JP2010186789A (ja) * 2009-02-10 2010-08-26 Hitachi Ltd 絶縁回路基板、インバータ装置、及びパワー半導体装置
JP5423783B2 (ja) * 2009-02-25 2014-02-19 パナソニック株式会社 熱伝導性組成物とこれを用いた放熱板、放熱基板、回路モジュール、熱伝導性組成物の製造方法
US20120244351A1 (en) * 2009-09-29 2012-09-27 Hideyuki Katagi Multilayer resin sheet and method for producing the same, method for producing cured multilayer resin sheet, and highly thermally conductive resin sheet laminate and method for producing the same
JP5513840B2 (ja) * 2009-10-22 2014-06-04 電気化学工業株式会社 絶縁シート、回路基板及び絶縁シートの製造方法
TW201220977A (en) * 2010-07-01 2012-05-16 Sumitomo Bakelite Co Preppreg, circuit board, and semiconductor device
CN103052501B (zh) * 2010-07-30 2015-08-26 京瓷株式会社 绝缘片、其制造方法及采用了该绝缘片的结构体的制造方法
JP5115645B2 (ja) * 2010-11-18 2013-01-09 住友ベークライト株式会社 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP2012213900A (ja) * 2011-03-31 2012-11-08 Nippon Steel Chem Co Ltd 熱伝導性ポリイミド−金属基板
WO2013161527A1 (ja) * 2012-04-26 2013-10-31 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR20140080119A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 빌드업 필름 구조물 및 이를 이용하여 제조된 회로기판, 그리고 상기 빌드업 필름 구조물을 이용한 회로기판의 제조 방법
CN105189109B (zh) * 2013-03-14 2017-04-05 三菱综合材料株式会社 接合体、功率模块用基板及自带散热器的功率模块用基板
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
KR101582398B1 (ko) * 2014-01-06 2016-01-05 주식회사 두산 수지 이중층 부착 동박, 이를 포함하는 다층 인쇄 회로 기판 및 그 제조 방법
JP6483964B2 (ja) * 2014-06-17 2019-03-13 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及び電子部品
JP6809220B2 (ja) * 2015-03-27 2021-01-06 東レ株式会社 接着組成物シートおよびその製造方法ならびに半導体装置
JP6612584B2 (ja) * 2015-10-28 2019-11-27 デンカ株式会社 エポキシ樹脂組成物、エポキシ樹脂シート、およびそれを用いた金属ベース回路基板
JP2017203132A (ja) * 2016-05-13 2017-11-16 日立化成株式会社 エポキシ樹脂組成物、エポキシ樹脂硬化物及び電子部品装置
JP2018056945A (ja) 2016-09-30 2018-04-05 株式会社ニコン 撮像装置および撮像素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303940A (ja) 2002-04-12 2003-10-24 Hitachi Ltd 絶縁回路基板および半導体装置
JP2006210597A (ja) 2005-01-27 2006-08-10 Mitsubishi Electric Corp 絶縁シートおよびその製造方法、並びに上記絶縁シートを用いたパワーモジュール

Also Published As

Publication number Publication date
US11222835B2 (en) 2022-01-11
EP3771301A1 (en) 2021-01-27
JP2019169634A (ja) 2019-10-03
US20210020557A1 (en) 2021-01-21
EP3771301A4 (en) 2022-01-12
TW201940314A (zh) 2019-10-16
JP7135364B2 (ja) 2022-09-13
WO2019181428A1 (ja) 2019-09-26
CN111527797A (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
WO2021193701A1 (ja) 絶縁回路基板の製造方法
KR20200134206A (ko) 절연 회로 기판, 및 절연 회로 기판의 제조 방법
JP2018147934A (ja) 絶縁回路基板の製造方法
JP7342371B2 (ja) 絶縁回路基板、及び、絶縁回路基板の製造方法
WO2021182078A1 (ja) ヒートシンク一体型絶縁回路基板
JP2023029935A (ja) 絶縁回路基板
JP7087446B2 (ja) 放熱板付絶縁回路基板、及び、放熱板付絶縁回路基板の製造方法
JP6825411B2 (ja) 絶縁回路基板、絶縁回路基板の製造方法
WO2021246369A1 (ja) 絶縁樹脂回路基板の製造方法
WO2021246374A1 (ja) 絶縁樹脂回路基板
JP2019149515A (ja) 絶縁回路基板、及び、絶縁回路基板の製造方法
JP7040176B2 (ja) 絶縁回路基板、および、絶縁回路基板の製造方法
JP2019169540A (ja) 絶縁回路基板、および、絶縁回路基板の製造方法
JP6790915B2 (ja) 絶縁回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination