JP7287455B2 - 絶縁回路基板の製造方法 - Google Patents

絶縁回路基板の製造方法 Download PDF

Info

Publication number
JP7287455B2
JP7287455B2 JP2021509583A JP2021509583A JP7287455B2 JP 7287455 B2 JP7287455 B2 JP 7287455B2 JP 2021509583 A JP2021509583 A JP 2021509583A JP 2021509583 A JP2021509583 A JP 2021509583A JP 7287455 B2 JP7287455 B2 JP 7287455B2
Authority
JP
Japan
Prior art keywords
layer
circuit
metal
insulating resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021509583A
Other languages
English (en)
Other versions
JPWO2020196746A1 (ja
Inventor
慶昭 坂庭
東洋 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of JPWO2020196746A1 publication Critical patent/JPWO2020196746A1/ja
Priority to JP2022192201A priority Critical patent/JP7456479B2/ja
Application granted granted Critical
Publication of JP7287455B2 publication Critical patent/JP7287455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Description

この発明は、絶縁樹脂層と、この絶縁樹脂層の一方の面に回路パターン状に配設された金属片からなる回路層と、を備えた絶縁回路基板の製造方法に関するものである。
本願は、２０１９年３月２６日に日本に出願された特願２０１９－０５７９９０号について優先権を主張し、その内容をここに援用する。
パワーモジュール、ＬＥＤモジュール及び熱電モジュールにおいては、絶縁層の一方の面に導電材料からなる回路層を形成した絶縁回路基板に、パワー半導体素子、ＬＥＤ素子及び熱電素子が接合された構造とされている。
上述の絶縁回路基板として、例えば特許文献１に記載された金属ベース回路基板が提案されている。
特許文献１に記載された金属ベース回路基板においては、金属基板上に絶縁樹脂層が形成され、この絶縁樹脂層上に回路パターンを有する回路層が形成されている。ここで、絶縁樹脂層は、熱硬化型樹脂であるエポキシ樹脂で構成されており、回路層は、銅箔で構成されている。
この金属ベース回路基板においては、回路層上に半導体素子が接合され、金属基板の絶縁樹脂層とは反対側の面にヒートシンクが配設されており、半導体素子で発生した熱をヒートシンク側に伝達して放熱する構造とされている。
そして、特許文献１に記載された金属ベース回路基板においては、絶縁樹脂層の上に配設された銅箔をエッチング処理することによって回路パターンを形成している。
最近では、回路層に搭載された半導体素子に通電される電流が大きくなる傾向にあり、これに伴って半導体素子からの発熱量も大きくなっている。そこで、導電性及び熱伝導性を確保するために、回路層の厚肉化が求められている。ここで、回路層を厚肉化した場合には、特許文献１に記載されたようにエッチング処理によって回路パターンを形成すると、回路層の端面にダレが生じ、回路層の端面に電界が集中し、絶縁性が低下するおそれがあった。
そこで、特許文献２には、エッチング処理した場合にダレの発生を抑制する技術が提案されている。しかしながら、この特許文献２に記載した方法であっても、回路層の端面に電界が集中しやすく、絶縁性が低下するおそれがあった。また、回路層を厚肉化した場合には、エッチング処理で回路パターンを形成する際に時間を要するため、絶縁回路基板を効率良く製造することができなかった。
また、最近では、小型化及び軽量化の観点から、回路パターン間の距離が小さくなる傾向にあり、寸法精度良く回路パターンを形成することができないと、回路パターン間の絶縁性が不十分となるおそれがあった。
エッチング処理を実施することなく回路層を形成する方法として、例えば特許文献３には、予め所望の形状を付与した打ち抜き金属片を、セラミックス基板に接合する技術が提案されている。この方法によれば、回路層を厚肉化しても、金属片の端面にダレは生じず、回路パターン間の絶縁性を確保することができ、回路パターン間の距離を小さくすることも可能である。
特開２０１５－２０７６６６号公報 特開２０１８－１０１７６３号公報 特開平０９－１３５０５７号公報
ところで、特許文献３においては、絶縁層としてセラミックス基板を用いており、このセラミックス基板に対して金属片を積層方向に加圧することで金属片とセラミックス基板とを接合している。
絶縁層を熱硬化型樹脂からなる絶縁樹脂層で構成した場合には、硬化前の樹脂組成物の上に金属片を配置し、金属片を積層方向に加圧するとともに加熱することにより、樹脂組成物を硬化させて絶縁樹脂層を構成するとともに絶縁樹脂層と金属片とが接合されることになる。ここで、回路層を厚肉化した場合、金属片が配置された領域においては、樹脂組成物が十分に加圧されることになるが、金属片が配置されていない領域においては、樹脂組成物の加圧が不十分となり、絶縁樹脂層の内部にボイドが多く生成し、絶縁樹脂層の絶縁性が確保できないおそれがあった。このため、絶縁樹脂層を用いた絶縁回路基板においては、厚肉の回路層を精度良く形成することは困難であった。
この発明は、前述した事情に鑑みてなされたものであって、比較的厚い回路層を有し、かつ、回路層の端部形状が精度良く形成されるとともに、耐電圧性に優れた絶縁回路基板の製造方法を提供することを目的とする。
本発明の絶縁回路基板を製造する方法は、絶縁樹脂層と、前記絶縁樹脂層の一方の面に回路パターン状に配設された金属片からなる回路層と、を備え、前記回路層を構成する前記金属片の厚さｔが０．５ｍｍ以上とされ、回路パターン状に配設された前記金属片の厚さｔと、前記金属片同士の最近接距離Ｌとの比Ｌ／ｔが２．０以下とされており、前記絶縁樹脂層は、熱硬化型樹脂で構成されており、回路パターン状に配設された前記金属片の間に位置する領域のボイド率が０．８％以下とされており、前記金属片の端部と前記絶縁樹脂層の表面とがなす角度θが７０°以上１１０°以下の範囲内とされた絶縁回路基板を製造する方法であって、前記絶縁樹脂層の前記回路層とは反対側の面に放熱層が形成されており、前記回路層となる前記金属片を形成する金属片形成工程と、前記放熱層となる金属板の一方の面に、樹脂組成物を配設する樹脂組成物配設工程と、前記樹脂組成物の一方の面に複数の前記金属片を回路パターン状に配置する金属片配置工程と、前記金属板と前記樹脂組成物と前記金属片とを積層方向に加圧するとともに加熱する加圧及び加熱工程とを有し、前記加圧及び加熱工程では、前記金属片側にゴム状弾性体を配置して加圧し、前記樹脂組成物を硬化させて絶縁樹脂層を形成し、前記金属板と前記絶縁樹脂層、前記絶縁樹脂層と前記金属片とを接合して、放熱層及び回路層を形成することを特徴とする。
この構成によれば、樹脂組成物配設工程と、金属片配置工程と、加圧及び加熱工程と、を有しているので、絶縁樹脂層の形成と、金属片と絶縁樹脂層と金属板との接合を同時に行うことができ、効率良く絶縁回路基板を製造することができる。
また、エッチング処理を行うことなく、回路パターンを形成することができ、回路層の端部形状が精度良く形成されることになり、回路層の接合界面の端部における電界集中を抑制することが可能となる。
そして、本実施形態においては、加圧及び加熱工程では、金属片側に、ゴム状弾性体を配置して加圧する構成としているので、樹脂組成物の全体を十分に押圧することができ、絶縁樹脂層内のボイドを十分に低減することが可能となる。これにより、絶縁樹脂層の絶縁性を確保することができる。
本発明によれば、比較的厚い回路層を有し、かつ、回路層の端部形状が精度良く形成されるとともに、耐電圧性に優れた絶縁回路基板の製造方法を提供することができる。
本発明の実施形態である絶縁回路基板を用いたパワーモジュールの断面説明図である。 本発明の実施形態である絶縁回路基板の説明図である。（ａ）が断面図、（ｂ）が上面図である。 図２に示す絶縁回路基板における回路層（金属片）と絶縁樹脂層の接合界面の拡大説明図である。 本発明の実施形態である絶縁回路基板の製造方法の一例を示すフロー図である。 図４における金属片形成工程を示す説明図である。 本発明の実施形態である絶縁回路基板の製造方法の一例を示す説明図である。 実施例において絶縁回路基板の耐電圧性を評価する試験装置の概略説明図である。
以下に、本発明の実施形態について、添付した図面を参照して説明する。
図１に、本発明の実施形態である絶縁回路基板１０、及び、この絶縁回路基板１０を用いたパワーモジュール１を示す。
このパワーモジュール１は、絶縁回路基板１０と、この絶縁回路基板１０の一方側（図１において上側）にはんだ層２を介して接合された半導体素子３と、絶縁回路基板１０の他方側（図１において下側）にはんだ層３２を介して接合されたヒートシンク３１と、を備えている。
はんだ層２、３２は、例えばＳｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｉｎ系、若しくはＳｎ－Ａｇ－Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）とされている。
半導体素子３は、半導体を備えた電子部品であり、必要とされる機能に応じて種々の半導体素子が選択される。
絶縁回路基板１０は、図１及び図２（ａ）に示すように、絶縁樹脂層１１と、絶縁樹脂層１１の一方の面（図１及び図２（ａ）において上面）に形成された回路層１２と、絶縁樹脂層１１の一方の面（図１及び図２（ａ）において上面）に形成された放熱層１３と、を備えている。
絶縁樹脂層１１は、回路層１２と放熱層１３との間の電気的接続を防止するものであって、絶縁性を有する熱硬化型樹脂で構成されている。本実施形態では、絶縁樹脂層１１の強度を確保するために、フィラーを含有する熱硬化型樹脂が用いられている。
ここで、フィラーとしては、例えばアルミナ、窒化ホウ素、窒化アルミニウム等を用いることができる。また、熱硬化型樹脂としては、エポキシ樹脂、ポリイミド等を用いることができる。
本実施形態では、絶縁樹脂層１１は、フィラーとしてアルミナを含有するエポキシ樹脂で構成されている。また、絶縁樹脂層１１の厚さは、２０μｍ以上２５０μｍ以下の範囲内とされている。
そして、この絶縁樹脂層１１においては、回路パターン状に配設された金属片（金属層、金属部材）２２の間に位置する領域Ａ１（すなわち、金属片２２が配設されていない領域）のボイド率Ｂ１が０．８％以下とされている。なお、回路パターン状に配設された金属片２２の間に位置する領域Ａ１のボイド率Ｂ１は、０．７％以下であることが好ましく、０．６％以下であることがさらに好ましい。
また、本実施形態においては、金属片２２が配設された領域Ａ２のボイド率Ｂ２と回路パターン状に配設された金属片２２の間に位置する領域Ａ１のボイド率Ｂ１との比Ｂ２／Ｂ１が、０．５以上１．５以下の範囲内とされており、回路パターン状に配設された金属片２２の間に位置する領域Ａ１のボイド率Ｂ１と金属片２２が配設された領域Ａ２のボイド率Ｂ２との差が小さく、絶縁樹脂層１１の全体で比較的均一なボイド率となっている。
回路層１２は、図６に示すように、絶縁樹脂層１１の一方の面（図６において上面）に、導電性に優れた金属からなる金属片２２が接合されることにより形成されている。金属片２２としては、金属板を打ち抜き加工することで形成されたものを用いることができる。本実施形態においては、回路層１２を構成する金属片２２として、無酸素銅の圧延板を打ち抜き加工したものが用いられている。
この回路層１２においては、上述の金属片２２が回路パターン状に配置されることで回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面とされている。
ここで、回路層１２（金属片２２）の厚さｔは０．５ｍｍ以上とされている。なお、回路層１２（金属片２２）の厚さｔは１．０ｍｍ以上であることが好ましく、１．５ｍｍ以上であることがさらに好ましい。また、回路層１２（金属片２２）の厚さｔの上限は特に制限はないが、現実的には、３．０ｍｍ以下となる。
また、回路パターン状に配設された金属片２２同士の最近接距離Ｌは、回路パターン状に配設された金属片２２の厚さｔとの比Ｌ／ｔが２．０以下となるように設定されていることが好ましい。なお、Ｌ／ｔは、１．０以下とすることがさらに好ましく、０．５以下とすることがより好ましい。
本実施形態では、具体的には、回路パターン状に配設された金属片２２同士の最近接距離Ｌは、１．０ｍｍ以上１．５ｍｍ以下の範囲内に設定されている。
そして、積層方向に沿った断面において、回路層１２（金属片２２）の絶縁樹脂層１１との接合界面近傍における端面形状は、図３に示すように、回路パターンの端部において、絶縁樹脂層１１の表面と回路層１２（金属片２２）の端面とがなす角度θが７０°以上１１０°以下の範囲とされていることが好ましい。
なお、この角度θの下限は、８０°以上であることがさらに好ましく、８５°以上であることがより好ましい。一方、角度θの上限は、１００°以下であることがさらに好ましく、９５°以下であることがより好ましい。
放熱層１３は、絶縁回路基板１０に搭載された半導体素子３において発生した熱を面方向に拡げることによって、放熱特性を向上させる作用を有する。このため、放熱層１３は、熱伝導性に優れた金属、例えば銅又は銅合金、アルミニウム又はアルミニウム合金で構成されている。本実施形態では、無酸素銅の圧延板で構成されている。また、放熱層１３の厚さは、０．０５ｍｍ以上３ｍｍ以下の範囲内に設定されている。
ヒートシンク３１は、絶縁回路基板１０側の熱を放散するためのものである。ヒートシンク３１は、熱伝導性が良好な銅又は銅合金、アルミニウム又はアルミニウム合金等で構成されている。本実施形態においては、無酸素銅からなる放熱板とされている。なお、ヒートシンク３１の厚さは、３ｍｍ以上１０ｍｍ以下の範囲内に設定されている。
ここで、絶縁回路基板１０の放熱層１３とヒートシンク３１とは、はんだ層３２を介して接合されている。
以下に、本実施形態である絶縁回路基板の製造方法について、図４から図６を用いて説明する。
（金属片形成工程Ｓ０１）
まず、回路層１２となる金属片２２を形成する。金属板２４（本実施形態では無酸素銅の圧延板）を打ち抜き加工して、金属片２２を形成する。本実施形態では、図５に示すように、打ち抜き加工機５１の凸型５２及び凹型５３によって金属板２４を挟持して剪断する。これにより、金属片２２を金属板２４から打ち抜く。
（樹脂組成物配設工程Ｓ０２）
次に、図６に示すように、放熱層１３となる金属板２３の一方の面（図６において上面）に、フィラーとしてのアルミナと、熱硬化型樹脂としてのエポキシ樹脂と、硬化剤と、を含有する樹脂組成物２１を配設する。
（金属片配置工程Ｓ０３）
次に、樹脂組成物２１の一方の面（図６において上面）に、複数の金属片２２を回路パターン状に配置する。
（加圧及び加熱工程Ｓ０４）
次に、放熱層１３となる金属板２３と樹脂組成物２１と金属片２２とを積層方向に加圧するとともに加熱することにより、樹脂組成物２１を硬化させて絶縁樹脂層１１を形成するとともに、金属板２３と絶縁樹脂層１１、絶縁樹脂層１１と金属片２２とを接合して、放熱層１３及び回路層１２を形成する。
ここで、本実施形態においては、加圧及び加熱工程Ｓ０４では、金属片２２側に、ゴム状弾性体４５を配置して、金属片２２を樹脂組成物２１側に押圧する構成とされている。ゴム状弾性体４５は、例えば、シリコンゴム等で構成されたものとされている。
また、加圧及び加熱工程Ｓ０４においては、加熱温度が１２０℃以上３５０℃以下の範囲内とされ、加熱温度での保持時間が１０分以上１８０分以下の範囲内とされている。また、積層方向の加圧荷重が１ＭＰａ以上３０ＭＰａ以下の範囲内とされている。
ここで、加熱温度の下限は１５０℃以上とすることが好ましく、１７０℃以上とすることがさらに好ましい。一方、加熱温度の上限は２５０℃以下とすることが好ましく、２００℃以下とすることがさらに好ましい。
加熱温度での保持時間の下限は３０分以上とすることが好ましく、６０分以上とすることがさらに好ましい。一方、加熱温度での保持時間の上限は１２０分以下とすることが好ましく、９０分以下とすることがさらに好ましい。
積層方向の加圧荷重の下限は５ＭＰａ以上とすることが好ましく、８ＭＰａ以上とすることがさらに好ましい。一方、積層方向の加圧荷重の上限は１５ＭＰａ以下とすることが好ましく、１０ＭＰａ以下とすることがさらに好ましい。
上述した各工程によって、本実施形態である絶縁回路基板１０が製造される。
（ヒートシンク接合工程Ｓ０５）
次に、この絶縁回路基板１０の放熱層１３の他方の面にヒートシンク３１を接合する。本実施形態では、放熱層１３とヒートシンク３１とを、はんだ材を介して接合している。
（半導体素子接合工程Ｓ０６）
そして、絶縁回路基板１０の回路層１２に半導体素子３を接合する。本実施形態では、回路層１２と半導体素子３とを、はんだ材を介して接合している。
以上の工程により、図１に示すパワーモジュール１が製造される。
以上のような構成とされた本実施形態である絶縁回路基板１０によれば、回路層１２が、導電性及び熱伝導性に優れた金属（無酸素銅）からなり、回路層１２を構成する金属片２２の厚さｔが０．５ｍｍ以上とされているので、導電性及び放熱特性に優れており、大電流高電圧を負荷する用途にも良好に適用することができる。
また、金属片２２を回路パターン状に配設しているので、回路層１２（金属片２２）の端部形状が精度良く形成されることになり、回路層１２（金属片２２）の接合界面の端部における電界集中を抑制でき、耐電圧性を向上させることが可能となる。
そして、絶縁樹脂層１１が熱硬化型樹脂で構成され、回路パターン状に配設された金属片２２の間に位置する領域Ａ１（金属片２２が配設されていない領域）のボイド率Ｂ１が０．８％以下とされているので、十分に加圧して絶縁樹脂層１１が形成されており、絶縁樹脂層１１における絶縁性を確保することができる。
また、本実施形態では、金属片２２が配設された領域Ａ２のボイド率Ｂ２と回路パターン状に配設された金属片２２の間に位置する領域Ａ１のボイド率Ｂ１との比Ｂ２／Ｂ１が、０．５以上１．５以下の範囲内とされており、回路パターン状に配設された金属片２２の間に位置する領域Ａ１のボイド率Ｂ１と金属片２２が配設された領域Ａ２のボイド率Ｂ２との差が小さく、絶縁樹脂層１１の全体で比較的均一なボイド率となっているので、絶縁樹脂層１１の全体が均一に加圧されて絶縁樹脂層１１が形成されており、絶縁樹脂層１１における絶縁性を十分に確保することができる。
さらに、本実施形態においては、回路層１２（金属片２２）の端部と絶縁樹脂層１１の表面とがなす角度θが７０°以上１１０°以下の範囲内とされているので、回路パターンの端部における電界集中を抑制できる。よって、耐電圧性をさらに向上させることが可能となる。
また、本実施形態において、回路パターン状に配設された金属片２２の厚さｔと、金属片２２同士の最近接距離Ｌとの比Ｌ／ｔが１．０以下とされているので、この絶縁回路基板１０を用いた部品の小型化及び軽量化を図ることが可能となる。
さらに、本実施形態においては、絶縁樹脂層１１の回路層１２とは反対側の面に放熱層１３が形成されているので、この放熱層１３によって、回路層１２に搭載された半導体素子３からの熱を効率良く放熱することが可能となる。
本実施形態である絶縁回路基板の製造方法によれば、樹脂組成物配設工程Ｓ０２と、金属片配置工程Ｓ０３と、加圧及び加熱工程Ｓ０４と、を有しているので、絶縁樹脂層１１の形成と、金属片２２と絶縁樹脂層１１と金属板２３との接合を同時に行うことができ、効率良く絶縁回路基板１０を製造することができる。
また、エッチング処理を行うことなく、回路パターンを形成することができ、回路層１２の端部形状が精度良く形成されることになり、回路層１２の接合界面の端部における電界集中を抑制することが可能となる。
そして、本実施形態においては、加圧及び加熱工程Ｓ０４では、金属片２２側に、ゴム状弾性体４５を配置して加圧する構成としているので、樹脂組成物２１の全体を十分に押圧することができ、絶縁樹脂層１１内のボイドを十分に低減することが可能となる。これにより、絶縁樹脂層１１の絶縁性を確保することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、絶縁回路基板の回路層にパワー半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板にＬＥＤ素子を搭載してＬＥＤモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
また、本実施形態では、絶縁回路基板（金属基板）とヒートシンクとをはんだ層を介して接合したものとして説明したが、これに限定されることはなく、絶縁回路基板（金属基板）とヒートシンクとグリースを介して積層してもよい。
さらに、ヒートシンクの材質や構造は、本実施形態に限定されることなく、適宜設計変更してもよい。
さらに、本実施形態においては、金属板２４を打ち抜くことにより、金属片２２を形成する金属片形成工程Ｓ０１を有するものとして説明したが、これに限定されることはなく、他の手段によって形成された金属片を用いてもよい。
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
放熱層となる金属板として、無酸素銅の圧延板（５０ｍｍ×６０ｍｍ×厚さ２．０ｍｍ）を準備し、この金属板の一方の面に表１に示す樹脂組成物のシート材を配置した。
本発明例１～１０、及び、比較例４，５においては、樹脂組成物の一方の面に表１に示す金属片（２０ｍｍ×２０ｍｍ）をパターン状に配置した。このとき、金属片同士の最近接距離が表１に示す値となるように金属片を配置した。なお、形成したい回路形状に対応するような穴が開いているガイド治具を用いて、そのガイド治具の穴に金属回路片をはめ込むことで精度よく配置できるようにした。
比較例１～３，６においては、樹脂組成物の一方の面に表１に示す金属板（５０ｍｍ×６０ｍｍ）を配置した。
そして、加圧及び加熱工程として、表２に示す条件で、金属板と樹脂組成物と金属片とを積層方向に加圧するとともに加熱し、樹脂組成物を硬化させて絶縁樹脂層を形成するとともに、金属板と絶縁樹脂層と金属片（金属板）を接合した。
このとき、本発明例１～１０、及び、比較例５においては、金属片側に、シリコンゴムからなるゴム状弾性体（厚さ４．０ｍｍ）を配置して積層方向に加圧した。また、比較例４においては、ゴム状弾性体を使用せずに加圧した。
また、比較例１～３，６においては、回路層となる金属板に対してエッチング処理を行い、最近接距離が表１に示す値となるように回路パターンを形成した。
なお、キーエンスの画像寸法測定器を使用し、撮影した画像から個片間の距離を読み取って最近接距離を測定した。
上述のようにして得られた絶縁回路基板について、回路層（金属片）の端部と絶縁樹脂層の表面とがなす角度θ、回路パターン状に配設された前記金属片の間に位置する領域のボイド率、放熱性評価（熱抵抗）、絶縁性評価（絶縁破壊電圧）について、以下のようにして評価した。
（回路層（金属片）の端部と絶縁樹脂層の表面とがなす角度θ）
回路層の断面をクロスセクションポリッシャ（日本電子株式会社製ＳＭ－０９０１０）を用いて、イオン加速電圧：５ｋＶ、加工時間：１４時間、遮蔽板からの突出量：１００μｍでイオンエッチングした後に、走査型電子顕微鏡（ＳＥＭ）を用いて回路パターンの端部を観察した。そして、回路層（金属片）の端部と絶縁樹脂層の表面とがなす角度θを測定した。評価結果を表２に示す。
（回路パターン状に配設された金属片の間に位置する領域のボイド率）
レーザー顕微鏡により断面観察を実施し、得られた断面写真（視野サイズ：１５０μｍ×１００μｍ、視野数：各試料３０視野）に対して、画像解析ソフト「Ｉｍａｇｅ Ｊ」を用いて、画像処理を実施することで、ボイド率を算出した。評価結果を表２に示す。
（熱抵抗）
ＪＥＳＤ５１に準拠した熱過渡測定法によって、絶縁回路基板の熱抵抗を測定した。評価結果を表２に示す。
（絶縁破壊電圧）
図７に示すように、放熱層をベース板６１の上に載置し、回路層の上にプローブ６２を接触させ、部分放電を評価した。測定装置として、三菱電線株式会社製の部分放電試験機を用いた。なお、試験雰囲気として、３Ｍ社製フロリナート（ｔｍ）ＦＣ－７７０中で実施した。
そして、電圧を０．５ｋＶごとのステッププロファイル（保持時間６０秒）で昇圧し、絶縁破壊が生じた電圧（漏れ電流が１０ｍＡ以上となった電圧）を絶縁破壊電圧とした。評価結果を表２に示す。
Figure 0007287455000001
Figure 0007287455000002
エッチング工程によって回路パターンを有する回路層を形成するとともに回路層の厚さが０．３ｍｍとされた比較例１においては、回路層の端部と絶縁樹脂層の表面とがなす角度θが４５°と鋭角になり、絶縁破壊電圧が４６．７ｋＶ／ｍｍと低くなった。回路層の端部において電界集中が発生したためと推測される。また、回路層の厚さが薄いため、熱抵抗が高くなり、放熱特性が不十分であった。
エッチング工程によって回路パターンを有する回路層を形成した比較例２，３においては、回路層の端部と絶縁樹脂層の表面とがなす角度θがそれぞれ４８°、４０°と鋭角になり、絶縁破壊電圧が４６．７ｋＶ／ｍｍと低くなった。回路層の端部において電界集中が発生したためと推測される。
金属片を回路パターン状に配置して加圧及び加熱する際にゴム状弾性体を用いなかった比較例４においては、回路パターン状に配設された金属片の間に位置する領域のボイド率が４．８％と高くなり、絶縁破壊電圧が２６．７ｋＶ／ｍｍと低くなった。樹脂組成物を十分に加圧できなかったためと推測される。
回路層（金属片）の厚さが０．３ｍｍとされた比較例５においては、熱抵抗が高くなった。回路層で十分に熱を拡げることができなかったためと推測される。
エッチング工程によって回路パターンを有する回路層を形成するとともに回路層の厚さが０．３ｍｍとされ、熱硬化型樹脂としてポリイミド樹脂を用いた比較例６においては、回路層の端部と絶縁樹脂層の表面とがなす角度θが４５°と鋭角になり、絶縁破壊電圧が４８．６ｋＶ／ｍｍと低くなった。回路層の端部において電界集中が発生したためと推測される。また、回路層の厚さが薄いため、熱抵抗が高くなり、放熱特性が不十分であった。
これに対して、本発明の規定を満足するとともに熱硬化型樹脂としてエポキシ樹脂を用いた本発明例１－９においては、熱抵抗が十分に低く、放熱性に優れていた。また、絶縁破壊電圧がいずれも５０．０ｋＶ／ｍｍ以上であり、絶縁性に優れていた。
また、本発明の規定を満足するとともに熱硬化型樹脂としてポリイミド樹脂を用いた本発明例１０においては、熱硬化型樹脂としてポリイミド樹脂を用いた比較例６に比べて、熱抵抗が十分に低く、かつ、絶縁破壊電圧が高く、放熱性及び絶縁性に優れていた。
以上のことから、本発明例によれば、比較的厚い回路層を有し、かつ、回路層の端部形状が精度良く形成されるとともに、耐電圧性に優れた絶縁回路基板、および、この絶縁回路基板の製造方法を提供可能であることが確認された。
本発明によれば、比較的厚い回路層を有し、かつ、回路層の端部形状が精度良く形成されるとともに、耐電圧性に優れた絶縁回路基板を提供することができる。
１ パワーモジュール
３ 半導体素子
１０ 絶縁回路基板
１１ 絶縁樹脂層
１２ 回路層
１３ 放熱層
２１ 樹脂組成物
２２ 金属片
２３ 金属板
４５ ゴム状弾性体

Claims (1)

  1. 絶縁樹脂層と、前記絶縁樹脂層の一方の面に回路パターン状に配設された金属片からなる回路層と、を備え、前記回路層を構成する前記金属片の厚さｔが０．５ｍｍ以上とされ、回路パターン状に配設された前記金属片の厚さｔと、前記金属片同士の最近接距離Ｌとの比Ｌ／ｔが２．０以下とされており、前記絶縁樹脂層は、熱硬化型樹脂で構成されており、回路パターン状に配設された前記金属片の間に位置する領域のボイド率が０．８％以下とされており、前記金属片の端部と前記絶縁樹脂層の表面とがなす角度θが７０°以上１１０°以下の範囲内とされた絶縁回路基板を製造する方法であって、
    前記絶縁樹脂層の前記回路層とは反対側の面に放熱層が形成されており、
    前記回路層となる前記金属片を形成する金属片形成工程と、
    前記放熱層となる金属板の一方の面に、樹脂組成物を配設する樹脂組成物配設工程と、
    前記樹脂組成物の一方の面に複数の前記金属片を回路パターン状に配置する金属片配置工程と、
    前記金属板と前記樹脂組成物と前記金属片とを積層方向に加圧するとともに加熱する加圧及び加熱工程とを有し、
    前記加圧及び加熱工程では、前記金属片側にゴム状弾性体を配置して加圧し、前記樹脂組成物を硬化させて絶縁樹脂層を形成し、前記金属板と前記絶縁樹脂層、前記絶縁樹脂層と前記金属片とを接合して、放熱層及び回路層を形成することを特徴とする絶縁回路基板の製造方法。
JP2021509583A 2019-03-26 2020-03-26 絶縁回路基板の製造方法 Active JP7287455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022192201A JP7456479B2 (ja) 2019-03-26 2022-11-30 絶縁回路基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019057990 2019-03-26
JP2019057990 2019-03-26
PCT/JP2020/013645 WO2020196746A1 (ja) 2019-03-26 2020-03-26 絶縁回路基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022192201A Division JP7456479B2 (ja) 2019-03-26 2022-11-30 絶縁回路基板

Publications (2)

Publication Number Publication Date
JPWO2020196746A1 JPWO2020196746A1 (ja) 2021-10-28
JP7287455B2 true JP7287455B2 (ja) 2023-06-06

Family

ID=72611527

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021509583A Active JP7287455B2 (ja) 2019-03-26 2020-03-26 絶縁回路基板の製造方法
JP2022192201A Active JP7456479B2 (ja) 2019-03-26 2022-11-30 絶縁回路基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022192201A Active JP7456479B2 (ja) 2019-03-26 2022-11-30 絶縁回路基板

Country Status (7)

Country Link
US (1) US20220159829A1 (ja)
EP (1) EP3951856A4 (ja)
JP (2) JP7287455B2 (ja)
KR (1) KR20210142631A (ja)
CN (1) CN113614911A (ja)
TW (1) TW202106129A (ja)
WO (1) WO2020196746A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7456479B2 (ja) 2019-03-26 2024-03-27 三菱マテリアル株式会社 絶縁回路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011067849A (ja) 2009-09-28 2011-04-07 Kyocera Corp ろう材およびこれを用いて接合された放熱基体
WO2012081434A1 (ja) 2010-12-16 2012-06-21 三菱電機株式会社 半導体装置
JP2018147934A (ja) 2017-03-01 2018-09-20 三菱マテリアル株式会社 絶縁回路基板の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169147A (ja) * 1992-11-30 1994-06-14 Mitsubishi Plastics Ind Ltd 金属ベース回路基板及びその製造方法
JP3491414B2 (ja) 1995-11-08 2004-01-26 三菱電機株式会社 回路基板
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
JPH10296767A (ja) * 1997-02-28 1998-11-10 Chuko Kasei Kogyo Kk プレスクッション材
JP3623639B2 (ja) * 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
KR100305680B1 (ko) * 1999-08-26 2001-11-01 윤종용 반도체 집적회로의 커패시터 제조방법
DE10158185B4 (de) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
JP3710741B2 (ja) * 2001-10-12 2005-10-26 松下電器産業株式会社 回路形成基板製造用クッション材およびその製造方法
JP4041356B2 (ja) * 2002-06-17 2008-01-30 京セラ株式会社 転写シートの製造方法ならびに配線基板およびその製造方法
JP4288892B2 (ja) * 2002-05-08 2009-07-01 パナソニック株式会社 プラズマディスプレイ装置の製造方法
JP2005050877A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 配線基板
JP2006240955A (ja) * 2005-03-07 2006-09-14 Denki Kagaku Kogyo Kk セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
MY146044A (en) * 2005-12-01 2012-06-15 Sumitomo Bakelite Co Prepreg, method for manufacturing prepreg, substrate, and semiconductor device
FR2912029B1 (fr) * 2007-01-31 2010-10-22 Hispano Suiza Sa Carte electronique incorporant une resistance chauffante.
TWI334211B (en) * 2007-06-29 2010-12-01 Unimicron Technology Corp Package substrate structure and manufacturing method thereof
KR101115108B1 (ko) * 2007-08-24 2012-03-13 스미토모 베이클리트 컴퍼니 리미티드 다층 배선 기판 및 반도체 장치
JP5436774B2 (ja) * 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
US8629423B1 (en) * 2008-09-19 2014-01-14 Nikolai Kislov Non-planar metal-insulator-metal tunneling device for sensing and/or generation of electromagnetic radiation at terahertz, infrared, and optical frequencies and technology of its preparation
JP2009272647A (ja) * 2009-08-12 2009-11-19 Dowa Holdings Co Ltd 回路基板の製造方法
US8541687B2 (en) * 2010-04-22 2013-09-24 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure
US8536459B2 (en) * 2010-04-22 2013-09-17 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure with LGA
JP5608430B2 (ja) * 2010-06-07 2014-10-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8758910B2 (en) * 2010-06-29 2014-06-24 Dai Nippon Printing Co., Ltd. Substrate for suspension, and production process thereof
US9980384B2 (en) * 2012-06-21 2018-05-22 Kyocera Corporation Circuit board and electronic apparatus including the same
CN202957293U (zh) * 2012-11-19 2013-05-29 陈广明 一种具有100°照射范围的led支架结构
EP2980843B1 (en) * 2013-03-29 2019-04-24 Mitsubishi Materials Corporation Power module
JP2015207666A (ja) 2014-04-21 2015-11-19 住友ベークライト株式会社 金属ベース基板、金属ベース基板の製造方法、金属ベース回路基板および電子装置
WO2017056360A1 (ja) * 2015-09-28 2017-04-06 株式会社 東芝 回路基板および半導体装置
JP6702800B2 (ja) 2016-05-26 2020-06-03 京セラ株式会社 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6732239B2 (ja) 2016-12-22 2020-07-29 株式会社Ｎｓｃ パワーモジュール基板およびその生産方法
JP6834877B2 (ja) 2017-09-20 2021-02-24 トヨタ自動車株式会社 非接触給電システム及び受電側装置
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
TW202106129A (zh) 2019-03-26 2021-02-01 日商三菱綜合材料股份有限公司 絕緣電路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011067849A (ja) 2009-09-28 2011-04-07 Kyocera Corp ろう材およびこれを用いて接合された放熱基体
WO2012081434A1 (ja) 2010-12-16 2012-06-21 三菱電機株式会社 半導体装置
JP2018147934A (ja) 2017-03-01 2018-09-20 三菱マテリアル株式会社 絶縁回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7456479B2 (ja) 2019-03-26 2024-03-27 三菱マテリアル株式会社 絶縁回路基板

Also Published As

Publication number Publication date
JP2023029935A (ja) 2023-03-07
TW202106129A (zh) 2021-02-01
EP3951856A1 (en) 2022-02-09
EP3951856A4 (en) 2023-02-01
JP7456479B2 (ja) 2024-03-27
US20220159829A1 (en) 2022-05-19
CN113614911A (zh) 2021-11-05
KR20210142631A (ko) 2021-11-25
WO2020196746A1 (ja) 2020-10-01
JPWO2020196746A1 (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
JP2018147934A (ja) 絶縁回路基板の製造方法
JP7456479B2 (ja) 絶縁回路基板
US11222835B2 (en) Insulating circuit substrate and method for producing insulating circuit substrate
EP4131356A1 (en) Insulated circuit board manufacturing method
WO2021246374A1 (ja) 絶縁樹脂回路基板
JP7040176B2 (ja) 絶縁回路基板、および、絶縁回路基板の製造方法
JP2019169540A (ja) 絶縁回路基板、および、絶縁回路基板の製造方法
WO2022230877A1 (ja) ヒートシンク、および、ヒートシンク一体型絶縁回路基板
EP4160667A1 (en) Method for manufacturing insulated resin circuit board
JP6825411B2 (ja) 絶縁回路基板、絶縁回路基板の製造方法
WO2022114068A1 (ja) ヒートシンク一体型絶縁回路基板、および、ヒートシンク一体型絶縁回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221213

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230508

R150 Certificate of patent or registration of utility model

Ref document number: 7287455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150