KR20200023273A - 나노 구조체 - Google Patents

나노 구조체 Download PDF

Info

Publication number
KR20200023273A
KR20200023273A KR1020197033252A KR20197033252A KR20200023273A KR 20200023273 A KR20200023273 A KR 20200023273A KR 1020197033252 A KR1020197033252 A KR 1020197033252A KR 20197033252 A KR20197033252 A KR 20197033252A KR 20200023273 A KR20200023273 A KR 20200023273A
Authority
KR
South Korea
Prior art keywords
nanostructures
substrate
doped
electrode
nanostructure
Prior art date
Application number
KR1020197033252A
Other languages
English (en)
Inventor
이욘 오브 미킹 핌란
헬게 위만
딩딩 렌
Original Assignee
노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유) filed Critical 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유)
Publication of KR20200023273A publication Critical patent/KR20200023273A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

선택적으로 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 포함하는 물질 조성물로서, 상기 나노 구조체는 적어도 하나의 III-V 족 화합물을 포함한다.

Description

나노 구조체
본 발명은 β-Ga2O3 기판들 상에 반도체 나노 구조체들을 에피택셜 성장시키는 프로세스에 관한 것으로서, β-Ga2O3 기판들 상에 에피택셜 나노 구조체들을 성장시키기 위해 예컨대, 분자 빔 에피택시(epitaxy) 또는 금속 유기 기상 에피택시(metal organic vapour phase epitaxy, MOVPE) 기술을 사용한다. 상기 생성된 나노 구조체들은 본 발명의 다른 측면을 형성한다. 상기 나노 구조체들은 바람직하게는 반도체 재료이고, 예컨대 전자 산업 또는 솔라 셀 응용들에서 광범위한 응용들을 갖는다. 발광 다이오드(LED)들 및 광 검출기들에서의 조성물의 사용이 특히 바람직하다.
광대역 갭 GaN 및 관련 3원(ternary) 및 4원(quaternary) III-N 반도체 화합물은 뛰어난 광학적, 전기적 및 물리적 특성들로 인해 전자 및 광전자 디바이스들에 대해 가장 중요한 반도체들 중 하나로 인식되었다. 그럼에도 불구하고, GaN-기반 디바이스들의 상업화는 제한된 기판 가용성으로 인해 방해 받는다. Si 및 사파이어(Al2O3)는 전통적으로 저비용 및 우수한 열 전도성으로 사용되어 왔지만, 이들 물질(material)들은 GaN과 비교적 큰 격자- 및 열 팽창- 불일치를 갖는다.
β-Ga2O3 기판들은 최근 극자외선(deep UV)(대역 갭 ~4.8eV (260nm)) 으로의 광(light)에 대한 높은 투명성 및 높은 n-타입 전도성으로 인해 III-질화물 LED 및 전력 디바이스 용 기판으로 부상했다. 따라서 β-Ga2O3는 오늘날 대부분의 III-질화물 LED들 및 전력 디바이스들에 사용되는 사파이어(Al2O3) 기판들에 대한 대안을 나타낼 수 있다. 최근에, E.G. Villora 등은 GaN의 이종에피택셜(heteroepitaxial) 증착과 이들 물질(material)을 LED 및 전력 디바이스에의 적용을 위한 기판으로서 β-Ga2O3를 제안한다(Proc. SPIE 8987 89871U (2014)). 여기서 상기 GaN은 박막으로 증착된다.
그러나 GaN과 β-Ga2O3의 (001) 및 (-201)-평면에서 β-Ga2O3의 격자 불일치는 각각 2.6 % 및 4.7 %이다. 이러한 격자 불일치는 III-질화물 박막 성장에 대한 주요 문제이다. 이 문제를 해결하려면 고급 버퍼 층들을 사용해야 한다. 그럼에도 불구하고, 전위 밀도(dislocation density)는 여전히 β-Ga2O3의 (-201) 평면에서 성장된 InGaN 에피층(epilayer)에 대해 5 x 107 cm-2만큼 높을 수 있다(M. M. Muhammed, et al, High-quality III-nitride films on conductive, transparent (-201)-oriented β-Ga2O3 using a GaN buffer layer, Scientific Reports 6, 27947, (2016)).
따라서 복잡한 버퍼 층들을 사용하지 않고 격자 불일치 문제를 해결하는 대안적인 조성물을 개발할 필요가 남아 있다. 하나의 해결책은 반도체와 동일한 물질(material)로 형성된 기판, 예를 들어 GaN 반도체 용 GaN 기판을 사용하는 것이다. 그러나 이러한 기판들은 매우 비싸고 투명성을 근자외선 (대역 갭 3.4eV (365nm))으로 제한할 것이다.
이러한 문제들을 극복하기 위해, 본 발명은 조성물을 포함하는 LED들과 같은 전자 디바이스 및 β-Ga2O3 기판들에서, 반도체 나노 구조체들, 특히 III-질화물 나노 구조체들의 에피택셜 성장에 관한 것이다. 그러므로 반도체 III-V 족 물질(material)의 박막의 에피택셜 성장 대신에, 본 발명자들은 나노 구조체, 예컨대 나노 와이어 또는 나노 피라미드를 제안한다.
나노 구조체들의 상향식 성장은 β-Ga2O3에서 고품질 이종에피택셜 III-질화물 족 물질(material)들을 얻을 수 있는 새로운 기회들을 제공한다. 상기 박막 솔루션(solution)들에서와 달리, 본 발명자들은 나노 구조체가가 상기 기판 상에 갖는 작은 단면적을 통해 격자 불일치가 수용될 수 있음을 인식하였다. 이는 상기 나노 구조체 체적 내로 연장되는 자유 표면에서 소성 변형 완화(plastic strain relaxation)보다는 탄성을 유도한다. 상기 생성된 변형 및 가능한 부정합 전위들은 상기 나노 구조체/기판 계면에 한정되며 상기 나노 구조체 자체에 영향을 미치지 않는다. 따라서 에피택셜 물질(material)의 결정(crystal) 품질은 하부(underlying) 기판의 결정 특성들로부터 거의 독립적이다. 큰 종횡비의 결과로서, 직경이 임계 직경을 초과하는 나노 구조체에 대한 가능한 전위 선들은 [111] (섬아연광(zinc blende) III-V 반도체 나노 구조체들의 경우) 또는 [0001] (우르자이트(wurtzite) III-V 반도체 나노 구조체들의 경우) 방향으로 수직으로 전파되는 대신 나노 구조체 측벽들을 향해 구부러지는 방식으로 그 길이를 단축함으로써 최소 에너지를 찾는 경향이 있다. 이는 상기 나노 구조체의 상부에 구조적 결함들이 없는 것을 허용한다.
β-Ga2O3의 결정 구조는 공간 그룹 C2/m을 갖는, 단사 정계이기 때문에, 대칭도는 보통 입방형 또는 육방정계 결정 구조들을 갖는 다른 일반적인 반도체 기판들과 매우 다르고 그리고 매우 낮으며, 이는 아주 최근까지 유용한 기판으로 간주되지 않은 이유들 중 하나이다. 그러나 β-Ga2O3의 (100) 및 (-201) 평면에서, 원자 배열은 육방정계에 가깝고 [111]-방향의 섬아연광(zinc blende) 및 [0001]-방향의 우르자이트(wurtzite) 반도체 결정들의 육방정계 원자 배열과 에피택셜 관계가 가능하다. 격자-불일치가 여전히 고품질 박막 성장을 하기에는 너무 크지만, 나노 구조체들의 사용은 상기 β-Ga2O3 기판에 기초한 실질적으로 전위가 없는 반도체 디바이스들을 성장시키는 방법을 제공한다.
나노 구조체들은 이들의 작은 면적으로 인해 박막보다 더 많은 격자 불일치를 수용할 수 있다. 따라서, β-Ga2O3의 (100) 및 (-201) 평면들 상에서 고품질의 무전위(dislocation-free) 반도체들 나노 구조체들의 성장이 제안된다. 이것은 임의의 고급 버퍼층을 필요로 하지 않고 달성할 수 있다. 이것은 Ⅲ-질화물 나노 구조체들의 성장에 특히 매력적이며, 여기서 상기 β-Ga2O3 기판은 수직 플립-칩 LED들, 특히 ~ 280nm 보다 짧게 방출하는 UV LED들과 같은, LED들을 위한 투명한 전도성 전극으로 사용될 수 있다.
따라서, 일 측면에서 본 발명은 선택적으로 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 포함하는 물질의 조성물을 제공하며,
이때, 상기 나노 구조체는 적어도 하나의 III-V 족 화합물을 포함한다.
다른 측면으로부터 본 발명은 물질의 조성물을 제공하며, 상기 물질의 조성물은,
선택적으로 도핑된 β-Ga2O3 기판상에서 에피택셜 성장된 적어도 하나의 코어 반도체 나노 구조체로서, 적어도 하나의 III-V 족 화합물을 포함하는 상기 나노 구조체;
상기 코어 나노 구조체를 둘러싸는 반도체 쉘로서, 적어도 하나의 III-V 족 화합물을 포함하는, 상기 반도체 쉘; 및
전극 접촉을 형성하는 상기 쉘의 적어도 일부를 둘러싸는 외부 전도성 코팅;
을 포함하고,
상기 코어 반도체 나노 구조체는 n-타입 또는 p-타입 반도체를 형성하도록 도핑되어 있고; 그리고
상기 쉘은 상기 코어에 대향하여 p-타입 또는 n-타입 반도체를 형성하도록 도핑되어 있다.
다른 측면으로부터 본 발명은 물질의 조성물을 제공하며, 상기 물질의 조성물은
선택적으로 도핑 된 β-Ga2O3 기판 상에 에피택셜 성장된 적어도 하나의 반도체 나노 구조체로서, 적어도 하나의 III-V 족 화합물을 포함하는 상기 반도체 나노 구조체를 포함하며,
상기 반도체 나노 구조체는 상기 나노 구조체가 축방향 n-타입 및 p-타입 반도체 영역들을 포함하도록 도핑되어 있다.
다른 측면으로부터 본 발명은 선택적으로 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 준비하는 프로세스를 제공하며, 상기 프로세스는,
(I) III-V 족 원소(element)들을 선택적으로 도핑된 β-Ga2O3 기판의 표면에 제공하는 단계; 및
(II) 상기 β-Ga2O3 기판의 표면으로부터 적어도 하나의 나노 구조체를 에피택셜 성장시키는 단계
를 포함한다.
다른 측면으로부터 본 발명은 상기 정의 된 바와 같은 조성물을 포함하는 전자 디바이스로서, 예컨대, 솔라 셀 또는 LED와 같은 디바이스를 제공한다.
다른 측면으로부터 본 발명은 LED 디바이스를 제공하며, 상기 LED 디바이스는:
도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 복수의 나노 구조체들로서, p-n 또는 p-i-n 접합을 갖는 상기 복수의 나노 구조체들;
상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉하는 제1전극;
선택적으로 광 반사층 형태의 상기 나노 구조체들의 적어도 일부의 상부(top)와 접촉하는 제2전극;
을 포함하며,
상기 나노 구조체들은 적어도 하나의 III-V 족 화합물 반도체를 포함한다. 사용시, 광은 바람직하게는 상기 나노 구조체들의 성장 방향과 실질적으로 평행하지만 반대 방향으로 도핑된 β-Ga2O3 기판을 통해 방출된다.
다른 측면으로부터 본 발명은, 발광 다이오드 디바이스를 제공하며, 상기 발광 다이오드 디바이스는,
도핑된 β-Ga2O3 기판 상에, 바람직하게는 상기 도핑된 β-Ga2O3 기판 상의 선택적인 홀-패터닝된 마스크의 홀들을 통해, 에피택셜 성장된 복수의 나노 구조체들로서, p-n 또는 p-i-n 접합을 갖는 상기 나노 구조체들;
상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉하는 제1전극;
상기 나노 구조체들의 적어도 일부의 상부와 접촉하거나 또는 상기 나노 구조체들의 적어도 일부의 상부와 전기적으로 접촉하는 제2전극과 접촉하는 광 반사층으로서, 선택적으로 상기 제2전극으로서 작용하는 상기 광 반사층;
상기 나노 구조체들의 적어도 일부의 상부와 전기적으로 접촉하는 제2전극으로서, 상기 광 반사층이 전극으로서 작용하지 않는 경우 필수적인 상기 제2전극;
을 포함하며,
상기 나노 구조체들은 적어도 하나의 III-V 족 화합물 반도체를 포함하고; 그리고 사용시 광은 상기 광 반사층과 실질적으로 반대 방향으로 상기 도핑된 β-Ga2O3 기판을 통해 상기 디바이스로부터 방출된다.
다른 측면으로부터 본 발명은, 발광 다이오드 디바이스를 제공하며, 상기 발광 다이오드 디바이스는,
도핑된 β-Ga2O3 기판 상에, 바람직하게는 상기 기판 상의 선택적인 홀-패터닝된 마스크의 홀들을 통해, 에피택셜 성장된 복수의 나노 구조체들로서, p-n 또는 p-i-n 접합을 갖는 상기 나노 구조체들;
상기 기판과 전기적으로 접촉하는 제1전극;
상기 나노 구조체들의 적어도 일부의 상부와 접촉하는 광 반사층으로서, 선택적으로 제2전극으로서 작용하는 상기 광 반사층;
상기 나노 구조체들의 적어도 일부의 상부와 전기적으로 접촉하는 제2전극으로서, 상기 광 반사층이 전극으로서 작용하지 않는 경우 필수적인 상기 제2전극;
을 포함하며,
상기 나노 구조체들은 적어도 하나의 III-V 족 화합물 반도체를 포함하고; 그리고 사용시 광은 상기 광 반사층과 실질적으로 반대 방향으로 상기 디바이스로부터 상기 도핑된 β-Ga2O3 기판을 통해 방출된다.
다른 측면으로부터 본 발명은, 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 복수의 III-V 족 화합물 반도체 나노 구조체들을 포함하는, 나노구조 LED를 제공하며, 이때,
상기 나노 구조체들 각각은 상기 기판으로부터 돌출하고 그리고 각각의 나노 구조체는 p-n 또는 p-i-n 접합을 포함하고;
상기 나노 구조체들의 적어도 일부의 상부 부분(top part)은 나노 구조체들의 그룹에 대한 적어도 하나의 접촉을 형성하도록 광 반사성(light-reflecting)의 또는 투명한 접촉 층으로 덮여 있고;
전극이 상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉되어 있으며;
상기 광 반사성의 또는 투명한 접촉 층은 상기 나노 구조체들을 통해 제1전극과 전기적으로 접촉되어 있다.
다른 측면으로부터 본 발명은, 특히 스펙트럼의 UV 영역에서, 상술한 바와 같이 LED로 정의된 LED 디바이스의 사용을 제공한다.
추가의 실시예에서, 본 발명은 광 검출기에 관한 것이다. 광을 방출하는 대신에, 본 발명의 디바이스는 광을 흡수하고 이어서 광전류를 생성하여 광을 검출하도록 구성 될 수 있다.
따라서, 또 다른 측면에서 볼 때 본 발명은 광 검출기 디바이스를 제공하며, 상기 광 검출기 디바이스는:
p-n 또는 p-i-n 접합을 갖는 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 복수의 나노 구조체들,
상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉하는 제1전극;
선택적으로 광 반사층 형태의 상기 나노 구조체들의 적어도 일부의 상부와 접촉하는 제2전극;
을 포함하며,
상기 나노 구조체들은 적어도 하나의 III-V 족 화합물 반도체를 포함하고; 그리고 사용시 광은 상기 디바이스에서 흡수된다.
다른 측면으로부터 본 발명은 UV 광 검출기 디바이스와 같은, 광 검출기 디바이스로서,
n(p)-도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 복수의 나노 구조체들로서, p(n)-도핑된 상기 나노 구조체들;
상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉하는 제1전극;
선택적으로 광 반사층 형태의 상기 나노 구조체들의 적어도 일부의 상부와 접촉하는 제2전극;
을 포함하며,
상기 나노 구조체들은 적어도 하나의 III-N 족 화합물 반도체를 포함하고; 그리고 사용시 광은 상기 디바이스에서 흡수된다.
다른 측면으로부터 본 발명은 나노구조 광 검출기를 제공하고, 상기 나노구조 광 검출기는 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 복수의 III-V 족 화합물 반도체 나노 구조체들을 포함하며;
상기 복수의 나노 구조체들 각각은 상기 기판으로부터 돌출하고 각각의 나노 구조체는 p-n 또는 p-i-n 접합을 포함하고;
복수의 나노 구조체들로부터의 각각의 나노 구조체 또는 적어도 하나의 나노 구조체 그룹의 상부 부분은 나노 구조체들의 그룹에 대한 적어도 하나의 접촉을 형성하기 위해 투명한 접촉 층으로 덮여 있고;
전극은 상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉되어 있으며;
상기 투명한 접촉 층은 상기 나노 구조체들에서 p-n 또는 p-i-n 접합을 통해 상기 제1전극과 전기적으로 접촉되어 있다.
다른 측면으로부터 본 발명은, 특히 스펙트럼의 극자외선 영역에서 광 검출기 (소위 태양광 블라인드(solar blind) 광 검출기)로서 이전에 정의된 바와 같은 광 검출기 디바이스의 사용을 제공한다.
III-V족 화합물은 그룹 III으로부터의 적어도 하나의 이온 및 그룹 V로부터의 적어도 하나의 이온을 포함하는 화합물을 의미한다. 각 그룹으로부터 하나 이상의 원소 AlGaN(즉, 3원 화합물), AlInGaN(즉, 4원 화합물) 등이 존재할 수 있다. Al(In)GaN이라는 명칭은 AlGaN 또는 AlInGaN을 의미하며, 즉 In의 존재는 선택적이다. 괄호 안에 표시된 임의의 요소는 있을 수도 있고 없을 수도 있다.
나노 구조체라는 용어는 나노 와이어 또는 나노 피라미드에 적용하기 위해 사용된다.
나노 와이어라는 용어는 본 명세서에서 나노 미터 치수의 고체 와이어-형 구조를 설명하기 위해 사용된다. 나노 와이어들은 바람직하게는 나노 와이어의 대부분에 걸쳐 균일한 직경, 예컨대 그 길이의 최소 75% 를 갖는다. 나노 와이어라는 용어는 테이퍼드(tapered) 구조들을 가질 수 있는 나노로드들, 나노 필라들, 나노 컬럼들 또는 나노 위스커들의 사용을 포괄하는 것으로 의도된다. 나노 와이어들은 본질적으로 폭 또는 직경의 나노 미터 치수 및 그 길이가 전형적으로 수 100 nm 내지 수 ㎛ 범위 인 1차원 형태라고 말할 수 있다. 이상적으로 상기 나노 와이어 직경은 50 내지 500 nm이지만, 상기 직경은 수 미크론 (마이크로 와이어로 불리는) 을 초과 할 수 있다.
이상적으로, 상기 나노 와이어의 기저부와 나노 와이어의 상부에서의 직경은 거의 동일하게 유지되어야 한다(예를 들어, 서로의 20 % 이내).
나노 피라미드라는 용어는 고체 피라미드 형 구조를 의미한다. 본 명세서에서 피라미드라는 용어는 기저부의 측면들이 점점 가늘어져(taper) 일반적으로 상기 기저부의 중심 위의 단일 지점이 되는 상기 기저부를 갖는 구조를 정의하기 위해 사용된다. 상기 단일 정점이 모따기 된(chamferred) 것처럼 보일 수 있다는 것이 이해 될 것이다. 상기 나노 피라미드들은 3 내지 8 개의 면들 또는 4 내지 7 개의 면들과 같은 다수의 면들을 가질 수 있다. 따라서, 상기 나노 피라미드들의 기저부는 정사각형, 오각형, 육각형, 칠각형, 팔각형 등일 수 있다. 상기 피라미드는 면들이 기저부에서 중심점까지 점점 가늘어 짐에 따라(taper) 형성된다 (따라서 삼각형면들을 형성 함). 상기 삼각형면들은 일반적으로 (1-101) 또는 (1-102) 평면들로 종결된다. (1-101) 면(facet)들을 갖는 삼각형 측면들은 끝부분(tip)에서 단일 지점으로 수렴하거나 상기 끝부분에서 수렴하기 전에 새로운 면(facet)들((1-102) 평면들)을 형성 할 수 있다. 일부 경우들에서, 상기 나노 피라미드들은 그 상단이 {0001} 평면들로 종결되어 절단된다. 기저부(base) 자체는 피라미드 구조를 형성하기 위해 테이퍼링(tapering)하기 전에 균일한 단면의 일부를 포함 할 수 있다. 상기 기저부의 두께는 따라서 50 nm와 같은, 200 nm 이하일 수 있다.
상기 나노 피라미드들의 기저부는 그것의 가장 넓은 지점에서 직경이 50 및 500 nm 일 수 있다. 상기 나노 피라미드들의 높이는 길이가 200 nm 내지 수 미크론, 예컨대 400 nm 내지 1 미크론일 수 있다.
기판은 바람직하게는 복수의 나노 구조체들을 포함하는 것으로 이해될 것이다. 이것은 나노 구조체들의 어레이로 지칭될 수 있다.
에피택시(epitaxy)라는 용어는 "위(above)"를 의미하는 그리스어 어원 에피(epi)와 "순서대로"를 의미하는 택시스(taxis)에서 비롯된다. 나노 와이어의 원자 배열은 기판의 결정 구조에 기초한다. 이것은 이 기술 분야에서 잘 사용되는 용어이다. 에피택셜 성장(epitaxially growth)은 여기서 기판의 배향을 모방하는 나노 와이어의 기판에서의 성장을 의미한다.
에피택셜 성장은 바람직하게는 상기 성장이 β-Ga2O3 기판의 (-201) 또는 (100) 평면에서 발생할 때 발생한다.
필요하다면, 예컨대, 증기-금속 촉매 보조 액체-고체 (VLS) 방법을 통해, 촉매를 사용하여 나노 구조체들이 성장될 수 있다. 그러나 촉매가 사용되지 않는 것이 바람직하다. 선택적 면적 성장 (SAG, selective area growth)은 위치 결정된 나노 구조체를 성장시키는 가장 유망한 방법이다. 이 방법은 상기 금속 촉매 보조 증기-액체-고체 (VLS) 방법과는 다른데, 여기서 금속 촉매는 나노 와이어들 또는 나노 피라미드들의 성장을 위한 핵 생성 위치들로서 작용한다. 나노 구조체들을 성장시키기 위한 다른 촉매가 없는 방법은 자기 조립 성장, 자발적 성장 등이며, 여기서 나노 구조체들은 β-Ga2O3 기판상의 임의의 위치들에서 핵 생성된다. 이들 방법들은 나노 구조체들의 길이 및 직경의 변동을 산출한다.
상기 SAG 방법은 전형적으로 기판 상에 나노-홀 패턴들을 갖는 마스크를 필요로 한다. 상기 나노 구조체들은 기판상의 패터닝된 마스크의 홀들에서 핵화된다. 이것은 균일 한 크기와 미리 정의 된 나노 구조체들의 위치를 산출한다.
마스크라는 용어는 기판 상에 직접 증착되는 마스크 물질(material)을 지칭한다. 마스크 물질은 LED의 경우 방출 된 광 (가시 광선, UV-A, UV-B 또는 UV-C 일 수 있음)을 흡수하지 않거나 광 검출기의 경우 관심 입사광을 흡수하지 않아야 한다. 상기 마스크는 또한 전기 비전 도성이어야 한다. 상기 마스크는 Al2O3, SiO2, Si3N4, TiO2, W2O3 등을 포함하는 하나 이상의 물질을 포함할 수 있다. 이어서, 상기 마스크 물질의 홀 패턴들은 전자 빔 리소그래피 또는 나노 임프린트 리소그래피 및 건식 또는 습식 식각을 사용하여 제조될 수 있다.
MBE는 결정질(crystalline) 기판 상에 증착물을 형성하는 방법이다. MBE 프로세스는 기판의 격자 구조에 에너지를 공급하기 위해 진공에서 결정질 기판을 가열함으로써 수행된다. 이어서, 원자 또는 분자 매스(mass) 빔(들)이 기판의 표면상으로 지향된다. 위에서 사용 된 원소라는 용어는 그 원소의 원자들, 분자들 또는 이온들의 적용을 포함하도록 의도된다. 지향된 원자들 또는 분자들이 기판의 표면에 도달할 때, 지향된 원자들 또는 분자들은 아래에 상세히 기술 된 바와 같이 기판의 가압된 격자 구조와 만나게 된다. 시간이 지남에 따라, 들어오는 원자들은 나노 구조체를 형성한다.
MOCVD (metal organic chemical vapor deposition, 금속 유기 화학 증착법)라고도하는 MOVPE는 결정질 기판에 증착을 형성하기 위해 MBE에 대한 대체 방법이다. MOVPE의 경우, 증착 물질은 금속 유기 전구체들의 형태로 공급되며, 이는 고온 기판에 도달하면 기판 표면상에 원자를 남기면서 분해된다. 또한, 이 방법은 기판 표면을 가로 질러 증착 물질들(원자들/분자들)을 운반하기 위해 캐리어 가스 (일반적으로 H2 및/또는 N2)를 필요로 한다. 다른 원자들과 반응하는 이들 원자들은 상기 기판 표면 상에 에피택셜 층을 형성한다. 증착 파라미터들을 신중하게 선택하면 나노 와이어 또는 나노 피라미드가 형성된다.
표기법 n(p)-타입 도핑은 n 타입 또는 대안적인 p 타입 도핑을 의미한다. 나노 구조체들이 p-n 또는 p-i-n 접합을 포함하는 경우, 접합의 순서는 명시되지 않았다. 예를 들어, p 또는 n 도핑 영역이 기판에 가장 가까운 지 여부에 관계없이 p-i-n 접합이 나노 와이어에 존재할 수 있다. 다시 말해, 용어 p-n 또는 p-i-n 및 n-p 또는 n-i-p는 동일하다.
본 발명은 β-Ga2O3 기판, 특히 도핑된 β-Ga2O3 기판상의 나노 구조체들의 에피택셜 성장에 관한 것이다. 본 발명의 조성물은 기판 및 그 위에 에피택셜 성장된 나노 구조체들 모두를 포함한다.
에피택셜 성장된 나노 구조체를 갖는 것은 다양한 엔드 특성들 예컨대, 기계적, 광학적 또는 전기적 특성들을 향상시킬 수 있는 형성된 물질에 균질성을 제공한다.
에피택셜 나노 구조체들은 기체 또는 액체 전구체들로부터 성장될 수 있다. 기판이 종결정(seed crystal)으로서 작용하기 때문에, 증착된 나노 와이어는 기판의 것과 동일한 격자 구조 및 배향을 취할 수 있다. 이는 단결정(single-crystal) 기판에도 다결정질 또는 비정질 막들을 증착하는 박막 증착 방법들과 다르다.
기판(substrate)
나노 구조체 성장을 위한 기판은 β-Ga2O3이다. 결정 구조체는 도 5에 표시되어 있다. 도 6은 또한 이 물질의 세부 사항을 제공한다. 이 기판들은 상업용 공급 업체들로부터 2 인치 웨이퍼 크기로 구입할 수 있다. 웨이퍼들은 자체-지지 할 정도로 충분히 두껍고 별도의 지지가 필요하지 않다.
상업적으로 중요한 나노 구조체들을 제조하기 위해, 이들은 격자 불일치로 인한 전위의 형성없이 기판상에서 에피택셜 성장하는 것이 필수적이다. 성장이 기판에 수직으로 발생하고 이상적으로 섬아연광 III-V 반도체 나노 구조체들의 경우 [111] 방향 또는 우르자이트 III-V 반도체 나노 구조체들의 경우 [0001] 방향으로 발생하는 것이 이상적이다. 나노 구조체들이 β-Ga2O3 기판의 (-201) 평면으로부터 성장되는 것이 특히 바람직하다.
기판 물질이 성장되는 나노 구조체와 다른 특정 기판에서 성장이 가능하다는 보장은 없다. 그러나, 본 발명자들은 반도체 나노 구조체의 원자와 기판의 원자 사이의 가능한 격자 일치(match)를 결정함으로써 에피택셜 성장이 가능하다는 것을 결정 하였다. 특히, 표면 (100) 또는 (-201) 평면을 갖는 GaN 및 β-Ga2O3 기판의 경우 격자 불일치는 각각 2.6 % 및 4.7 %이다. 따라서 격자 불일치가 5 % 미만인 것이 바람직하다.
III-질화물 나노 구조체 성장을 시작하기 위해, 예를 들어 β-Ga2O3의 (100)-평면에서, 질화 단계가 이용될 수 있다. 이것은 기저 Ga 원자의 육각형 배열이 노출되고 제1 나노-에피택셜 GaN 단층이 형성될 수 있도록 기판 표면의 산소 원자를 질소로 대체할 것이다. 질화는 암모니아 (NH3) (MOVPE 또는 MBE 성장 방법들 사용) 또는 질소 플라즈마 소스 (MBE 성장 방법들 사용)를 사용하여 달성될 수 있다. 암모니아 (NH3)-기반 MBE에서의 질화에는 800 ℃ 이상의 온도 및 102 Pa 이상의 압력이 사용될 수 있다.
β-Ga2O3의 (-201)-평면 상에서 성장된 III-질화물 나노 구조체들의 경우, 표면 산소 원자들이 이미 상기 제1 나노-에피택셜 III-질화물 단층을 유도하는데 필요한 육각형 배열을 형성하기 때문에 질화 단계가 필요하지 않을 수 있다.
MBE가 사용될 때, 상기 III-질화물 나노 구조체는 N-풍부한 조건들 (사파이어또는 실리콘 기판들 상에서 전형적인 III-질화물 나노 구조체 성장과 유사한 성장 조건들) 하에서 질소 플라즈마 소스를 사용하여 약 800 ℃의 전형적인 온도에서, 선택적 질화 단계 후에 성장될 수 있다. MOVPE가 사용될 때, 600 ℃ 이상의 수소와 β-Ga2O3 기판의 화학적 반응을 방지하기 위해, 질소 분위기에서 450-550 ℃에서 수 nm의 얇은 GaN 버퍼가 먼저 성장될 수 있다. 수소 및/또는 질소 분위기에서, 일반적으로 약 1000 ℃의 온도 및 약 5-100 sccm의 암모니아(NH3)의 유량율은 후속 III-질화물 나노 구조체 성장(사파이어 또는 실리콘 기판에서의 일반적인 III-질화물 나노 구조체 성장과 유사한 성장 조건들)을 위해 사용될 수 있다.
그러므로 일 측면에서 볼 때, 본 발명은 기판이 나노 구조체들의 성장 전에 질화 단계로 처리될 수 있게 한다. 질화 단계는 기판 상으로 전형적으로 수 nm 두께, 예컨대 최대 5 nm 두께, 의 질화물 층을 도입한다.
질화 프로세스에 대한 대안으로, 버퍼/핵생성 층이 기판 상에 전사되거나 성장될 수 있으며, 예컨대 GaN 버퍼층은 Ga2O3의 상부에서 약 550 ℃ 의 온도에서 성장하여 나노 와이어 성장이 시작되는 표면을 제공할 수 있다. 관심 있는(interest) 버퍼층들은 GaN과 같은 III-V 족 화합물들을 기반으로 한다. 성장된 버퍼 층의 두께는 10 nm 내지 500 nm와 같이, 하나의 원자 두께에서 밀리미터 스케일까지 다양할 수 있다. 상기 버퍼 층은 직접적인 에피택셜 성장에 의해 적용될 수 있거나 또는 상기 버퍼 층은, 예를 들어 β-Ga2O3 기판의 상부에 GaN 버퍼 층을 배치하기 위한 전사 방법을 통해, β-Ga2O3 기판의 상부에 전사될 수 있다. 상기 버퍼 층은 바람직하게는 질화물이다. 상기 버퍼 층은 바람직하게는 이원(binary) 질화물이다.
일 실시예에서, 홀 패터닝된 마스크 층이 기판의 상부에 사용된다. 이러한 마스크 층이 사용되는 경우, 상기 버퍼는 상기 기판의 상부 및 상기 홀 패터닝된 마스크의 홀들 내에 위치 될 수 있다.
그러므로 일 측면에서 볼 때, 본 발명은 GaN 버퍼 층과 같은 III-V 족 화합물 버퍼 층, 및 임의로 도핑 된 β-Ga2O3 층을 포함하는 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 포함하는 물질의 조성물을 제공하며,
이때 상기 나노 구조체는 적어도 하나의 III-V 족 화합물을 포함한다.
다른 측면에서 볼 때 본 발명은 선택적으로 도핑된 β-Ga2O3 층을 포함하는 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 포함하는 물질의 조성물을 제공하며, 상기 기판은 상기 나노 구조체들이 성장되는 홀 패터닝된 마스크 층을 보유하고,
이때 상기 나노 구조체는 적어도 하나의 III-V 족 화합물을 포함하고, 그리고 이때 상기 기판에 인접한 상기 홀 패터닝된 마스크 층의 홀들의 바닥은 GaN 버퍼와 같은, III-V 족 화합물 버퍼로 코팅된다.
다른 측면에서 볼 때, 본 발명은 선택적으로 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 준비하는 프로세스를 제공하며, 그 단계들은 다음을 포함한다:
(I) III-V 족 화합물 버퍼 층이 적용된 β-Ga2O3 기판의 표면에 III-V 족 원소들을 제공하는 단계; 및
(II) 상기 기판의 표면으로부터 적어도 하나의 나노 구조체를 에피택셜 성장시키는 단계.
대안적으로, 상기 마스크의 홀들 내에 존재하는 버퍼가 상기 나노 구조체의 일부를 형성하는 것으로 간주될 수 있다.
사용되는 임의의 버퍼 층은 바람직하게는 상기 기판 상에 에피택셜 성장한다. 물질의 조성물의 다른 층들에 대해 본 명세서에 기술 된 바와 같은 도핑 기술들을 사용하여 상기 버퍼 층을 도핑하는 것, 예컨대 상기 버퍼 층을 n-타입으로 도핑하는 것이 가능하다. 상기 버퍼 층의 도핑 및/또는 β-Ga2O3 기판의 상응하는 도핑은 상기 기판/버퍼 층 구조체 및 나노 구조체들에서 p-n 또는 p-i-n 접합의 형성을 허용할 수 있다. 상기 나노 구조체들은 상기 기판의 버퍼 층 표면으로부터 성장되며, 즉 상기 버퍼 층은 나노 구조체들이 성장할 수 있는 표면을 제공한다는 것이 이해 될 것이다.
임의의 버퍼 층을 성장시키기 전에 상기 기판을 열적으로 세정하는 것이 바람직하다.
에피택셜 (Al, In) GaN 버퍼 층, 특히 n-타입 에피택셜 (Al, In) GaN 버퍼 층이 사용되는 것이 특히 바람직하다.
상기 β-Ga2O3 기판은 바람직하게 도핑 된 것으로 이해 될 것이다. 대부분의 디바이스에서, 예를 들어 상기 기판은, 예컨대 n-타입으로 도핑 될 것이다. 이것은 상기 기판 생산자에 의해 Sn 또는 Si로 도핑함으로써 달성될 수 있다.
나노 구조체들의 성장
상업적으로 중요한 나노 구조체들을 제조하기 위해, 이들은 기판상에서 에피택셜 성장하는 것이 바람직하다. 성장이 상기 기판에 대해 에피택셜 그리고 수직으로 발생하고 이상적으로 섬아연광 III-V 반도체의 경우 [111]-방향 또는 우르자이트 III-V 반도체 결정(crystal)들의 경우 [0001]-방향으로 발생하는 것이 이상적이다.
본 발명자들은 β-Ga2O3 기판상의 고품질 에피택셜 III-V 반도체 나노 구조체 성장이 반도체의 원자와 기판의 원자 사이의 작은 격자 일치 및 상기 기판 상의 상기 나노 구조체의 작은 풋프린트(footprint)로 인해 가능하다는 것을 확인하였다.
성장하는 나노 피라미드에서, 삼각형 면들은 일반적으로 (1-101) 또는 (1-102) 평면으로 종결된다. (1-101) 면(facet)들이 있는 삼각형 측면은 끝부분(tip)에서 단일 지점으로 수렴하거나 상기 끝부분에서 수렴하기 전에 새로운 면들((1-102) 평면들)을 형성할 수 있다. 일부 경우들에서, 상기 나노 피라미드들은 상단이 {0001} 평면들로 종결되어 절단된다.
성장하는 나노 구조체와 상기 기판 사이에 격자 불일치가 없는 것이 이상적이지만, 나노 구조체들은 박막보다 훨씬 많은 격자 불일치를 수용 할 수 있다. 본 발명의 나노 와이어들 또는 나노 피라미드들은 상기 기판과의 격자 불일치가 약 10 % 이하일 수 있으며 에피택셜 성장이 여전히 가능하다. 이상적으로는, 격자 불일치가 7.5 % 이하, 예컨대 5 % 이하여야 한다.
GaN (a = 3.189Å) 및 AlN (a = 3.111Å)과 같은 일부 반도체들의 경우, 격자 불일치가 너무 작아 (<~ 5 %) 이러한 반도체 나노 와이어들 또는 나노 피라미드들의 우수한 성장이 β-Ga2O3의 (100) 및 (-201) 평면상에서 예상될 수 있다.
나노 구조체들의 성장은 플럭스 비율(flux ratio)을 통해 제어될 수 있다. 예를 들어 높은 N 플럭스가 사용된다면 III 족 질화물(group III-nitride) 나노 피라미드들이 권장된다.
본 발명에서 성장 된 나노 와이어들은 예를 들어 250 nm 내지 수 미크론 길이, 예컨대 최대 5 μm, 2 μm과 같은 길이일 수 있다. 바람직하게는 나노 와이어들의 길이는 1 ㎛ 이상이다. 복수의 나노 와이어들이 성장하는 경우, 이들이 모두 이러한 치수 요건을 충족시키는 것이 바람직하다. 이상적으로, 기판 상에 성장된 나노 와이어들의 90 % 이상은 1 미크론 이상의 길이일 것이다. 바람직하게는 실질적으로 모든 나노 와이어들의 길이는 1 ㎛ 이상일 것이다.
나노 피라미드들은 250 nm 내지 1 미크론의 높이, 예컨대 400 내지 800 nm의 높이, 예컨대 약 500 nm 일 수 있다.
더욱이, 성장된 나노 구조체들이 예를 들어 서로 10 % 이내의 동일한 치수를 갖는 것이 바람직할 것이다. 따라서, 기판상의 상기 나노 구조체들의 적어도 90 % (바람직하게는 실질적으로 모두)는 바람직하게는 동일한 직경 및/또는 동일한 길이 (즉, 서로의 직경/길이의 10 % 이내) 일 것이다. 본질적으로, 그러므로 당업자는 치수면에서 실질적으로 동일한 균질성 및 나노 구조체들을 찾고 있다.
나노 구조체들의 길이는 종종 성장 프로세스가 진행되는 시간의 길이에 의해 제어된다. 더 긴 프로세스는 일반적으로 (많은) 더 긴 나노 와이어 또는 나노 피라미드로 이어진다.
나노 와이어들은 전형적으로 육각형 단면 형상을 갖는다. 상기 나노 와이어는 25 nm 내지 수백 nm의 단면 직경(즉, 그 두께)을 가질 수 있다. 직경은 전형적으로 200 nm와 같이, 400 nm를 초과하지 않을 것이다. 위에서 언급 한 바와 같이, 직경은 대부분의 나노 와이어에 걸쳐 이상적으로 일정하다. 나노 와이어 직경은 후술하는 바와 같이 상기 나노 와이어를 제조하는데 사용 된 원자들의 비의 조작에 의해 제어 될 수 있다.
또한, 나노 구조체들의 길이 및 직경은 이들이 형성되는 온도에 의해 영향을 받을 수 있다. 온도가 높을수록 종횡비 (즉, 더 길거나 및/또는 더 얇은 나노 와이어들 또는 나노 피라미드들)가 높아진다. 마스크 층의 나노 홀 개구 크기를 조작함으로써 직경을 제어 할 수도 있다. 당업자는 성장하는 프로세스를 조작하여 원하는 치수의 나노 구조체들을 설계 할 수 있다.
본 발명의 나노 구조체들은 적어도 하나의 III-V 화합물 반도체로부터 형성된다. 바람직하게는, 나노 구조체는 하기 논의된 바와 같이 임의로 도핑된 III-V 족 화합물로 구성된다. 하나 이상의 상이한 III-V 족 화합물이 존재할 수 있지만, 존재하는 모든 화합물들이 III-V 족 화합물 인 것이 바람직하다.
III 족 원소 옵션은 B, Al, Ga, In, 및 Tl 이다. 여기에서 선호되는 옵션들은 Ga, Al 및 In 이다.
V 족 옵션은 N, P, As, Sb 이다. 모두, 특히 N이 바람직하다.
물론 III 족으로부터 하나 이상의 원소 및/또는 V 족으로부터 하나 이상의 원소를 사용하는 것이 가능하다. 나노 와이어 또는 나노 피라미드 제조에 바람직한 화합물들은 AlAs, GaSb, GaP, BN, GaN, AlN, AlGaN, AlGaInN, GaAs, InP, InN, InGaN, InGaAs, InSb, InAs, 또는 AlGaAs를 포함한다. N과 조합된 Al, Ga 및 In에 기초한 화합물이 가장 바람직하다. GaN, AlGaN, InGaN, AlInGaN 또는 AlN의 사용이 매우 바람직하다.
나노 구조체들이 Ga, Al, In 및 N으로 구성되는 것이 가장 바람직하다 (하기 논의 된 바와 같은 임의의 도핑 원자와 함께).
이원 물질들의 사용이 가능하지만, AlGaN과 같이 V 족 음이온을 갖는 2 개의 III 족 양이온이 있는 3원 나노 와이어들 또는 나노 피라미드들의 사용이 바람직하다. 따라서 3 원 화합물들은 식 XYZ 일 수 있으며, 여기서 X는 III 족 원소이고, Y는 X와 다른 III 족이며, 그리고 Z는 V 족 원소이다. XYZ에서의 X 대 Y 분자비(molar ratio)는 바람직하게는 0.1 내지 0.9이며, 즉 상기 식은 바람직하게는 XXY1-XZ 이며 여기서 첨자 x는 0 내지 1 이다.
4원 시스템들(quaternary systems)이 또한 사용될 수 있고 식 AxB1-x-yCyD로 표현 될 수 있으며, 여기서 A, B 및 C는 상이한 III 족 원소들이고 D는 V 족 원소이다. 다시 첨자 x 및 y는 전형적으로 0 내지 1이다. 다른 옵션들은 당업자에게 명백할 것이다.
GaN, AlGaN, InGaN 및 AlInGaN 나노 구조체들의 성장이 특히 바람직하다. 이러한 나노 구조체들을 포함하는 디바이스에 의해 방출된 광의 파장은 Al, In 및 Ga의 함량을 조작함으로써 조정될 수 있다. 대안적으로, 나노 와이어들 또는 나노 피라미드들의 피치(pitch) 및/또는 직경은 방출되는 광의 성질을 변화시키기 위해 변화될 수 있다.
나노 와이어들 또는 나노 피라미드들이 상이한 화합물들의 영역들을 포함하는 것이 추가로 바람직하다. 따라서 나노 와이어 또는 나노 피라미드는 GaN과 같은 제1 III-V 족 반도체의 영역에 이어서 AlGaN과 같은 다른 III-V 반도체의 영역을 포함할 수 있다. 나노 구조체들은 2 개 이상 또는 3 개 이상의 다중 영역들을 포함할 수 있다. 이들 영역들은 축방향으로 성장된 나노 와이어의 층들이거나 방사상으로 성장된 나노 와이어 또는 나노 피라미드의 쉘(shell)들일 수 있다.
III-V 족 반도체가 [111]-방향의 섬아연광 또는 [0001]-방향의 우르자이트 결정 구조로 성장하는 것이 특히 바람직하다.
도핑(Doping)
본 발명의 나노 구조체들은 바람직하게는 예를 들어 p-n 또는 p-i-n 접합을 포함하도록 도핑되는데, 예를 들어 p-타입 도핑되며, 특히 p-타입 및 n-타입 도핑된다. 기판을 도핑하고 나노 구조체를 도핑하여 둘 사이에 p-n 접합을 생성하는 것이 또한 가능하다. 따라서, 본 발명의 디바이스들, 특히 p-i-n 접합에 기초한 디바이스들은 선택적으로 p-타입 반도체와 n-타입 반도체 영역 사이의 도핑되지 않은 진성 반도체 영역이 제공된다. 도핑 된 상부 부분 영역은 일반적으로 저항성 접촉에 사용되기 때문에 심하게 도핑된다. 도핑 된 β-Ga2O3 기판은 일반적으로 디바이스에서 다른 저항(ohmic) 접촉을 형성하여 수직 디바이스 구성을 가능하게 한다.
따라서, 나노 와이어들 또는 나노 피라미드들이 도핑 되는 것이 바람직하다. 도핑은 전형적으로, 예를 들어 MBE 또는 MOVPE 성장 중에, 나노 와이어 또는 나노 피라미드 내로 불순물 이온의 도입을 포함한다. 도핑 레벨은 ~ 1015/cm3에서 1020/cm3까지 제어될 수 있다. 나노 와이어들 또는 나노 피라미드들은 원하는 대로 p-도핑 되거나 n-도핑 될 수 있다. 도핑 된 반도체들은 외부 도체들이다.
n(p)-타입 반도체들은 도너(donor) (수용체) 불순물로 진성 반도체를 도핑함으로써 정공 (전자) 농도보다 더 큰 전자 (정공) 농도를 갖는다. III-V 화합물, 특히 질화물에 적합한 도너(수용체)는 Si (Mg, Be 및 Zn) 일 수 있다. 도펀트(dopant)는 성장 프로세스 동안 또는 나노 와이어들 또는 나노 피라미드들의 형성 후 이온 주입에 의해 도입될 수 있다.
본 발명의 나노 구조체들은 원주방향 또는 축방향으로 헤테로구조화 된(heterostructured) 형태를 갖도록 성장될 수 있다. 예를 들어, 축방향 헤테로구조화 된 나노 와이어 또는 나노 피라미드의 경우, p-타입 도핑 된 코어를 먼저 성장시킴으로써 p-n 접합이 축방향으로 형성된 다음, n-도핑 된 코어로 계속할 수 있다 (또는 그 반대). 나노 구조체의 코어는 일반적으로 β-Ga2O3 기판 (즉, n(p)-타입 기판상의 n(p)-타입 코어)과 동일한 도핑 타입을 가져야 한다. 진성 영역은 p-i-n 나노 와이어 또는 나노 피라미드의 도핑된 코어들 사이에 위치될 수 있다. 원주방향으로 헤테로구 조화 된 나노 구조체의 경우, p-도핑 된 나노 와이어 또는 나노 피라미드 코어를 먼저 성장시킴으로써 p-n 접합이 원주방향으로 형성 될 수 있고, 이어서 n-도핑 된 반도체 쉘이 성장된다 (또는 그 반대). 고유 쉘은 p-i-n 나노 와이어 또는 나노 피라미드의 도핑 된 영역들 사이에 위치될 수 있다.
나노 구조체들이 축방향으로 성장되고 따라서 나노 구조체의 축방향 위쪽으로 제1 섹션(section) 및 제2 섹션으로부터 형성되는 것이 바람직하다. 상기 두 섹션들은 p-n 접합 또는 p-i-n 접합을 생성하기 위해 다르게 도핑된다. 나노 구조체들의 상부 섹션 또는 하부 섹션은 p-도핑되거나 n-도핑 된 섹션이다.
p-i-n 나노 구조체에서, 전하 캐리어들이 각각의 p- 및 n- 영역들로 주입 될 때, 이들은 i-영역에서 재결합하고, 그리고 이 재조합은 광을 생성한다. p-n 접합의 경우, 공간 전하 영역에서 재결합이 일어난다 (진성 영역이 없기 때문에). 상기 광은 각 나노 와이어 또는 나노 피라미드 내부에서 무작위로 생성되어 모든 방향으로 방출된다. 이러한 구조의 한 가지 문제점은, 일부만이 원하는 방향으로 향하기 때문에, 발생된 광의 실질적인 분율이 낭비된다는 것이다.
따라서, 광 반사층의 사용은 상기 방출된 광이 원하는 방향으로, 특히 반사층과 반대 방향으로 디바이스로부터 지향되는 것을 보장한다.
본 발명의 나노 구조체들은 바람직하게는 에피택셜 성장한다. 이들은 준(quasi) 반 데르 발스(van der waals)의 복잡한 혼합물, β-Ga2O3 기판과의 이온 결합 및 공유 결합을 통해 하부 기판에 부착된다. 따라서, 나노 와이어 또는 나노 피라미드의 기판과 기저부(base)의 접합에서, 결정 평면들은 상기 나노 와이어 또는 나노 피라미드 내에 에피택셜 형성된다. 이들은 동일한 결정학적(crystallographic) 방향으로 겹겹이 형성되어 나노 구조체의 에피택셜 성장을 허용한다. 바람직하게는 나노 와이어들은 수직으로 성장한다. 여기서 수직이라는 용어는 나노 와이어들이 기판에 수직으로 성장한다는 것을 의미하기 위해 사용된다. 실험 과학에서 성장 각도는 정확히 90°가 아닐 수 있지만 수직이라는 용어는 나노 와이어들이 수직/직각(vertical/perpendicular)의 약 10° 이내에 예를 들어, 5° 이내에 있음을 의미한다는 것을 이해할 것이다. 공유 결합을 통한 에피택셜 성장으로 인해, 나노 구조체들과 β-Ga2O3 기판 사이에 밀접한 접촉이 있을 것으로 예상된다.
기판은 복수의 나노 구조체들을 포함하는 것으로 이해될 것이다. 바람직하게는 상기 나노 구조체들은 서로 거의 평행하게 성장한다. 따라서 90 % 이상 예를 들어 95 % 이상에서, 바람직하게는 실질적으로 모든 나노 구조체들이 기판의 동일한 평면으로부터 동일한 방향으로 성장하는 것이 바람직하다.
에피택셜 성장이 일어날 수 있는 β-Ga2O3 기판 내에 주로 2 개의 평면들((100) 및 (-201)) 이 존재함을 이해할 것이다. 실질적으로 모든 나노 구조체들이 동일한 평면으로부터 성장하는 것이 바람직하다. 그 평면이 기판 표면에 평행한 것이 바람직하다. 이상적으로 상기 성장된 나노 구조체들은 실질적으로 평행하다. 바람직하게는, 나노 구조체들은 β-Ga2O3 기판에 실질적으로 직각으로 성장한다.
본 발명의 나노 구조체들은 바람직하게는 섬아연광 III-V 반도체의 경우 [111]-방향 또는 우르자이트 III-V 반도체 결정의 경우 [0001]-방향으로 성장해야 한다.
나노 구조체들은 바람직하게는 MBE 또는 MOVPE에 의해 성장된다. MBE 방법에서, 기판에는 각각의 반응물의 분자 빔, 예를 들어 바람직하게는 동시에 공급되는 III 족 원소 및 V 족 원소가 제공된다. MEE(migration-enhanced epitaxy) 또는 ALMBE(atomic-layer MBE)를 사용하여 MBE 기술로 기판상에서 나노 구조체들의 핵 생성 및 성장을 보다 높은 수준으로 제어할 수 있으며, 이때 예를 들어, III 족 및 V 족 원소들이 대안적으로 공급될 수 있다.
질화물의 경우에 바람직한 기술은 플라즈마 보조 고체-소스 MBE이며, 갈륨, 알루미늄, 및 인듐과 같은 매우 순수한 원소들은 천천히 증발하기 시작할 때까지 별도의 삼출액 셀(cell)들에서 가열된다. rf-플라즈마 질소 소스는 전형적으로 저에너지 빔들의 질소 원자들을 생성하는데 사용된다. 그런 다음 기체 원소들이 기판에서 응축되어 서로 반응 할 수 있다. 갈륨 및 질소의 예에서, 단결정 GaN이 형성된다. "빔"이라는 용어의 사용은 플라즈마 소스로부터의 질소 원자들 및 증발된 원자들 (예를 들어 갈륨) 이, 이들이 기판에 도달 할 때까지, 서로 또는 진공 챔버 가스와 상호 작용하지 않음을 의미한다. III-질화물 나노 구조체들 성장이 β-Ga2O3 기판의 (100) 평면상에서 MBE에 의해 이루어지는 경우 암모니아(NH3)는 초기 질화 단계에 필요해 질 수 있다.
MBE는 전형적으로 약 10-10 내지 10-9 Torr의 배경 압력으로, 초고진공에서 발생한다. 나노 구조체들은 전형적으로 시간당 최대 수 μm의 속도로 느리게 성장된다. 이것은 나노 구조체들이 에피택셜 성장하도록 하고 구조적 성능을 극대화한다.
방출된 광의 성질은 나노 구조체들의 직경 및 조성의 함수이다. 나노 구조체의 밴드 갭을 조정하기 위해, 온도 및 플럭스가 사용될 수 있다.
MOVPE 방법에서, 기판은 상기 기판에 각 반응물, 예를 들어 III 족 원소를 포함하는 금속 유기 전구체 및 V 족 원소를 포함하는 금속 유기 전구체의 캐리어 가스 및 금속 유기 가스가 제공되는 반응기에 유지된다. 전형적인 캐리어 기체는 수소, 질소, 또는 이 둘의 혼합물이다. 기판상의 나노 구조체들의 핵 생성 및 성장의 높은 수준의 제어는 펄스화 된 층 성장 기술을 사용함으로써 MOVPE 기술로 달성될 수 있으며, 이때 예를 들어 III 족 및 V 족 원소들이 대안적으로 공급될 수 있다.
나노 와이어들 또는 나노 피라미드들의 선택적 영역 성장
본 발명의 나노 구조체들은 바람직하게는 선택적 면적 성장 (SAG) 방법에 의해 성장된다. 이 방법은 β-Ga2O3 기판상에 나노-홀 패턴들이 증착된 마스크를 요구할 수 있다.
성장된 나노 구조체들의 높이 및 직경에서 더 우수한 균질성을 갖는 보다 규칙적인 배열의 나노 구조체들을 제조하기 위해, 본 발명자들은 β-Ga2O3 기판 상에 마스크의 사용을 예상한다. 이 마스크에는 규칙적인 홀들이 제공될 수 있으며, 여기서 나노 구조체들은 상기 기판에 걸쳐 규칙적인 배열로 균일한 크기로 성장할 수 있다. 마스크에서 홀 패턴들은 종래의 포토/e-빔 리소그래피 또는 나노임프린팅을 사용하여 쉽게 제조될 수 있다. 따라서 마스크는 기판에 도포되고 선택적으로 규칙적인 패턴으로 기판 표면을 노출시키는 홀들로 식각될 수 있다. 또한 홀들의 크기와 피치가 신중하게 제어될 수 있다. 홀들을 규칙적으로 배열함으로써, 규칙적인 패턴의 나노 구조체들이 성장될 수 있다.
또한, 홀들의 크기는 각 홀에서 하나의 나노 구조체만이 성장할 수 있도록 제어 될 수 있다. 마지막으로, 상기 홀들은 나노 구조체 성장을 허용하기에 상기 홀이 충분히 큰 크기로 제조될 수 있다. 이러한 방식으로, 규칙적인 배열의 나노 구조체들이 성장될 수 있다.
상기 홀들의 크기를 변화시킴으로써, 나노 구조체의 크기를 제어할 수 있다. 상기 홀들의 피치를 변화시킴으로써, 나노 구조체들로부터 광의 광 추출을 최적화 할 수 있다.
마스크 물질은 증착 될 때 하부 기판을 손상시키지 않는 임의의 물질일 수 있다. 마스크는 방출 된 광(LED)과 들어오는 광(광 검출기)에도 투명해야 한다. 최소 홀 크기는 50 nm, 바람직하게는 100-200 nm 이상일 수 있다. 마스크의 두께는 10 내지 100 nm, 예컨대 10 내지 40 nm 일 수 있다.
마스크 자체는 이산화규소 또는 질화규소와 같은 불활성 화합물로 제조될 수 있다. 특히, 홀-패터닝된 마스크는 예컨대, 전자빔 증발, CVD, PE-CVD, 스퍼터링 또는 ALD에 의해 증착되는 SiO2, Si3N4, HfO2, TiO2 또는 Al2O3와 같은 하나 이상의 절연 물질을 포함한다. 따라서, 마스크는 전자빔 증착, CVD, 플라즈마 강화-CVD, 스퍼터링 및 원자 층 증착 (ALD)과 같은 임의의 편리한 기술에 의해 기판 표면 상에 제공될 수 있다.
나노 와이어 성장 전에 질화/산화 된 Ti 마스크를 사용하는 것이 특히 바람직한데, 이는 이러한 마스크가 균일한 나노 구조체들의 성장을 허용하는 것으로 밝혀졌기 때문이다.
추가의 실시예에서, 본 발명은 그래핀이 Ga2O3 기판에 가장 가까운 그래핀/SiO2 또는 그래핀/Si3N4의 홀-패터닝된 마스크의 전달을 포함할 수 있다. 이는 그래핀과 제2층 (예를 들어, SiO2 또는 Si3N4) 둘 모두를 통해 홀들을 갖는 마스크이다. Ga2O3의 홀들을 통해 성장이 일어날 것이고 상기 마스크는 성장 동안 Ga2O3의 나머지 부분을 보호할 것이다.
선택적 영역 성장 방법은 미리 정의 된 위치들에서 균일한 길이 및 직경의 나노 구조체들을 생성한다. 상기 나노 구조체들은 또한 나노-홀 패턴들을 갖는 마스크 없이 성장될 수 있다. 이러한 경우, 상기 나노 구조체들은 불균일한 크기 (길이 및 직경)를 가지며 임의의 위치들에 위치될 것이다.
나노 구조체 성장의 경우, 기판 온도는 해당 나노 구조체의 성장에 적합한 온도로 설정될 수 있다. 성장 온도 범위는 300-1000 ℃ 일 수 있다. 그러나, 사용된 온도는 나노 와이어 또는 나노 피라미드에서의 물질의 특성 및 사용된 방법 (MBE 대 MOVPE)에 특정적이다. 예를 들어 MBE에서, GaN 나노 구조체 성장을 위한 바람직한 온도는 700 내지 950 ℃, 예를 들어 700 내지 850℃, 예컨대 765 ℃ 일 수 있다. AlGaN의 경우, 범위는 예를 들어 800 내지 980 ℃, 예컨대 830 내지 950 ℃, 예를 들어 850 ℃로 약간 더 높다.
따라서, 나노 구조체들은 예를 들어 GaN 줄기(스템)로 시작하여 AlGaN 구성 요소 또는 AlGaInN 구성 요소 등으로 이어지는, 나노 구조체 내에 상이한 III-V 족 반도체들을 포함할 수 있음을 이해할 것이다.
MBE에 의한 III-질화물 나노 구조체 성장의 경우, 여기서는 줄기(stem)라고 불리는, 도핑된 GaN 나노 와이어들 또는 나노 피라미드들의 성장을 착수시키는 Ga 삼출 셀(cell), 질소 플라즈마 셀(cell), 및 도펀트 셀(cell)의 셔터를 개방함으로써 시작될 수 있다. GaN 줄기의 길이는 10 nm 내지 수백 나노 미터 사이로 유지 될 수 있다. 이어서, 필요한 경우 기판 온도를 증가시키고, Al 셔터를 개방하여 AlGaN 나노 구조체들의 성장을 착수시킬 수 있다. GaN 줄기의 성장 없이 기판상에서 AlGaN 나노 구조체들의 성장을 착수시킬 수 있다. n- 및 p- 도핑 된 나노 구조체들은 나노 구조체 성장 동안 n- 도펀트 셀(cell) 및 p- 도펀트 셀(cell)의 셔터를 각각 개방함으로써 획득될 수 있다. 예를 들어, 나노 구조체들의 n- 도핑을 위한 Si 도펀트 셀(cell), 및 나노 구조체들의 p- 도핑을 위한 Mg 도펀트 셀(cell).
삼출 셀(effusion cell)들의 온도는 MBE에서 성장 속도를 제어하는데 사용될 수 있다. 통상적인 평면 (층별) 성장 동안 측정된 편리한 성장 속도는 시간당 0.05 내지 2 μm, 예를 들어 시간당 0.1 μm 이다. Al/Ga의 비율은 삼출 셀(cell)들의 온도를 변화시킴으로써 변화될 수 있다.
분자 빔의 압력은 또한 성장되는 나노 와이어 또는 나노 피라미드의 성질에 따라 조정될 수 있다. 빔 등가 압력에 적합한 수준은 1 x 10-7과 1 x 10-4 Torr 사이이다.
반응물들(예를 들어, III 족 원자들 및 V 족 분자들) 사이의 빔 플럭스 비(beam flux ratio)는 변할 수 있으며, 바람직한 플럭스 비는 다른 성장 파라미터들 및 성장되는 나노 와이어 또는 나노 피라미드의 성질에 의존한다. 질화물의 경우, 나노 와이어들 또는 나노 피라미드들은 항상 질소가 풍부한 조건에서 성장된다.
본 발명의 나노 구조체들은 바람직하게는 n-p 또는 n-i-p A1(In)GaN 또는 AlGaN 나노 와이어들 또는 나노 피라미드들을 포함한다. 활성 층 (i-영역)은 Alx1Gay1N/Alx2Gay2N (x1> x2 그리고 x1 + y1 = x2 + y2 = 1) 다중 양자 우물 또는 초 격자 구조로 구성될 수 있다. p-영역은 소수 캐리어들(전자들)이 상기 p-영역으로 오버플로우 되는 것을 방지하기 위해 전자 차단 층 (단일 또는 다수의 양자 장벽 층들)을 포함(include)/구성(comprise)할 수 있다.
따라서 나노 구조체에 다중 양자 우물이 제공되는 것이 바람직한 실시 양태이다. 따라서 나노 구조체에 전자 차단 층이 제공되는 것이 바람직한 실시 양태이다. 이상적으로, 나노 구조체에는 전자 차단 층 및 다중 양자 우물이 둘 다 제공된다.
따라서 예를 들어 β-Ga2O3 기판상의 나노 구조체 핵 형성 및 나노 구조체 성장을 개별적으로 최적화하기 위해, 2 단계 성장 절차와 같은 다단계를 사용하는 것이 본 발명의 실시 양태이다.
MBE의 중요한 이점은 성장하는 나노 구조체가 예를 들어 반사 고-에너지 전자 회절 (reflection high-energy electron diffraction, RHEED)을 사용하여 현장에서 분석될 수 있다는 것이다. RHEED는 일반적으로 결정질 물질의 표면을 특성화하는 데 사용되는 기술이다. 이 기술은 MOVPE와 같은 다른 기술에 의해 나노 구조체들이 형성되는 곳에 쉽게 적용될 수 없다.
MOVPE의 중요한 이점은 나노 구조체들이 훨씬 빠른 성장 속도로 성장될 수 있다는 것이다. 이 방법은 원주방향(radial) 헤테로 구조 나노 구조체들 및 마이크로 와이어들, 예를 들어 고유 AlN/Al(In)GaN 다중 양자 우물 (MQW), AlGaN 전자 차단 층 (EBL), 및 p-도핑된 (Al)GaN 쉘로 구성된 쉘을 갖는 n-도핑된 GaN 코어, 의 성장을 선호한다. 이 방법은 또한 예를 들어 더 낮은 V/III 분자비 및 더 높은 기판 온도에 대한 변형된 성장 파라미터들을 갖는 연속 성장 모드 또는 펄스 성장 기술과 같은 기술들을 사용하여 축방향 헤테로 구조화 된 나노 구조체의 성장을 허용한다. 본 발명의 나노 구조체들은 바람직하게는 원주 방향 또는 축방향 헤테로 구조를 포함한다.
보다 구체적으로, MOVPE 반응기는 샘플을 놓은 후 배기되어야 하고, 상기 반응기에서 산소 및 물을 제거하기 위해 N2로 퍼지(purge)된다. 이는 성장 온도에서 β-Ga2O3 기판에 대한 임의의 손상을 피하고, 전구체와 산소 및 물의 원하지 않는 반응을 피하기 위한 것이다. 총 압력은 50 내지 400 Torr 사이로 설정된다. 이어서 기판 온도는 나노 와이어 또는 나노 피라미드의 성장에 적합한 온도로 설정될 수 있다. 초기 성장 단계에서, 600℃ 이상의 수소와 β-Ga2O3 기판의 화학 반응을 방지하기 위해, 질소 주변에서 450-550℃에서 수(a few) nm의 얇은 GaN 버퍼가 성장될 수 있다. 선택적 버퍼 층 이후에, III-질화물 나노 구조체 성장 온도는 700 내지 1200 ℃의 범위 내에 있을 수 있다. 그러나 사용된 온도는 나노 구조체에서 물질의 특성에 따라 다르다. GaN의 경우, 바람직한 온도는 800 내지 1150 ℃ 이며, 예들 들어 900 내지 1100 ℃이며, 예컨대 1100 ℃와 같다. AlGaN의 경우, 범위는 예를 들어 900 내지 1250 ℃, 예컨대 1050 내지 1250 ℃, 예를 들어 1250 ℃와 같이 약간 더 높다.
금속 유기 전구체들은 Ga의 경우 트리메틸갈륨 (TMGa) 또는 트리에틸갈륨 (TEGa), Al의 경우 트리메틸알루미늄(TMAl) 또는 트리에틸알루미늄 (TEAl), 그리고 In의 경우 트리메틸인듐 (TMIn) 또는 트리에틸인듐 (TEIn) 일 수 있다. 도펀트들의 전구체들은 실리콘에 대한 SiH4 및 Mg에 대한 비스(사이클로펜타다이엔일(cyclopentadienyl))마그네슘 (Cp2Mg) 또는 비스(메틸사이클로펜타다이엔일(methylcyclopentadienyl))마그네슘((MeCp)2Mg) 일 수 있다. TMGa, TMAl 및 TMIn의 유량은 5 내지 100 sccm으로 유지될 수 있다. NH3 유량은 5 내지 150 sccm 사이에서 변할 수 있다.
특히, 증기-고체 성장의 간단한 사용은 나노 구조체 성장을 가능하게 할 수 있다. 따라서, MBE와 관련하여, 임의의 촉매 없이 기판에 예를 들어 In 및 N과 같은 반응물을 간단히 적용하면 나노 구조체가 형성될 수 있다. 이는 β-Ga2O3 기판 상에 상기 기술된 요소들로부터 형성된 반도체 나노 구조체의 직접적인 성장을 제공하는 본 발명의 다른 양태를 형성한다. 따라서 직접이라는 용어는 성장을 가능하게 하는 촉매가 없음을 의미한다.
다른 양태로부터 본 발명은 도핑된 β-Ga2O3 기판 상에, 바람직하게는 상기 도핑된 β-Ga2O3 기판상의 홀-패터닝된 마스크의 홀들을 통해, 에피택셜 성장된 복수의 III-V 족 나노 구조체들을 포함하는 물질의 조성물을 제공하며, 상기 나노 구조체들은 다음을 포함한다:
진성 영역에 의해 선택적으로 분리된 n-도핑된 영역 및 p-도핑된 영역.
상기 영역들은 나노 구조체를 형성하기 위해 나노 구조체 내의 층들 또는 코어상의 쉘들로 표현될 수 있다. 따라서, 본 발명은 진성 다중 양자 우물을 포함하는 쉘, 전자 차단 쉘 (EBL), 및 p-도핑된 쉘을 갖는 n-도핑된 코어를, 이 순서대로, 포함하는 도핑된 β-Ga2O3 기판상에 에피택셜 성장된 복수의 원주 방향의 III-V 족 나노 구조체들을 추가로 제공한다. 나노 구조체의 코어는 일반적으로 β-Ga2O3 기판 (즉, n(p)-타입 기판상의 n(p)-타입 코어)과 동일한 도핑 타입을 가져야 한다. n-영역은 소수 캐리어들(홀들)이 상기 n-영역으로 오버플로우 되는 것을 방지하기 위해 홀 차단 층 (단일 또는 다수의 양자 장벽 층들)을 포함/구성할 수 있다.
반사층/전극
본 발명의 조성물이 LED, 바람직하게 플립 칩 배열로 사용되는 것이 바람직하다. 디바이스를 생성하기 위해, 나노 구조체들의 상부는 상부 전극, 및 LED 실시예에서는 바람직하게는 반사층을 포함할 필요가 있다. 일부 실시 예들에서, 이들 층들은 동일 할 수 있다.
이 디바이스에는 두 개의 전극이 제공된다. 제1전극은 도핑된 β-Ga2O3 기판과 접촉하여 배치된다. 그 전극은 Ni, Au, Ti 또는 Al과 같은 금속 원소 또는 이들의 혼합물 또는 스택(stack) Ti/Al/Ni/Au와 같은, 이들의 스택에 기초할 수 있다. 종종 상기 제1전극은 n-도핑된 β-Ga2O3 기판 상에 증착된 n 전극일 것이다. 상기 전극은 수직 디바이스 구성을 허용하기 위해 성장된 나노 구조체들로서 기판의 어느 한 표면 상에, 바람직하게는 반대 표면 상에 있을 수 있다.
제2전극은 성장된 나노 구조체들의 상부에 상부 접점(top contact)으로서 배치된다. 이 전극은 종종 p-전극일 것이다. 적합한 전극 물질들은 Ni, Ag, Pd 및 Cu를 포함한다. 특히, Ni/Au 스택이 사용될 수 있다. 이 전극은 방열판(heat sink) 역할을 할 수도 있다. 아래에서 더 상세히 논의되는 바와 같이, 본 발명의 LED 디바이스는 바람직하게 플립 칩 형태이다. 따라서 상부 접촉 전극은 플립 칩 어셈블리의 바닥에 위치한다. 따라서 상기 전극이 광을 반사하거나 또는 상기 전극에 광 반사층이 제공되는 것이 바람직하다. 광 반사층은 이상적으로 금속성이다. PVD (Physical Vapor Deposition) 방법 및 잘 알려진 마스크 기술들을 사용하는 것이 바람직한 방법이지만, 광 반사성의 접촉 층은 여러 방식으로 형성될 수 있다. 반사기는 바람직하게는 알루미늄 또는 은으로 만들어 지지만, 다른 금속들 또는 금속 합금들이 사용될 수도 있다. 광 반사층의 목적은 광이 바람직한 방향 이외의 방향으로 구조물을 떠나는 것을 방지하고, 그리고 방출된 광을 하나의 단일 방향으로 집속시키는 것이다. 또한, 광 반사층은 나노 와이어들 또는 나노 피라미드들에 대한 상부 접촉 전극으로서 기능할 수 있다. LED에 의해 방출된 광은 반사층과 반대 방향으로, 즉 플립 칩의 상단으로 보내진다.
반사층은 광을 반사할 필요가 있으며 또한 방열판으로서 작용할 수 있다. 적합한 두께는 20 내지 400nm, 예컨대 50 내지 200nm이다.
광 검출기 실시예에서, 반사층을 사용할 필요는 없지만, 광 검출을 향상시키기 위해 나노 구조체들 상으로 입사광을 반사시키기 위해 이러한 층이 사용될 수 있다.
바람직한 실시예에서, 광 검출기는 UV 광 검출기이다. 소위 솔라-블라인드 UVC 광 검출기는 예를 들어 화염 검출, UV 방사선 캘리브레이션 및 모니터링, 화학 및 생물학적 분석, 및 천문 연구 등에 유용할 수 있다. 특히, 광 검출기 디바이스는 다음을 포함한다:
n(p)-도핑된 β-Ga2O3 기판상에서 에피택셜 성장된 복수의 III-N 족 나노 구조체들로서, p(n)-도핑된 상기 나노 구조체들.
제1전극은 전형적으로 상기 나노 구조체들과 상반되는(opposite to), 상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉될 수 있다.
바람직하게는, 이 광 검출기는 그 위에 성장된 심하게 p-타입 (p ++) 도핑된 GaN 나노 구조체를 갖는 약하게 n-타입 도핑된 (n-) β-Ga2O3 기판 상에 기반할 것이다. 이 경우, 광 흡수 영역은 주로 β-Ga2O3 기판 내일 것이며, 260 nm에 해당하는 밴드 갭을 가지면 UVC (약 260 nm보다 짧은 파장)에만 민감할 것이다. p-GaN 나노 구조체의 역할은 UVC 광 흡수 후 n-타입 β-Ga2O3 공핍 영역에서 생성된 홀들이 p-GaN 나노 구조체를 통해 p-전극으로 효율적으로 수송될 수 있도록 β-Ga2O3 기판과 고품질 에피택셜 헤테로접합을 만드는 것이다. UVC 광 흡수 후 n-타입 β-Ga2O3 공핍 영역에서 생성된 전자들은 n-타입 β-Ga2O3 기판을 통해 n-전극으로 수송될 것이다. β-Ga2O3 기판에서 낮은 n-도핑 및 p-GaN 나노 구조체에서 높은 도핑으로 인해 거의 모든 공핍 영역 (광전류 생성 영역)은 기판/p-GaN 계면 옆의 p-GaN 나노 구조체에서 매우 얇은 공핍 영역을 갖는 β-Ga2O3에 있다. p-GaN 공핍 영역이 매우 얇기 때문에, p-GaN에서 광전류가 매우 작아야 한다(UVA 및 UVB의 광 흡수로 인해 광전류 "노이즈" 가 최소화 됨). p-타입 도프 β-Ga2O3를 제조하는 것이 매우 어렵고 β-Ga2O3 기판들 상의 박막 p-GaN 성장이 헤테로 계면에서 매우 높은 결함 밀도를 가지기 때문에, 이러한 디바이스는 오늘날 효율적이지 않다.
충전제(Filler)
충전제가 예컨대, UV 광에 대해 투명한 한, 플립 칩 조립체를 둘러싸기 위해 충전제를 사용하는 것이 본 발명의 범주 내에 있다. 충전제는 나노 와이어들 또는 나노 피라미드들 사이의 공간 및/또는 어셈블리 전체에 존재할 수 있다. 나노 와이어들 또는 나노 피라미드들 사이의 공간들에는 전체적으로 상기 조립체와는 다른 충전제들이 사용될 수 있다.
응용분야들
본 발명은 주로 LED들, 특히 UV LED들 및 특히 UV-A, UV-B, 또는 UV-C LED들에 관한 것이다. LED들은 칩이 일반 디바이스에 비해 반전되는 소위 "플립 칩"으로 설계되는 것이 바람직하다.
전체 LED 디바이스에는 평균 직렬 저항을 줄이기 위해 분배 및 분리 된 플립 칩 본딩을 위한 접촉 패드들이 제공될 수 있다. 이러한 나노구조 LED는 나노 와이어 또는 나노 피라미드 상의 p-접촉 패드들 및 상기 LED 칩의 β-Ga2O3 기판에 대한 n-접촉 패드들의 위치에 대응하는 접촉 패드들을 갖는 캐리어 상에 배치될 수 있으며, 납땜, 초음파 용접, 본딩 또는 전기 전도성 접착제의 사용에 의해 부착될 수 있다. 캐리어의 접촉 패드들은 LED 패키지의 적절한 전원 공급 리드에 전기적으로 연결될 수 있다.
나노 와이어 기반 LED 디바이스들은 일반적으로 기계적 지지 및 전기적 연결을 제공하는 캐리어에 장착된다. 효율이 개선된 LED를 구성하는 바람직한 방법 중 하나는 플립 칩 디바이스를 만드는 것이다. 나노 와이어들 또는 나노 피라미드들의 상부에는 반사율이 높은 광 반사층이 형성된다. 나노 와이어들 또는 나노 피라미드들의 상부를 향해 방출된 광은 반사층과 만나면 반사되어, 구조체를 떠나는 광에 대한 명백한 지배 방향을 생성한다. 이러한 구조체의 제조 방법은 방출된 광의 훨씬 더 많은 부분이 원하는 방향으로 안내될 수 있게 하여, LED의 효율을 증가시킨다. 그러므로 본 발명은 가시광 LED들 및 UV LED들의 제조를 가능하게 한다.
본 발명은 또한 디바이스가 광을 흡수하고 광전류를 생성하는 광 검출기들에 관한 것이다. 광 반사층은 강화된 광 검출을 위해 디바이스로 들어가는 광을 나노 와이어들 또는 나노 피라미드들 상으로 다시 반사시킬 수 있다.
다른 응용 분야들로는 솔라 셀 및 레이저 다이오드가 있다.
본 발명은 이제 하기 비 제한적인 실시 예들 및 도면들과 관련하여 추가로 서술 될 것이다.
도면들에 대한 간단한 설명
상기 도면들은 정밀도가 아니다. 도 1은 가능한 플립 칩 설계를 보여준다. 따라서 사용시 광이 디바이스의 상단(hv로 표시됨)을 통해 방출된다. 층(layer)(1)은 β-Ga2O3 기판이다.
나노 와이어들(2)은 기판(1)으로부터 에피택셜 성장된다. 이상적으로, β-Ga2O3 기판은 n-타입 도핑되고 나노 와이어들은 Al(In)GaN, AlN 또는 GaN으로부터 형성되고 n-i-p 또는 n-p 접합들을 생성하도록 도핑된다.
충전제(3)는 성장된 나노 와이어들 사이에 위치될 수 있다. 상부 전극/광 반사층(4)은 나노 와이어들(2)의 상부에 위치된다. 광 반사층에는 또한 Ni 또는 Au를 포함하는 p-전극이 제공될 수 있다. 사용시, 이 층은 디바이스에 의해 방출된 임의의 광을 반사하여 광이 반사층 반대편의 디바이스의 상부를 통해 방출되도록 한다. 이것은 상기 디바이스가 기존의 LED에 비해 거꾸로 되어 있기 때문에 소위 플립-칩 배열이다.
n-전극(8)은 기판(1) 상에 위치된다. 상기 전극은 Ti, Al, Ni 또는/및 Au를 포함할 수 있다. 상기 기판에는 상기 기판상의 결정적인 위치들에서 나노 와이어들의 성장을 허용하기 위해 마스크(5)가 제공될 수 있다.
전체 디바이스는 땜납 층(7)을 통해 서브 마운트(6)에 납땜될 수 있다.
순방향 전류가 디바이스를 가로 질러 수직으로 통과 할 때, 물질의 조성에 따라, 가시광 또는 UV 광이 나노 와이어들에서 생성되어 반사층으로부터 디바이스의 상부로 반사 된 후에 방출될 수 있다.
역전류가 상기 디바이스를 가로 질러 통과하고 상기 디바이스가 가시광 또는 UV 광에 노출 될 때, 상기 나노 와이어들은, 물질의 조성에 따라, 가시광 또는 UV 광을 흡수하고 이를 광 검출기로서 작용하여 전류로 변환한다.
도 2는 본 발명의 잠재적인 나노 와이어를 도시한다. 나노 와이어에는 성장 단계 동안 공급되는 원소들의 변화에 의해 축방향으로 다른 구성 요소들이 제공된다. 초기에, n-타입 도핑된 GaN 물질은 n-타입 도핑된 β-Ga2O3 기판 상에 증착되고, 이어서 n-AlN 또는 n-(Al)GaN이 증착된다. 도시된 바와 같이 나노 와이어의 중앙 부분에는 (In)(Al)GaN으로부터 형성된 일련의 다중 양자 우물들이 있다. GaN, AlGaN 또는 (Al)GaN에 기초한 p-타입 도핑된 영역, p-Al(Ga)N에 기초한 전자 차단 층, 및 최종적으로 p-전극에 옴 접촉을 위한 고도로 도핑된 p-GaN 층이 이어진다.
도 3은 나노 와이어들이 원주 방향으로 성장하여 코어 쉘 구조체(core-shell-structure)들을 생성하는 대안적인 칩 설계를 보여준다. 따라서 사용시, 광이 디바이스 상단(hv로 표시됨)을 통해 방출된다.
층(1)은 β-Ga2O3 기판이다. 나노 와이어들(2)은 기판 층(1)으로부터 에피택셜 성장된다. 이상적으로, β-Ga2O3 기판은 n-타입 도핑되고 상기 나노 와이어들은 Al(In)GaN, AlN 또는 GaN으로 형성되고 그리고 n-i-p 또는 n-p 접합들을 생성하도록 도핑된다. 상기 기판(1)에는 마스크 층(5)이 제공될 수 있다.
충전제(3)는 성장된 나노 와이어들 사이에 위치될 수 있다. 상부 전극/광 반사층(4)은 나노 와이어(2)의 상부에 위치된다. 광 반사층에는 또한 Ni 또는/및 Au를 포함하는 p-전극이 제공될 수 있다. 사용시, 이 층은 디바이스에 의해 방출된 임의의 광을 반사하여 상기 광이 상기 반사층 반대편의 디바이스의 상부를 통해 방출되도록 한다. 이것은 디바이스가 기존의 LED에 비해 거꾸로 되어 있기 때문에 소위 플립 칩 배열이다.
n-전극(8)은 n-도핑된 기판(1) 상에 위치된다. 순방향 전류가 디바이스를 가로 질러 수직으로 통과 할 때, 물질의 조성에 따라, 가시광 또는 UV 광이 나노 와이어들에서 생성되어 반사층으로부터 디바이스의 상부로 반사된 후에 방출될 수 있다.
전체 디바이스는 땜납 층(7)을 통해 서브 마운트(6)에 납땜될 수 있다.
역전류가 상기 디바이스를 가로 질러 통과하고 상기 디바이스가 가시광 또는 UV 광에 노출 될 때, 상기 나노 와이어들은, 물질의 조성에 따라, 가시광 또는 UV 광을 흡수하고 이를 광 검출기로서 작용하여, 전류로 변환한다.
도 4는 원주 방향으로 성장하지만 쉘 배열에서 2의 구성 요소들과 동일한 구성 요소들을 갖는 나노 와이어를 도시한다. 나노 와이어에는 성장 단계 동안 공급되는 원소들의 변화에 의해 원주 방향으로 다른 구성 요소들이 제공된다. 초기에, n-타입 도핑된 GaN 코어 물질이 증착되고, 이어서 n-AlN 또는 n-(Al)GaN이 증착된다. 도시 된 바와 같이 나노 와이어들의 중앙 쉘에는 (In)(Al)GaN으로부터 형성된 일련의 다중 양자 우물이 있다. Al(Ga)N에 기초한 p-타입 도핑된 영역, 및 p-Al(Ga)N에 기초한 전자 차단 쉘, 및 최종적으로 p-전극의 옴 접촉을 위한 고도로 도핑된 p-GaN 쉘이 이어진다.
도 5는 (100), (-201), 및 (010) 결정 평면이 각각 빨간색, 파란색, 및 녹색으로 표시된 β-Ga2O3 단위 셀(cell)을 나타낸다. 산소 원자들은 빨간색으로 표시되고 Ga 원자들은 녹색으로 표시된다.
도 6은 (-201) 및 (010) 결정 평면들 및 β-Ga2O3 기판의 일부 물리적 특성들을 갖는 β-Ga2O3 단위 셀을 나타낸다. 산소 원자들은 빨간색으로 표시되고 Ga 원자들은 녹색으로 표시된다.
도 7은 (-201) 표면 배향을 갖는 β-Ga2O3 기판상에서 [0001] 방향으로 성장 된 (Al, In) GaN 나노 와이어들의 예를 나타낸다. β-Ga2O3와 (Al)GaN 사이, 즉 [-201]/[0001] 사이의 격자 불일치가 매우 작기 때문에, 고품질 수직 (Al, In)GaN 나노 와이어들은 β-Ga2O3 기판의 (-201) 표면상에서 에피택셜 성장될 수 있다. 특정 응용 분야들의 경우, 솔라-블라인드 광 검출기들은 p-타입 (Al, In)GaN 나노 와이어들/n-타입 β-Ga2O3 기판으로부터 제조될 수 있으며 그리고 LED들은 n-타입 β-Ga2O3 기판의 상단 상에 n-i-p (Al, In) GaN 나노 와이어들로 제작될 수 있다.
(Al, In)GaN 나노 와이어들은 얇은 에피 택셜 III-V 버퍼층이 없는(도 7a) 또는 상기 얇은 에피 택셜 III-V 버퍼층을 갖는(도 7b) (-201) 표면 방향으로 β-Ga2O3의 상부에서 직접 성장될 수 있다. 상기 버퍼층은 도 7b에 도시된 바와 같이, 예를 들어 (Al, In)GaN으로 이루어질 수 있다.
도 7c는 n-타입 도핑된 GaN 버퍼층을 갖는 (-201) β-Ga2O3 기판 위에 성장 된 수직 n-타입 도핑된 GaN 나노 와이어들의 주사 전자 현미경 (SEM, scanning electron microscopy) 이미지를 나타낸다. GaN 나노 와이어들 및 GaN 버퍼층은 실험 절차 섹션에 기술된 바와 같이 질소 플라즈마-보조 MBE로 성장되었다.
도 8a 및 도 8c는 각각 p-타입 에피 택셜 (Al, In)GaN 버퍼층이 없는(도 8a) 그리고 p-타입 에피 택셜 (Al, In)GaN 버퍼층이 있는(도 8b) n-타입 β-Ga2O3 기판 상에 에피택셜 성장된 p-타입 (Al, In)GaN 나노 와이어들을 나타낸다. 이는 n-도핑된 Ga2O3 기판과 p-타입 (Al, In)GaN 나노 와이어들 사이에 p-n 접합들을 형성하며, 이는 솔라-블라인드 포토다이오드 검출기를 위한 재료로 사용될 수 있다.
도 8b 및 도 8d에서, n-i-p 도핑된 (Al, In)GaN 나노 와이어들은 각각 에피 택셜 n-타입 (Al, In)GaN 버퍼층이 없는(도 8b) 그리고 상기 에피 택셜 n-타입 (Al, In)GaN 버퍼층이 있는(도 8d) n-타입 β-Ga2O3 기판들 상에서 에피택셜 성장된다. 여기서 Ga2O3 기판은 예를 들어 수직 전류 주입 (Al, In)GaN 나노 와이어 LED들을 위한 투명 전극 (Ga2O3 밴드 갭 ~ 4.8eV까지의 에너지를 가진 광자들을 위한) 및 전도성 전극의 역할을 할 수 있다.
실시예 1
N-타입 도핑된 GaN 나노 와이어들은 무선-주파수 질소 플라즈마 소스 (절연 게이트 밸브가 장착 된 PA-MBE)를 갖는 Veeco GEN 930 분자 빔 에피택시 시스템에서 N-풍부한 조건들 하에서 n-도핑된 β-Ga2O3 기판의 (-201) 평면 상에서 성장되었다. 성장 챔버에 로딩하기 전에, 상기 기판은 준비 챔버에서 500 ℃에서 1 시간 동안 열 세정된다. n-타입 도핑된 GaN 버퍼층은 60 분 동안 495W에서 2.5 sccm의 N2 흐름 및 550 ℃에서 0.1 ML/s의 Ga 플럭스로 성장됐다. Ga 셔터와 N2 게이트 밸브 및 셔터를 동시에 개방함으로써 버퍼 성장이 시작되었다. 버퍼층의 성공적인 성장 후, 기판 온도는 765 ℃까지 상승되었다. 이어서 Ga 셔터 및 N2 게이트 밸브 및 셔터를 동시에 개방함으로써 나노 와이어 성장이 시작되었고, 495W에서 2.5 sccm의 N2 흐름 및 0.5 ML/s의 Ga 플럭스 하에서 나노 와이어 성장이 4 시간 동안 진행되었다. 상기 GaN 버퍼층 및 나노 와이어들은 1100 ℃의 Si 셀 온도를 사용하여 Si로 n-타입 도핑된다.
실시예 2
N-도핑된 GaN 나노 와이어들은 N-풍부한 조건들 하에서 PA-MBE를 사용하여 n-도핑된 β-Ga2O3 기판의 (-201) 평면에서 성장된다. 표준 Knudsen 유출 셀은 Ga 및 Si 원자들을 공급하는 데 사용되며, 원자 질소는 450W에서 작동하는 무선-주파수 플라즈마 소스에서 생성된다. 성장 챔버에 로딩하기 전에, 상기 기판은 준비 챔버에서 1시간 동안 350℃에서 열 세정된다. 그 후, 촉매가 없고 자체 조립된 n-도핑된 GaN 나노 와이어들은 중간 버퍼층 없이, n-도핑된 β-Ga2O3 기판 상에서 직접 성장된다. 성장 프로세스는 Ga 및 N2 셔터들을 동시에 개방함으로써 개시된다, 즉, 의도적 인 질화가 기판의 표면에서 발생하지 않는다. GaN 나노 와이어들은 800 ℃의 셀 온도 및 90 분의 성장 시간을 사용하여 Si로 n-타입 도핑된다.

Claims (28)

  1. 선택적으로(optionally) 도핑된 β-Ga2O3 기판 상에 에피택셜(epitaxially) 성장된 적어도 하나의 나노 구조체를 포함하는 물질 조성물(composition of matter)로서,
    상기 나노 구조체는 적어도 하나의 III-V 족 화합물(at least one group III-V compound)을 포함하는,
    물질 조성물.
  2. 제1항에 있어서, 상기 적어도 하나의 나노 구조체는 예컨대, p-타입으로 도핑된, 물질 조성물.
  3. 제1항에 있어서, 상기 적어도 하나의 나노 구조체는 원주방향(radial) 또는 축방향(axial) 헤테로 구조(heterostructure)를 포함하는, 물질 조성물.
  4. 선택적으로 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 적어도 하나의 코어 반도체 나노 구조체로서, 적어도 하나의 III-V 족 화합물을 포함하는 상기 나노 구조체;
    상기 코어 나노 구조체를 둘러싸는 반도체 쉘(shell)로서, 적어도 하나의 III-V 족 화합물을 포함하는 상기 반도체 쉘;
    전극 접촉을 형성하는 상기 쉘의 적어도 일부를 둘러싸는 외부 전도성 코팅(outer conducting coating);
    을 포함하고,
    상기 코어 반도체 나노 구조체는 n-타입 또는 p-타입 반도체를 형성하도록 도핑되어 있고, 그리고
    상기 쉘은 상기 코어와 상반되는(opposite to) p-타입 반도체 또는 n-타입 반도체를 형성하도록 도핑되어 있는,
    물질 조성물.
  5. 선택적으로 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 적어도 하나의 반도체 나노 구조체로서, 적어도 하나의 III-V 족 화합물을 포함하는 상기 반도체 나노 구조체를 포함하며,
    상기 반도체 나노 구조체는 상기 나노 구조체가 축방향 n-타입 및 p-타입 반도체 영역들을 포함하도록 도핑되어 있는,
    물질 조성물.
  6. 제1항 내지 제5항에 있어서, 상기 나노 구조체가 상기 (-201) 또는 (100) β-Ga2O3 기판 평면으로부터 성장하는, 물질 조성물.
  7. 임의의 선행하는 한 개의 항에 있어서, 상기 나노 구조체는 III-N 족 화합물을 포함하는, 물질 조성물.
  8. 임의의 선행하는 한 개의 항에 있어서, 상기 나노 구조체는 GaN, AlN, AlGaN, InGaN 또는 AlInGaN을 포함하는, 물질 조성물.
  9. 임의의 선행하는 한 개의 항에 있어서, 상기 나노 구조체는 나노 와이어(nanowire) 또는 나노 피라미드(nanopyramid)인, 물질 조성물.
  10. 제9항에 있어서, 상기 나노 와이어는 직경이 400 nm 이하이고, 5 미크론(micron) 이하 예컨대, 2 미크론 이하의 길이를 갖는, 물질 조성물.
  11. 임의의 선행하는 한 개의 항에 있어서, 상기 기판은 복수의 나노 와이어들을 포함하며, 상기 나노 와이어들은 바람직하게는 실질적으로 평행한, 물질 조성물.
  12. 임의의 선행하는 한 개의 항에 있어서, 상기 기판과 상기 나노 구조체 사이에 위치된 도핑된 또는 도핑되지 않은 Ⅲ-Ⅴ 족 버퍼 층을 추가로 포함하는, 물질 조성물.
  13. 제12항에 있어서, 상기 버퍼 층은 도핑된 또는 도핑되지 않은 GaN인, 물질 조성물.
  14. 임의의 선행하는 한 개의 항에 있어서, 상기 기판 상의 홀 패터닝된 마스크(hole patterned mask)를 더 포함하며, 상기 나노 구조체들은 상기 마스크의 홀들을 통해 성장하는, 물질 조성물.
  15. 임의의 선행하는 한 개의 항에 있어서, 상기 기판 상에 홀 패터닝된 마스크, 상기 마스크의 홀들 내에 도핑된 또는 도핑되지 않은 Ⅲ-Ⅴ 족 화합물 버퍼 층을 더 포함하며, 상기 나노 구조체들은 상기 마스크의 홀들을 통해 상기 버퍼 층으로부터 성장하는, 물질 조성물.
  16. 도핑된 또는 도핑되지 않은 GaN 버퍼 층 및 선택적으로 도핑된 β-Ga2O3 층과 같은, 도핑된 또는 도핑되지 않은 Ⅲ-Ⅴ 족 화합물 버퍼 층을 포함하는 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 포함하며,
    상기 나노 구조체는 적어도 하나의 III-V 족 화합물을 포함하는,
    물질 조성물.
  17. 선택적으로 도핑된 β-Ga2O3 층을 포함하는 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 포함하는 물질 조성물로서, 상기 기판은 상기 나노 구조체가 성장되는 홀 패터닝된 마스크 층을 보유하며(carrying),
    상기 나노 구조체는 적어도 하나의 III-V 족 화합물을 포함하며, 그리고 상기 기판에 인접한 상기 홀 패터닝된 마스크 층의 홀들의 바닥부(bottom)는 GaN 버퍼와 같은 도핑된 또는 도핑되지 않은 Ⅲ-Ⅴ 족 화합물 버퍼(buffer)로 코팅되어 있는,
    물질 조성물.
  18. 제1항 내지 제17항 중 어느 한 항에 따른 물질 조성물을 포함하는, 전자 디바이스(electronic device)와 같은, 디바이스(device)로서, 특히, 예컨대, 솔라 셀(solar cell), 광 검출기(photo detector), LED 또는 레이저 다이오드와 같은 광전자 디바이스(optoelectronic device)와 같은, 상기 디바이스.
  19. 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 복수의 나노 구조체들로서, p-n 또는 p-i-n 접합(junction)을 갖는 상기 복수의 나노 구조체들;
    상기 β-Ga2O3 기판과 전기적으로 접촉하는 제1전극;
    선택적으로 광 반사층(light relfrective layer) 형태의 상기 나노 구조체들의 적어도 일부의 상부(top)와 접촉하는 제2전극;
    을 포함하며,
    상기 나노 구조체들은 적어도 하나의 III-V 족 화합물 반도체를 포함하는,
    발광 다이오드 디바이스.
  20. 발광 다이오드 디바이스로서,
    도핑된 β-Ga2O3 기판 상에, 바람직하게는 상기 도핑된 β-Ga2O3 기판 상의 선택적인 홀-패터닝된 마스크의 홀들을 통해, 에피택셜 성장된 복수의 나노 구조체들로서, p-n 또는 p-i-n 접합을 갖는 상기 나노 구조체들;
    상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉하는 제1전극;
    상기 나노 구조체들의 적어도 일부의 상부와 접촉하거나 또는 상기 나노 구조체들의 적어도 일부의 상부와 전기적으로 접촉하는 제2전극과 접촉하는 광 반사층으로서, 선택적으로 상기 제2전극으로서 작용하는 상기 광 반사층;
    상기 나노 구조체들의 적어도 일부의 상부와 전기적으로 접촉하는 제2전극으로서, 상기 광 반사층이 전극으로서 작용하지 않는 경우 필수적인 상기 제2전극;
    을 포함하며,
    상기 나노 구조체들은 적어도 하나의 III-V 족 화합물 반도체를 포함하고; 그리고 사용시 광은 상기 광 반사층과 실질적으로 반대 방향(direction substantially opposite)으로 상기 장치로부터 방출되는,
    발광 다이오드 디바이스.
  21. 발광 다이오드 디바이스로서,
    도핑된 β-Ga2O3 기판 상에, 바람직하게는 상기 기판 상의 선택적인 홀-패터닝된 마스크의 홀들을 통해, 에피택셜 성장된 복수의 나노 구조체들로서, p-n 또는 p-i-n 접합을 갖는 상기 나노 구조체들;
    상기 기판과 전기적으로 접촉하는 제1전극;
    상기 나노 구조체들의 적어도 일부의 상부와 접촉하는 광 반사층으로서, 선택적으로 제2전극으로서 작용하는 상기 광 반사층;
    상기 나노 구조체들의 적어도 일부의 상부와 전기적으로 접촉하는 제2전극으로서, 상기 광 반사층이 전극으로서 작용하지 않는 경우 필수적인 상기 제2전극;
    을 포함하며,
    상기 나노 구조체들은 적어도 하나의 III-V 족 화합물 반도체를 포함하고; 그리고 사용시 광은 상기 광 반사층과 실질적으로 반대 방향으로 상기 장치로부터 방출되는,
    발광 다이오드 디바이스.
  22. 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 복수의 III-V 족 화합물 반도체 나노 구조체들을 포함하는 나노구조 LED(nanostructured LED)로서,
    상기 나노 구조체들 각각은 상기 기판으로부터 돌출하고 그리고 각각의 나노 구조체는 p-n 또는 p-i-n 접합을 포함하고;
    상기 나노 구조체들의 적어도 일부의 상부 부분(top part)은 나노 구조체들의 그룹에 대한 적어도 하나의 접촉을 형성하기 위해 광 반사성(light-reflecting)의 또는 투명한 접촉 층으로 덮여 있고;
    전극이 상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉되어 있으며;
    상기 광 반사성의 또는 투명한 접촉 층은 상기 나노 구조체들을 통해 상기 제1전극과 전기적으로 접촉되어 있는,
    나노구조 LED.
  23. 선택적으로 도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 적어도 하나의 나노 구조체를 준비하는 프로세스로서,
    (I) III-V 족 원소(element)들을 β-Ga2O3 기판의 표면에 제공하는 단계; 및
    (II) 상기 β-Ga2O3 기판의 표면으로부터 적어도 하나의 나노 구조체를 에피택셜 성장시키는 단계
    를 포함하는,
    프로세스.
  24. 제23항에 있어서, 상기 프로세스는 촉매화되지 않는(uncatalysed), 프로세스.
  25. 제23항 또는 제24항에 있어서, 상기 기판은 홀-패터닝된 마스크로 코팅된, 프로세스.
  26. 제25항에 있어서, 상기 홀-패터닝된 마스크는 예컨대, 전자빔증발(e-beam evaporation), CVD, PE-CVD, 또는 스퍼터링(sputtering)에 의해 증착된, Ti, SiO2 또는 Si3N4를 포함하는, 프로세스.
  27. UV 광 검출기 디바이스와 같은, 광 검출기 디바이스로서,
    n(p)-도핑된 β-Ga2O3 기판 상에 에피택셜 성장된 복수의 나노 구조체들로서, p(n)-도핑된 상기 나노 구조체들;
    상기 도핑된 β-Ga2O3 기판과 전기적으로 접촉하는 제1전극;
    선택적으로 광 반사층 형태의 상기 나노 구조체들의 적어도 일부의 상부와 접촉하는 제2전극;
    을 포함하며,
    상기 나노 구조체들은 적어도 하나의 III-N 족 화합물 반도체를 포함하고; 그리고 사용시 광은 상기 디바이스에서 상기 β-Ga2O3 기판 측으로부터 흡수되는,
    광 검출기 디바이스.
  28. 제27항에 있어서, 상기 복수의 나노 구조체들은 상기 n(p)-도핑된 β-Ga2O3 기판 상의 홀-패터닝된 마스크의 홀들을 통해 성장된, 광 검출기 디바이스.
KR1020197033252A 2017-04-10 2018-04-10 나노 구조체 KR20200023273A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1705755.5A GB201705755D0 (en) 2017-04-10 2017-04-10 Nanostructure
GB1705755.5 2017-04-10
PCT/EP2018/059205 WO2018189205A1 (en) 2017-04-10 2018-04-10 Nanostructure

Publications (1)

Publication Number Publication Date
KR20200023273A true KR20200023273A (ko) 2020-03-04

Family

ID=58744847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033252A KR20200023273A (ko) 2017-04-10 2018-04-10 나노 구조체

Country Status (9)

Country Link
US (1) US11239391B2 (ko)
EP (1) EP3610518B1 (ko)
JP (1) JP2020513167A (ko)
KR (1) KR20200023273A (ko)
CN (1) CN110678990B (ko)
CA (1) CA3059508A1 (ko)
GB (1) GB201705755D0 (ko)
TW (1) TW201900948A (ko)
WO (1) WO2018189205A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780167B (zh) * 2018-06-26 2022-10-11 晶元光電股份有限公司 半導體基底以及半導體元件
FR3085535B1 (fr) * 2019-04-17 2021-02-12 Hosseini Teherani Ferechteh Procédé de fabrication d’oxyde de gallium de type p par dopage intrinsèque, le film mince obtenu d’oxyde de gallium et son utilisation
US11923245B2 (en) 2020-02-05 2024-03-05 Bowling Green State University Light-driven transition from insulator to conductor
JP7485278B2 (ja) * 2020-03-09 2024-05-16 セイコーエプソン株式会社 発光装置およびプロジェクター
US11227801B2 (en) 2020-03-19 2022-01-18 International Business Machines Corporation Formation of contacts for semiconductor devices
US20230357939A1 (en) * 2020-09-15 2023-11-09 The Regents Of The University Of Michigan Nanostructure-based atomic scale electrochemical reaction catalysis
FR3124024A1 (fr) * 2021-06-11 2022-12-16 Aledia Procédé de fabrication d’un dispositif optoélectronique
CN115172512B (zh) * 2022-07-22 2023-10-27 上海电机学院 一种β-Ga2O3基紫外探测器及其制备方法
CN117664401B (zh) * 2023-12-08 2024-04-26 浙江大学 一种铁路监测用柔性无源压力传感器

Family Cites Families (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213801A (en) 1979-03-26 1980-07-22 Bell Telephone Laboratories, Incorporated Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers
US4611900A (en) 1984-06-01 1986-09-16 Xerox Corporation Apparatus for sensing the presence of toner particles
EP0527259B1 (de) 1991-08-14 1995-10-25 Siemens Aktiengesellschaft Gassensor mit halbleitendem Galliumoxid
EP0527258B1 (de) 1991-08-14 1995-10-25 Siemens Aktiengesellschaft Gassensor-Array zur Detektion einzelner Gaskomponenten in einem Gasgemisch
JPH1190225A (ja) 1997-09-19 1999-04-06 Kyocera Corp 窒素酸化物除去用酸化物触媒材料並びに窒素酸化物除去方法
JP3631157B2 (ja) 2001-03-21 2005-03-23 日本電信電話株式会社 紫外発光ダイオード
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
JP4630986B2 (ja) * 2003-02-24 2011-02-09 学校法人早稲田大学 β−Ｇａ２Ｏ３系単結晶成長方法
EP1613549B1 (en) 2003-04-04 2013-08-07 QuNano AB Precisely positioned nanowhisker structures and method for preparing them
JP4754164B2 (ja) 2003-08-08 2011-08-24 株式会社光波 半導体層
US7354850B2 (en) 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
US7253452B2 (en) * 2004-03-08 2007-08-07 Massachusetts Institute Of Technology Blue light emitting semiconductor nanocrystal materials
CN1938136A (zh) 2004-03-30 2007-03-28 索拉克斯有限公司 用于切割超薄硅片的方法和装置
JP4539181B2 (ja) 2004-06-07 2010-09-08 住友金属鉱山株式会社 透明導電膜、透明導電膜製造用焼結体ターゲット、透明導電性基材及びそれを用いた表示デバイス
US7528002B2 (en) 2004-06-25 2009-05-05 Qunano Ab Formation of nanowhiskers on a substrate of dissimilar material
KR100533645B1 (ko) 2004-09-13 2005-12-06 삼성전기주식회사 발광 효율을 개선한 발광 다이오드
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
US20070240757A1 (en) 2004-10-15 2007-10-18 The Trustees Of Boston College Solar cells using arrays of optical rectennas
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
EP2432058B8 (en) 2004-12-09 2013-09-11 Nanosys, Inc. Nanowire-based membrane electrode assemblies for fuel cells
KR100691159B1 (ko) * 2005-04-30 2007-03-09 삼성전기주식회사 질화갈륨계 반도체의 제조 방법
EP1727216B1 (en) 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
JP4525500B2 (ja) * 2005-07-14 2010-08-18 パナソニック電工株式会社 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP4425194B2 (ja) 2005-08-18 2010-03-03 株式会社神戸製鋼所 成膜方法
CN101563801B (zh) 2005-11-21 2013-03-27 纳米系统公司 含碳的纳米线结构体
US7570355B2 (en) 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
US7643136B2 (en) 2006-02-02 2010-01-05 Optilia Instrument Ab Device for inspection of narrow spaces and objects in narrow spaces
JP4816116B2 (ja) 2006-02-08 2011-11-16 住友金属鉱山株式会社 スパッタリングターゲット用酸化物焼結体および、それを用いて得られる酸化物膜、それを含む透明基材
JP4816137B2 (ja) 2006-02-24 2011-11-16 住友金属鉱山株式会社 透明導電膜及び透明導電性基材
US7521274B2 (en) 2006-03-10 2009-04-21 Stc.Unm Pulsed growth of catalyst-free growth of GaN nanowires and application in group III nitride semiconductor bulk material
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
JP4106397B2 (ja) 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US7442575B2 (en) 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
JP2008130877A (ja) 2006-11-22 2008-06-05 Sharp Corp 窒化物半導体発光素子の製造方法
WO2008140611A2 (en) 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
WO2008118095A1 (en) 2007-03-28 2008-10-02 Qunano Ab Nanowire circuit architecture
JP2009010012A (ja) 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 半導体発光素子、その製造方法及び発光装置
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US8440115B2 (en) 2007-07-06 2013-05-14 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and production method therefor, target, and transparent conductive film and transparent conductive substrate obtained by using the same
US7714317B2 (en) 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
JP2009091212A (ja) * 2007-10-10 2009-04-30 Nippon Light Metal Co Ltd 酸化ガリウム単結晶基板及びその製造方法
US8084337B2 (en) 2007-10-26 2011-12-27 Qunano Ab Growth of III-V compound semiconductor nanowires on silicon substrates
US8273983B2 (en) 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
US7871653B2 (en) 2008-01-30 2011-01-18 Ocean Duke Corporation Double-stack shrimp tray
US8129763B2 (en) 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
JP5386747B2 (ja) 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子
KR101445877B1 (ko) 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
TW200952184A (en) 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
JP2010006670A (ja) * 2008-06-30 2010-01-14 National Univ Corp Shizuoka Univ ナノワイヤ構造体およびその製造方法
CN103022282B (zh) 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
WO2010056064A2 (ko) 2008-11-13 2010-05-20 주식회사 엘지화학 리튬 이차전지용 비수 전해액 및 이를 구비한 리튬 이차전지
KR101071906B1 (ko) 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
JP5453045B2 (ja) 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
CN101504961B (zh) 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
US8389387B2 (en) 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
US20110220171A1 (en) 2009-01-30 2011-09-15 Mathai Sagi V Photovoltaic Structure and Solar Cell and Method of Fabrication Employing Hidden Electrode
FR2941688B1 (fr) 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
KR100995394B1 (ko) 2009-02-18 2010-11-19 한국과학기술원 박막 태양전지의 박막 형성장치
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
JP2010208925A (ja) 2009-03-12 2010-09-24 Nec Corp 半導体ナノワイヤの製造方法及び半導体装置
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
US20120135158A1 (en) 2009-05-26 2012-05-31 Sharp Kabushiki Kaisha Methods and systems for electric field deposition of nanowires and other devices
WO2010141348A1 (en) 2009-05-31 2010-12-09 College Of William And Mary Method for making polymer composites containing graphene sheets
JP5299105B2 (ja) 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
CN102868498B (zh) 2009-06-18 2015-12-09 华为技术有限公司 码本生成方法、数据传输方法及装置
US8409366B2 (en) 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
CN102482076B (zh) 2009-08-03 2014-12-24 仁济大学校产学协力团 新型结构的碳纳米复合体及其制造方法
US10164135B2 (en) 2009-08-07 2018-12-25 Guardian Glass, LLC Electronic device including graphene-based layer(s), and/or method or making the same
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
JP2011057474A (ja) 2009-09-07 2011-03-24 Univ Of Tokyo 半導体基板、半導体基板の製造方法、半導体成長用基板、半導体成長用基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
US20110081500A1 (en) 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
CN101746961A (zh) * 2009-10-19 2010-06-23 鲁东大学 在平板玻璃上沉积多晶β-Ga2O3薄膜的方法
JP4724256B2 (ja) 2009-10-20 2011-07-13 パナソニック株式会社 発光ダイオード素子およびその製造方法
JP4718652B2 (ja) 2009-10-21 2011-07-06 パナソニック株式会社 太陽電池およびその製造方法
KR20110057989A (ko) 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
CN101710567A (zh) 2009-11-27 2010-05-19 晶能光电（江西）有限公司 具有复合碳基衬底的氮化镓基半导体器件及其制造方法
KR101736972B1 (ko) 2009-12-01 2017-05-19 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
US9306099B2 (en) 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
WO2011067893A1 (ja) 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
WO2011081440A2 (ko) 2009-12-30 2011-07-07 성균관대학교산학협력단 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
US8212236B2 (en) 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8377729B2 (en) 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
KR100969127B1 (ko) 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20110240099A1 (en) 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
TWI440074B (zh) 2010-04-02 2014-06-01 Univ Nat Chiao Tung 一種在三族氮化物磊晶過程中降低缺陷產生的方法
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
CA2800142C (en) 2010-05-24 2018-06-05 Siluria Technologies, Inc. Nanowire catalysts
CN102742024B (zh) 2010-06-07 2015-02-18 松下电器产业株式会社 太阳能电池及其制造方法
JP5911856B2 (ja) 2010-06-18 2016-04-27 グロ アーベーＧｌｏ Ａｂ ナノワイヤｌｅｄの構造体およびそれを製作する方法
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
JP5981426B2 (ja) 2010-06-24 2016-08-31 グロ アーベーＧｌｏ Ａｂ 配向されたナノワイヤー成長用のバッファ層を有する基板
CA2829242A1 (en) 2010-08-07 2012-02-16 Arjun Daniel Srinivas Device components with surface-embedded additives and related manufacturing methods
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
WO2012067687A2 (en) 2010-08-26 2012-05-24 The Ohio State University Nanoscale emitters with polarization grading
US9190590B2 (en) 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
WO2012029381A1 (ja) 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
FR2975532B1 (fr) 2011-05-18 2013-05-10 Commissariat Energie Atomique Connexion electrique en serie de nanofils emetteurs de lumiere
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
KR101802374B1 (ko) 2010-10-05 2017-11-29 삼성전자주식회사 도핑된 그래핀 함유 투명전극, 그의 제조방법, 및 이를 구비하는 표시소자와 태양전지
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US8321961B2 (en) 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
AU2010363814B2 (en) 2010-11-12 2016-05-19 Gentium S.R.L. Defibrotide for use in prophylaxis and/or treatment of Graft versus Host Disease (GVHD).
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120065792A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
JP6139511B2 (ja) 2011-05-06 2017-05-31 ザ・リサーチ・ファウンデーション・フォー・ザ・ステイト・ユニヴァーシティ・オブ・ニューヨーク 磁性グラフェン様ナノ粒子あるいは黒鉛ナノまたは微小粒子、およびそれらの生産および使用方法
US9564579B2 (en) 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
JP2012250868A (ja) 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物層の成長方法およびｉｉｉ族窒化物基板
WO2012167282A1 (en) 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
CN102254969B (zh) 2011-08-17 2012-11-14 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米柱阵列的光电器件及其制作方法
KR101217216B1 (ko) 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
US9202867B2 (en) 2011-10-04 2015-12-01 Arizona Board Of Regents Nanocrystals containing CdTe core with CdS and ZnS coatings
JP5777479B2 (ja) 2011-10-14 2015-09-09 株式会社タムラ製作所 β−Ｇａ２Ｏ３系基板の製造方法、及び結晶積層構造体の製造方法
US8440350B1 (en) 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
JP5491483B2 (ja) 2011-11-15 2014-05-14 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の成長方法
BR112014012795B1 (pt) 2011-11-29 2022-04-12 Siluria Technologies, Inc Material catalítico na forma de uma microesfera prensada, extrusado ou monólito e método para o acoplamento oxidativo de metano
KR20130069035A (ko) 2011-12-16 2013-06-26 삼성전자주식회사 그래핀상의 하이브리드 나노구조체 형성 방법
JP5795527B2 (ja) 2011-12-20 2015-10-14 日本電信電話株式会社 ナノワイヤの作製方法
GB201200355D0 (en) 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
US9299560B2 (en) 2012-01-13 2016-03-29 Applied Materials, Inc. Methods for depositing group III-V layers on substrates
WO2013121289A2 (en) 2012-02-14 2013-08-22 Qunano Ab Gallium nitride nanowire based electronics
TW201344749A (zh) 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
KR101908546B1 (ko) * 2012-04-27 2018-10-17 엘지이노텍 주식회사 발광소자
US20130311363A1 (en) 2012-05-15 2013-11-21 Jonathan E. Ramaci Dynamically re-programmable transaction card
JP2013251439A (ja) 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
US20140014171A1 (en) 2012-06-15 2014-01-16 Purdue Research Foundation High optical transparent two-dimensional electronic conducting system and process for generating same
GB201211038D0 (en) * 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
US9401452B2 (en) 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
US10109752B2 (en) 2012-11-26 2018-10-23 Massachusetts Institute Of Technology Nanowire-modified graphene and methods of making and using same
JP5876408B2 (ja) 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
CN103050498B (zh) 2012-12-28 2015-08-26 中山大学 一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
JP5865271B2 (ja) * 2013-01-11 2016-02-17 株式会社タムラ製作所 結晶積層構造体及び発光素子
CN103105421A (zh) * 2013-01-16 2013-05-15 大连理工大学 一种基于GaN-Ga2O3核壳结构纳米线半导体气敏材料
US10957816B2 (en) 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
US9768316B2 (en) 2013-07-16 2017-09-19 Sumitomo Metal Mining Co., Ltd. Oxide semiconductor thin film and thin film transistor
GB2517186A (en) 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
KR101467118B1 (ko) 2013-10-16 2014-12-01 조선대학교산학협력단 스퍼터링 방법을 이용한 산화갈륨 나노와이어의 제조 방법
KR101517551B1 (ko) 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자
KR102122362B1 (ko) * 2014-02-18 2020-06-12 삼성전자주식회사 나노구조 반도체 발광소자
JP6013383B2 (ja) 2014-02-28 2016-10-25 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法
CN103903973B (zh) 2014-03-05 2017-03-29 复旦大学 利用旋涂液态金属种子层在石墨烯上生长高k介质的方法
WO2015159917A1 (ja) 2014-04-17 2015-10-22 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
US9941415B2 (en) 2014-05-23 2018-04-10 Sumitomo Metal Mining Co., Ltd. Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target
JP5865440B2 (ja) 2014-06-30 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法
KR102198694B1 (ko) 2014-07-11 2021-01-06 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
KR101646440B1 (ko) 2015-01-29 2016-08-05 조선대학교산학협력단 분말 스퍼터링 방법으로 인듐을 도핑한 산화갈륨 나노와이어의 제조방법
US9577176B1 (en) 2015-06-18 2017-02-21 Raytheon Bbn Technologies Corp. Josephson junction readout for graphene-based single photon detector
JP6721816B2 (ja) * 2015-06-29 2020-07-15 株式会社タムラ製作所 窒化物半導体テンプレート及び紫外線ｌｅｄ
CA2992154A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
BR112018000612A2 (pt) 2015-07-13 2018-09-18 Crayonano As nanofios ou nanopirâmides cultivados sobre um substrato grafítico
KR20170008535A (ko) * 2015-07-14 2017-01-24 삼성전자주식회사 발광 소자 제조 방법
CN105826362B (zh) * 2016-03-13 2018-08-31 浙江理工大学 一种氧化镓纳米线阵列及其制备方法
US9978808B2 (en) * 2016-05-04 2018-05-22 Glo Ab Monolithic multicolor direct view display containing different color LEDs and method of making thereof
CN106149058A (zh) * 2016-06-30 2016-11-23 济南大学 一种可控形貌的GaN纳米晶的制备方法

Also Published As

Publication number Publication date
GB201705755D0 (en) 2017-05-24
WO2018189205A1 (en) 2018-10-18
CN110678990A (zh) 2020-01-10
CA3059508A1 (en) 2018-10-18
EP3610518B1 (en) 2023-09-13
EP3610518A1 (en) 2020-02-19
JP2020513167A (ja) 2020-04-30
US11239391B2 (en) 2022-02-01
US20200161504A1 (en) 2020-05-21
CN110678990B (zh) 2024-02-06
TW201900948A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
EP3610518B1 (en) Nanostructure
TWI772266B (zh) 發光二極體裝置及光偵測器裝置
KR20180053652A (ko) 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
JP2011142294A (ja) 光デバイス及びその製造方法
US20220262978A1 (en) Nanowire device
KR102389679B1 (ko) 3차원 반도체 소자를 구비한 광전자 장치
WO2019100064A1 (en) Semipolar and nonpolar light-emitting devices
EP3224858A1 (fr) Dispositif optoélectronique á éléments semiconducteurs tridimensionnels et son procédé de fabrication
US20220352398A1 (en) Composition of matter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination