KR20190095555A

KR20190095555A - 태양전지, 그 제조방법 및 태양전지 모듈

Info

Publication number: KR20190095555A
Application number: KR1020197023184A
Authority: KR
Inventors: 히로시 하시가미; 타케노리 와타베; 히로유키 오츠카
Original assignee: 신에쓰 가가꾸 고교 가부시끼가이샤
Priority date: 2009-09-18
Filing date: 2010-05-24
Publication date: 2019-08-14
Also published as: WO2011033826A1; US10032940B2; CN102598308A; US11538944B2; AU2010296714B9; KR102247785B1; KR20120083400A; JPWO2011033826A1; EP2479804B1; KR102017558B1; MY162597A; EP2479804A1; EP4287272A8; EP2479804A4; AU2010296714A1; US20190296159A1; AU2010296714B2; EP3770974A1; US20230074411A1; RU2012115464A

Abstract

수광면 및 비수광면을 갖는 반도체 기판과, 이 반도체 기판에 형성된 PN 접합부와, 상기 수광면 및 비수광면의 어느 한쪽 또는 양쪽의 면에 형성된 패시베이션층과, 상기 수광면 및 비수광면에 형성된 전력 취출용 전극을 구비하는 태양전지로서, 상기 패시베이션층이 막 두께 40nm 이하의 산화알루미늄막을 포함하는 것을 특징으로 하는 태양전지. 기판 표면에 특정 막 두께의 산화알루미늄막을 형성함으로써, 종래 기술인 도전성 페이스트의 소성만으로 양호한 패시베이션 성능과, 실리콘과 전극의 양호한 전기적 접촉이 얻어진다. 또한 산화알루미늄막의 패시베이션 효과를 얻기 위하여 종래 필요했던 어닐링 공정을 생략할 수 있어, 비용 절감에 대단히 유효하다.

Description

태양전지, 그 제조방법 및 태양전지 모듈{SOLAR CELL, METHOD FOR MANUFACTURING SOLAR CELL, AND SOLAR CELL MODULE}

본 발명은 생산성이 높고, 저렴하며 고효율인 태양전지, 그 제조방법 및 태양전지 모듈에 관한 것이다.

종래의 단결정이나 다결정 실리콘 기판을 사용한 일반적인 양산형 태양전지의 일례로서, P형 기판 태양전지의 개관을 도 1에 도시한다. 반도체 기판(실리콘 기판)(101)의 수광면측에, 인 등의 V족 원소를 고농도 확산하여 N층(102)을 형성함으로써 PN 접합(103)을 형성하고, P형 및 N형 실리콘 기판의 양쪽 주표면(수광면 및 비수광면)에는, 보다 효율적으로 광을 받아들이기 위하여, 실리콘의 굴절율보다도 낮은 굴절율을 갖는 유전체막(104, 105)이 각각 형성되어 있다. 이들 유전체막(104, 105)에는 산화티탄, 질화실리콘, 탄화실리콘, 산화실리콘, 산화주석 등이 널리 사용된다. 광가둠을 효과적으로 하기 위한 유전체막의 막 두께는, 막의 굴절율에 따라 다르지만, 질화실리콘막의 경우에는 일반적으로 수광면에서 80∼100nm 정도, 이면에서 90∼300nm 정도이다.

또한 수광면과 비수광면(이면)에, 광 생성 캐리어를 취출하기 위한 전극(106, 107)이 형성되어 있다. 이 전극의 형성 방법으로서는 비용의 면에서, 은이나 알루미늄 등의 금속 미립자를 유기 바인더에 섞은 금속 페이스트를, 스크린판 등을 사용하여 인쇄하고, 열처리를 행하여 기판과 접촉시키는 방법이 널리 사용되고 있다. 전극 형성은 유전체막 형성 후에 행하는 것이 일반적이다. 그 때문에 전극과 실리콘 기판을 접촉시키기 위해서는, 전극-실리콘 기판 간의 유전체막을 제거할 필요가 있지만, 금속 페이스트 중의 유리 성분이나 첨가물을 조정함으로써 금속 페이스트가 유전체막(104, 105)을 관통하여 실리콘 기판에 접촉하는, 소위 파이어 스루가 가능하게 되어 있다.

유전체막(104, 105)의 또 하나 중요한 기능으로서 실리콘 기판 표면의 캐리어 재결합 억제가 있다. 결정 내부의 실리콘 원자는 인접하는 원자끼리 공유결합하여, 안정한 상태에 있다. 그렇지만, 원자 배열의 말단인 표면에서는, 결합해야 할 인접 원자가 부재하게 됨으로써, 미결합손 또는 댕글링 본드라고 일컬어지는 불안정한 에너지 준위가 출현한다. 댕글링 본드는 전기적으로 활성이기 때문에, 실리콘 내부에서 광 생성된 전하를 포획하여 소멸시켜 버려, 태양전지의 특성이 손상된다. 이 손실을 억제하기 위하여, 태양전지에서는 어떠한 표면 종단화 처리를 하여 댕글링 본드를 저감시키거나, 또는 반사방지막에 전하를 갖게 함으로써, 표면에 있어서의 전자 및 정공의 어느 하나의 농도를 대폭 저하시켜, 전자와 정공의 재결합을 억제한다. 특히, 후자는 전계 효과 패시베이션이라고 불린다. 질화실리콘막 등은 정전하를 가지는 것이 알려지고 있어, 전계 효과 패시베이션으로서 잘 알려져 있다.

그렇지만, 질화실리콘 등의 정전하를 갖는 막을 P형 실리콘 표면에 적용하면, 태양전지 특성을 저하시키는 것이 알려져 있다. 막의 정전하에 의해 P형 실리콘 표면의 에너지 밴드는 반전 상태를 향하고, 소수 캐리어인 전자의 농도가 실리콘 표면에서 높아진다. P형 실리콘 표면에 전극이 형성되면, 표면에 고인 전자가 이 전극에 흘러들어온다. 태양전지에서 전자를 취출하는 것은 N형 실리콘측의 전극이지만, P형 실리콘측 전극에 흘러든 전자는 리크 전류로서 태양전지 출력의 손실로 되어 버린다. 그 때문에, P형 실리콘 표면의 패시베이션에는 정전하량이 비교적 적다고 하는 실리콘 산화막이나, 부전하를 갖는 산화알루미늄막이 사용되게 되었다.

또한, 본 발명에 관련되는 선행기술문헌으로서는 하기의 것을 들 수 있다.

S. Dauwe, L. Mittelstadt, A. Metz and R. Hezel, Proc. the 17th European Photovoltaic Solar Energy Conference, p.339, 2001 J. Benik, B. Hoex, M. C. M. van de Sanden, W. M. M. Kessels, O. Schultz and S. W. Glunz, Applied Physics Letters 92, 253504, 2008

그렇지만, 산화알루미늄막은 질화실리콘막 등에 비해, 전극 형성시의 파이어 스루가 곤란하여, 전극과 실리콘 기판 간의 전기 저항이 커져 버림으로써, 충분한 태양전지 특성이 얻어지지 않았다. 그 때문에 산화알루미늄막이 형성된 실리콘 기판으로의 전극 형성에는 막의 패턴 제거를 전극 패턴에 맞추어 행할 필요가 있었다. 패턴 제거는, 통상, 포트 리소그래피나, 산 레지스트 등에 의한 패터닝과, 산에 의한 막의 에칭에 의해 행한다. 또한 에칭 페이스트를 인쇄 도포하는 방법이나, 레이저 어블레이션에 의한 패터닝 등도 있다. 그러나, 어느 방법으로 해도, 단지 공정수가 많아질 뿐만 아니라, 재료비나 장치 비용도 많이 들기 때문에, 비용의 점에서 실용성이 극히 낮은 상황에 있다.

또한 한편으로, 산화알루미늄막의 패시베이션 성능을 최대한 높이기 위해서는, 400℃ 정도의 열처리가 필요하게 되어 있다. 이 때문에 태양전지의 공정은 더욱 복잡하게 되어, 저비용화의 장애가 되고 있었다. 또한 일반의 고온 경화형 도전성 페이스트는 산화알루미늄막을 관통하기 어렵기 때문에, 전기 저항이 커져 태양전지의 특성을 제한해 버린다.

본 발명은, 상기 사정을 감안하여 이루어진 것으로, 산화알루미늄막의 파이어 스루가 용이하고, 생산성이 높고, 저렴하며 고효율인 태양전지, 그 제조방법 및 태양전지 모듈을 제공하는 것을 목적으로 한다.

본 발명자들은 상기 목적을 달성하기 위하여 예의 검토를 거듭한 결과, 수광면 및 비수광면을 갖는 반도체 기판과, 이 반도체 기판에 형성된 PN 접합부와, 상기수광면 및 비수광면의 어느 한쪽 또는 양쪽의 면에 형성된 패시베이션층과, 상기 수광면 및 비수광면에 형성된 전력 취출용 전극을 구비하는 태양전지에, 패시베이션층으로서 막 두께 40nm 이하의 산화알루미늄막을 포함하는 층을 형성함으로써 전극 형성시의 파이어 스루가 가능하게 되어, 양호한 특성을 갖는 태양전지가 얻어지는 것을 발견하고, 본 발명을 이루게 되었다.

즉, 본 발명은, 하기의 태양전지, 그 제조방법 및 태양전지 모듈을 제공한다.

청구항 1:

수광면 및 비수광면을 갖는 반도체 기판과, 이 반도체 기판에 형성된 PN 접합부와, 상기 수광면 및 비수광면 중 어느 한쪽 또는 양쪽의 면에 형성된 패시베이션층과, 상기 수광면 및 비수광면에 형성된 전력 취출용 전극을 구비하는 태양전지로서, 상기 패시베이션층이 막 두께 40nm 이하의 산화알루미늄막을 포함하는 것을 특징으로 하는 태양전지.

청구항 2:

상기 패시베이션층이 P형 반도체 기판의 비수광면 또는 N형 반도체 기판의 수광면에 형성되어 이루어지는 청구항 1 기재의 태양전지.

청구항 3:

패시베이션층이 산화알루미늄막과 이 산화알루미늄막 위에 형성된 다른 유전체막을 갖고, 이 다른 유전체막이 산화실리콘, 산화티탄, 탄화실리콘 또는 산화주석으로 이루어지는 막인 청구항 1 또는 2 기재의 태양전지.

청구항 4:

상기 전극이 도전성 페이스트를 소성하여 이루어지는 소결체이며, 이 소결체를 상기 산화알루미늄막을 포함하는 패시베이션층을 관통시킴으로써 상기 전극 및 기판을 전기적으로 접촉하게 하여 이루어지는 청구항 1 내지 3 중 어느 1 항에 기재된 태양전지.

청구항 5:

상기 소결체가, B, Na, Al, K, Ca, Si, V, Zn, Zr, Cd, Sn, Ba, Ta, Tl, Pb 및 Bi로부터 선택되는 1종 또는 2종 이상의 원자를 포함하는 산화물을 함유하는 청구항 4 기재의 태양전지.

청구항 6:

상기 산화알루미늄막에 있어서의 내장 부전하가 상기 소성에 의해 증가하는 청구항 4 또는 5 기재의 태양전지.

청구항 7:

상기 산화알루미늄막이 상기 소결체의 관통에 의해 전극 직하가 되는 부분이 제거되어 이 전극 직하 이외의 영역의 적어도 일부에 존재하는 청구항 4 내지 6 중 어느 1 항에 기재된 태양전지.

청구항 8:

청구항 1 내지 7 중 어느 1 항에 기재된 태양전지를 접속하여 이루어지는 것을 특징으로 하는 태양전지 모듈.

청구항 9:

반도체 기판에 PN 접합을 형성하는 공정과, 이 반도체 기판의 수광면 및 비수광면의 어느 한쪽 또는 양쪽의 면에 패시베이션층을 형성하는 공정과, 상기 수광면 및 비수광면 위에 전력 취출용 전극을 형성하는 공정을 포함하는 태양전지의 제조방법으로서, 상기 패시베이션층으로서 막 두께 40nm 이하의 산화알루미늄막을 형성하는 것을 특징으로 하는 태양전지의 제조방법.

청구항 10:

상기 전극을 도전성 페이스트를 500∼900℃에서 1초∼30분간 소성함으로써 소결체를 형성하고, 이 소결체를 상기 패시베이션층을 관통하여 형성함으로써, 상기 전극 및 기판을 전기적으로 접촉시키는 청구항 9 기재의 태양전지의 제조방법.

청구항 11:

상기 소결체가 B, Na, Al, K, Ca, Si, V, Zn, Zr, Cd, Sn, Ba, Ta, Tl, Pb 및 Bi로부터 선택되는 1종 또는 2종 이상의 원자를 포함하는 산화물을 함유하는 청구항 10 기재의 태양전지의 제조방법.

청구항 12:

상기 산화알루미늄막에 있어서의 내장 부전하가 상기 소성에 의해 증가하는 청구항 10 또는 11 기재의 태양전지의 제조방법.

기판 표면, 특히 P형 반도체 기판의 비수광면 또는 N형 반도체 기판의 수광면에 특정 막 두께의 산화알루미늄막을 형성함으로써, 종래기술인 도전성 페이스트의 소성만으로 양호한 패시베이션 성능과, 기판과 전극의 양호한 전기적 접촉이 얻어진다. 또한 산화알루미늄막의 패시베이션 효과를 얻기 위하여 종래 필요했던 어닐링 공정을 생략할 수 있어, 비용절감에 대단히 유효하다.

도 1은 종래의 태양전지의 구조의 1 예를 도시하는 단면도.
도 2는 본 발명의 태양전지의 1 예를 도시하는 단면도.
도 3은 본 발명의 태양전지의 다른 예를 도시하는 단면도.
도 4는 본 발명의 태양전지의 다른 예를 도시하는 단면도.
도 5는 본 발명의 태양전지의 또 다른 예를 도시하는 단면도.
도 6은 산화알루미늄막의 막 두께에 대한 접촉 저항값을 나타내는 그래프.
도 7은 열처리 전후의 실효 캐리어 수명을 나타내는 그래프.

이하, 본 발명에 따른 태양전지의 1실시형태에 대하여, 도면을 참조하면서 설명한다. 단, 본 발명은 이들 태양전지에 한정되는 것은 아니다.

도 2 및 도 3에 본 발명의 태양전지의 1 예를 도시한다. 반도체 기판(201(301))의 표면의 슬라이스 데미지를 농도 5∼60질량%의 수산화나트륨이나 수산화칼륨과 같은 고농도의 알칼리 또는 불산과 질산의 혼합산 등을 사용하여 에칭 제거한다. 반도체 기판으로서는 P형 또는 N형 단결정 실리콘 기판, P형 또는 N형 다결정 실리콘 기판, P형 또는 N형 박막 실리콘 기판 등의 반도체 기판을 사용할 수 있다. 단결정 실리콘 기판은 CZ법, FZ법의 어느 방법에 의해 제작되어도 된다. 예를 들면, 고순도 실리콘에 B, Ga, In과 같은 III족 원소를 도핑하여, 비저항 0.1∼5Ω·cm로 한 애즈컷 단결정 {100} P형 실리콘 기판을 사용할 수 있다.

계속해서, 기판 표면(수광면)에 텍스처라고 불리는 미소한 요철 형성을 행한다. 텍스처는 태양전지의 반사율을 저하시키기 위한 유효한 방법이다. 텍스처는 가열한 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨, 테트라메틸암모늄하이드로옥사이드 등의 알칼리 용액(농도 1∼10질량%, 온도 60∼100℃) 중에, 10∼30분 정도 침지함으로써 용이하게 제작된다. 상기 용액 중에, 소정량의 2-프로판올을 용해시켜, 반응을 촉진시키는 것이 많다.

텍스처 형성 후, 염산, 황산, 질산, 불산 등 또는 이러한 혼합액의 산성 수용액 중에서 세정한다. 비용적 및 특성적 관점에서, 염산 중에서의 세정이 바람직하다. 청정도를 향상시키기 위하여, 염산 용액 중에, 0.5∼5질량%의 과산화수소를 혼합하고, 60∼90℃로 가온하여 세정해도 된다.

이 기판 위에 이면 전계(BSF)층(206(306))을 형성하기 위하여, 브롬화붕소 등을 사용하여 900∼1000℃로 기상 확산을 행하여, P⁺층을 형성한다. BSF층은 이면 전체면에 형성해도 되고(도 2의 206), 이면 전극의 패턴에 맞추어 국소적으로 형성해도 된다(도 3의 306). 일반적인 실리콘 태양전지는 BSF층을 이면에만 형성할 필요가 있고, 이것을 달성하기 위하여 기판끼리를 2매 포갠 상태에서 확산하거나, 수광면측에 질화실리콘 등의 확산 배리어를 형성하거나 하여, 수광면에 P⁺층이 생기지 않도록 궁리하는 것이 바람직하다. 또한 BSF층은 불순물이 고농도로 확산되어 있어 캐리어 농도가 높기 때문에, 이면 전극(208(308))과 기판(201(301))의 전기적 저항을 저감시키는 효과도 있다.

다음에 옥시염화인을 사용한 기상확산법 등에 의해 N층(202(302))을 형성하여 PN 접합(203(303))을 형성한다. 통상, PN 접합은 수광면에만 형성할 필요가 있고, 이것을 달성하기 위하여 P⁺층측을 2매 마주보게 하여 포갠 상태로 확산하거나, 이면측에 질화실리콘 등의 확산 배리어를 형성하거나 하여, 이면에 인이 확산되지 않도록 궁리하는 것이 바람직하다. 확산 후, 표면에 생긴 유리를 불산 등으로 제거한다. 또한, 이 행정은 상기 기상 확산법 이외에도, 확산제에 의한 스핀 코팅법, 스프레이법 등에 의해 행할 수도 있다.

다음에 기판 표면의 수광면의 반사방지막이 되는 유전체막(204(304))을 형성한다. 유전체막으로서는, 예를 들면, 질화실리콘막 등을 약 50∼100nm 정도 성막한다. 성막에는 화학 기상 퇴적 장치(이하, CVD) 등을 사용하고, 반응 가스로서 모노실란(SiH₄) 및 암모니아(NH₃)를 혼합하여 사용하는 경우가 많지만, NH₃ 대신에 질소를 사용하는 것도 가능하며, 또한 H₂ 가스에 의한 성막종의 희석이나 프로세스 압력의 조정, 반응 가스의 희석을 행하여, 원하는 굴절율을 실현할 수 있다. 질화실리콘막에 한하지 않고, 열처리나 원자층 퇴적(이하, ALD) 등 의 방법에 의한 산화실리콘, 탄화실리콘, 산화티탄 등을 대신에 사용해도 된다.

한편, 이면의 P형 실리콘 표면에는, 산화알루미늄막(205a(305a))을 포함하는 패시베이션막(패시베이션층)(205(305))을 형성한다. 산화알루미늄막의 성막 방법에는 CVD법이나 ALD법을 주로 사용할 수 있지만, 진공증착법이나 스퍼터링법을 사용해도 된다. CVD법이나 ALD법의 경우, 반응에는 트리메틸알루미늄(TMA)을 사용하고, 캐리어 가스로서 수소(H₂)나 아르곤(Ar)을 사용하는 것이 일반적이다. 알루미늄의 산화제로서 산소(O₂), 이산화탄소(CO₂), 물(H₂O), 오존(O₃) 등을 사용할 수 있다(예를 들면, 반응식: Al(CH₃)₃+1.5H₂O→0.5Al₂O₃+3CH₄). CVD법에 있어서의 막의 퇴적은 이들 분자를 분해하고, 기판에 부착시킴으로써 진행하는데, 이 분해는 기판의 가열 등에 의해 100∼400℃로 열적으로 행해도 되고, 고주파 전계에 의해 100∼400℃로 전자기적으로 행해도 돼, 산소와 알루미늄의 조성비가 한정되지 않은 결정질 또는 비결정 질의 막을 얻을 수 있다.

이렇게 하여 얻어지는 산화알루미늄막은 부전하를 갖지만, 이 부전하는 이하의 화학반응식에 유래한다고 여겨지고 있다. 또한, 여기에서는 간단하게 하기 위하여 Al₂O₃막에서의 반응에 대하여 나타낸다.

2Al₂O₃→3(AlO_4/2)^1-+Al³⁺

이대로는 막은 전기적으로 중성이지만, Al³⁺는 산화알루미늄막 중에 존재하는 산소와 결합하여 도너·억셉터 페어를 형성함으로써 정전하를 소실하고, 막은 부전하를 갖게 된다.

상기의 부전하 발생 기구는 화학양론 조성으로부터 벗어난, Al_1-xO_x에 있어서 임의의 정수 x의 산화알루미늄막이나, 산화알루미늄과 수소, 탄소, 질소 등이 혼재한 그 밖의 계에 대해서도 동일하게 적용된다고 생각되고 있고, 즉 부전하의 발생에는 Al과 O가 공존하는 계에 있어서, 상기 화학식이 적어도 일부의 Al과 O 사이에서 성립하면 된다.

여기에서, 본 발명자들이 산화알루미늄막의 막 두께에 대하여 검토를 거듭한 결과, 막 두께는 40nm 이하이며, 바람직하게는 30nm 이하, 특히 20nm 이하이다. 하한값은 특별히 한정되지 않지만, 기판 표면을 일정하게 씌우기 위하여, 통상 1nm 이상이다.

이면의 광가둠 효과를 보다 높이기 위하여, 산화알루미늄막(205a(305a)) 위에 다른 유전체막(205b(305b))을 포개는 것과 같이 형성해도 된다. 유전체막(205b(305b))에는, 광학적 관점에서 산화실리콘(SiO, SiO₂)을 사용하는 것이 좋지만, 산화티탄(TiO, TiO₂), 탄화실리콘(SiC), 산화주석(SnO, SnO₂, SnO₃) 등을 사용해도 된다. 이면의 유전체막(205b(305b))의 막 두께는 50∼250nm가 바람직하고, 보다 바람직하게는 100∼200nm이다. 막 두께가 지나치게 얇거나 지나치게 두껍거나 하면, 광가둠 효과가 불충분하게 되는 경우가 있다.

이어서, 상기 기판의 수광면 및 비수광면(이면)에 전극(207, 208(307, 308))을 형성한다. 전극은 은 분말과 유리 프리트를 유기 바인더와 혼합한 은 페이스트 등의 도전성 페이스트를 수광면과 이면에 인쇄하고, 1초∼30분간, 특히 3초∼15분간, 500∼900℃, 특히 700∼850℃ 정도의 온도에서 소성함으로써 형성된다. 이 열처리에 의해 패시베이션막이 은 페이스트 등의 도전성 페이스트에 침식되고, 이 도전성 페이스트의 소결체인 전극이 패시베이션막을 파이어 스루(소성 관통)하여 실리콘 기판과 전기적으로 접촉한다. 또한, 수광면 및 이면 전극의 소성은 각 면 마다 행하는 것도 가능하다.

도전성 페이스트의 패시베이션막 관통 능력은 도전성 페이스트 중의 금속 산화물에 의해 부여되는데, 금속 산화물로서는 B, Na, Al, K, Ca, Si, V, Zn, Zr, Cd, Sn, Ba, Ta, Tl, Pb 및 Bi로부터 선택되는 원자의 산화물을 1종 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 소성에 의해, 산화알루미늄막 또는 이것과 유전체막을 관통하여, 기판과의 양호한 접촉을 얻기 위해서는, 바람직하게는 B-Pb-O계, B-Pb-Zn-O계, B-Zn-V-O계, B-Si-Pb-O계, B-Si-Pb-Al-O계, B-Si-Bi-Pb-O계, B-Si-Zn-O계 등의 유리 재료를 사용하는 것이 좋다.

산화알루미늄막은 상기 소결체의 막 관통에 의해 전극 직하가 되는 부분이 제거되어 이 전극 직하 이외의 영역의 적어도 일부에 형성되지만, 양호한 패시베이션 효과를 얻기 위해서는, 전극 직하가 되는 부분을 제외한 비수광면(이면) 및/또는 수광면 전체면, 특히 P형 실리콘 기판의 비수광면 전체면 또는 N형 실리콘 기판의 수광면 전체면에 형성하는 것이 바람직하다.

이상, P형 실리콘 기판을 사용한 경우를 예로 들어 본 발명의 태양전지에 관한 실시형태를 설명했지만, 본 발명은 N형 실리콘 기판을 사용한 태양전지에 적용할 수도 있다. 도 4 및 5에 도시하는 바와 같이, N형 실리콘 기판(401(501))은 고순도 실리콘에 P, As, Sb와 같은 V족 원소를 도핑하여 얻어지고, 일반적으로는 저항율이 0.1∼5Ω·cm로 조정된 것을 사용한다. N형 실리콘 태양전지는 상기한 P형 실리콘 태양전지와 마찬가지로 제작하는 것이 가능하다. 단, PN 접합(403(503))을 형성할 필요로부터 P⁺층(402(502))의 형성이 필수가 된다. 또한 한편으로 이면의 BSF층 형성을 위한 N⁺층 형성은 이면 전체면에 행해도 되고(도 4의 406), 이면 전극의 패턴에 맞추어 국소적으로 형성해도 된다(도 5의 506).

수광면 패시베이션에는 P⁺층(402(502)) 표면에 본 발명의 산화알루미늄막(405a(505a))을 형성하고, 이 위에, 다른 유전체막(405b(505b))으로서, 또한 산화실리콘(SiO, SiO₂), 산화티탄(TiO, TiO₂), 탄화실리콘(SiC), 산화주석(SnO, SnO₂, SnO₃) 등의 유전체막을 포개어 형성해도 된다. 이면의 N층 위에는 질화실리콘, 산화실리콘, 탄화실리콘, 산화티탄 등의 유전체막(404(504))을 형성하는 것이 바람직하다. 막 두께 등의 성막 조건, 전극(407, 408(507, 508))의 형성 조건은 상기한 P형 실리콘 기판의 경우와 동일하게 할 수 있다.

태양전지 이면에는 기판을 투과한 광을 다시 받아들이기 위해 반사재를 설치하는 것이 바람직하다. 반사재에는 진공증착 등으로 성막되는 알루미늄이나 은 등을 사용해도 되지만, 부가적인 처리를 행하지 않고, 태양전지 모듈에 백색 백시트 등을 사용하는 것만으로도 충분하게 효과는 얻어진다. 한편, 반사재를 사용하지 않고, 이면으로부터도 산란광 등을 입사시켜 발전하는 것도 가능하며, 게다가 상기 이면을 수광면측이 되도록 태양전지를 배치하여 발전시키는 것도 가능하다.

본 발명의 태양전지 모듈은 이상과 같이 하여 얻어진 태양전지를 전기적으로 접속함으로써 얻을 수 있다.

(실시예)

이하, 실험예, 실시예 및 비교예를 제시하여, 본 발명을 보다 구체적으로 설명하는데, 본 발명은 하기의 실시예에 제한되는 것은 아니다.

[실험예 1]

<전극 접촉 저항의 검토>

산화알루미늄막의 막 두께를 검토하기 위하여, 우선 실리콘 산화막의 파이어 스루에 종래 사용하고 있는 도전성 페이스트를 사용하여, 산화알루미늄막에 대한 파이어 스루성을 조사했다. 파이어 스루성은 전극과 실리콘 기판 사이의 접촉 저항으로 평가할 수 있다.

텍스처 처리를 시행한 두께 240㎛, 가로세로 15cm의 P형 실리콘 웨이퍼에 브롬화붕소의 기상 확산에 의해 B 확산을 행하여 P⁺층을 형성했다. P⁺층 위에 산화알루미늄막을 ALD법에 의해 형성하고, 그 위에 실리콘 산화막을 플라스마 CVD법으로 형성했다. 실리콘 산화막의 막 두께는 산화알루미늄막과의 합계 막 두께가 100nm가 되도록 조절했다. 이들 패시베이션막 위에 시판의 파이어 스루형 Ag 페이스트를 빗 형상의 패턴으로 인쇄하고, RTP(고속 열처리)로에 의해 피크 온도 800℃에서 3초간 소성했다. 제작한 시료수는 각 조건 5매씩이다.

접촉 저항을 래더법에 의해 평가하기 위하여, 폭 1cm, 길이 5cm의 스트립 형상의 측정 시료를 1매의 웨이퍼로부터 5개소 잘라내어, 측정을 행했다.

도 6은 산화알루미늄막의 막 두께에 대한 접촉 저항의 관계를 나타낸다. 산화실리콘막·산화알루미늄막의 경우, 접촉 저항은 산화알루미늄막 두께 40nm 부근에서 크게 저하되고, 20nm 이하에서는 산화실리콘막 두께 100nm(산화알루미늄막 두께=0nm)와 동일한 정도의 접촉 저항값을 얻게 되었다. 이 결과로부터, 양호한 전기적 접촉을 얻기 위한 산화알루미늄막 두께는 40nm 이하, 바람직하게는 30nm 이하, 특히 20nm 이하로 구해졌다.

[실험예 2]

<전극 소성에 따르는 패시베이션 효과의 검토>

다음에 산화알루미늄막의 패시베이션 효과와 막 두께의 관계를 조사하기 위하여, 캐리어 수명 측정에 의한 평가를 행했다.

산 에칭으로 경면으로 마무리한 두께 200㎛, 가로세로 15cm의 0.5Ω·cm P형 실리콘 웨이퍼 양면에, 막 두께가 상이한 산화알루미늄막을 ALD법에 의해 형성했다. 또한, 전극 소성 열처리의 열 이력을 주기 위하여, 각 시료를 RTP로에 의해 피크 온도 800℃에서 3초간 열처리했다.

도 7은 열처리의 전후에 있어서의 실효 캐리어 수명의 측정결과이다. 실효 캐리어 수명이란 실리콘의 결정 벌크에 있어서의 캐리어 수명과, 실리콘·산화알루미늄막 계면에 있어서의 캐리어 수명으로 이루어지는 종합적인 캐리어 수명이며, 단위는 마이크로 초이다. 도 7 중, 검정 사각형 꺾은선은 열처리 전의 실효 캐리어 수명을 나타내고, 흰 사각형 꺾은선은 열처리 후의 실효 캐리어 수명을 나타낸다.

전체 시료에 있어서, 열처리에 의해 캐리어 수명이 상승하는 현상이 보이고, 또한 캐리어 수명의 값은 산화알루미늄막의 막 두께에 의존하지 않는다고 하는 결과가 얻어졌다. 열처리에 의한 캐리어 수명의 증가는 산화알루미늄막의 내장 부전하량이 열처리로 증가한 것에 기인하고 있는 것을 CV 측정에 의해 확인할 수 있었다. 열처리 전에 있어서의 전하량은 1×10¹⁰∼3×10¹⁰C·cm^-2이었던 것에 대해, 열처리 후에는 모든 막 두께 시료에서 약 3×10¹²C·cm^-2까지 증가했다. 또한 산화알루미늄막의 패시베이션 효과가 막 두께에 의존하지 않는다고 하는 사실로부터, 막 중의 전하는 실리콘 기판과 산화알루미늄 계면 부근에 모여 있다고 생각된다.

이 결과로부터, 산화알루미늄막 두께를 40nm 이하로 해도 충분한 패시베이션 효과가 얻어지는 것이 밝혀졌다. 또한 산화알루미늄막의 높은 부전하량은 전극 소성시의 단시간 열처리로 충분히 발현 가능한 것이 새로운 지견으로서 얻어져, 과제였던 저온 아닐링 공정을 생략할 수 있다.

[실시예 1]

기판 두께 250㎛, 비저항 1Ω·cm의 보론 도핑 {100} P형 애즈컷 실리콘 기판 100매에 대하여, 가열농축 수산화칼륨 수용액에 의해 슬라이스 데미지를 제거 후, 수산화칼륨/2-프로판올 수용액 중에 침지하고, 텍스처 형성을 행하고, 계속해서 염산/과산화수소 혼합 용액 중에서 세정을 행했다. 다음에 브롬화붕소 분위기하에, 1000℃로 수광면 끼리를 포갠 상태에서 열처리하여, P⁺층을 형성했다. 계속해서, 옥시염화인 분위기하에, 850℃에서 이면끼리를 포갠 상태에서 열처리하여, PN 접합을 형성했다. 확산 후, 불산으로 유리층을 제거하고, 순수 세정 후, 건조시켰다. 이상의 처리 후, 반사방지막으로서 두께 100nm의 질화실리콘막을 플라스마 CVD 장치에 의해, 수광면 전체면에 성막했다.

얻어진 기판 중 50매에 이면 패시베이션막을 형성했다. 이 50매에 대해서는, 두께 20nm의 산화알루미늄막을 원자층 퇴적 장치에 의해 기판온도 200℃에서 이면 전체면에 성막했다. 원료 가스로는 TMA를 사용하고, 산화제로는 산소를 사용했다. 이 방법에 의해 얻어지는 산화알루미늄막은 화학양론적인 아몰포스 Al₂O₃였다. 그 후, 스퍼터링 장치에 의해 실리콘 산화막을 150nm 성막했다.

다음에 전기판의 수광면측 및 이면측에 Ag 페이스트를 빗 형상 패턴으로 스크린 인쇄하고, 건조했다. 이 후, 800℃의 소성을 공기 분위기하에 3초간 행하고, Ag 전극에 수광면과 이면 양면의 유전체막을 관통시켜 실리콘 기판과 도통되게 하였다. 태양전지의 이면에 반사재로서 두께 2㎛의 Al막을 진공증착 장치로 형성했다.

[비교예 1]

실시예 1에서 제작한 기판의 나머지 50매의 이면에, 실시예 1의 기판 수광면과 동일한 제법의 질화실리콘막을 100nm 성막한 이외는, 실시예 1과 동일하게 행했다.

실시예 1 및 비교예 1에서 얻어진 태양전지를, 에어 매스 1.5의 유사 태양광을 사용한 전류전압 측정기로 특성 측정을 행한 바, 표 1에 나타내는 바와 같이, 본 발명을 실시한 실시예 1의 태양전지의 특성이 비교예 1의 태양전지의 특성을 우월하는 결과가 얻어졌다.

	비수광면 유전체막	단락 전류 [mA/㎠]	개방 전압 [V]	곡선 인자 [%]	교환 효율 [%]
실시예 1	Al₂O₃ 20nm + SiO₂ 150nm	37.8	0.641	78.4	19.0
비교예 1	SiN 100nm	36.0	0.636	77.5	17.7

본 발명에 의한 실시예 1에서는, 이면에 형성한 유전체막의 두께가 비교예 1의 것보다도 두꺼움에도 불구하고, 양호한 전기적 접촉이 얻어졌다. 또한, 반전층이 없어짐으로써, 리크 전류가 해소되어, 양호한 곡선 인자가 얻어져, 개방 전압 및 단락 전류도 모두 크게 개선되었다. [실시예 2]기판 두께 250㎛, 비저항 1Ω·cm의, 인 도핑 {100} N형 애즈컷 실리콘 기판 100매에 대하여, 가열 농축 수산화칼륨 수용액에 의해 슬라이스 데미지를 제거 후, 수산화칼륨/2-프로판올 수용액 중에 침지하고, 텍스처 형성을 행하고, 계속해서 염산/과산화수소 혼합 용액 중에 세정을 행했다. 다음에 브롬화붕소 분위기하에, 1000℃에서 이면끼리를 포갠 상태에서 열처리하고, PN 접합을 형성했다. 계속해서, 옥시염화인 분위기하에, 850℃에서 수광면끼리를 포갠 상태에서 열처리하고, BSF층을 형성했다. 확산 후, 불산으로 유리층을 제거하고, 순수 세정 후, 건조시켰다. 이상의 처리 후, 이면 유전체막으로서 두께 100nm의 질화실리콘막을 플라스마 CVD 장치에 의해, 이면 전체면에 성막했다.

얻어진 기판 중 50매에 수광면 패시베이션막을 형성했다. 이 50매에 대해서는, 두께 20nm의 산화알루미늄막을 원자층 퇴적 장치에 의해 기판 온도 200℃에서 수광면 전체면에 성막했다. 원료 가스로는 TMA를 사용하고, 산화제로는 산소를 사용했다. 이 방법에 의해 얻어지는 산화알루미늄막은 화학양론적인 아몰포스 Al₂O₃이었다. 그 후에 상압 CVD법에 의해 산화티탄막을 50nm 성막했다.

다음에 전기판의 수광면측 및 이면측에 Ag 페이스트를 빗 형상 패턴으로 스크린 인쇄하고, 건조했다. 이 후, 800℃의 소성을 공기 분위기하에 3초간 행하고, Ag 전극에 수광면과 이면 양면의 유전체막을 관통하게 하고 실리콘 기판과 도통시켰다. 태양전지의 이면에 반사재로서 두께 2㎛의 Al막을 진공증착 장치로 형성했다.

[비교예 2]

실시예 2에서 제작한 기판의 나머지 50매의 수광면에 실시예 2의 기판 이면과 동일한 제법의 질화실리콘막을 100nm 성막한 이외는 실시예 2와 동일하게 행했다.

실시예 2 및 비교예 2에서 얻어진 태양전지를, 에어 매스 1.5의 유사 태양광을 사용한 전류전압 측정기로 특성 측정을 행한 바, 표 2에 나타내는 바와 같이, 본 발명을 실시한 실시예 2의 태양전지의 특성이 비교예 2의 태양전지의 특성을 우월하는 결과가 얻어졌다.

	수광면 유전체막	단락 전류 [mA/㎠]	개방 전압 [V]	곡선 인자 [%]	교환 효율 [%]
실시예 2	Al₂O₃ 20nm + TiO 50nm	36.5	0.651	78.8	18.7
비교예 2	SiN 100nm	36.2	0.637	78.0	18.0

101, 201, 301, 401, 501 반도체 기판
102, 202, 302 N층
402, 502 P층
103, 203, 303, 403, 503 PN 접합부
104, 105, 204, 304, 404, 504 유전체막
205, 305, 405, 505 패시베이션막
205a, 305a, 405a, 505a 산화알루미늄막
205b, 305b, 405b, 505b 유전체막
206, 306, 406, 506 이면 전계(BSF)층
106, 207, 307, 407, 507 수광면 전극
107, 208, 308, 408, 508 이면 전극

Claims

수광면에 N형층을 갖는 P형 반도체 기판; 이 반도체 기판의 수광면에 형성된 질화실리콘, 산화실리콘, 탄화실리콘 및 산화티탄으로부터 선택되는 재료로 이루어진 유전체막; 상기 반도체 기판의 비수광면에 형성된 질화실리콘, 산화실리콘, 탄화실리콘 및 산화티탄으로부터 선택되는 재료로 이루어지는 다른 유전체막; 은 분말, 유리 프리트 및 유기 바인더를 포함하는 도전성 페이스트를 소성하여 이루어지는 소결체이며 상기 반도체 기판의 수광면과 접촉하는 전력 취출용 전극; 및 은 분말, 유리 프리트 및 유기 바인더를 포함하는 도전성 페이스트를 소성하여 이루어지는 소결체이며 상기 반도체 기판의 비수광면과 접촉하는 다른 전력 취출용 전극을 구비하는 태양전지로서,
막 두께 1~40nm의 산화알루미늄으로 이루어지는 패시베이션막이 상기 반도체 기판의 비수광면의 P형 표면과 접촉하여 형성되어 있고, 상기 전력 취출용 전극이 상기 유전체막을 파이어 스루하여 상기 반도체 기판의 수광면의 N형층과 전기적으로 접촉하고 있어, 상기 다른 전력 취출용 전극이 상기 패시베이션막 및 상기 다른 유전체막을 파이어 스루하여 상기 반도체 기판의 비수광면의 P형 표면과 전기적으로 접촉하고 있는 것을 특징으로 하는 태양전지.
수광면에 P형층을 갖는 N형 반도체 기판; 이 반도체 기판의 수광면에 형성된 질화실리콘, 산화실리콘, 탄화실리콘 및 산화티탄으로부터 선택되는 재료로 이루어지는 유전체막; 상기 반도체 기판의 비수광면에 형성된 질화실리콘, 산화실리콘, 탄화실리콘 및 산화티탄으로부터 선택되는 재료로 이루어지는 다른 유전체막; 은 분말, 유리 프리트 및 유기 바인더를 포함하는 도전성 페이스트를 소성하여 이루어지는 소결체이며 상기 반도체 기판의 수광면과 접촉하는 전력 취출용 전극; 및 은 분말, 유리 프리트 및 유기 바인더를 포함하는 도전성 페이스트를 소성하여 이루어지는 소결체이며 상기 반도체 기판의 비수광면과 접촉하는 다른 전력 취출용 전극을 구비하는 태양전지로서,
막 두께 1∼40nm의 산화알루미늄으로 이루어지는 패시베이션막이 상기 반도체 기판의 수광면의 P형층과 접촉하여 형성되어 있고, 상기 전력 취출용 전극이 이 패시베이션막 및 상기 유전체막을 파이어 스루하여 상기 반도체 기판의 수광면의 P형층과 전기적으로 접촉하고 있고, 상기 다른 전력 취출용 전극이 상기 다른 유전체막을 파이어 스루하여 상기 반도체 기판의 비수광면의 N형 표면과 전기적으로 접촉하고 있는 것을 특징으로 하는 태양전지.
제1 항 또는 제2 항에 있어서, 상기 전력 취출용 전극 및 다른 전력 취출용 전극은 Al, B, Na, K, Ca, Si, V, Zn, Zr, Cd, Sn, Ba, Ta, Tl, Pb 및 Bi로부터 선택되는 1종 또는 2종 이상의 원소를 함유하는 것을 특징으로 하는 태양전지.
제1 항 내지 제3 항 중 어느 한 항에 있어서, 상기 반도체 기판의 비수광면의 적어도 일부에 이면 전계(BSF)층을 갖는 것을 특징으로 하는 태양전지.
제1 항 내지 제4 항 중 어느 한 항에 있어서, 상기 산화알루미늄으로 이루어지는 패시베이션막은 1∼20nm의 막 두께를 갖는 것을 특징으로 하는 태양전지.
제1 항 내지 제5 항 중 어느 한 항에 있어서, 상기 반도체 기판은 단결정 실리콘, 다결정 실리콘 또는 박막 실리콘으로 이루어지는 것을 특징으로 하는 태양전지.
P형 반도체 기판의 수광면에 N형층을 형성하는 공정;
질화실리콘, 산화실리콘, 탄화실리콘 및 산화티탄으로부터 선택되는 재료로 이루어지는 유전체막을 상기 반도체 기판의 수광면 위에 접촉시켜 형성하는 공정;
질화실리콘, 산화실리콘, 탄화실리콘 및 산화티탄으로부터 선택되는 재료로 이루어지는 다른 유전체막을 상기 반도체 기판의 비수광면 위에 형성하는 공정;
은 분말, 유리 프리트 및 유기 바인더를 포함하는 전극용 도전성 페이스트를 상기 유전체막 위에 인쇄하는 공정;
은 분말, 유리 프리트 및 유기 바인더를 포함하는 전극용 다른 도전성 페이스트를 상기 다른 유전체막 위에 인쇄하는 공정;
상기 유전체막 위의 도전성 페이스트를 소성하여 상기 반도체 기판의 수광면과 전기적으로 접촉하는 전력 취출용 전극을 형성하는 공정; 및
상기 다른 유전체막 위의 다른 도전성 페이스트를 소성하여 상기 반도체 기판의 비수광면과 전기적으로 접촉하는 다른 전력 취출용 전극을 형성하는 공정
을 갖는 태양전지의 제조 방법으로서,
상기 다른 유전체막을 형성하기 전에, 막 두께 1∼40nm의 산화알루미늄으로 이루어지는 패시베이션막을 상기 반도체 기판의 비수광면의 P형 표면과 접촉시켜 형성하는 공정을 더 갖고,
상기 다른 전력 취출용 전극은 상기 패시베이션막 및 다른 유전체막을 파이어 스루하여 상기 반도체 기판의 P형 표면과 전기적으로 접촉하고 있고, 상기 전력 취출용 전극은 상기 유전체막을 파이어 스루하여 상기 N형층과 전기적으로 접촉하고 있는 것을 특징으로 하는 태양전지의 제조 방법.
N형 반도체 기판의 수광면에 P형층을 형성하는 공정;
질화실리콘, 산화실리콘, 탄화실리콘 및 산화티탄으로부터 선택되는 재료로 이루어지는 유전체막을 상기 반도체 기판의 수광면 위에 형성하는 공정;
질화실리콘, 산화실리콘, 탄화실리콘 및 산화티탄으로부터 선택되는 재료로 이루어지는 다른 유전체막을 상기 반도체 기판의 비수광면 위에 형성하는 공정;
은 분말, 유리 프리트 및 유기 바인더를 포함하는 전극용 도전성 페이스트를 상기 유전체막 위에 인쇄하는 공정;
은 분말, 유리 프리트 및 유기 바인더를 포함하는 전극용 다른 도전성 페이스트를 상기 다른 유전체막 위에 인쇄하는 공정;
상기 유전체막 위의 도전성 페이스트를 소성하여 상기 반도체 기판의 수광면과 전기적으로 접촉하는 전력 취출용 전극을 형성하는 공정; 및
상기 다른 유전체막 위의 다른 도전성 페이스트를 소성하여 상기 반도체 기판의 비수광면과 전기적으로 접촉하는 다른 전력 취출용 전극을 형성하는 공정
을 갖는 태양전지의 제조 방법으로서,
상기 유전체막을 형성하기 전에, 막 두께 1∼40nm의 산화알루미늄으로 이루어지는 패시베이션막을 상기 반도체 기판의 수광면의 P형층과 접촉시켜 형성하는 공정을 더 갖고,
상기 전력 취출용 전극은 상기 패시베이션막 및 유전체막을 파이어 스루하여 상기 P형층과 전기적으로 접촉하고 있고, 상기 다른 전력 취출용 전극은 상기 다른 유전체막을 파이어 스루하여 상기 반도체 기판의 N형 표면과 전기적으로 접촉하고 있는 것을 특징으로 하는 태양전지의 제조 방법.
제7 항 또는 제8 항에 있어서, 상기 도전성 페이스트를 소성하여 형성한 전력 취출용 전극 및 다른 전력 취출용 전극은 Al, B, Na, K, Ca, Si, V, Zn, Zr, Cd, Sn, Ba, Ta, Tl, Pb 및 Bi로부터 선택되는 1종 또는 2종 이상의 원소를 함유하는 것을 특징으로 하는 태양전지의 제조 방법.
제7 항 내지 제9 항 중 어느 한 항에 있어서, 상기 도전성 페이스트를 500∼900℃에서 1초∼30분간 소성하여 상기 전극을 형성하는 것을 특징으로 하는 태양전지의 제조 방법.
제7 항 내지 제10 항 중 어느 한 항에 있어서, 상기 산화알루미늄으로 이루어지는 패시베이션막은 1∼20nm의 막 두께를 갖는 것을 특징으로 하는 태양전지의 제조 방법.
제7 항 내지 제11 항 중 어느 한 항에 있어서, 상기 반도체 기판은 단결정 실리콘, 다결정 실리콘 또는 박막 실리콘으로 이루어지는 것을 특징으로 하는 태양전지의 제조 방법.