JP2014075440A - 界面安定化膜を備えた太陽電池 - Google Patents
界面安定化膜を備えた太陽電池 Download PDFInfo
- Publication number
- JP2014075440A JP2014075440A JP2012221492A JP2012221492A JP2014075440A JP 2014075440 A JP2014075440 A JP 2014075440A JP 2012221492 A JP2012221492 A JP 2012221492A JP 2012221492 A JP2012221492 A JP 2012221492A JP 2014075440 A JP2014075440 A JP 2014075440A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon semiconductor
- interface
- type silicon
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
Abstract
【課題】トラップ準位を低減し、かつ、固定電荷の効果をより一層大きくできる界面安定化膜を備えた太陽電池を提供する。
【解決手段】太陽電池は、n型シリコン半導体層と、n型シリコン半導体層と界面を有するp型シリコン半導体層と、n型シリコン半導体層の表面、又は、p型シリコン半導体層の表面の少なくともいずれかに設けられた界面安定化膜であって、SiOx(x≧2)からなる第1層と、Al2O3からなり、第1層との界面に固定電荷が局在する第2層と、AlOx(x>1.5)からなる第3層と、が順に積層された、界面安定化膜と、n型シリコン半導体層と接続された第1電極と、p型シリコン半導体層と接続された第2電極と、を備える。
【選択図】図1
【解決手段】太陽電池は、n型シリコン半導体層と、n型シリコン半導体層と界面を有するp型シリコン半導体層と、n型シリコン半導体層の表面、又は、p型シリコン半導体層の表面の少なくともいずれかに設けられた界面安定化膜であって、SiOx(x≧2)からなる第1層と、Al2O3からなり、第1層との界面に固定電荷が局在する第2層と、AlOx(x>1.5)からなる第3層と、が順に積層された、界面安定化膜と、n型シリコン半導体層と接続された第1電極と、p型シリコン半導体層と接続された第2電極と、を備える。
【選択図】図1
Description
本発明は、ベースとなるシリコン半導体基板と、界面安定化膜とを備えた太陽電池に関する。
平成20年7月に、政府の「低炭素社会作りの行動計画」が閣議決定された。この「低炭素社会作りの行動計画」において、太陽光発電の導入量を2020年に10倍(1400万kW)、3〜5年後に太陽光発電システムの価格を現在の半額程度にすることなどを目標としている。掲げられている太陽光発電に課せられた目標を達成するためには、太陽電池の性能を飛躍的に向上させる必要がある。現在、市場の80%以上を占めるシリコン結晶系太陽電池は、低コスト化のために超薄型化されている。この超薄型化に伴って、半導体の表面及び裏面におけるキャリアの再結合による変換効率の低下が顕在化することが明らかとなり、今後、性能向上を図る上で大きな課題となってきた。
従来、シリコン結晶系太陽電池(その基板は、低コストのため多結晶シリコンが用いられることが多い)の表面安定化膜として、プラズマ援用CVD(化学的気相堆積)法によるアモルファス水素化シリコン窒化膜が用いられ、最近ではアルミナ膜の研究が活発に行われている。これらの表面安定化膜(絶縁膜)には二つの効果があり、1つ目の効果は、表面安定化膜(絶縁膜)に含まれる水素の効果によって、シリコン基板の界面及び、バルクに存在する欠陥や、粒界によるトラップ準位を有る程度低減し、キャリアの再結合を抑制するものである(例えば、非特許文献1参照。)。2つ目の効果は、表面安定化膜(絶縁膜)中に含まれる固定電荷によるシリコン基板の表面電位(ポテンシャル)の変調による界面再結合速度の低減である。この固定電荷によってシリコン基板表面に電位障壁が形成された結果、シリコン基板表面の少数キャリアの動きを妨げるため、トラップ準位を介してキャリアの再結合を低減することができる(例えば、非特許文献2参照。)。
S. D. Wolf, et al: J. Appl. Phys. 97, 063303(2005).
Y. Yamamoto, et al: J. J. Appl. Phys. 42. 5135 (2003).
上記プラズマ援用CVD法によるアモルファス水素化シリコン窒化膜は、上述のように2つの効果がある一方、超薄型基板においては界面のトラップ準位の低減効果が十分では無いという問題点を有する。このため、成膜条件により窒素含有量や水素含有量が変化するため、最適な条件を追求するために数多くの研究が行われているが、トラップ準位を十分に低減し、かつ、固定電荷の最適条件を満足させること、即ち、それぞれを独立して制御することが困難な状況にある。加えて、基板側の状態(面方位など)によっても最適条件が変化することがわかってきており、界面再結合を十分に抑制し、太陽電池の高効率化を安定して実現することが一層困難になってきている。また、近年活発に研究されているアルミナ膜は、主に固定電荷に関してアモルファス水素化シリコン窒化膜以上の効果が期待されている。しかし、トラップ準位を低減し、かつ、固定電荷の効果をより一層大きくするための解決策は未だ見つかっていないのが現状である。
そこで、本発明の目的は、トラップ準位を低減し、かつ、固定電荷の効果をより一層大きくできる界面安定化膜を備えた太陽電池を提供することである。
本発明に係る太陽電池は、n型シリコン半導体層と、
前記n型シリコン半導体層と界面を有するp型シリコン半導体層と、
前記n型シリコン半導体層の表面、又は、前記p型シリコン半導体層の表面の少なくともいずれかに設けられた界面安定化膜であって、
SiOx(x≧2)からなる第1層と、
Al2O3からなり、前記第1層との界面に固定電荷が局在する第2層と、
AlOx(x>1.5)からなる第3層と、
が順に積層された、界面安定化膜と、
前記n型シリコン半導体層と接続された第1電極と、
前記p型シリコン半導体層と接続された第2電極と、
を備える。
前記n型シリコン半導体層と界面を有するp型シリコン半導体層と、
前記n型シリコン半導体層の表面、又は、前記p型シリコン半導体層の表面の少なくともいずれかに設けられた界面安定化膜であって、
SiOx(x≧2)からなる第1層と、
Al2O3からなり、前記第1層との界面に固定電荷が局在する第2層と、
AlOx(x>1.5)からなる第3層と、
が順に積層された、界面安定化膜と、
前記n型シリコン半導体層と接続された第1電極と、
前記p型シリコン半導体層と接続された第2電極と、
を備える。
本発明に係る太陽電池では、シリコン半導体基板上の界面安定化膜を3層あるいはそれ以上の薄膜構造(組成、材料)とすることにより、界面準位密度Ditを低減している。具体的には、界面安定化膜は、SiOx(x≧2)からなる第1層と、Al2O3からなり、第1層との界面に固定電荷を有する第2層と、AlOx(x>1.5)からなる第3層と、が順に積層されている。さらに、従来はシリコン半導体基板から離れた絶縁膜領域に膜厚方向にわたって固定電荷が形成されていた。これに対して、本発明に係る太陽電池では、シリコン半導体基板により近接した領域、即ち、界面安定化膜の第1層のSiOxと第2層のAl2O3との界面に、負の固定電荷が局在する。これによって、実効的な固定電荷(シリコン半導体基板表面の電位障壁)を劇的に増大させることが可能となる。その結果、シリコン半導体基板側の状態によらず安定してキャリアの界面再結合速度を極限まで低減し、太陽電池の高効率化を実現することができる。
本発明の第1態様に係る太陽電池は、n型シリコン半導体層と、
前記n型シリコン半導体層と界面を有するp型シリコン半導体層と、
前記n型シリコン半導体層の表面、又は、前記p型シリコン半導体層の表面の少なくともいずれかに設けられた界面安定化膜であって、
SiOx(x≧2)からなる第1層と、
Al2O3からなり、前記第1層との界面に固定電荷が局在する第2層と、
AlOx(x>1.5)からなる第3層と、
が順に積層された、界面安定化膜と、
前記n型シリコン半導体層と接続された第1電極と、
前記p型シリコン半導体層と接続された第2電極と、
を備える。
前記n型シリコン半導体層と界面を有するp型シリコン半導体層と、
前記n型シリコン半導体層の表面、又は、前記p型シリコン半導体層の表面の少なくともいずれかに設けられた界面安定化膜であって、
SiOx(x≧2)からなる第1層と、
Al2O3からなり、前記第1層との界面に固定電荷が局在する第2層と、
AlOx(x>1.5)からなる第3層と、
が順に積層された、界面安定化膜と、
前記n型シリコン半導体層と接続された第1電極と、
前記p型シリコン半導体層と接続された第2電極と、
を備える。
第2態様に係る太陽電池は、上記第1態様において、前記第1層のSiOx膜の厚さが0.6nm〜4nmの範囲であってもよい。
第3態様に係る太陽電池は、上記第1態様において、前記第2層及び前記第3層の合計の厚さは、20nm以上であってもよい。
本発明の第4態様に係る太陽電池の製造方法は、n型シリコン半導体層と、前記n型シリコン半導体層と界面を有するp型シリコン半導体層と、を有するシリコン半導体基板を設けるステップと、
前記n型シリコン半導体層の表面、又は、前記p型シリコン半導体層の表面の少なくともいずれかの表面に、オゾンと、アルミニウムを含む有機化合物ガスと、を含む雰囲気下で、室温から350℃までの温度範囲において自己整合的反応によって、SiOx(x≧2)からなる第1層と、Al2O3からなり、前記第1層との界面に固定電荷が局在する第2層と、AlOx(x>1.5)からなる第3層と、が順に積層された界面安定化膜を設けるステップと、
前記n型シリコン半導体層と接続された第1電極を設けるステップと、
前記p型シリコン半導体層と接続された第2電極を設けるステップと、
を含む。
前記n型シリコン半導体層の表面、又は、前記p型シリコン半導体層の表面の少なくともいずれかの表面に、オゾンと、アルミニウムを含む有機化合物ガスと、を含む雰囲気下で、室温から350℃までの温度範囲において自己整合的反応によって、SiOx(x≧2)からなる第1層と、Al2O3からなり、前記第1層との界面に固定電荷が局在する第2層と、AlOx(x>1.5)からなる第3層と、が順に積層された界面安定化膜を設けるステップと、
前記n型シリコン半導体層と接続された第1電極を設けるステップと、
前記p型シリコン半導体層と接続された第2電極を設けるステップと、
を含む。
第5態様に係る太陽電池の製造方法は、上記第4態様において、前記界面安定化膜を設けるステップは、前記第1層のSiOx膜の厚さが0.6nm〜4nmの範囲となるまで行ってもよい。
第6態様に係る太陽電池の製造方法は、上記第4態様において、前記界面安定化膜を設けるステップは、前記第2層及び前記第3層の合計の厚さが20nm以上となるまで行ってもよい。
第7態様に係る太陽電池の製造方法は、上記第4態様において、前記界面安定化膜を設けるステップは、前記自己整合的反応を行って、前記第1層乃至前記第3層からなる界面安定化膜を形成した後、酸素雰囲気下で400℃〜500℃の温度範囲でアニールを行ってもよい。
以下に、本発明に係る界面安定化膜を備えた太陽電池について、添付図面を用いて説明する。なお、図面において、実質的に同一の部材については同一の符号を付している。
(実施の形態1)
<太陽電池>
図1は、実施の形態1に係る太陽電池10の構成を示す概略斜視図である。図2は、実施の形態1に係る太陽電池10の界面安定化膜4の構成を示す概略断面図である。
この太陽電池10は、n型シリコン半導体層2と、n型シリコン半導体層2と界面を有するp型シリコン半導体層3と、n型シリコン半導体層2の表面、又は、p型シリコン半導体層3の表面の少なくともいずれかに設けられた界面安定化膜4と、n型シリコン半導体層2と接続された第1電極7と、p型シリコン半導体層3と接続された第2電極8と、を備える。
上記界面安定化膜4は、SiOx(x≧2)からなる第1層5と、Al2O3からなり、第1層5との界面に固定電荷9を有する第2層6aと、AlOx(x>1.5)からなる第3層6bと、が順に積層されている。特に、第1層5のSiOxと第2層6aのAl2O3との界面には、負の固定電荷9が局在する。また、第1層5は、酸素がやや過剰のSiOx(x≧2)であり、第3層6bは、酸素過剰のAlOx(x>1.5)からなることを特徴とする。
<太陽電池>
図1は、実施の形態1に係る太陽電池10の構成を示す概略斜視図である。図2は、実施の形態1に係る太陽電池10の界面安定化膜4の構成を示す概略断面図である。
この太陽電池10は、n型シリコン半導体層2と、n型シリコン半導体層2と界面を有するp型シリコン半導体層3と、n型シリコン半導体層2の表面、又は、p型シリコン半導体層3の表面の少なくともいずれかに設けられた界面安定化膜4と、n型シリコン半導体層2と接続された第1電極7と、p型シリコン半導体層3と接続された第2電極8と、を備える。
上記界面安定化膜4は、SiOx(x≧2)からなる第1層5と、Al2O3からなり、第1層5との界面に固定電荷9を有する第2層6aと、AlOx(x>1.5)からなる第3層6bと、が順に積層されている。特に、第1層5のSiOxと第2層6aのAl2O3との界面には、負の固定電荷9が局在する。また、第1層5は、酸素がやや過剰のSiOx(x≧2)であり、第3層6bは、酸素過剰のAlOx(x>1.5)からなることを特徴とする。
この太陽電池10では、界面安定化膜4の第1層5のSiOxと第2層6aのAl2O3との界面には、負の固定電荷9が局在するので、電界効果によって、界面安定化膜4を設けたシリコン半導体(p型シリコン半導体層)3の表面に正電荷11を誘起させることができる。その結果、電界効果パッシベーションによって、キャリアの再結合速度を低減させることができる。特に、この太陽電池10では、界面安定化膜4の第1層5のSiOxと第2層6aのAl2O3との界面に負の固定電荷9が局在している。これに対して、従来は厚さ方向に分布する欠陥に起因して生じる固定電荷によって電界効果パッシベーションを得ていた。つまり、太陽電池の界面安定化膜において、本発明のようにシリコン半導体基板に近い界面に固定電荷が局在する場合と、従来の固定電荷が界面安定化膜の厚さ方向にわたって分布する場合とを比較すると、シリコン半導体基板により近い界面に固定電荷が局在する場合のほうが電界効果パッシベーションはより大きくなる。その結果、この実施の形態1に係る太陽電池10では、キャリアの再結合速度の低減効果も従来よりも大きくなる。
以下に、この太陽電池10の各構成部材について説明する。
<シリコン半導体基板>
シリコン半導体基板1は、n型シリコン半導体層2と、n型シリコン半導体層2と界面を有するp型シリコン半導体層3と、を備える。シリコン半導体基板1は、単結晶シリコン半導体基板、多結晶シリコン半導体基板、アモルファスシリコン半導体基板、のいずれであってもよい。
シリコン半導体基板1は、n型シリコン半導体層2と、n型シリコン半導体層2と界面を有するp型シリコン半導体層3と、を備える。シリコン半導体基板1は、単結晶シリコン半導体基板、多結晶シリコン半導体基板、アモルファスシリコン半導体基板、のいずれであってもよい。
<界面安定化膜>
界面安定化膜4は、SiOx(x≧2)からなる第1層5と、Al2O3からなり、第1層5との界面に固定電荷9を有する第2層6aと、AlOx(x>1.5)からなる第3層6bと、が順に積層されている。
界面安定化膜4は、SiOx(x≧2)からなる第1層5と、Al2O3からなり、第1層5との界面に固定電荷9を有する第2層6aと、AlOx(x>1.5)からなる第3層6bと、が順に積層されている。
<第1層>
第1層5は、SiOx(x≧2)からなる。第1層5の厚さは、0.6nm〜4nmの範囲である。なお、SiOxからなる第1層5の厚さは、直接的には透過型電子顕微鏡観察によって見積もることができる。
<第2層>
第2層6aは、ほぼ化学量論比のAl2O3からなる。この第2層6aは、第1層5との界面に負の固定電荷9が局在する。
<第3層>
第3層6bは、AlOx(x>1.5)からなる。したがって、第3層6bでは、化学量論比のAl2O3よりも酸素過剰となっている。余分の酸素は、格子間に存在する場合がある。この第3層6bと第2層6aとは自己整合的反応によって形成され、両層の間で酸素含有量が連続的に変化する場合には、両層の境界は必ずしも明確なものとはならない場合がある。
第1層5は、SiOx(x≧2)からなる。第1層5の厚さは、0.6nm〜4nmの範囲である。なお、SiOxからなる第1層5の厚さは、直接的には透過型電子顕微鏡観察によって見積もることができる。
<第2層>
第2層6aは、ほぼ化学量論比のAl2O3からなる。この第2層6aは、第1層5との界面に負の固定電荷9が局在する。
<第3層>
第3層6bは、AlOx(x>1.5)からなる。したがって、第3層6bでは、化学量論比のAl2O3よりも酸素過剰となっている。余分の酸素は、格子間に存在する場合がある。この第3層6bと第2層6aとは自己整合的反応によって形成され、両層の間で酸素含有量が連続的に変化する場合には、両層の境界は必ずしも明確なものとはならない場合がある。
(界面安定化膜4の各層の厚さの関係について)
<成膜時(as−deposited)について>
界面安定化膜4のアニールを行わない場合、つまり成膜時(as−deposited)には、界面安定化膜4の第2層6a及び第3層6bの合計の厚さは、20nmを超えることが好ましい。なお、ここでは第2層6a及び第3層6bの合計の厚さについて規定しているが、実際にはSiOxからなる第1層5の厚さが薄く、直接測定できないため、第2層6a及び第3層6bの合計の厚さによって第1層5の厚さを間接的に規定している。具体的には、第2層6a及び第3層6bの合計の厚さが20nmを超える場合、第1層5の厚さは、およそ1nmを超えるものと見積もることができる。
なお、Al2O3からなる第2層6a及びAlOxからなる第3層6bの厚さは、例えば、分光エリプソメータによって計測できる。なお、厚さの計測方法は上記方法に限られない。
<成膜時(as−deposited)について>
界面安定化膜4のアニールを行わない場合、つまり成膜時(as−deposited)には、界面安定化膜4の第2層6a及び第3層6bの合計の厚さは、20nmを超えることが好ましい。なお、ここでは第2層6a及び第3層6bの合計の厚さについて規定しているが、実際にはSiOxからなる第1層5の厚さが薄く、直接測定できないため、第2層6a及び第3層6bの合計の厚さによって第1層5の厚さを間接的に規定している。具体的には、第2層6a及び第3層6bの合計の厚さが20nmを超える場合、第1層5の厚さは、およそ1nmを超えるものと見積もることができる。
なお、Al2O3からなる第2層6a及びAlOxからなる第3層6bの厚さは、例えば、分光エリプソメータによって計測できる。なお、厚さの計測方法は上記方法に限られない。
下記の表1は、界面安定化膜4の成膜時(as−deposited)の温度Tdep(℃)が室温(25℃)である場合の実施例における界面安定化膜4の第2層6a及び第3層6bの合計の厚さD(nm)と、キャリアの界面再結合速度SRV(cm/s)、界面準位密度Dit(cm−2eV−1)、実効固定電荷密度Qeff/q(cm−2)等の各特性との関係を示すものである。
なお、界面再結合速度SRVは、キャリアの有効ライフタイム(τeff)を計測することによって、SRV=(W/(2×τeff))によって算出できる。ここで、Wはシリコン半導体1の厚さである。また、キャリアの有効ライフタイム(τeff)は、マイクロ波光導電減衰方法によって計測することができる。さらに、界面準位密度Dit及び実効固定電荷密度Qeff/qは、静電容量(C)−電圧(V)測定によって計測できる。なお、それぞれの特性の計測方法は、上記各方法に限られない。
なお、界面再結合速度SRVは、キャリアの有効ライフタイム(τeff)を計測することによって、SRV=(W/(2×τeff))によって算出できる。ここで、Wはシリコン半導体1の厚さである。また、キャリアの有効ライフタイム(τeff)は、マイクロ波光導電減衰方法によって計測することができる。さらに、界面準位密度Dit及び実効固定電荷密度Qeff/qは、静電容量(C)−電圧(V)測定によって計測できる。なお、それぞれの特性の計測方法は、上記各方法に限られない。
図3(a)は、表1に基づいて、界面安定化膜4の第2層6a及び第3層6bの合計の厚さDと界面準位密度(Dit)の値との関係を表すグラフである。図3(b)は、表1に基づいて、第2層6a及び第3層6bの合計の厚さDと実効固定電荷密度Qeff/qの値との関係を表すグラフである。図4は、界面安定化膜4の第2層6a及び第3層6bの合計の厚さと界面再結合速度SRVとの関係を示すグラフである。
図3(a)に示すように、第2層6a及び第3層6bの合計の厚さDによらず、界面準位密度(Dit)の値はほぼ一定である。一方、図3(b)に示すように、第2層6a及び第3層6bの合計の厚さが20nm未満ではわずかな正の固定電荷12(図5)が存在し、合計の厚さ20nmで負の固定電荷9(図6)が現れ、それ以上厚さが増えても固定電荷9の値は変化しない。つまり、合計の厚さ20nmで発生した負の固定電荷9は、その後の厚さの増加には依存していない。このことから、図6に示すように、第2層6a及び第3層6bの合計の厚さ20nmで発生した負の固定電荷9は、SiOxからなる第1層5とAl2O3からなる第2層6aとの界面に局在していると考えられる。また、図4に示すように、第2層6a及び第3層6bの合計の厚さDが20nmから33nmになると、キャリアの界面再結合速度SRVは、およそ一桁程度低下することがわかる。このことから、成膜時(as−deposited)には、界面安定化膜4の第2層6a及び第3層6bの合計の厚さDは、20nmを超えることが好ましいと考えられる。
図3(a)に示すように、第2層6a及び第3層6bの合計の厚さDによらず、界面準位密度(Dit)の値はほぼ一定である。一方、図3(b)に示すように、第2層6a及び第3層6bの合計の厚さが20nm未満ではわずかな正の固定電荷12(図5)が存在し、合計の厚さ20nmで負の固定電荷9(図6)が現れ、それ以上厚さが増えても固定電荷9の値は変化しない。つまり、合計の厚さ20nmで発生した負の固定電荷9は、その後の厚さの増加には依存していない。このことから、図6に示すように、第2層6a及び第3層6bの合計の厚さ20nmで発生した負の固定電荷9は、SiOxからなる第1層5とAl2O3からなる第2層6aとの界面に局在していると考えられる。また、図4に示すように、第2層6a及び第3層6bの合計の厚さDが20nmから33nmになると、キャリアの界面再結合速度SRVは、およそ一桁程度低下することがわかる。このことから、成膜時(as−deposited)には、界面安定化膜4の第2層6a及び第3層6bの合計の厚さDは、20nmを超えることが好ましいと考えられる。
図5は、界面安定化膜4のSiOxからなる第1層5の膜厚が薄い場合(およそ1nm以下)に、界面安定化膜4自体が正電荷12過剰となることを示す概略断面図である。図5に示すように、一般にシリコン半導体基板(p型半導体層)3との界面に、界面安定化膜4のSiOxからなる第1層5には酸素欠陥に起因して正電荷12が形成されていると考えられる。図6は、界面安定化膜4のSiOxからなる第1層5の膜厚が厚い場合(1nmを超える場合)に、界面安定化膜4内のSiOxからなる第1層5とAl2O3からなる第2層6aとの界面に界面ダイポール(固定電荷)9が形成されることを示す概略断面図である。図6では、図5において現れていた酸素欠陥に起因する正電荷12は消失している。この正電荷12の消失は、界面安定化膜4の成長に伴って供給される酸素によって、酸素欠陥が消滅するためと考えられる。この界面ダイポール9のうち、第1層5側の負の固定電荷9に対応してシリコン半導体基板3側に正電荷11が誘起され、電界効果パッシベーションが得られる。これによってキャリアの界面再結合速度SRVを低減させることができる。
界面安定化膜4は、上述のように自己整合的に形成され、SiOxからなる第1層5、Al2O3からなる第2層6a、AlOxからなる第3層6bは、一層づつではなく、ほぼ同時並行的に形成される。つまり、シリコン半導体基板(p型半導体層)3の表面と、オゾンとアルミニウムを含む有機化合物ガスとの反応によって、AlOxからなる第2層6a及び第3層6bの形成が進行すると共に、シリコン半導体基板(p型半導体層)3の表面にはSiOxからなる第1層5が形成されていく。この場合、第2層6a及び第3層6bの厚さが増すにつれて第1層5の厚さも増していく。第1層5の膜厚は、第2層6a及び第3層6bの厚さに比べておよそ一桁程度薄く、直接的には見積もることが困難である。上記のように、第1層5の膜厚は、第2層6a及び第3層6bの厚さに比例していると考えられる。そこで、第2層6a及び第3層6bの厚さを計測することによって、間接的に第1層5の膜厚を見積もることができる。具体的には、第2層6a及び第3層6bの合計の厚さが20nmを超える場合、第1層5の厚さは、およそ1nmを超えるものと見積もることができる。
<第1電極>
第1電極7は、n型シリコン半導体層2と接続されている。例えば、n型シリコン半導体層2が太陽電池10の表面、つまり受光面である場合、第1電極7は、なるべく受光面積を広く採れるように、例えば、細いバー形状としてもよい。なお、太陽電池10の表面側にも界面安定化膜4aを設けた場合、界面安定化膜4aは絶縁膜であるので、n型シリコン半導体層2と第1電極7とは、ビアホールを介して電気的に接続すればよい。
第1電極7は、n型シリコン半導体層2と接続されている。例えば、n型シリコン半導体層2が太陽電池10の表面、つまり受光面である場合、第1電極7は、なるべく受光面積を広く採れるように、例えば、細いバー形状としてもよい。なお、太陽電池10の表面側にも界面安定化膜4aを設けた場合、界面安定化膜4aは絶縁膜であるので、n型シリコン半導体層2と第1電極7とは、ビアホールを介して電気的に接続すればよい。
<第2電極>
第2電極8は、p型シリコン半導体層3と接続されている。例えば、p型シリコン半導体層3が太陽電池10の裏面である場合、第2電極8は、太陽電池10の裏面全体を覆うように設けてもよい。なお、裏面側の第2電極8による反射率を上げて、シリコン半導体基板1を透過してきた光をシリコン半導体基板1の内部に反射させて有効利用するようにしてもよい。また、太陽電池10の裏面側に界面安定化膜4bを設けた場合、界面安定化膜4bは絶縁膜であるので、p型シリコン半導体層3と第2電極8とは、ビアホールを介して電気的に接続すればよい。
第2電極8は、p型シリコン半導体層3と接続されている。例えば、p型シリコン半導体層3が太陽電池10の裏面である場合、第2電極8は、太陽電池10の裏面全体を覆うように設けてもよい。なお、裏面側の第2電極8による反射率を上げて、シリコン半導体基板1を透過してきた光をシリコン半導体基板1の内部に反射させて有効利用するようにしてもよい。また、太陽電池10の裏面側に界面安定化膜4bを設けた場合、界面安定化膜4bは絶縁膜であるので、p型シリコン半導体層3と第2電極8とは、ビアホールを介して電気的に接続すればよい。
<界面安定化膜の製造方法>
図8(a)〜(e)は、実施の形態1に係る太陽電池10の製造方法の各工程を示す概略斜視図である。
(a)n型シリコン半導体層2と、n型シリコン半導体層2と界面を有するp型シリコン半導体層3と、を有するシリコン半導体基板1を設ける(図8(a)、図8(b))。このシリコン半導体基板1としては、通常、太陽電池として使用可能なシリコン半導体であれば使用できる。例えば、シリコン単結晶半導体基板、シリコン多結晶半導体基板、アモルファスシリコン半導体基板のいずれであってもよい。なお、ここでは受光面側にn型シリコン半導体層2を対応させ、裏面側にp型シリコン半導体層3を対応させているが、これに限られるものではない。
(b)n型シリコン半導体層2の表面(太陽電池の表面、つまり受光面)、又は、p型シリコン半導体層3の表面(太陽電池の裏面)の少なくともいずれかの表面に、オゾンと、アルミニウムを含む有機化合物ガスと、を含む雰囲気下で、室温から350℃までの温度範囲において自己整合的反応によって界面安定化膜4を設ける(図8(c)、図8(d))。この界面安定化膜4は、SiOx(x≧2)からなる第1層5と、Al2O3からなり、第1層との界面に固定電荷を有する第2層6aと、AlOx(x>1.5)からなる第3層6bと、が順に積層されている。
図8(a)〜(e)は、実施の形態1に係る太陽電池10の製造方法の各工程を示す概略斜視図である。
(a)n型シリコン半導体層2と、n型シリコン半導体層2と界面を有するp型シリコン半導体層3と、を有するシリコン半導体基板1を設ける(図8(a)、図8(b))。このシリコン半導体基板1としては、通常、太陽電池として使用可能なシリコン半導体であれば使用できる。例えば、シリコン単結晶半導体基板、シリコン多結晶半導体基板、アモルファスシリコン半導体基板のいずれであってもよい。なお、ここでは受光面側にn型シリコン半導体層2を対応させ、裏面側にp型シリコン半導体層3を対応させているが、これに限られるものではない。
(b)n型シリコン半導体層2の表面(太陽電池の表面、つまり受光面)、又は、p型シリコン半導体層3の表面(太陽電池の裏面)の少なくともいずれかの表面に、オゾンと、アルミニウムを含む有機化合物ガスと、を含む雰囲気下で、室温から350℃までの温度範囲において自己整合的反応によって界面安定化膜4を設ける(図8(c)、図8(d))。この界面安定化膜4は、SiOx(x≧2)からなる第1層5と、Al2O3からなり、第1層との界面に固定電荷を有する第2層6aと、AlOx(x>1.5)からなる第3層6bと、が順に積層されている。
なお、図8(c)は、太陽電池10の表面側に界面安定化膜4aを形成する場合について示しており、図8(d)は、太陽電池10の裏面側に界面安定化4bを形成する場合を示している。この図8(d)では、太陽電池10の表面側及び裏面側の両方に界面安定化膜4a、4bを設ける場合について示しているが、これは一例であって、本発明を限定するものではない。つまり、表面側又は裏面側の少なくとも一方に界面安定化膜4を設ければよい。
なお、上記アルミニウムを含む有機化合物ガスとしては、例えばトリメチルアルミニウム(TMA)(Al(CH3)3)を用いることができる。アルミニウムを含む有機化合物ガスは、これに限定されるものではなく、他のアルミニウムを含む有機化合物ガスを用いてもよい。なお、「自己整合的反応(self-aligning reaction)」とは、第1層から第3層までを一層づつ積層されていくのではなく、第1層5、第2層6a、第3層6bが同時並行的に積層されることを意味している。また、酸化剤として酸素又は水に代えてオゾンを用いることによって、高温にすることなく室温でAlOx層を形成することができる。さらに、高い反応性を有するオゾンを用いることによって、AlOxからなる第2層6a及び第3層6bの形成が進行すると共に、シリコン半導体基板(p型半導体層)3の表面にはSiOxからなる第1層5が形成されていく。この場合、第2層6a及び第3層6bの厚さが増すにつれて第1層5の厚さも増していく。
(c)n型シリコン半導体層2と接続された第1電極7を設ける(図8(e))。ここでは、例えば、n型シリコン半導体層2が太陽電池10の表面、つまり受光面である場合を考える。受光面であるので、第1電極7は、なるべく受光面積を広く採れるように、例えば、細いバー形状としてもよい。なお、太陽電池10の表面側にも界面安定化膜4aを設けた場合、界面安定化膜4aは絶縁膜であるので、n型シリコン半導体層2と第1電極7とは、ビアホールを介して電気的に接続すればよい。
(d)p型シリコン半導体層3と接続された第2電極8を設ける(図8(e))。ここでは、例えば、p型シリコン半導体層3が太陽電池10の裏面である場合を考える。この場合、第2電極8は、太陽電池10の裏面全体を覆うように設けてもよい。また、太陽電池10の裏面側に界面安定化膜4bを設けた場合、界面安定化膜4bは絶縁膜であるので、p型シリコン半導体層3と第2電極8とは、例えば、ビアホールを介して電気的に接続すればよい。
以上によって、界面安定化膜4a、4bを備えた太陽電池10を得ることができる。
(d)p型シリコン半導体層3と接続された第2電極8を設ける(図8(e))。ここでは、例えば、p型シリコン半導体層3が太陽電池10の裏面である場合を考える。この場合、第2電極8は、太陽電池10の裏面全体を覆うように設けてもよい。また、太陽電池10の裏面側に界面安定化膜4bを設けた場合、界面安定化膜4bは絶縁膜であるので、p型シリコン半導体層3と第2電極8とは、例えば、ビアホールを介して電気的に接続すればよい。
以上によって、界面安定化膜4a、4bを備えた太陽電池10を得ることができる。
<成膜後のアニールについて>
上述のように、界面安定化膜4のアニールを行わない場合(成膜時:as−deposited)には、第2層6a及び第3層6bの合計の厚さは、20nmを超えることが好ましい。つまり、界面安定化膜4のアニールを行わない場合には、第1層5の厚さは1nmを超えることが好ましい。
しかし、第2層6a及び第3層6bの合計の厚さは、20nm以下、つまり、第1層5の厚さが1nm以下の場合であっても、界面安定化膜4の酸素雰囲気下で400℃〜500℃の温度範囲でアニールを行うことによって、SiOxからなる第1層5の厚さを1nmを超えて増やすことができる。つまり、酸素雰囲気下で400℃〜500℃の温度範囲でアニールを行うことによって、第2層6a及び第3層6bを介して酸素がシリコン半導体基板(p型シリコン半導体層)3の表面にまで拡散し、SiOxからなる第1層5の厚さを増すことができる。これによって、SiOxからなる第1層5とAl2O3からなる第2層6aとの界面に負の固定電荷9を局在させることができ、電界効果パッシベーションを得ることができる。
上述のように、界面安定化膜4のアニールを行わない場合(成膜時:as−deposited)には、第2層6a及び第3層6bの合計の厚さは、20nmを超えることが好ましい。つまり、界面安定化膜4のアニールを行わない場合には、第1層5の厚さは1nmを超えることが好ましい。
しかし、第2層6a及び第3層6bの合計の厚さは、20nm以下、つまり、第1層5の厚さが1nm以下の場合であっても、界面安定化膜4の酸素雰囲気下で400℃〜500℃の温度範囲でアニールを行うことによって、SiOxからなる第1層5の厚さを1nmを超えて増やすことができる。つまり、酸素雰囲気下で400℃〜500℃の温度範囲でアニールを行うことによって、第2層6a及び第3層6bを介して酸素がシリコン半導体基板(p型シリコン半導体層)3の表面にまで拡散し、SiOxからなる第1層5の厚さを増すことができる。これによって、SiOxからなる第1層5とAl2O3からなる第2層6aとの界面に負の固定電荷9を局在させることができ、電界効果パッシベーションを得ることができる。
下記の表2は、界面安定化膜4の成膜時の第2層6a及び第3層6bの合計の厚さが10nmであった界面安定化膜4について、酸素雰囲気下でアニールした場合のアニール温度(℃)と、キャリアの界面再結合速度SRV(cm/s)、界面準位密度Dit(cm−2eV−1)、実効固定電荷密度Qeff/q(cm−2)等の各特性との関係を示すものである。また、表3は、界面安定化膜4の成膜時の第2層6a及び第3層6bの合計の厚さが33nmであった界面安定化膜4について、酸素雰囲気下でアニールした場合のアニール温度(℃)と、キャリアの界面再結合速度SRV(cm/s)、界面準位密度Dit(cm−2eV−1)、実効固定電荷密度Qeff/q(cm−2)等の各特性との関係を示すものである。さらに、表4は、界面安定化膜4の成膜時の第2層6a及び第3層6bの合計の厚さが50nmであった界面安定化膜4について、酸素雰囲気下でアニールした場合のアニール温度(℃)と、キャリアの界面再結合速度SRV(cm/s)、界面準位密度Dit(cm−2eV−1)、実効固定電荷密度Qeff/q(cm−2)等の各特性との関係を示すものである。なお、アニール温度の欄の「成膜時」とは、室温成膜後であって、アニール前を示す。
図7(a)は、表2から表4に基づいて、界面安定化膜4のアニール温度(℃)と界面準位密度Ditとの関係を示すグラフである。図7(b)は、表2から表4に基づいて、界面安定化膜4のアニール温度(℃)と実効固定電荷密度Qeff/qとの関係を示すグラフである。
図7(a)に示すように、成膜時(as−deposited)の界面安定化膜4の厚さによらず、アニールを行うことによって界面準位密度Ditが低下している。これは、アニールによって、第2層6a及び第3層6bに含まれる水素(H)原子によって、シリコン半導体基板3中の欠陥を終端させる効果によるものであると考えられる。この水素(H)原子は、原料のアルミニウムを含む有機化合物ガスに起因するものであって、第2層6a及び第3層6bに不純物として含まれる。
一方、図7(b)に示すように、成膜時(as−deposited)には、第2層6a及び第3層6bの合計の厚さが10nmの場合(●)には実効固定電荷密度Qeff/qが正電荷であるのに対し、厚さが33nmの場合(○)及び厚さが50nmの場合(◎)には実効固定電荷密度Qeff/qが負電荷である点で相違している。これに対して、厚さ10nmの場合(●)にも、アニールを行うことで、実効固定電荷密度Qeff/qが負電荷になることがわかる。これは、第2層6a及び第3層6bを介して酸素がシリコン半導体基板(p型シリコン半導体層)3の表面にまで拡散し、SiOxからなる第1層5の厚さを増すことができるものと考えられる。つまり、成膜時には第1層5の厚さが薄く(例えば、1nm以下)、電界効果パッシベーションが得られなかった場合であっても酸素雰囲気下で400℃〜500℃の温度範囲でアニールを行うことで、界面安定化膜4内の酸素移動によってSiOxからなる第1層5の厚さを増すことができる。その結果、SiOxからなる第1層5とAl2O3からなる第2層6aとの界面に負の固定電荷9を局在させることができ、電界効果パッシベーションを得ることができる。アニールによる上記2つの効果(水素原子による界面準位密度Dit低下効果、及び、SiOxからなる第1層5の膜厚増加による負の固定電荷9発生による電界効果パッシベーション)によってキャリアの界面再結合速度SRVを低減させることができる。
本発明に係る界面安定化膜を備えた太陽電池は、界面準位密度を低減し、かつ、負の固定電荷の発生による電界効果パッシベーションを得ることによって、キャリアの界面再結合速度をより低減できる太陽電池として有用である。
1 シリコン半導体基板
2 n型シリコン半導体層
3 p型シリコン半導体層
4、4a、4b 界面安定化膜
5 第1層(SiOx)
6 第2層/第3層(AlOx)
6a 第2層(Al2O3)
6b 第3層(AlOx)
7 第1電極
8 第2電極
9 界面ダイポール(固定電荷)
10 太陽電池
11 誘起された正電荷
12 酸素欠陥起因の正電荷
2 n型シリコン半導体層
3 p型シリコン半導体層
4、4a、4b 界面安定化膜
5 第1層(SiOx)
6 第2層/第3層(AlOx)
6a 第2層(Al2O3)
6b 第3層(AlOx)
7 第1電極
8 第2電極
9 界面ダイポール(固定電荷)
10 太陽電池
11 誘起された正電荷
12 酸素欠陥起因の正電荷
Claims (7)
- n型シリコン半導体層と、
前記n型シリコン半導体層と界面を有するp型シリコン半導体層と、
前記n型シリコン半導体層の表面、又は、前記p型シリコン半導体層の表面の少なくともいずれかに設けられた界面安定化膜であって、
SiOx(x≧2)からなる第1層と、
Al2O3からなり、前記第1層との界面に固定電荷が局在する第2層と、
AlOx(x>1.5)からなる第3層と、
が順に積層された、界面安定化膜と、
前記n型シリコン半導体層と接続された第1電極と、
前記p型シリコン半導体層と接続された第2電極と、
を備えた太陽電池。 - 前記第1層のSiOx膜の厚さが0.6nm〜4nmの範囲である、請求項1に記載の太陽電池。
- 前記第2層及び前記第3層の合計の厚さは、20nm以上である、請求項1に記載の太陽電池。
- n型シリコン半導体層と、前記n型シリコン半導体層と界面を有するp型シリコン半導体層と、を有するシリコン半導体基板を設けるステップと、
前記n型シリコン半導体層の表面、又は、前記p型シリコン半導体層の表面の少なくともいずれかの表面に、オゾンと、アルミニウムを含む有機化合物ガスと、を含む雰囲気下で、室温から350℃までの温度範囲において自己整合的反応によって、SiOx(x≧2)からなる第1層と、Al2O3からなり、前記第1層との界面に固定電荷が局在する第2層と、AlOx(x>1.5)からなる第3層と、が順に積層された界面安定化膜を設けるステップと、
前記n型シリコン半導体層と接続された第1電極を設けるステップと、
前記p型シリコン半導体層と接続された第2電極を設けるステップと、
を含む、太陽電池の製造方法。 - 前記界面安定化膜を設けるステップは、前記第1層のSiOx膜の厚さが0.6nm〜4nmの範囲となるまで行う、請求項4に記載の太陽電池の製造方法。
- 前記界面安定化膜を設けるステップは、前記第2層及び前記第3層の合計の厚さが20nm以上となるまで行う、請求項4に記載の太陽電池の製造方法。
- 前記界面安定化膜を設けるステップは、前記自己整合的反応を行って、前記第1層乃至前記第3層からなる界面安定化膜を形成した後、酸素雰囲気下で400℃〜500℃の温度範囲でアニールを行う、請求項4に記載の太陽電池の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221492A JP2014075440A (ja) | 2012-10-03 | 2012-10-03 | 界面安定化膜を備えた太陽電池 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221492A JP2014075440A (ja) | 2012-10-03 | 2012-10-03 | 界面安定化膜を備えた太陽電池 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014075440A true JP2014075440A (ja) | 2014-04-24 |
Family
ID=50749400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012221492A Pending JP2014075440A (ja) | 2012-10-03 | 2012-10-03 | 界面安定化膜を備えた太陽電池 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014075440A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101541252B1 (ko) | 2014-10-13 | 2015-08-04 | 한양대학교 에리카산학협력단 | 태양 전지 및 그 제조 방법 |
WO2017187623A1 (ja) * | 2016-04-28 | 2017-11-02 | 三菱電機株式会社 | 太陽電池の製造方法および太陽電池 |
CN111668320A (zh) * | 2020-06-15 | 2020-09-15 | 中国科学院微电子研究所 | 硅漂移探测器及其加工方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559784A (en) * | 1978-10-23 | 1980-05-06 | Hezel Rudolf | Soalr battery |
JP2008085327A (ja) * | 2006-09-27 | 2008-04-10 | Sino-American Silicon Products Inc | 太陽電池および太陽電池を製造する方法 |
JP2009164544A (ja) * | 2007-12-28 | 2009-07-23 | Ind Technol Res Inst | 太陽電池のパッシベーション層構造およびその製造方法 |
WO2011033826A1 (ja) * | 2009-09-18 | 2011-03-24 | 信越化学工業株式会社 | 太陽電池、その製造方法及び太陽電池モジュール |
JP2011249813A (ja) * | 2010-05-21 | 2011-12-08 | Asm Internatl Nv | 太陽電池およびその製造方法 |
EP2484801A1 (en) * | 2011-02-07 | 2012-08-08 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method of deposition of Al2O3/SiO2 stacks, from TMA or TEA and silicon precursors |
JP2012212769A (ja) * | 2011-03-31 | 2012-11-01 | Kyocera Corp | 太陽電池素子 |
-
2012
- 2012-10-03 JP JP2012221492A patent/JP2014075440A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559784A (en) * | 1978-10-23 | 1980-05-06 | Hezel Rudolf | Soalr battery |
JP2008085327A (ja) * | 2006-09-27 | 2008-04-10 | Sino-American Silicon Products Inc | 太陽電池および太陽電池を製造する方法 |
JP2009164544A (ja) * | 2007-12-28 | 2009-07-23 | Ind Technol Res Inst | 太陽電池のパッシベーション層構造およびその製造方法 |
WO2011033826A1 (ja) * | 2009-09-18 | 2011-03-24 | 信越化学工業株式会社 | 太陽電池、その製造方法及び太陽電池モジュール |
JP2011249813A (ja) * | 2010-05-21 | 2011-12-08 | Asm Internatl Nv | 太陽電池およびその製造方法 |
EP2484801A1 (en) * | 2011-02-07 | 2012-08-08 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method of deposition of Al2O3/SiO2 stacks, from TMA or TEA and silicon precursors |
JP2012212769A (ja) * | 2011-03-31 | 2012-11-01 | Kyocera Corp | 太陽電池素子 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101541252B1 (ko) | 2014-10-13 | 2015-08-04 | 한양대학교 에리카산학협력단 | 태양 전지 및 그 제조 방법 |
US10074751B2 (en) | 2014-10-13 | 2018-09-11 | Industry-University Cooperation Foundation Hanyang University Erica Campus | Solar cell and method of fabricating the same |
WO2017187623A1 (ja) * | 2016-04-28 | 2017-11-02 | 三菱電機株式会社 | 太陽電池の製造方法および太陽電池 |
JPWO2017187623A1 (ja) * | 2016-04-28 | 2018-08-16 | 三菱電機株式会社 | 太陽電池の製造方法および太陽電池 |
CN111668320A (zh) * | 2020-06-15 | 2020-09-15 | 中国科学院微电子研究所 | 硅漂移探测器及其加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Amkreutz et al. | Electron‐beam crystallized large grained silicon solar cell on glass substrate | |
US9252316B2 (en) | Ultra thin hit solar cell and fabricating method of the same | |
Mazzarella et al. | Nanocrystalline silicon emitter optimization for Si‐HJ solar cells: substrate selectivity and CO2 plasma treatment effect | |
Masudy-Panah et al. | Reduction of Cu-rich interfacial layer and improvement of bulk CuO property through two-step sputtering for p-CuO/n-Si heterojunction solar cell | |
TW200947725A (en) | Improved HIT solar cell structure | |
Lozac’h et al. | Passivation property of ultrathin SiOx: H/a-Si: H stack layers for solar cell applications | |
Simon et al. | Symmetrical Al2O3-based passivation layers for p-and n-type silicon | |
JP2001267611A (ja) | 薄膜太陽電池及びその製造方法 | |
US20130214271A1 (en) | P-Type Semiconductor Material and Semiconductor Device | |
Macco et al. | Effective passivation of silicon surfaces by ultrathin atomic-layer deposited niobium oxide | |
TW200929575A (en) | A passivation layer structure of the solar cell and the method of the fabricating | |
EP2339648A1 (en) | Enhanced passivation layer for wafer based solar cells, method and system for manufacturing thereof | |
JPWO2003085746A1 (ja) | タンデム型薄膜光電変換装置の製造方法 | |
TW201218401A (en) | Crystalline photovoltaic cell and method of manufacturing crystalline photovoltaic cell | |
Tao et al. | 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si | |
Lee et al. | Effect of hydrogen plasma passivation on performance of HIT solar cells | |
Tao et al. | Application of a-Si/μc-Si hybrid layer in tunnel oxide passivated contact n-type silicon solar cells | |
Ohdaira et al. | Suppression of the epitaxial growth of Si films in Si heterojunction solar cells by the formation of ultra-thin oxide layers | |
WO2020199494A1 (zh) | 太阳能电池及其制备方法 | |
Nakagawa et al. | On the mechanism of BaSi2 thin film formation on Si substrate by vacuum evaporation | |
JP2014049675A (ja) | 太陽電池およびその製造方法 | |
JP2014075440A (ja) | 界面安定化膜を備えた太陽電池 | |
Thi et al. | Effect of hydrogen on passivation quality of SiNx/Si-rich SiNx stacked layers deposited by catalytic chemical vapor deposition on c-Si wafers | |
Koyama et al. | Excellent passivation effect of Cat-CVD SiNx/ia-Si stack films on Si substrates | |
KR101221987B1 (ko) | 이종접합 실리콘 태양전지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161108 |