KR20180098502A - 촬상소자 - Google Patents

촬상소자 Download PDF

Info

Publication number
KR20180098502A
KR20180098502A KR1020180099224A KR20180099224A KR20180098502A KR 20180098502 A KR20180098502 A KR 20180098502A KR 1020180099224 A KR1020180099224 A KR 1020180099224A KR 20180099224 A KR20180099224 A KR 20180099224A KR 20180098502 A KR20180098502 A KR 20180098502A
Authority
KR
South Korea
Prior art keywords
signal
pixel
image pickup
circuit
phase signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180099224A
Other languages
English (en)
Other versions
KR101934696B1 (ko
Inventor
히데키 이케도
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20180098502A publication Critical patent/KR20180098502A/ko
Application granted granted Critical
Publication of KR101934696B1 publication Critical patent/KR101934696B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H04N5/23212—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/204—Image signal generators using stereoscopic image cameras
    • H04N13/207—Image signal generators using stereoscopic image cameras using a single two-dimensional [2D] image sensor
    • H04N13/218—Image signal generators using stereoscopic image cameras using a single two-dimensional [2D] image sensor using spatial multiplexing
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/28—Systems for automatic generation of focusing signals
    • G02B7/34—Systems for automatic generation of focusing signals using different areas in a pupil plane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/35545—
    • H04N5/35563—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Focusing (AREA)
  • Automatic Focus Adjustment (AREA)
  • Studio Devices (AREA)

Abstract

촬상소자(1000)는 제1 및 제2 광전 변환수단(101A, 101B)을 갖는 단위 화소(100)가 복수 배치된 화소 영역(700)과, 상기 단위 화소의 상기 제1 광전 변환수단으로부터의 신호에 근거한 제1 신호를 촬상소자의 외부에 출력하도록 구성된 제1 출력수단(307, 309)과, 상기 단위 화소의 상기 제1 광전 변환수단으로부터의 신호 및 상기 제2 광전 변환수단으로부터의 신호에 근거한 제2 신호를 출력하도록 구성된 제2 출력수단(308)을 구비하고, 상기 제1 출력수단으로부터 상기 제1 신호를 출력하는 동작과 상기 제2 출력수단으로부터 상기 제2 신호를 출력하는 동작을 병렬로 행한다.

Description

촬상소자{IMAGE SENSOR}
본 발명은, 촬상소자 및 촬상장치에 관한 것이다.
최근, 디지털 스틸 카메라와 디지털 비디오 카메라 등의 촬상장치에 사용되는 촬상소자의 다기능화가 진행되고 있다.
일본국 공개특허공보 특개 2013-106194호는, 촬상소자에 있어서, 동공 분할 방식의 초점 검출이 가능한 기술을 개시한다. 일본국 공개특허공보 특개 2013-106194호에서는, 촬상소자를 구성하는 각 화소가, 2개의 포토다이오드를 갖고, 각 포토다이오드는 1개의 마이크로렌즈에 의해, 촬상 렌즈의 다른 동공을 통과한 빛을 수광하도록 구성되어 있다. 이에 따라, 2개의 포토다이오드로부터의 출력 신호를 비교함으로써, 촬상 렌즈에서의 초점 검출이 가능해지고, 2개의 포토다이오드의 가산 신호로부터는 촬영 화상의 신호를 얻을 수 있다.
일본국 공개특허공보 특개 2013-106194호는, 또한 리셋 레벨 신호 및 제1 포토다이오드의 신호의 판독 후에, 리셋하지 않고 제2 포토다이오드의 신호를 가산하고, 그 결과의 가산 신호를 판독하며, 제2 포토다이오드의 신호를, 그 결과의 가산 신호로부터 제1 포토다이오드의 신호를 감산해서 취득하는 방법을 개시한다. 이 방법에 의하면, 제1, 제2 포토다이오드의 신호에 있어서 리셋 레벨 신호를 공통으로 사용할 수 있기 때문에, 리셋 레벨 신호의 판독을 1회분 단축할 수 있다.
또한, 일본국 공개특허공보 특개 2014-72541호는, 제1, 제2 포토다이오드의 신호를 병렬로 판독해서, A/D 변환한 후, 디지털 가산함으로써 촬영 화상의 신호를 얻는 방법을 개시한다.
1화소에 2개의 포토다이오드를 설치한 촬상소자에 있어서, 초점 검출용의 신호와 촬영 화상용의 신호를 얻기 위해서는, 2개의 포토다이오드 개개의 신호와 가산 신호를 각각 취득할 필요가 있다. 일본국 공개특허공보 특개 2013-106194호에 기재된 촬상장치에서는, 초점 검출용이 되는 제1 포토다이오드의 신호를 판독한 후에, 촬영 화상용이 되는 가산 신호를 판독하기 때문에, 초점 검출용 신호와 촬영 화상용 신호를 동시에 취득할 수는 없다. 그 때문에, 1화소에 1개의 포토다이오드를 갖는 종래의 촬상소자와 비교해서 판독시간이 대폭 증가해버릴 우려가 있다. 또한, 일본국 공개특허공보 특개 2014-72541호에 기재된 촬상장치에 있어서도, 초점 검출용이 되는 제1, 제2 포토다이오드의 신호를 판독한 후에, 가산 처리를 행하는 경우에만, 촬영 화상의 신호를 얻을 수 있다.
본 발명은, 촬상용 신호와 초점 검출용 신호를 병렬로 판독하는 것으로 고속 판독이 가능한 촬상소자를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 의하면, 본 발명은, 촬상소자로서, 복수의 화소부가 배열된 화소 영역으로서, 각 화소부가 복수의 광전 변환부를 가지는 상기 화소 영역과, 상기 화소 영역의 상기 화소부로부터 신호를 출력하도록 상기 화소 영역을 구동하는 구동회로와, 상기 구동회로에 의해 상기 화소부의 상기 복수의 광전 변환부의 모두가 아닌 적어도 하나로부터 출력되는 제 1 신호를 사용하여 초점 검출신호를 생성하는 초점 검출신호 처리부와, 상기 구동회로에 의해 상기 화소부의 상기 복수의 광전 변환부의 모두로부터 출력되는 제 2 신호를 사용하여 촬상신호를 생성하는 촬상신호 처리부와, 상기 초점 검출신호를 출력하는 초점 검출신호 출력회로와, 상기 촬상신호를 출력하는 촬상신호 출력회로를 포함한다.
본 발명의 또 다른 실시예에 의하면, 촬상소자로서, 복수의 화소부가 배열된 화소 영역으로서, 각 화소부가 복수의 광전 변환부를 가지는 상기 화소 영역과, 상기 화소부의 상기 복수의 광전 변환부의 모두가 아닌 적어도 하나로부터 출력되는 제 1 신호와 1프레임의 상기 화소부의 상기 복수의 광전 변환부의 모두로부터 출력되는 제 2 신호를 저장하는 메모리를 포함하고, 상기 화소 영역은 제 1 반도체 칩 위에 형성되고, 상기 메모리는 상기 제 1 반도체 칩과는 다른 제 2 반도체 칩 위에 형성되고, 상기 제 1 및 제 2 반도체 칩은 서로 적층된다.
본 발명의 추가 실시예에 의하면, 본 발명은 상기 기재된 촬상소자와, 상기 촬상소자로부터 출력된 제1 신호와 제2 신호를 처리하는 처리수단을 구비하는, 촬상장치에 관한 것이다.
본 발명의 추가 실시예에 의하면, 본 발명은 복수의 광전 변환수단을 갖는 단위 화소가 복수 배열된 화소 영역과, 상기 화소 영역 내의 각 단위 화소로부터 신호를 판독하는 신호 판독수단과, 상기 신호 판독수단에 의해 판독되며 상기 단위 화소의 상기 복수의 광전 변환수단의 적어도 하나이지만 모두가 아닌 광전 변환수단으로부터의 신호들에 근거한 제1 신호들을 이용해서 초점 검출을 위한 신호 처리를 행하는 초점 검출 신호 처리수단과, 상기 신호 판독수단에 의해 판독되며 상기 단위 화소의 모든 광전 변환수단으로부터의 신호들에 근거한 제2 신호들로부터 촬영 화상을 생성하기 위한 신호 처리를 행하는 촬영 화상 신호 처리수단과, 상기 초점 검출 신호 처리수단 및 상기 촬영 화상 신호 처리수단에 의해서 처리된 신호들을 출력하도록 구성된 출력수단을 구비하는, 촬상소자에 관한 것이다.
본 발명의 추가 특징들은 (첨부도면을 참조하면서) 이하의 실시예의 설명으로부터 밝혀질 것이다.
촬상용 신호와 초점 검출용 신호를 병렬로 판독하는 것으로 고속 판독이 가능한 촬상소자를 제공할 수 있다.
도 1은, 본 발명의 실시예에 따른 촬상소자에 있어서의 동공 분할 방식에 의한 초점 검출의 원리를 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 촬상장치의 전체구성의 일례를 나타내는 블럭도이다.
도 3은 본 발명의 제1 실시예에 따른 촬상소자의 전체구성의 일례를 나타내는 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 촬상소자의 단위 화소의 회로 구성의 일례를 도시한 도면이다.
도 5a 및 5b는 본 발명의 제1 실시예에 따른 촬상소자의 저장부와 판독부의 구성의 일례를 도시한 도면이다.
도 6은 본 발명의 제1 실시예에 따른 촬상소자의 구동방법의 일례를 나타내는 타이밍 차트이다.
도 7a 내지 7e는 본 발명의 제2 실시예에 따른 촬상소자에 있어서의 촬상 및 초점 검출 동작을 행하는 영역을 설명하기 위한 도면이다.
도 8a는 촬상소자에 있어서의 판독부의 구성의 일례를 나타내고, 도 8b는 본 발명의 제2 실시예에 따른 촬상소자의 구동방법의 일례를 나타내는 타이밍 차트이다.
도 9는 본 발명의 제2 실시예에 따른 촬상소자의 구동방법의 다른 일례를 나타내는 타이밍 차트이다.
도 10은 본 발명의 제3 실시예에 따른 초점 검출 판독 모드 시의 저장부와 판독부의 구성의 일례를 도시한 도면이다.
도 11은 본 발명의 제3 실시예에 따른 통상 판독 모드 시의 저장부와 판독부의 구성의 일례를 도시한 도면이다.
도 12는 본 발명의 제4 실시예에 따른 촬상소자의 전체 구성의 일례를 나타내는 블럭도이다.
도 13a는 단위 화소의 회로 구성의 일례를 나타내고, 도 13b는 본 발명의 제4 실시예에 따른 촬상소자에 있어서의 단위 화소, 저장부, 및 판독부의 구성의 일례를 나타낸다.
이하, 도면을 참조해서 본 발명의 실시예를 상세하게 설명한다.
[제1 실시예]
먼저, 본 발명의 실시예에 따른 촬상장치에 있어서의 동공 분할 방식에 의한 초점 검출의 원리를 설명한다.
도 1은, 촬상 렌즈의 사출 동공으로부터 나온 광속이 단위 화소에 입사하는 개념도다. 단위 화소(100)는 제1 포토다이오드(101A) 및 제2 포토다이오드(101B)를 갖는다. 단위 화소(100)에는 컬러 필터(110) 및 마이크로렌즈(111)가 설치된다.
마이크로렌즈(111)를 갖는 화소를 향하여, 사출 동공(112)으로부터 나온 광속의 중심을 광축(113)이라고 한다. 사출 동공(112)을 통과한 빛은, 광축(113)을 중심으로 해서 단위 화소(100)에 입사한다. 사출 동공(112)의 일부는 동공영역 114, 115로서 기능한다. 도 1에 나타나 있는 바와 같이, 동공영역 114를 통과하는 광속은 마이크로렌즈(111)를 통하여 포토다이오드 101A에 의해서 수광된다. 또한, 동공영역 115를 통과하는 광속은 마이크로렌즈(111)를 통하여, 포토다이오드 101B에 의해서 수광된다. 이렇게, 포토다이오드 101A, 101B는 각각 사출 동공(112)에 있어서의 각기 다른 영역으로부터의 빛을 수광한다. 따라서, 포토다이오드 101A와 포토다이오드 101B의 출력 신호를 비교함으로써 위상차의 검출이 가능해진다.
여기에서, 포토다이오드 101A로부터 취득된 신호를 A상 신호, 포토다이오드 101B으로부터 취득된 신호를 B상 신호로 정의한다. 또한, A상 신호와 B상 신호를 합계한 신호를 A+B상 신호로 정의한다. 이 A+B상 신호는 촬상용 신호이며, 촬영 화상에 사용할 수 있다. 본 발명의 실시예에 따른 촬상소자에서는, 단위 화소로부터 A상 신호, B상 신호, A+B상 신호를 병렬로 판독하도록 제어한다.
다음에, 도 2를 참조해서 본 발명의 본 실시예에 따른 촬상장치(10)의 구성 예를 설명한다. 도 2에 나타낸 촬상장치(10)에 있어서는, 촬상소자와 같은 물리적 디바이스를 제외하고, 각 블록은 전용 로직 회로와 메모리를 사용해서 하드웨어적으로 구성되어도 된다. 또는, 각 블록은 메모리에 기억되어 있는 처리 프로그램을 CPU 등의 컴퓨터가 실행함으로써, 소프트웨어적으로 구성되어도 된다.
촬상 렌즈(1002)는, 피사체의 광학 상을 촬상소자(1000)에 결상시키고, 렌즈 구동부(1003)는 줌 제어, 포커스 제어, 조리개 제어 등을 행한다. 촬상소자(1000)는, 단위 화소가 행렬 모양으로 복수 배치되고, 촬상 렌즈에 의해서 결상된 피사체상을 신호로서 입력한다. 촬상소자(1000)는, A+B상 신호, A상 신호, 및 B상 신호를 출력한다. 신호 처리부(1001)는, 촬상소자(1000)로부터 출력되는 A+B상 신호, A상 신호, 및 B상 신호에 각종의 신호 처리를 행한다. 제어부(1004)는, 각종 연산을 행하고, 촬상장치 전체를 제어하는 제어 처리를 실행하며, A상 신호 및 B상 신호를 사용해서 초점 검출 동작도 행한다. 메모리(1005)는, 화상 데이터를 일시적으로 기억하고, 표시 제어부(1006)는, 각종 정보와 촬영 화상을 표시장치에 표시하기 위한 표시 제어를 행한다. 기록 제어부(1007)는, 착탈가능한 반도체 메모리 등의 기록 매체에 대하여 화상 데이터의 기록 또는 판독 등의 제어를 행한다. 조작부(1008)는, 버튼, 다이얼 등으로 구성되고, 유저로부터의 조작 입력을 접수한다. 또한, 표시장치가 터치 패널인 경우에는, 해당 터치 스크린도 조작부(1008)에 포함된다.
다음에, 도 3 내지 도 5를 참조해서 발명의 실시예에 따른 촬상소자(1000)의 구성 예를 설명한다. 도 3은, 촬상소자(1000)의 전체구성을 개략적으로 도시한 도면이다. 촬상소자(1000)는, 화소 영역(700), 저장부(200), 판독부(300), 수직주사 회로(400), 수평주사 회로(500), 및 타이밍 발생 회로(TG)(600)로 구성된다. 화소 영역(700)에는, 2개의 포토다이오드를 갖는 단위 화소(100)가 배열되어 있다. 본 실시예에서는 설명을 간단히 하기 위해서 4화소의 배열을 예로 나타내고 있지만, 실제로는 한층 더 다수의 화소가 배치된다. 또한, 이하 특별히 기재하지 않는 한은, 본 명세서를 통해서, 화소 영역(700)의 좌측 상부의 단위 화소(100)를 제1행, 제1열의 화소로서 정의한다. 수직주사 회로(400)는, 화소 영역(700)의 화소를 1행 단위로 행마다 선택하고, 선택 행의 화소에 대하여 구동신호를 송출한다.
저장부(200)는, 화소 열마다 1개씩 설치되고, 단위 화소(100)로부터 행 단위로 판독한 신호를 저장한다. 판독부(300)는, 화소 열마다 1개씩 설치되고, 저장부(200)에 저장된 신호를, A/D 변환하고, 수평주사 회로(500)로부터의 제어신호에 의거하여 촬상소자의 외부에 판독한 신호를 출력한다. 판독부(300)는, A+B상 신호, A상 신호, 및 B상 신호를 출력한다. 타이밍 발생 회로(TG)(600)는, 판독부(300), 수직주사 회로(400), 및 수평주사 회로(500)를 제어하는 타이밍 신호를 송출한다.
도 4는, 본 발명의 실시예에 따른 촬상소자(1000)의 단위 화소(100)의 회로 구성 예를 나타내는 회로도다. 단위 화소(100)는, 예를 들면 제1 포토다이오드(101A), 제2 포토다이오드(101B), 전송 스위치 102A, 102B, 플로팅 디퓨전(floating diffusions) 103A, 103B, 증폭부 104A, 104B, 리셋 스위치 105A, 105B, 및 선택 스위치 106A, 106B로 구성된다.
포토다이오드 101A, 101B는, 동일한 마이크로렌즈를 통과한 빛을 수광하고, 그 수광량에 대응하는 전하를 생성하는 광전 변환부로서 기능한다. 전송 스위치 102A, 102B는, 각각 포토다이오드 101A, 101B로 발생한 전하를 플로팅 디퓨전 103A, 103B에 전송한다. 전송 스위치 102A, 102B는, 전송 펄스 신호 PTX에 의해 제어된다. 플로팅 디퓨전 103A, 103B는, 각각 포토다이오드 101A, 101B로부터 전송된 전하를 일시적으로 저장하는 동시에, 저장된 전하를 전압신호로 변환하는 전하 전압 변환부로서 기능한다. 증폭부 104A, 104B는, 증폭 트랜지스터이며, 각각 플로팅 디퓨전 103A, 103B에 저장된 전하에 근거하는 전압신호를 증폭하고, 증폭한 전압신호를 화소 신호로서 출력한다. 증폭 트랜지스터는, 열 출력선 107A, 107B에 접속된 도면에 나타내지 않은 전류원 트랜지스터와 함께 소스 팔로어(source follower)를 구성하고 있다.
리셋 스위치 105A, 105B는, 리셋 펄스 신호 PRES에 의해 제어되고, 플로팅 디퓨전 103A, 103B의 전위를 기준 전위 VDD에 리셋한다. 선택 스위치 106A, 106B는, 수직 선택 펄스 신호 PSEL에 의해 제어되고, 각각 증폭부 104A, 104B로 증폭된 화소 신호를 열 출력선 107A, 107B에 출력한다.
도 5a는, 본 발명의 실시예에 따른 저장부(200)와 판독부(300)의 구성 예를 나타내는 도면이고, 간략화를 위해, 여기에서는 2열분의 구성만을 나타낸다. 저장부(200)와 판독부(300)의 구성은 각 열에 대해서 동일하다. 각 저장부(200)는, 3개의 저장 회로 201, 202, 203을 구비한다. 저장 회로 201은, 병렬로 접속되어 있는 커패시터 C1, C2로 구성되고, 커패시터 C1, C2의 일단은 열 출력선 107A에 접속되고, 타단은, 대응하는 판독부(300) 내의 판독회로 301에 접속된다. 저장 회로 201은, 대응하는 포토다이오드 101A로부터의 A상 신호를 저장한다.
저장 회로 203은 병렬로 접속되어 있는 커패시터 C5, C6로 구성되고, 커패시터 C5, C6의 일단은 열 출력선 107B에 접속되고, 타단은 대응하는 판독부(300) 내의 판독회로 303에 접속된다. 저장 회로 203은, 대응하는 포토다이오드 101B로부터의 B상 신호를 저장한다.
저장회로 202는 2개의 커패시터 C3, C4로 구성되고, 한 개의 커패시터 C3의 일단은 열 출력선 107A에 접속되고, 다른 커패시터 C4의 일단은 열 출력선 107B에 접속된다. 커패시터 C3, C4의 타단은, 대응하는 판독부(300) 내의 판독회로 302에 공통으로 접속된다. 저장 회로 202는, 대응하는 단위 화소(100)의 포토다이오드 101A, 101B 쌍방으로부터의 A+B상 신호를 저장한다. 또한, 커패시터 C1~C6의 정전 용량값은 동일하다.
여기에서, 저장 회로 202가 A+B상 신호를 취득하는 방법에 대해서, 도 5b을 사용하여 설명한다. 저장 회로 202의 초기 상태(리셋 상태)에 있어서의 입력 단자 T1, T2의 전압이 Va, Vb, 출력 단자 T3의 전압이 Vo인 경우, 커패시터 C3, C4에 축적되어 있는 전하 Qa, Qb는 식 1 및 식 2가 된다. 여기에서, 커패시터 C3의 용량값을 Ca, 커패시터 C4의 용량값을 Cb라고 한다.
식 1
Qa = Ca(Va - Vo)
식 2
Qb = Cb(Vb - Vo)
다음에, 포토다이오드 101A 및 101B로부터 신호를 판독한 후에, 입력 단자 T1, T2의 전압이 각각 Va +ΔVa, Vb +ΔVb로 변화되고, 출력 단자 T3의 전압이 Vo +ΔVo로 변화되었다고 가정한다. 이때, 커패시터 C3, C4에 축적되어 있는 전하 Qa', Qb'은 식 3 및 식 4가 된다.
식 3
Qa'= Ca {(Va +ΔVa) - (Vo +ΔVo)}
식 4
Qb'= Cb {(Vb +ΔVb) - (Vo +ΔVo)}
여기에서, 전하 보존의 법칙으로부터, Qa + Qb = Qa' + Qb'의 관계가 성립하기 때문에, 식 1~식 4로부터 식 5가 취득된다.
ΔVo = (CaΔVa + CbΔVb)/(Ca + Cb)
또한, 커패시터 C3, C4의 용량값이 같은 경우(Ca = Cb), 출력 단자 T3의 전압 변화 ΔVo는 식 6이 된다.
식 6
ΔVo = (ΔVa +ΔVb)/2
이것은, 포토다이오드 101A 및 101B의 평균 신호다. 이 신호에 2배의 게인을 곱하면 A+B상 신호로서 사용할 수 있다. 그 때문에, 저장 회로 202에 저장되는 신호를 A+B상 신호로서 표기한다. 해당 신호에 2배의 게인을 곱하는 것은, 예를 들면 신호 처리부(1001)나 제어부(1004) 등으로 행하면 된다.
도 5a의 설명으로 돌아가서, 각 판독부(300)는, 판독회로 301, 302, 303으로 구성된다. 각 판독회로의 상세 구성은 동일하다. 판독회로 301, 302, 303에는, 각각 저장 회로 201, 202, 203에 저장된 A상 신호, A+B상 신호, B상 신호가 입력된다. 판독회로 301, 302, 303의 각각은, A/D 변환 회로(304), 메모리(305), S-N 회로(306)를 구비하고 있다.
A/D 변환 회로(304)는, 저장 회로 201, 202, 203에 저장된 아날로그 신호를 디지털 신호로 변환한다. A/D 변환 회로(304)는, 예를 들면 도면에 나타내지 않은 비교 회로와 도면에 나타내지 않은 카운터 회로로 구성된다. 비교 회로는, 시간에 의존해서 전압값이 변화되는 램프(ramp) 신호와, 저장 회로 201, 202, 203에 저장된 입력 신호를 비교하고, 양 신호의 대소관계가 역전하는 타이밍에서, 카운터 회로에 신호를 송출한다. 카운터 회로는, 비교 회로로의 신호를 받고, 카운트 값을 저장한다. 이 카운트 값은, 메모리(305)에 디지털 신호로서 받아들여 저장된다.
메모리(305)는, 디지털 신호를 저장하기 위한 메모리부를 2개 구비한다. 메모리부 M1에는, 후술하는 리셋 신호인 N신호가 저장되고, 메모리부 M2에는 후술하는 광신호인 S신호가 저장된다. S-N 회로(306)는, 메모리부 M1 및 M2에 저장된 디지털의 N신호 및 S신호를 입력하고, S신호로부터 N신호를 감산한 디지털 신호를 저장한다. 판독회로 301, 302, 303의 S-N 회로(306)에 저장된 디지털 신호는, 각각, 스위치 SW1, SW2, SW3을 통해 디지털 신호선 307, 308, 309에 출력된다. 또한, 도 5a에 있어서, A/D 변환 회로(304)의 전단에 증폭 앰프를 설치되어, 저장 회로에 저장된 아날로그 신호를 증폭하고나서 아날로그 신호를 A/D 변환해도 된다.
도 6은 본 발명의 실시예에 따른 촬상장치(10)의 구동 타이밍 챠트이다. 이 도면은 수직주사 회로가 어떤 행을 선택했을 때의 판독 시에 행해지는 구동 타이밍을 나타낸다. 이 도면에 있어서, 도 5a의 스위치 SW1~SW6는, 스위치 SW1~SW6에 대한 제어신호 PSW1~PSW6이 각각 H레벨일 때에 온 상태가 된다. 또한, 제어신호 PSW1~PSW6은, 수평주사 회로(500)로부터 공급된다는 점에 유념한다.
시간 t1에 있어서, 선택 행의 수직 선택 펄스 신호 PSEL이 H로 설정되고, 선택 행의 단위 화소(100)의 선택 스위치 106A, 106B이 온 되고, 선택 행의 각 단위 화소(100)는 열 출력선 107A, 107B에 접속된다. 이 시간 t1에 있어서, 리셋 펄스 신호 PRES는 H로 설정되며, 단위 화소(100)에 있어서, 리셋 스위치 105A, 105B가 온 되고, 플로팅 디퓨전 103A, 103B은 리셋 레벨로 되어 있다. 따라서, 열 출력선 107A, 107B에는, 플로팅 디퓨전의 리셋 레벨에 대응하는 화소 신호가 출력된다.
시간 t2에 있어서, 리셋 펄스 신호 PRES를 L로 설정함으로써, 리셋 스위치 105A, 105B가 오프된다. 이때, 저장 회로 201에는, 플로팅 디퓨전 103A의 리셋이 해제되었을 때의 전위가 저장된다. 또한, 저장 회로 203에는, 플로팅 디퓨전 103B의 리셋이 해제되었을 때의 전위가 저장된다. 한층 더, 저장 회로 202에는, 플로팅 디퓨전 103A, 103B 양쪽의 리셋이 해제되었을 때의 평균 전위가 저장된다. 이 시간 t2에 있어서 각 저장 회로에 저장되는 화소 신호는 리셋 레벨 신호이며, 이것을 N신호라고 표기한다.
시간 t3~t4에는, 판독회로 301, 302, 303의 각 A/D 변환 회로(304)가 저장 회로 201, 202, 203에 각각 저장된 N신호를 디지털 신호로 변환한다. 변환된 디지털 신호는 메모리(305)의 M1으로 저장된다. 시간 t3~t4에서 행하는 N신호를 디지털 신호로 변환하는 동작을 N변환이라고 표기한다. 저장 회로 201, 202, 203에 각각 저장된 N신호의 N변환은 병렬로 행해진다.
다음에, 시간 t5에 있어서, 전송 펄스 신호 PTX를 H로 설정한다. 이에 따라, 화소의 전송 스위치 102A, 102B가 온 되고, 포토다이오드 101A에 있어서 광전 변환에 의해 발생한 전하는 플로팅 디퓨전 103A에 전송되고, 포토다이오드 101B에 있어서 광전 변환에 의해 발생한 전하는 플로팅 디퓨전 103B에 전송된다. 열 출력선 107A에는, 포토다이오드 101A에 의해 발생한 전하량에 대응한 A상 신호가 출력되고, 열 출력선 107B에는, 포토다이오드 101B에 의해 발생한 전하량에 대응한 B상 신호가 출력된다. 시간 t6에서는, 전송 펄스 신호 PTX를 L로 설정함으로써, 전송 스위치 102A, 102B가 오프된다. 이때, 저장 회로 201에는 A상 신호가 저장되고, 저장 회로 203에는 B상 신호가 저장된다. 또한, 저장 회로 202에는, 도 5b에서 서술한 대로, A+B상 신호가 저장된다.
시간 t7~t8에서는, 판독회로의 A/D 변환 회로(304)는, 저장 회로 201에 저장된 A상 신호, 저장 회로 203에 저장된 B상 신호, 및 저장 회로 202에 저장된 A+B상 신호를 디지털 신호로 변환한다. 변환된 디지털 신호는 각 판독회로의 메모리(305)의 M2에 저장된다. 이 시간 t7~t8에서 행한 이들 동작, 즉 A상 신호를 디지털 신호로 변환하는 동작, B상 신호를 디지털 신호로 변환하는 동작, 및 A+B상 신호를 디지털 신호로 변환하는 동작을, 각각 A변환, B변환, 및 A+B변환이라고 표기한다. A변환, B변환, 및 A+B변환은 병렬로 행해진다.
다음에, 시간 t9~t10에서는, 각 판독회로의 S-N 회로(306)가, 메모리(305)의 M1에 저장된 N신호뿐만 아니라, M2에 저장된 광신호(S신호)인 A상 신호, B상 신호, 및 A+B상 신호를 입력한다. 그리고, A상 신호, B상 신호, 및 A+B상 신호로부터 대응하는 N신호가 감산되고, 그 결과의 신호가 저장된다. 이 처리를 노이즈 제거 처리(S-N 처리)라고 표기한다. S-N 처리에 의해, 화소 신호로부터 고정 패턴 노이즈 및 오프셋 성분을 제거할 수 있다.
시간 t11에서는, 제어신호 PSW1~PSW3가 H로 설정되어, 스위치 SW1~SW3이 온 된다. 이에 따라, 제1열의 판독부(300)의 각 S-N 회로(306)가 디지털 신호선 307, 308, 309에 접속된다. 그리고, 각 S-N 회로에 저장된 A상 신호, A+B상 신호, 및 B상 신호가, 각각 디지털 신호선 307, 308, 309를 통하여 촬상소자(1000)의 외부에 출력된다.
다음에, 시간 t12에서는, 제어신호 PSW4~PSW6이 H로 설정되어 스위치 SW4~SW6이 온 된다. 그리고, 제2 열의 각 S-N 회로에 저장된 A상 신호, A+B상 신호, 및 B상 신호가, 각각 디지털 신호선 307, 308, 309를 통해서 촬상소자의 외부에 출력된다. 이후, 이 수평주사가 최종열까지 반복됨으로써, 선택 행의 A상 신호, A+B상 신호, 및 B상 신호의 출력이 완료한다.
이상의 판독 동작이 화소 영역의 최종 행까지 반복된다. 이 판독 동작에 의해, 디지털 신호선 307,308, 309로부터, 각각 A상 신호, A+B상 신호, 및 B상 신호가 병렬로 출력된다. 제어부(1004)의 제어에 의해, 출력된 A상 신호 및 B상 신호를 사용한 초점 검출 동작 및, A+B상 신호를 사용한 촬영 화상의 생성을 병렬로 행할 수 있다. 그 결과, 높은 프레임 레이트(high frame rate)에서 초점 검출 동작 및 촬영 화상 생성을 행하는 것이 가능해진다.
또한, 도 5a에 나타낸 S-N 회로(306)의 S-N 처리는, 촬상소자(1000) 외부의 신호 처리부(1001)로 실행되어도 된다. 그 경우, 디지털 신호선로부터, A상 신호, B상 신호, A+B상 신호, 및 대응하는 N 신호가 출력되도록 제어하면 된다. 또한, A/D 변환 회로(304)로 행한 A/D 변환 처리에 관해서도 촬상소자(1000) 외부의 신호 처리부로 행해도 된다. 또한, 본 실시예에서는 A상 신호와 B상 신호의 양쪽을 촬상소자로부터 출력시키는 구성을 채용하고 있지만, 대신에 A상 신호 및 B상 신호 중의 어느 한쪽만 출력시키는 구성을 채용해도 된다. 그 경우, 출력시키지 않은 만큼의 상 신호를, 신호 처리 회로 등에서 A+B상 신호로부터 출력된 상 신호를 감산해서 생성하면 된다. 이 경우에도, A+B상 신호를, A상 신호와 B상 신호 중의 하나와 병렬로 출력시킬 수 있기 때문에, 높은 프레임 레이트에서 촬영 화상 생성을 행할 수 있다.
또한, 초점 검출 처리를 행하기 위해서는, 전술한 바와 같이, A상 신호와 B상 신호가 필요하다. 그렇지만, 화소 영역(700)의 모든 단위 화소(100)의 A상 신호와 B상 신호를 판독부(300)로부터 촬상소자(1000)의 외부에 출력하게 되면 신호 전송량이 방대해져 버리는 경우가 있다.
초점 검출을 위한 상관 연산은, 색 신호를 휘도신호로 변환하고나서 행해진다. 이 관점에서 보면, 촬상소자(1000)로부터 출력하기 전에 판독부(300)가 각 색의 A상 신호와 B상 신호를 휘도신호로 변환하는 연산 처리를 실행함으로써, 신호 전송량을 1/4로 줄일 수 있다.
예를 들면, A상 신호 및 B상 신호를 각각 바이어(Bayer) 가산해서 휘도값을 산출함으로써, 휘도신호 YA, YB를 생성한다. 또한, 휘도값의 연산에는 바이어 패턴에 대응하는 신호가 필요하게 되기 때문에, 연산에 필요한 신호가 모두 취득될 때까지, 판독부(300)에 의해 판독된 화소 신호를 메모리에 저장해 둔다. 즉, RG행의 신호가 판독된 후, GB행의 신호가 판독되므로, RG행의 A상 신호와 B상 신호는 메모리에 저장해 두고, GB행의 신호가 판독되면, 순차 휘도신호 YA, YB을 연산하고, 신호선을 통해서 출력한다.
이상과 같이, 촬상소자(1000)의 판독부(300)는, A상 신호와 B상 신호를 휘도신호를 변환한 후에 촬상소자의 외부에 A상 신호와 B상 출력을 출력하는 신호 처리를 행한다. 이에 따라, 신호 전송량을 감산할 수 있고, 촬영 화상 데이터와 초점 검출 정보를 모두 고속으로 출력할 수 있다.
[제2 실시예]
상기의 제1 실시예에서는, 화소 영역의 전역에서 A상 신호, B상 신호, 및 A+B상 신호를 출력하도록 제어하고 있었지만, A상 신호 및 B상 신호에 관해서는, 초점 검출 동작을 행하는 영역에만 출력시키도록 제어해도 된다. 이 관점에서 보면, 본 제2 실시예에서는, A+B상 신호를 화소 영역의 전역으로부터 출력하는 한편, A상 신호 및 B상 신호에 관해서는, 신호를 출력하는 대상의 단위 화소의 화소 영역에 있어서의 위치에 따라 일부의 화소 영역에 속하는 단위 화소로부터만 출력하는 제어 방법을 서술한다. 이때, A상 신호 및 B상 신호를 판독하지 않는 영역에서는, 도 5a에 나타낸 A상용의 판독회로 301 및 B상용의 판독회로 303에의 전원공급을 정지함으로써 소비 전력을 저감시킬 수 있다.
도 7a 내지 7e는, 제2 실시예에 있어서 촬영 및 초점 검출 동작을 행하는 영역을 설명하기 위한 도면이다. 도 7a에 있어서, 촬상영역(701)에서는, A+B상 신호만을 출력하고, 촬상+초점 검출영역(702)에서는, A+B상 신호, A상 신호, 및 B상 신호를 출력한다. 또한, 도 7a는 촬상+초점 검출영역(702)을 한 개의 직사각형 영역으로서 설정하는 경우를 나타내고 있지만, 도 7b에 나타나 있는 바와 같이, 소정의 열수마다 일정한 간격으로 촬상+초점 검출영역(702)을 설정해도 된다는 점에 유념한다.
도 8a는, 제2 실시예에 있어서의 판독부의 구성 예를 나타낸다. 이 도면은 도 5a에 나타낸 제1 실시예에 따른 판독부(300)에 대응한다. 도 5a에 나타낸 판독부와 동일한 부분에 대하여 상세한 설명은 생략한다. 도 8a에 있어서, PSAVEA 신호는 A상용의 판독회로 301의 파워 세이브를 행하기 위한 제어신호다. 또한, PSAVEB 신호는 B상용의 판독회로 303의 파워 세이브를 행하기 위한 제어신호다. PSAVEA 신호 및 PSAVEB 신호를 H로 설정하면, 해당하는 판독회로 301, 303의 A/D 변환 회로(304), 메모리(305), 및 S-N 회로(306)에의 전원전압 또는 전류의 공급이 차단되어, 파워 세이브 상태가 된다. PSAVEA 신호 및 PSAVEB 신호는, 열마다 온/오프 되도록 제어된다.
도 8b 및 도 9는, 제2 실시예에 있어서의 구동 타이밍 차트의 일례이다. 도 8b는, 촬상영역의 구동 타이밍 차트이며, 도 9는, 촬상+초점 검출영역의 구동 타이밍 차트다. 도 8b 및 도 9는 제1 실시예의 도 6에 대응하고, 제1 실시예와 동일한 동작을 행하는 부분에 관해서는 설명을 생략한다.
도 8b에 나타나 있는 바와 같이, 촬상영역에서는 PSAVEA 신호 및 PSAVEB 신호가 H로 설정되도록 제어된다. 이에 따라, A상용의 판독회로 301 및 B상용의 판독회로 303이 파워 세이브 상태가 되고, 이들의 판독회로에서는 N 변환, A 변환, B 변환, 및 S-N 처리가 행해지지 않는다. 또한, 이 촬상영역에서는, 시간 t11 이후의 수평주사에 있어서, 제어신호 PSW1, PSW3, PSW4, PSW6이 항상 L인 채로 있기 때문에, A상 신호 및 B상 신호가 디지털 신호선에 출력되지 않는다. 한편, 촬상+초점 검출영역에서는, 도 9에 나타나 있는 바와 같이, PSAVEA 신호 및 PSAVEB 신호가 L 로 설정되도록 제어된다. 이때의 동작은 제1 실시예의 동작과 동일해서, 디지털 신호선에는, A+B상 신호, A상 신호, 및 B상 신호가 출력된다.
이상 서술한 것 같이 제어함으로써, 초점 검출을 행하는 영역에만, A상 신호 및 B상 신호를 출력시킬 수 있다. A상 신호 및 B상 신호를 판독하지 않는 영역에서는, A상용의 판독회로 301 및 B상용의 판독회로 303의 전원을 오프함으로써 소비 전력을 저감시킬 수 있다. 또한, 본 실시예에 있어서도, A+B상 신호, A상 신호, 및 B상 신호가 병렬로 출력되기 때문에, 촬영 화상의 생성 및 초점 검출 동작을 병렬로 행할 수 있다. 그 결과, 높은 프레임 레이트로 촬영 화상 생성 및 초점 검출 동작을 행하는 것이 가능해진다.
본 제2 실시예에서는, 도 7a 및 7b에 나타나 있는 바와 같이, 열단위로 촬상영역(701)과 촬영+초점 검출영역(702)을 설정하고 있지만, 제2 실시예의 변형 예 에서는, 도 7c 및 7d에 나타나 있는 바와 같이 행 단위로 촬상영역(701)과 촬영+초점 검출영역(702)을 설정해도 된다. 도 7c는, 촬영+초점 검출영역(702)을 한 개의 직사각형 영역으로서 설정하는 경우를 나타내고, 도 7d는 소정의 행수마다 일정한 간격으로 촬영+초점 검출영역(702)을 설정하는 경우를 나타낸다. 또한, 도 7e에 나타나 있는 바와 같이, 작은 직사각형 영역을 산재적으로 배치해서 촬영+초점 검출영역(702)을 설정해도 된다. 이 경우도, 제2 실시예와 마찬가지로, 촬상영역에서는 도 8b에 나타낸 것과 같은 구동을 행하고, 촬영+초점 검출영역에서는, 도 9에 나타낸 것과 같은 구동을 행하면 된다. 이에 따라, 촬상영역에서는, A+B상 신호만을 출력하고, 촬영+초점 검출영역에서는, A+B상 신호, A상 신호, 및 B상 신호를 출력시킬 수 있다.
[제3 실시예]
상기의 제1 및 제2 실시예에서 서술한 구성에서는, 1열당 3개의 판독회로를 구비한 판독부를 설치할 필요가 있기 때문에, 촬상소자(1000)의 회로 규모가 증대할 우려가 있다. 이 관점에서 보면, 제3 실시예에서는, 저장부 및 판독부를 복수의 열에서 공유함으로써 회로 규모의 증대를 억제한 구성을 설명한다.
본 실시예에서는, 하나의 열 간격으로 배치되는 3열에서 판독부를 공유하고, 수평 방향의 3화소의 신호들을 평균해서 얻은 A+B상 신호, A상 신호, 및 B상 신호를 출력시키는 초점 검출 판독 모드와, 수평방향의 3화소의 신호들을 평균하지 않고, A+B상 신호만을 출력시키는 통상 판독 모드가 사용된다.
본 실시예에 따른 저장부(200)와 판독부(300)의 구성 예를 도 10 및 도 11에 나타낸다. 이 도면에서는, 간략화를 위해서, 제1~제6열만을 나타내고 있다. 도 10은 초점 검출 판독 모드 시의 구성을 나타내고, 도 11은 보통 판독 모드 시의 구성을 나타낸다. 초점 검출 판독 모드와 보통 판독 모드 간의 전환은 스위치 SW7~SW38의 온/오프에 의해 가능하다.
본 실시예에서는, 화소열 3열에 대하여 한 쌍의 저장부(200) 및 판독부(300)를 구비하는 것으로 해서, 도 10 및 도 11에 나타나 있는 바와 같이, 제1, 제3, 및 제5열의 화소가 공통의 저장부(200)에 접속된다. 제2, 제4, 및 제6열의 화소에 대한 판독은, 화소 영역에 관한 제1, 제3, 및 제5열의 화소에 대한 판독의 방향과 반대의 방향으로 행해지고, 제2, 제4, 및 제6열의 화소는 공통의 저장부에 접속된다. 다시 말해, 한 세트의 3개의 연속되는 홀수번째의 열에 속하는 화소는 촬상소자(1000)의 하측에 설치된 저장부(200) 및 판독부(300)를 공유하고, 한 세트의 3개의 연속되는 짝수 번째의 열에 속하는 화소는 촬상소자(1000)의 상측에 설치된 저장부(200) 및 판독부(300)를 공유한다. 또한, 각 저장부 및 판독부의 구성은 동일하기 때문에, 촬상소자(1000)의 상측의 저장부(200)와 판독부(300)는 도면으로부터 생략되어 있다.
각 저장부(200)는, 저장 회로 204, 205, 206으로 구성된다. 저장 회로 204는 커패시터 C7~C12를 구비하고, 저장 회로 205는 커패시터 C13~C18을 구비하며, 저장 회로 206은 커패시터 C19~C24를 구비한다. 또한, 커패시터 C7~C24의 정전 용량값이 동일하다는 점에 유념한다.
도 10에 나타낸 초점 검출 판독 모드에서는, 저장 회로 204에는, 제1, 제3, 제5열의 화소의 포토다이오드 101A의 신호가 입력된다. 따라서, 도 5b에서 설명한 경우와 마찬가지로, 저장 회로 204에는, 제1, 제3, 제5열의 화소의 A상 신호를 평균한 신호가 저장된다. 저장 회로 206에는, 제1, 제3, 제5열의 화소의 포토다이오드 101B의 신호가 입력된다. 따라서, 저장 회로 206에는, 제1, 제3, 제5열의 화소의 B상 신호를 평균한 신호가 저장된다. 또한, 저장 회로 205에는, 제1, 제3, 제5열의 화소의 포토다이오드 101A 및 101B의 신호가 입력된다. 이와 같이, 저장 회로 205에는, 제1, 제3, 제5열의 화소의 포토다이오드 101A와 101B의 신호들을 평균한 신호가 저장된다. 이 신호에 2배의 게인을 곱하면 A+B상 신호로서 사용할 수 있기 때문에, 이 신호를 A+B상 신호라고 표기한다. 따라서, 저장 회로 205에는, 제1, 제3, 제5열의 화소의 A+B상 신호를 평균한 신호가 저장되게 된다.
저장 회로 204, 205, 206에 저장된 A상 신호, A+B상 신호, B상 신호는, 각각 판독회로에서 A/D 변환 및 S-N 처리가 행해지고, 디지털 신호선 307, 308, 309를 통해 병렬로 촬상소자의 외부에 출력된다. 이때의 구동 타이밍은 제1 실시예에서 설명한 것과 같기 때문에, 그 설명은 생략한다.
도 11에 나타낸 통상 판독 모드에서는, 저장 회로 204에는, 제1열의 화소의 포토다이오드 101A 및 101B의 신호가 입력된다. 따라서, 저장 회로 204에는, 제1열의 화소의 포토다이오드 101A와 101B의 신호들을 평균한 신호가 저장된다. 이 신호에 2배의 게인을 곱하면 A+B상 신호로서 사용할 수 있기 때문에, 이 신호를 A+B상 신호라고 표기한다. 따라서, 저장 회로 204에는, 제1열의 화소의 A+B상 신호가 저장되게 된다. 같은 방법으로, 저장 회로 205에는, 제3열의 화소의 포토다이오드 101A 및 101B의 신호가 입력되기 때문에, 제3열의 화소의 A+B상 신호가 저장된다. 또한, 저장 회로 206에는, 제5열의 화소의 포토다이오드 101A 및 101B의 신호가 입력되기 때문에, 제5열의 화소의 A+B상 신호가 저장된다.
저장 회로 204, 205, 206에 저장된 A+B상 신호는, 각각 판독회로 301, 302, 303에서 A/D 변환 및 S-N 처리가 행해지고, 디지털 신호선 307, 308, 309를 통해 병렬로 촬상소자의 외부에 출력된다. 이때의 구동 타이밍은 제1 실시예와 같기 때문, 그 설명은 생략한다.
상술한 구성을 이용하면, 3열에서 1개의 판독부를 공유할 수 있으므로, 회로 규모의 증대를 억제할 수 있다. 또한, 수평방향의 3화소의 신호들을 평균해서 얻은 A+B상 신호, A상 신호, 및 B상 신호를 출력시키는 초점 검출 판독 모드는, 예를 들면 초점 검출 동작을 행하는 동영상 모드에서 사용될 수 있고, 수평 방향의 3화소의 신호들을 평균하지 않고, A+B상 신호만을 출력시키는 통상 판독 모드는, 정지 화상 촬영 모드에서 사용될 수 있다.
또한, 본 실시예에 있어서도, A+B상 신호, A상 신호, 및 B상 신호가 병렬로 출력되기 때문에, 촬영 화상의 생성 및 초점 검출 동작을 병렬에 행할 수 있다. 그 결과, 높은 프레임 레이트에서 초점 검출 동작 및 촬영 화상 생성을 행하는 것이 가능해진다.
[제4 실시예]
상기의 제1 내지 제3 실시예에서는 열마다 저장부(200) 및 판독부(300)를 구비하고, 행 단위로 순차적으로 화소 신호를 판독해서 A/D 변환해 가는 구성에 관하여 설명했다. 이에 대하여, 본 실시예에서는 화소마다 저장부(200) 및 판독부(300)를 구비한 구성을 설명한다. 본 구성에서는, 전체 화소에 대해서 동시에 화소 신호를 판독해서 A/D 변환을 행할 수 있으므로, 보다 고속의 판독이 가능해진다.
도 12는 제4 실시예에 있어서의 촬상소자(1000)의 전체 구성의 일례를 나타낸다. 제1 실시예와 동일한 부분에 대해서는, 상세한 설명을 생략한다. 본 실시예에 따른 촬상소자(1000)는, 일례로서, 화소 영역 칩(1100), 판독회로 칩(1200), 및 신호 처리 칩(1300)의 복수의 반도체 칩이 서로 적층되어서 구성되어 있는 것으로 한다. 각 칩 간의 배선은, 공지의 기판 적층화 기술에 의해, 마이크로범프(microbumps) 등을 사용해서 전기적으로 접속된다. 또한, 상기의 제1 내지 제3 실시예의 촬상소자(1000)에 있어서도, 적층구조로 구성되어 있어도 된다.
화소 영역 칩(1100)은, 화소 영역과 화소 구동회로(1101)를 포함하고, 2개의 포토다이오드를 각각 갖는 복수의 단위 화소(120)가 화소 영역에 배치된다. 화소 구동회로(1101)는, 화소 영역의 전체 화소에 일괄해서 구동신호를 송출한다. 판독회로 칩(1200)은, 저장부(200), 판독부(300), 수직선택 회로(1201), 및 수평선택 회로(1202)를 구비한다. 저장부(200) 및 판독부(300)는 단위 화소마다 설치된다. 각 저장부(200)는 제1 실시예와 마찬가지로, A상 신호용의 저장 회로 201, A+B상 신호용의 저장 회로 202, 및 B상 신호용의 저장 회로 203을 갖는다. 또한, 각 판독부(300)도 제1 실시예와 마찬가지로, A상 신호용의 판독회로 301, A+B상 신호용의 판독회로 302, 및 B상 신호용의 판독회로 303을 구비한다. 수직 선택회로(1201)와 수평 선택회로(1202)는, 양자의 조합에 의해, 하나의 판독부(300)를 선택하고, 선택된 판독부(300)에 저장된 A+B상 신호, A상 신호, 및 B상 신호가 후술하는 촬상 신호 처리회로(1301) 및 초점 검출 신호 처리회로(1302)에 출력된다.
신호 처리 칩(1300)은, TG(600), 촬상 신호 처리회로(1301), 초점 검출 신호 처리회로(1302), 촬상 신호 출력부(1303), 및 초점 검출 신호 출력부(1304)를 갖는다. 촬상 신호 처리회로(1301)는, 판독부(300)로부터 출력된 A+B상 신호에 대하여, 각종의 신호 처리를 행한다. 초점 검출 신호 처리회로(1302)는, 판독부(300)로부터 출력된 A상 신호 및 B상 신호에 대하여 각종의 신호 처리를 행한다. 한층 더, A상 신호와 B상 신호를 이용해서 이미 알려져 있는 상관 연산을 행하여, A상 신호와 B상 신호 간의 위상차(상 시프트량(image shift amount))를 산출한다. 촬상 신호 출력부(1303)는, 촬상 신호 처리회로(1301)에서 신호 처리된 A+B상 신호를 촬상 신호로서, 촬상소자의 외부에 출력한다. 출력된 촬상 신호는, 제어부(1004)에서의 촬영 화상의 생성에 사용된다. 초점 검출 신호 출력부(1304)는, 초점 검출 신호 처리회로(1302)에 의해서 상관 연산 결과를 촬상소자(1000)의 외부에 출력한다. 출력된 상관 연산 결과는, 제어부(1004)에 있어서 촬상 렌즈의 디포커스(defocus)량의 산출에 사용되고, 그 연산결과에 의거하여 촬상 렌즈의 구동량이 결정된다. 상기의 촬상 신호 처리와 초점 검출 신호 처리는 병렬로 행해진다.
또한, 초점 검출을 위한 상관 연산은, 색 신호를 휘도신호로 변환하고나서 행해진다는 점에 유념한다. 이 관점에서 보면, 초점 검출 신호 처리 회로(1302)에 있어서는 각 색의 A상 신호와 B상 신호를 휘도신호로 변환하는 연산 처리를 행해도 된다. 예를 들면, A상 신호 및 B상 신호를 각각 바이어(Bayer) 가산해서 휘도값을 산출하여, 휘도 신호 YA, YB를 생성한다. 휘도값의 연산에는 바이어 패턴에 대응하는 신호가 필요하기 때문에, 연산에 필요한 신호가 모두 취득될 때까지, 초점 검출 신호 처리회로(1302)에 입력된 각 색의 A상 신호와 B상 신호를 메모리에 저장해 둔다. 즉, RG행의 신호가 판독된 후, GB행의 신호가 판독되므로, RG행의 A상 신호와 B상 신호를 메모리에 저장해 두고, GB행의 신호가 판독되면, 순차 휘도신호 YA, YB을 연산하면 된다. 그리고, 산출된 휘도신호 YA, YB을 사용해서 상관 연산이 행해진다.
본 실시예에서는 화소마다 A+B상 신호, A상 신호, 및 B상 신호용의 저장부 및 판독회로를 구비하는 구성을 채용하고 있지만, 도 12에 나타나 있는 바와 같이 저장부 및 판독회로의 칩으로부터 떨어진 칩에 화소 영역을 형성함으로써, 화소 회로의 면적을 확보 할 수 있고, 각 화소의 개구율의 저하를 방지할 수 있다.
제4 실시예에 따른 단위 화소(120)의 회로도를 도 13a에 나타낸다. 이 도면은 제1 실시예의 도 4에 대응하고, 선택 스위치를 가지고 있지 않은 점 이외는 도 4와 동일하기 때문에, 상세한 설명은 생략한다.
다음에, 도 13b는, 제4 실시예에 따른 단위 화소(120), 저장부(200), 및 판독부(300)의 구성을 도시한 도면이다. 이 도면은 제1 실시예의 도 5a에 대응하고, 도 5a와 동일한 부분에 대해서는, 상세한 설명을 생략한다. 도 13b에 나타나 있는 바와 같이, 판독회로 칩(1200)은, 화소 영역 칩(1100)의 단위 화소(120)마다 저장부(200)와 판독부(300)를 구비하고 있다. 각 저장부(200)는, A상 신호를 저장하는 저장 회로 201, A+B상 신호를 저장하는 저장 회로 202, B상 신호를 저장하는 저장 회로 203을 구비한다. 각 판독부(300)는, A상 신호용의 판독회로 301, A+B상 신호용의 판독회로 302, B상 신호용의 판독회로 303을 구비한다. 각 판독회로에서의 A/D 변환 처리 및 S-N 처리는 병렬로 행해진다. S-N 처리 후에는, 수직 선택회로(1201)와 수평 선택회로(1202)의 쌍에 의해 선택된 판독부의 스위치 SW1~SW3이 온 되고, A+B상 신호는, 디지털 신호선(308)을 통하여 신호 처리 칩(1300)의 촬상 신호 처리회로(1301)에 출력된다. A상 신호 및 B상 신호는, 디지털 신호선 307, 309을 통하여 신호 처리 칩(1300)의 초점 검출 신호 처리회로(1302)에 출력된다.
또한, 제4 실시예에 따른 촬상장치의 구동 타이밍 차트는 도 6과 거의 같다. 도 6과 다른 부분은, 선택 펄스 신호 PSEL 및 스위치 SW의 제어신호 PSW4 내지 PSW6이 없는 점이다. 제1 실시예의 도 6에서는, 선택 펄스 신호 PSEL에 의해 선택된 행의 화소에 대하여 각 구동 펄스가 송출되지만, 본 제4 실시예에서는, 전체 화소에 대하여 동시에 구동 펄스가 송출된다. 그리고, 전체 화소에서 병렬로 A/D 변환 및 S-N 처리가 행해진다. 그 후에는, 수직 선택회로(1201)와 수평 선택회로(1202)의 쌍에 의해 선택된 판독부(300)의 스위치 SW1~SW3이 온 되고, 각 화소의 A+B상 신호, A상 신호 및 B상 신호가, 신호 처리 칩(1300)에 출력된다. 본 실시예에서는, 판독부(300)가 단위 화소마다 설치되기 때문에, 스위치 SW4 이후의 스위치는 존재하지 않는다.
상술한 바와 같이, 본 실시예에서는, 전체 화소에 대해서 동시에 화소 신호를 판독해서 A/D 변환할 수 있으므로, 보다 고속의 판독이 가능해진다. 또한, 본 실시예에 있어서도, A+B상 신호, A상 신호, 및 B상 신호가 병렬로 출력되기 때문에, 초점 검출 동작 및 촬영 화상의 생성을 병렬로 행할 수 있다. 그 결과, 높은 프레임 레이트로 초점 검출 동작 및 촬영 화상 생성을 행하는 것이 가능해진다.
또한, 본 실시예에서는, 화소마다 A+B상 신호, A상 신호, 및 B상 신호용의 저장부 및 판독회로를 구비하는 구성을 채용하고 있지만, 제3 실시예를 응용하여, 복수의 화소에서, A+B상 신호, A상 신호, 및 B상 신호용의 저장부 및 판독회로를 공유하는 구성을 채용해도 된다.
또한, 본 제1 내지 제4 실시예에서는 단위 화소 내에 2개의 광전 변환부를 구비하는 구성에 관하여 설명했지만, 단위 화소 내의 포토다이오드의 수는 이 2개에 한정되지 않는다. 예를 들면, 단위 화소 내에 4개의 포토다이오드를 구비하고, 초점 검출용으로서 저장 회로와 판독회로를 4개씩 설치하고, 촬상 신호용으로서, 저장 회로와 판독회로를 1개씩 구비하는 구성을 채용해도 된다. 다시 말해, 단위 화소 내의 광전 변환부의 수를 N이라고 했을 경우, 초점 검출 및 촬상 신호에 필요한 저장 회로의 총수와 판독회로의 총수는, 각각 N+1이 된다. 또한, 광전 변환부의 수가 N인 경우, 제3 실시예에 대응하는 실시예에서는, N+1열마다 한 쌍의 저장부(200)와 판독부(300)를 설치하고, 각 저장부(200) 내의 저장회로의 수와 각 판독부(300) 내의 판독 회로의 수는, 각각 N+1개이다. 예를 들면, N=4인 경우, 5열마다 한 쌍의 저장부(200)와 판독부(300)가 설치되고, 각 저장부(200)에는 5개의 저장 회로가 포함되고, 각 판독부(300)에는 5개의 판독회로가 포함된다.
이상, 본 발명의 실시예에 관하여 설명했지만, 본 발명은 이들의 실시예에 한정되는 것은 아니다.
본 발명은 예시적인 실시 예를 참조하면서 설명되었지만, 본 발명은 이 개시된 예시적인 실시 예에 한정되는 것이 아니라는 것이 이해될 것이다. 이하의 특허청구범위의 범주는 모든 변형 및 균등구조 및 기능을 포함하도록 가장 넓게 해석되어야 할 것이다.
10: 촬상장치 100: 단위 화소 101A: 제1 포토다이오드 101B: 제2 포토다이오드 102A, 102B:전송 스위치 103A, 103B: 플로팅 디퓨젼 104A, 104B: 증폭부 105A, 105B: 리셋 스위치 106A, 106B: 선택 스위치 107A, 107B : 열출력선 110: 컬러 필터 111: 마이크로렌즈 112: 사출 동공 113: 광축 114, 115: 동공영역 200: 저장부 300: 판독부 400: 수직주사 회로 500:수평주사 회로 600: 타이밍 발생 회로 700: 화소 영역 1000: 촬상소자 1002: 촬상 렌즈 1003: 렌즈 구동부 1201: 수직 선택회로 1202: 수평 선택회로

Claims (21)

  1. 촬상소자로서,
    복수의 화소부가 배열된 화소 영역으로서, 각 화소부가 복수의 광전 변환부를 가지는 상기 화소 영역과,
    상기 화소 영역의 상기 화소부로부터 신호를 출력하도록 상기 화소 영역을 구동하는 구동회로와,
    상기 구동회로에 의해 상기 화소부의 상기 복수의 광전 변환부의 모두가 아닌 적어도 하나로부터 출력되는 제 1 신호를 사용하여 초점 검출신호를 생성하는 초점 검출신호 처리부와,
    상기 구동회로에 의해 상기 화소부의 상기 복수의 광전 변환부의 모두로부터 출력되는 제 2 신호를 사용하여 촬상신호를 생성하는 촬상신호 처리부와,
    상기 초점 검출신호를 출력하는 초점 검출신호 출력회로와,
    상기 촬상신호를 출력하는 촬상신호 출력회로를 포함하는, 촬상소자.
  2. 제 1 항에 있어서,
    상기 초점 검출신호 처리부는 상기 제 1 신호를 사용하여 소정의 연산 처리를 실행하는 것에 의해 초점 검출신호를 생성하는, 촬상소자.
  3. 제 1 항에 있어서,
    상기 화소 영역 및 상기 구동회로는 제 1 반도체 칩 위에 형성되고,
    상기 촬상신호 처리부, 상기 초점 검출신호 처리부, 상기 초점 검출신호 출력회로, 및 상기 촬상신호 출력회로는 상기 제 1 반도체 칩과는 다른 제 2 반도체 칩 위에 형성되고,
    상기 제 1 및 제 2 반도체 칩은 적층되는, 촬상소자.
  4. 제 3 항에 있어서,
    상기 제 1 신호를 저장하는 복수의 제 1 저장부와,
    상기 제 2 신호를 저장하는 복수의 제 2 저장부를 더 포함하고,
    상기 제 1 저장부와 상기 제 2 저장부는 상기 제 1 및 제 2 반도체 칩과는 다른 제 3 반도체 칩 위에 형성되고,
    상기 제 1, 제 2 및 제 3 반도체 칩은 적층되는, 촬상소자.
  5. 제 4 항에 있어서,
    상기 제 2 저장부의 각각은 적어도 2개의 커패시터를 포함하고,
    상기 제 2 신호는 상기 제 1 신호를 상기 적어도 2개의 커패시터 중 한쪽에 입력하고, 상기 화소부의 상기 복수의 광전 변환부의 다른 광전 변환부로부터 출력되는 제 3 신호를 상기 적어도 2개의 커패시터 중 다른 쪽에 입력하는 것에 의해 생성되는, 촬상소자.
  6. 제 2 항에 있어서,
    상기 초점 검출신호 처리부는 상기 제 1 신호를 휘도 신호를 변환한 후에 소정의 연산 처리를 실행하는, 촬상소자.
  7. 제 2 항에 있어서,
    상기 소정의 연산 처리는 상관 연산 처리인, 촬상소자.
  8. 제 4 항에 있어서,
    상기 제 1 저장부와 상기 제 2 저장부의 각각은, 상기 화소부와 일대일 대응하도록 설치되는, 촬상소자.
  9. 제 1 항에 있어서,
    상기 제 1 신호를 저장하는 복수의 제 1 저장부와,
    상기 제 2 신호를 저장하는 복수의 제 2 저장부를 더 포함하는, 촬상소자.
  10. 제 9 항에 있어서,
    상기 제 2 저장부의 각각은 적어도 2개의 커패시터를 포함하고,
    상기 제 2 신호는 상기 적어도 2개의 커패시터 중 한쪽에 상기 제 1 신호를 입력하고, 상기 화소부의 상기 복수의 광전 변환부 중 다른 광전 변환부로부터 출력되는 제 3 신호를 상기 적어도 2개의 커패시터 중 다른 쪽에 입력하는 것에 의해 생성되는, 촬상소자.
  11. 제 9 항에 있어서,
    상기 제 1 저장부와 상기 제 2 저장부의 각각은, 상기 화소부와 일대일 대응하도록 설치되는, 촬상소자.
  12. 제 1 항에 있어서,
    상기 화소부로부터 출력되는 상기 신호를 디지털 신호로 변환하는 복수의 A/D 변환기를 더 포함하는, 촬상소자.
  13. 제 12 항에 있어서,
    상기 복수의 A/D 변환기는 상기 화소부와 일대일 대응하도록 설치되는, 촬상소자.
  14. 제 3 항에 있어서,
    상기 화소부로부터 출력되는 상기 신호를 디지털 신호로 변환하는 복수의 A/D 변환기를 더 포함하고,
    상기 복수의 A/D 변환기는 상기 제 1 및 제 2 반도체 칩과는 다른 제 3 반도체 칩 위에 형성되고,
    상기 제 1, 제 2 및 제 3 반도체 칩은 적층되는, 촬상소자.
  15. 제 14 항에 있어서,
    상기 복수의 A/D 변환기는 상기 화소부와 일대일 대응하도록 설치되는, 촬상소자.
  16. 촬상소자로서,
    복수의 화소부가 배열된 화소 영역으로서, 각 화소부가 복수의 광전 변환부를 가지는 상기 화소 영역과,
    상기 화소부의 상기 복수의 광전 변환부의 모두가 아닌 적어도 하나로부터 출력되는 제 1 신호와 1프레임의 상기 화소부의 상기 복수의 광전 변환부의 모두로부터 출력되는 제 2 신호를 저장하는 메모리를 포함하고,
    상기 화소 영역은 제 1 반도체 칩 위에 형성되고, 상기 메모리는 상기 제 1 반도체 칩과는 다른 제 2 반도체 칩 위에 형성되고,
    상기 제 1 및 제 2 반도체 칩은 서로 적층되는, 촬상소자.
  17. 제 16 항에 있어서,
    상기 복수의 화소부의 각각은 마이크로 렌즈를 가지는, 촬상소자.
  18. 제 16 항에 있어서,
    상기 화소부로부터 출력되는 상기 신호를 디지털 신호로 변환하는 복수의 A/D 변환기를 더 포함하는, 촬상소자.
  19. 제 18 항에 있어서,
    상기 복수의 A/D 변환기는 상기 화소부와 일대일 대응하도록 설치되는, 촬상소자.
  20. 제 18 항에 있어서,
    상기 복수의 A/D 변환기는 상기 제 2 반도체 칩 위에 형성되는, 촬상소자.
  21. 제 20 항에 있어서,
    상기 복수의 A/D 변환기는 상기 화소부와 일대일 대응하도록 설치되는, 촬상소자.
KR1020180099224A 2015-01-05 2018-08-24 촬상소자 Active KR101934696B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015000511 2015-01-05
JPJP-P-2015-000511 2015-01-05
JP2015241409A JP6218799B2 (ja) 2015-01-05 2015-12-10 撮像素子及び撮像装置
JPJP-P-2015-241409 2015-12-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189192A Division KR101934695B1 (ko) 2015-01-05 2015-12-30 촬상소자 및 촬상장치

Publications (2)

Publication Number Publication Date
KR20180098502A true KR20180098502A (ko) 2018-09-04
KR101934696B1 KR101934696B1 (ko) 2019-01-03

Family

ID=56384557

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150189192A Expired - Fee Related KR101934695B1 (ko) 2015-01-05 2015-12-30 촬상소자 및 촬상장치
KR1020180099224A Active KR101934696B1 (ko) 2015-01-05 2018-08-24 촬상소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150189192A Expired - Fee Related KR101934695B1 (ko) 2015-01-05 2015-12-30 촬상소자 및 촬상장치

Country Status (4)

Country Link
US (1) US11539907B2 (ko)
JP (6) JP6218799B2 (ko)
KR (2) KR101934695B1 (ko)
CN (1) CN110231693B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6789709B2 (ja) * 2016-07-28 2020-11-25 キヤノン株式会社 撮像装置
JP6741549B2 (ja) * 2016-10-14 2020-08-19 キヤノン株式会社 撮像装置及びその制御方法
JP6889571B2 (ja) * 2017-02-24 2021-06-18 キヤノン株式会社 撮像装置および撮像システム
JP7076972B2 (ja) 2017-09-29 2022-05-30 キヤノン株式会社 撮像素子及び撮像装置
DE112018004287T5 (de) 2017-09-29 2020-05-14 Canon Kabushiki Kaisha Bildsensor und Bildaufnahmegerät
JP6766095B2 (ja) * 2018-06-08 2020-10-07 キヤノン株式会社 撮像装置、撮像システム、移動体、および積層用の半導体基板
JP7213661B2 (ja) * 2018-11-07 2023-01-27 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
KR102765858B1 (ko) 2019-02-08 2025-02-12 삼성전자주식회사 이미지 센서 장치
JP7244304B2 (ja) * 2019-03-06 2023-03-22 日本放送協会 撮像素子
KR102718206B1 (ko) 2019-09-24 2024-10-18 삼성전자주식회사 이미지 센서 장치
EP3849173A1 (en) * 2020-01-13 2021-07-14 ams Sensors Belgium BVBA Pixel cell, image sensor and method for operating a pixel cell
JP7455588B2 (ja) * 2020-01-17 2024-03-26 キヤノン株式会社 撮像装置
KR20230015948A (ko) * 2020-05-25 2023-01-31 소니그룹주식회사 촬상 장치, 촬상 방법
JP7403506B2 (ja) * 2021-08-05 2023-12-22 キヤノン株式会社 光電変換装置、撮像装置、機器及び光電変換装置の駆動方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030206236A1 (en) 2002-05-06 2003-11-06 Agfa Corporation CMOS digital image sensor system and method
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP4808557B2 (ja) * 2006-07-04 2011-11-02 浜松ホトニクス株式会社 固体撮像装置
JP4289377B2 (ja) 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
EP2190185B1 (en) 2007-09-05 2013-11-06 Tohoku University Solid-state image sensor
EP2192765B1 (en) 2007-09-05 2015-11-11 Tohoku University Solid-state image sensor and drive method for the same
JP4403435B2 (ja) 2007-11-16 2010-01-27 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
JP5224942B2 (ja) * 2008-06-30 2013-07-03 キヤノン株式会社 固体撮像装置
JP5241355B2 (ja) 2008-07-10 2013-07-17 キヤノン株式会社 撮像装置とその制御方法
TWI559763B (zh) * 2009-10-01 2016-11-21 索尼半導體解決方案公司 影像取得裝置及照相機系統
JP5446717B2 (ja) * 2009-10-21 2014-03-19 株式会社ニコン 撮像装置
JP5537905B2 (ja) 2009-11-10 2014-07-02 富士フイルム株式会社 撮像素子及び撮像装置
JP5685898B2 (ja) 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP5709404B2 (ja) * 2010-05-10 2015-04-30 キヤノン株式会社 固体撮像装置およびその駆動方法
JP5762199B2 (ja) * 2011-07-28 2015-08-12 キヤノン株式会社 固体撮像装置
JP5907687B2 (ja) 2011-09-14 2016-04-26 オリンパス株式会社 撮像装置および信号転送装置
US8890047B2 (en) 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP5755111B2 (ja) 2011-11-14 2015-07-29 キヤノン株式会社 撮像装置の駆動方法
JP2013110548A (ja) 2011-11-21 2013-06-06 Canon Inc 固体撮像素子、該固体撮像素子を備えた距離検出装置、該距離検出装置を備えたカメラ
US8905621B2 (en) 2011-11-30 2014-12-09 Osram Sylvania Inc. Luminaire adapter with tombstone cover
US9554115B2 (en) 2012-02-27 2017-01-24 Semiconductor Components Industries, Llc Imaging pixels with depth sensing capabilities
JP6023437B2 (ja) 2012-02-29 2016-11-09 キヤノン株式会社 固体撮像装置及びカメラ
JP6164846B2 (ja) 2012-03-01 2017-07-19 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP6041500B2 (ja) 2012-03-01 2016-12-07 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法
EP4192026A1 (en) 2012-04-19 2023-06-07 Raytheon Company Repartitioned digital pixel
US9270906B2 (en) 2012-05-02 2016-02-23 Semiconductor Components Industries, Llc Exposure time selection using stacked-chip image sensors
US9607971B2 (en) 2012-06-04 2017-03-28 Sony Corporation Semiconductor device and sensing system
TWI583195B (zh) 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
JP5749403B2 (ja) 2012-07-06 2015-07-15 富士フイルム株式会社 撮像装置及び画像処理方法
KR101889932B1 (ko) * 2012-07-25 2018-09-28 삼성전자주식회사 촬영 장치 및 이에 적용되는 촬영 방법
JP5968146B2 (ja) * 2012-07-31 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP2014060573A (ja) 2012-09-18 2014-04-03 Sony Corp 固体撮像素子、制御方法、および電子機器
JP6149369B2 (ja) * 2012-09-27 2017-06-21 株式会社ニコン 撮像素子
JP6099373B2 (ja) 2012-11-29 2017-03-22 オリンパス株式会社 固体撮像装置および電子カメラ
GB2529575B (en) 2012-12-28 2016-09-07 Canon Kk Image pickup element, image pickup apparatus, and method and program for controlling the same
WO2014118868A1 (ja) * 2013-01-30 2014-08-07 パナソニック株式会社 撮像装置及び固体撮像装置
JP2014179778A (ja) * 2013-03-14 2014-09-25 Nikon Corp 信号処理装置、撮像素子、撮像装置および電子機器
JP2014178603A (ja) 2013-03-15 2014-09-25 Nikon Corp 撮像装置
JP2014183206A (ja) * 2013-03-19 2014-09-29 Sony Corp 固体撮像装置および固体撮像装置の駆動方法ならびに電子機器
JP5946421B2 (ja) 2013-03-19 2016-07-06 キヤノン株式会社 撮像装置及びその制御方法
JP5911445B2 (ja) * 2013-03-19 2016-04-27 キヤノン株式会社 撮像装置及びその制御方法
JP6116301B2 (ja) 2013-03-21 2017-04-19 キヤノン株式会社 撮像装置及びその制御方法
JP6234054B2 (ja) * 2013-04-25 2017-11-22 キヤノン株式会社 撮像装置および撮像装置の制御方法
JP2014222863A (ja) * 2013-05-14 2014-11-27 キヤノン株式会社 撮像装置
JP2014239316A (ja) 2013-06-07 2014-12-18 キヤノン株式会社 撮像装置およびその制御方法
JP6253272B2 (ja) 2013-06-18 2017-12-27 キヤノン株式会社 撮像装置、撮像システム、信号処理方法、プログラム、および、記憶媒体
KR102025935B1 (ko) * 2013-06-21 2019-09-26 삼성전자주식회사 이미지 생성 장치 및 이미지 생성 방법
JP6190184B2 (ja) 2013-06-28 2017-08-30 キヤノン株式会社 撮像素子、撮像装置、その制御方法、および制御プログラム
JP6300471B2 (ja) 2013-08-28 2018-03-28 キヤノン株式会社 撮像装置の駆動方法、撮像システムの駆動方法
JP6274788B2 (ja) * 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP6257245B2 (ja) 2013-09-27 2018-01-10 キヤノン株式会社 撮像装置及びその制御方法
JP2015076502A (ja) 2013-10-09 2015-04-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP6314477B2 (ja) 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP6239975B2 (ja) * 2013-12-27 2017-11-29 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
KR102140482B1 (ko) 2013-12-30 2020-08-04 삼성전자주식회사 적층형 이미지 센서의 단위 픽셀 및 이를 포함하는 적층형 이미지 센서
US9479717B2 (en) 2014-02-18 2016-10-25 Semiconductor Components Industries, Llc Image sensor array with external charge detection circuitry
JP6315776B2 (ja) 2014-02-20 2018-04-25 オリンパス株式会社 撮像素子、撮像装置
JP2015194736A (ja) 2014-03-28 2015-11-05 キヤノン株式会社 撮像装置およびその制御方法
JP6261430B2 (ja) 2014-04-01 2018-01-17 キヤノン株式会社 撮像装置及び画像処理システム
US20150296158A1 (en) 2014-04-10 2015-10-15 Forza Silicon Corporation Reconfigurable CMOS Image Sensor
US9344658B2 (en) 2014-07-31 2016-05-17 Omnivision Technologies, Inc. Negative biased substrate for pixels in stacked image sensors

Also Published As

Publication number Publication date
JP6346687B2 (ja) 2018-06-20
JP2016129327A (ja) 2016-07-14
US20220247960A1 (en) 2022-08-04
KR101934696B1 (ko) 2019-01-03
JP6218799B2 (ja) 2017-10-25
US11539907B2 (en) 2022-12-27
KR20160084299A (ko) 2016-07-13
JP7157858B2 (ja) 2022-10-20
JP6929403B2 (ja) 2021-09-01
JP6681431B2 (ja) 2020-04-15
JP7153157B2 (ja) 2022-10-13
CN110231693B (zh) 2022-03-25
JP2021168525A (ja) 2021-10-21
JP2017153105A (ja) 2017-08-31
JP2018170768A (ja) 2018-11-01
CN110231693A (zh) 2019-09-13
JP2020108165A (ja) 2020-07-09
KR101934695B1 (ko) 2019-01-03
JP2022079626A (ja) 2022-05-26

Similar Documents

Publication Publication Date Title
KR101934696B1 (ko) 촬상소자
US11457168B2 (en) Image sensor and image capturing apparatus
KR101595687B1 (ko) 고체 촬상 장치
JP6239975B2 (ja) 固体撮像装置及びそれを用いた撮像システム
JP2014222863A (ja) 撮像装置
KR20120049801A (ko) 고체 촬상 소자 및 카메라 시스템
JP6445866B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
US10425605B2 (en) Image sensor and image capturing apparatus
JP7076972B2 (ja) 撮像素子及び撮像装置
JP2014216866A (ja) 撮像装置および撮像装置の制御方法
KR20140131593A (ko) 고체 촬상 장치
JP2016058877A (ja) 撮像装置及びその制御方法
JP2017060000A (ja) 撮像素子及び撮像装置
JP2013157881A (ja) 撮像装置、その制御方法、および制御プログラム
JP7091044B2 (ja) 撮像素子及び撮像装置
JP2018152649A (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP2017011514A (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 8