KR20170102215A - 전압 램핑 검출 - Google Patents

전압 램핑 검출 Download PDF

Info

Publication number
KR20170102215A
KR20170102215A KR1020177014410A KR20177014410A KR20170102215A KR 20170102215 A KR20170102215 A KR 20170102215A KR 1020177014410 A KR1020177014410 A KR 1020177014410A KR 20177014410 A KR20177014410 A KR 20177014410A KR 20170102215 A KR20170102215 A KR 20170102215A
Authority
KR
South Korea
Prior art keywords
voltage
ramping
transistor
output signal
signal
Prior art date
Application number
KR1020177014410A
Other languages
English (en)
Other versions
KR102425342B1 (ko
Inventor
제이슨 궈
창 탕
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170102215A publication Critical patent/KR20170102215A/ko
Application granted granted Critical
Publication of KR102425342B1 publication Critical patent/KR102425342B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc-Dc Converters (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

정상 상태의 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 방법, 시스템 및 장치로서, 레귤레이트된 전압을 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램핑하는 것 ― 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨임 ―, 레귤레이트된 전압이 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하는 것, 및 출력 신호를 검출하는 것에 응답하여 준비 신호를 생성하는 것을 포함한다.

Description

전압 램핑 검출{VOLTAGE RAMPING DETECTION}
기술분야
본 명세서에 기술되는 예들은 일반적으로 전압 램핑을 검출하기 위한 방법들, 시스템들 및 디바이스들에 관한 것이다.
저작권 공지/허용
이 특허 문서의 개시내용의 일부분들은 저작권 보호를 받는 자료를 포함할 수 있다. 저작권 소유자는, 미국 특허 및 상표 사무국 특허 파일 또는 기록물들에 나타나는 바와 같은 특허 문서 또는 특허 개시내용의 누군가에 의한 재생산에 대해 반대하지 않지만, 그렇지 않은 경우, 어떤 것이든 모든 저작권들을 소유한다. 저작권 공지는 하기에 기술되며 본원의 첨부 도면들에 있는 바와 같은 모든 데이터뿐만 아니라, 하기에 기술되는 임의의 소프트웨어에 적용된다: Copyright ⓒ 2014, Intel Corporation, 전권 소유.
디지털 전자 디바이스들은 프로그램 및 데이터 저장을 위한 휘발성 및/또는 비휘발성 전자 메모리를 통상적으로 포함한다. 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 및/또는 플래시 메모리를 포함하는 광범위한 전자 메모리가 존재한다. 디지털 전자 디바이스들에 대한 시장에서의 경쟁은 더욱더 증가하는 속도 및 감소하는 전력 소모를 요구한다. 전자 메모리에서의 판독 및 기입 시간들은 전자 디바이스 속도들에 대한 상당한 영향을 가지는 중요한 성능 파라미터들이다.
동작들 사이의 준비 시간들과 같이, NAND 메모리 디바이스들에서의 동작 지연의 많은 소스가 존재한다. 예를 들어, NAND 메모리 디바이스 동작들은 워드라인들 및 비트라인들과 같은 내부 노드들의 빈번한 램핑 업 및/또는 램핑 다운을 수반한다. 전압 레귤레이터들은 이러한 내부 노드들을 풀 업 및/또는 다운시킨다. 종래에는, 온-칩 제어기는 다음 이벤트를 시작하기 이전에 램핑이 하나의 이벤트에 대해 완료될 때까지 기다릴 필요가 있다. 또한, 이러한 내부 노드들의 용량성 로딩은 디바이스 동작 모드들에 의존한다. 램핑 지연들은 프로세스 변경들, 공급 전압들 및 온도 조건들에 또한 의존한다. 또한, 3D(3차원) NAND 메모리 디바이스들은 워드라인들 및 다른 내부 노드들에 대해 훨씬 더 큰 용량성 로딩들을 가진다. 온-칩 전하 펌프들이 더 낮은 전압들을 요구되는 더 높은 전압들까지 증가시키는데 시간이 걸린다. 동작들을 수행하기 위해, 내부 노드들은 "플랫-톱(flat-top)" 전압에 도달하는데 상당한 시간을 필요로 하며, 요구되는 시간량은 상이한 동작 모드들 및 동작 조건들에 대해 상당히 달라질 수 있다. 제어기들은 트림가능한(trimmable) 지연들을 가지는 준비 시간들을 전통적으로 관리한다. 종래에는, 지연 트림 설정들(delay trims settings)은 테스트 시뮬레이션 및 디바이스 특성화 결과들에 기초하여 계산되며, 최악의 경우의 조건들을 고려한다. 따라서, 공칭의 또는 빠른 조건들하에서, 심지어, 내부 전압 램핑이 완료되었을 때에도, 제어기는 최악의 경우의 조건에 기초한 트림 설정들에 의해 결정되는 지연 동안 기다릴 것이다. 따라서, 트림가능한 지연 설정들은 평균 NAND tR(판독 시간) 및 tProg(기입 시간) 파라미터들을 증가시킴으로써 공칭 조건들 또는 최악의 경우의 조건들보다 더 양호한 조건들 하에서 성능 시간들에 부정적으로 영향을 줄 수 있다.
실시예들의 다양한 장점들은 후속하는 명세서 및 청구되는 청구항들을 판독함으로써, 그리고 후속하는 도면들을 참조함으로써, 본 기술분야의 통상의 기술자에게 명백해질 것이다.
도 1은 램핑 전압 플랫-톱을 검출하는 시스템의 예를 예시하는 블록도이다.
도 2a는 램핑 검출 시스템을 포함하는 메모리 디바이스를 예시하는 블록도이다.
도 2b는 램핑 검출기를 포함하는 메모리 디바이스를 예시하는 블록도이다.
도 3은 램핑 검출 시스템에 대한 회로의 예를 예시한다.
도 4는 정상 상태의 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 다양한 신호들에 대한 타이밍의 예를 예시하는 타이밍도이다.
도 5는 정상 상태의 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 예시적인 프로세스를 예시하는 블록도이다.
도 6은 메모리 디바이스 I/O 스윙 제어가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다.
도 7은 메모리 디바이스 I/O 스윙 제어가 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다.
하기에 기술되는 실시예들의 일부 또는 전부를 도시할 수 있는 도면들의 설명을 포함할 뿐만 아니라, 본원에 제시되는 발명의 개념들의 다른 잠재적인 실시예들 또는 구현예들을 논의하는, 특정 상세항목들 및 구현예들의 기재가 후속한다.
실시예에서, 다양한 동작들에 대한 전압 램핑의 완료를 정확하게 검출하기 위해 AND 메모리 디바이스에서 아날로그 검출 회로가 구현될 수 있다. 전압 램핑의 완료의 검출은 "플랫-톱(flat-top)" 검출로서 지칭된다. 대부분의 동작 조건들 하에서, 램핑 검출 회로는 동작 지연들, 예를 들어, 전통적으로 트림가능한 지연 설정들과 연관된 지연들을 감소시킬 수 있다. 플랫-톱 검출을 이용하여, 최악의 조건들이 아닌 임의의 조건 하에서, 전압 램핑 검출은 전압 램핑의 완료 시에 출력 신호를 생성한다. 전압 램핑 검출은 전압 램핑이 완료되었음을 제어기에 표시하기 위한 출력 신호를 NAND 제어기에 송신하고, 제어기는 동작을 실행할 수 있다. 램핑 검출로부터 표시를 수신한 이후, 제어기는 최악의 경우의 조건 지연 시간들을 기다릴 필요 없이 후속적인 메모리 액세스 동작 또는 이벤트로의 움직임을 조장할 수 있다.
도 1은 램핑 전압 플랫-톱을 검출하는 시스템의 예를 예시하는 블록도이다. "램핑"은 본원에서 타겟 전압 레벨로의 전압의 연속적인 증분적 증가들을 지칭한다. 램핑 전압 플랫-톱은 레귤레이트된 전압이 정상 상태인 타겟 전압 레벨에 도달하는 지점이다. "정상 상태" 전압은 본원에서 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨을 지칭한다. 레귤레이트된 전압이 정상 상태 타겟 전압 레벨에 도달할 때, 전압 램핑은 타겟 전압 레벨에 대해 수용되는 허용오차 범위 내에서 실질적으로 완료된다. 수용되는 허용오차는, 본 기술분야에서 이해되는 바와 같이, 레귤레이트된 전압의 부수적인 변동들(incidental fluctuations)을 허용한다. 통상적으로, 전압이 정상 상태에 있음을 결정하는 것은 전압 레벨이 실질적으로 일정하게 유지되고 있음을 결정할 시간 기간을 요구할 수 있다. 본원에 기술되는 바와 같이, 검출 회로는 타겟 전압이 정상 상태에 있다고 결정하도록 기다릴 필요 없이, 그것이 초기에 도달되자마자 플랫 톱을 검출하는 것으로 간주된다. 정상 상태에 대한 기준은, 검출되는 플랫 톱 전압이 레귤레이터가 정상 상태 동작에서 출력할 전압임을 나타낸다.
실시예에서, 램핑 검출 시스템(100)은 전압 램핑 검출기(104)에 커플링되는 전압 레귤레이터(102)를 포함한다. 전압 레귤레이터(102)는 공급 전압을 수신하고 레귤레이트된 전압을 출력한다. 전압 레귤레이터(102)는 공급 전압을 정상 상태인 타겟 전압으로 레귤레이트하고, 레귤레이트된 전압이 정상 상태인 타겟 전압 레벨에 언제 도달하는지를 검출한다. 전압 레귤레이터(102)는 레귤레이트된 전압이 정상 상태 타겟 전압 레벨에 도달했음을 나타내는 출력 신호를 생성한다.
실시예에서, 전압 레귤레이터는 출력 신호를 램핑 검출기(104)에 제공한다. 램핑 검출기(104)는 출력 신호에 기초하여 준비 신호를 생성하도록 구성된다. 준비 신호는 전압 램핑이 완료되었음을 나타낸다. 램핑 검출기(104)는 프로세싱될 준비 신호를 제어기에 송신한다. 전압 램핑은, 레귤레이트된 전압이 임계 값에 도달할 경우 완료되며, 임계 값은 전압 기준 신호에 비례한다. 램핑 검출기(104)는 공통 소스 증폭기를 포함할 수 있다. 일 실시예에서, 출력 신호는 전압 레귤레이터(102) 내의 기존 비교기로부터 획득된다. 따라서, 전체 추가 회로는 최소이며, 레이아웃 크기에 대해 큰 영향을 가지지 않아야 한다. 실시예에서, 아날로그 검출 회로를 사용하여 내부 전압 램핑의 완료를 검출하는 것은 판독 및/또는 프로그래밍과 같은 다양한 동작들을 수행하는데 걸리는 시간을 감소시킴으로써 대부분의 동작 조건들 하에서 지연들을 단축시킬 수 있다.
도 2a는 램핑 검출 시스템을 포함하는 메모리 디바이스의 실시예를 예시하는 블록도이다. 실시예에서, 메모리 디바이스(218)는 램핑 검출 시스템(200), 제어기(202) 및 전하 펌프(206)를 포함한다. 메모리 디바이스(218)는 NAND 플래시 메모리, NOR 플래시 메모리, 상변화 메모리, 저항성 메모리, 자기저항성 메모리, 강유전성 메모리를 포함하는 임의의 타입의 메모리 기술, 또는 다른 메모리 기술, 및/또는 이들의 조합을 나타낸다. 램핑 검출 시스템(200)은 램핑 검출 시스템(100)에 따른다. 따라서, 램핑 검출 시스템(200)의 엘리먼트들은 램핑 검출 시스템(100)의 엘리먼트들과 유사한 특징들을 가질 수 있다.
제어기(202)는 연관된 메모리 액세스 커맨드들에 대한 판독, 기입, 및/또는 소거 동작들과 같은, 연관된 메모리 제어기(구체적으로 도시되지 않음)로부터의 메모리 액세스 커맨드들에 응답하여 메모리 디바이스(218)에 의해 수행될 동작들을 제어한다. 제어기(202)는 메모리 디바이스(218) 상에 배치된다. 제어기(202)는 메모리 디바이스(218)와 연관된 메모리 제어기 사이의 I/O(입력/출력)의 동작과 연관된 타이밍 및 스케쥴링, 및 저장 매체(예를 들어, 어레이(216))에의 액세스에 연관된 타이밍 및 스케쥴링을 제어한다.
실시예에서, 전하 펌프(206)는 전압 레귤레이터(220)에 공급 전압(208)을 제공한다. 전압 레귤레이터(220)는 레귤레이트된 전압(214)을 어레이(216) 내의 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램프시키고, 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨이다. 전하 펌프(206)에 의해 공급되는 전압들은 통상적으로 5.0 내지 20.0V 정도이다. 그러나, 상이한 전압들이 전하 펌프(206)에 의해 공급될 수 있고, 청구되는 발명 대상은 예에 제한되지 않는다. 전압 레귤레이터(220)는 이러한 전압들을 하향 레귤레이트시켜서 타겟 전압 레벨에서의 레귤레이트된 전압(214)을 생성한다. 예를 들어, 전압 레귤레이터(220)는 공급 전압(208)을 레귤레이트시켜서 10V 레귤레이트된 전압(214)을 생성하여 기입 동작을 수행할 수 있다. 전압 레귤레이터(220)가 다양한 동작들에 대한 상이한 전압들을 생성할 수 있고, 청구되는 발명 대상이 예에 제한되지 않는다는 것이 이해될 것이다.
실시예에서, 전압 레귤레이터(220)는 레귤레이트된 전압(214)을 검출하거나 모니터링한다. 타겟 전압에 도달할 때, 전압 레귤레이터(220)는 레귤레이트된 전압(214)이 타겟 전압 레벨에 도달했음을 나타내는 내부 피드백에 기초하여 내부 신호를 생성한다. 내부 신호는 레귤레이트된 전압(214)이 정상 상태 타겟 전압 레벨에 있음을 나타낸다. 실시예에서, 본 기술분야에서 이해될 바와 같이, 내부 신호는, 레귤레이트된 전압(214)이 수용되는 허용오차들 및 변경들 내의 타겟 전압 레벨에서 유지되는 한 지속될 수 있다. 전압 레귤레이터(220)는 내부 신호에 기초하여 출력 신호(210)를 생성한다. 이전에 기술된 것에 따라, 출력 신호(210)는 레귤레이트된 전압(214)의 램핑이 수용되는 허용오차 범위 내에서 실질적으로 완료됨을 나타낸다. 전압 레귤레이터(220)는 출력 신호(210)를 램핑 검출기(222)에 포워딩(forward)한다. 실시예에서, 램핑 검출기(222)는 출력 신호(210)의 검출에 기초하여 준비 신호(212)를 생성한다. 램핑 검출기(222)는 준비 신호(212)를 제어기(202)에 포워딩한다.
실시예에서, 제어기(202)는 준비 신호(212)를 체크 및/또는 프로세싱한다. 준비 신호(212)가 하이로 갈때, 제어기(202)는 내부 전압 램핑이 수용되는 허용오차 범위 내에서 실질적으로 완료된다고 추론한다. 제어기(202)는 다양한 방식들로 준비 신호(212)에 응답한다. 예를 들어, 제어기(202)는 준비 신호(212)에 기초하여 동작을 수행하도록 부하 회로를 트리거링할 수 있다. 제어기(202)는 또한 준비 신호(212)를 검출하는 것에 응답하여 다음 동작 및/또는 커맨드로 또한 이동할 수 있다. 실시예에서, 부하 회로는 워드라인 또는 비트라인을 포함한다. 실시예에서, 메모리 디바이스(218)로의 램핑 검출 시스템(200)의 추가는 최소의 추가적인 회로 추가를 가지고 메모리 디바이스(218)에서 이미 이용가능한 회로를 사용할 수 있다.
도 2b는 램핑 검출기를 포함하는 메모리 디바이스의 실시예를 예시하는 블록도이다. 실시예에서, 메모리 디바이스(228)는 램핑 검출기(222), 제어기(202) 및 전하 펌프(206)를 포함한다. 도 2a의 메모리 디바이스(218)와 같이 전압 레귤레이터에 의해 하향 레귤레이트되지 않고, 메모리 디바이스(228)가 전하 펌프(206)에 직접 커플링되는 램핑 검출기(222)를 포함한다는 것이 보여질 것이다. 이러한 구현예가 메모리 디바이스(218)에 대해 메모리 디바이스(228)의 램핑 검출기(222) 및/또는 전하 펌프(206)에 대한 변경을 요구할 수 있다는 것이 이해될 것이다. 전하 펌프(206)는 레귤레이트된 전압(214)을 어레이(216) 내의 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램프시킨다. 타겟 전압에 도달할 때, 전하 펌프(206)는 레귤레이트된 전압(214)이 타겟 전압 레벨에 도달했음을 나타내는 내부 피드백에 기초하여 내부 신호를 생성한다. 내부 신호는 레귤레이트된 전압(214)이 타겟 전압 레벨에 있으며 정상 상태에 있음을 나타낸다. 일 실시예에서, 전하 펌프(206)는 내부 신호에 기초하여 출력 신호(210)를 생성한다. 본 기술분야에서 이해될 바와 같이, 출력 신호(210)는 레귤레이트된 전압(214)의 램핑이 수용되는 허용오차 범위 내에서 실질적으로 완료됨을 나타낸다. 전하 펌프(206)는 출력 신호(210)를 램핑 검출기(222)에 포워딩시킨다. 실시예에서, 램핑 검출기(222)는 출력 신호(210)의 검출에 기초하여 준비 신호(212)를 생성한다. 램핑 검출기(222)는 그것이 이후 제어기(202)에 송신할 준비 신호(212)를 생성한다. 준비 신호(212)가 하이로 갈 때, 제어기(202)는 내부 전압 램핑이 실질적으로 완료되며, 준비 신호(212)에 기초하여 동작을 수행하도록 부하 회로를 트리거링할 수 있다고 추론한다.
도 3은 정상 상태의 타겟 전압으로의 전압 램핑을 검출하기 위한 회로를 포함하는 램핑 검출 시스템의 실시예를 예시한다. 실시예에서, 램핑 검출 시스템(300)은 전압 레귤레이터(316) 및 램핑 검출기(326)를 포함한다. 램핑 검출기(326)는 램핑 검출기 회로(304)를 포함한다. 전압 레귤레이터(316)는 전압 레귤레이터 회로(302)를 포함한다. 램핑 검출 시스템(300)은 램핑 검출 시스템들(100 및 200)에 따른다. 따라서, 램핑 검출 시스템(300)의 엘리먼트들은 램핑 검출 시스템들(100 및 200)의 엘리먼트들과 유사한 특징들을 가질 수 있다.
실시예에서, 전압 레귤레이터 회로(302)는 공급 전압(Vs)(328)을 레귤레이트된 전압(332)으로 레귤레이트하는데, 이는 정상 상태에서 부하 회로의 동작을 위한 타겟 전압 레벨이다. 초기에 공급 전압이 타겟 전압보다 더 낮을 것임이 이해될 것이다. 따라서, 레귤레이터 회로(302)는 공급 전압(328)이 타겟 전압으로 하향 레귤레이트할 만큼 충분히 낮을 때까지 공급 전압(328)에 대해 대응적으로 증가하도록 레귤레이트된 전압(Vreg)(332)을 램프시킬 것이다. 초기 전압 출력과 정상 상태 타겟 전압에 도달하는 것 사이의 동작 기간은 전압 램핑 또는 램핑 기간이다. 전압 램핑은 레귤레이트된 전압(332)이 초기에 타겟 전압 레벨을 교차하거나 초과할 때 실질적으로 완료된다. 전압 기준 신호(Vref)(308)는 타겟 전압에 비례하는 임계값으로 설정된다. 전압 레귤레이터 회로(302)는 노드(354)에서의 전압이 전압 기준 신호(308) 이하인지, 또는 전압 기준 신호(308)보다 더 큰지를 나타내도록 출력 신호(330)를 생성한다. 하기에 더 상세히 기술되는 바와 같이, 노드(354)에서의 전압은, 레귤레이트된 전압(332)이 타겟 전압 레벨에서 정상 상태일 때 전압 기준 신호(308)와 동일하도록 설계된다.
실시예에서, 램핑 검출기 회로(304)는 전압 레귤레이터 회로(302)에 커플링된다. 램핑 검출기 회로(304)는 출력 신호(330)가 풀-다운 트랜지스터(N2)(320)를 턴온 시키는 것에 응답하여 제어기(도 2a 또는 도 2b의 제어기(202)와 같은)에 준비 신호(334)를 생성한다. 트랜지스터(N2)(320)는 트랜지스터 N1(318)와 매칭되며, 출력(330)이 트랜지스터(N1)(318)를 턴온시키도록 트리거링할 때 트리거링할 것이다.
실시예에서, 전압 레귤레이터 회로(302)는 레귤레이트된 전압(332)이 타겟 전압 레벨에 언제 도달했는지를 식별하는 비교기(306)를 포함한다. 예를 들어, 비교기(306)는 전압 기준 신호(308)를 전압 피드백 신호(Vfb)(310)와 비교하여 레귤레이트된 전압(332)이 정상 상태에서 타겟 전압 레벨에 도달했는지를 검출한다. 공급 전압(328)이 램프 업 함에따라, 전압 피드백 신호(310)의 전압 레벨은 레귤레이트된 전압(332)의 전압 레벨에 비례하여 증가한다. 피드백 신호(310)는 레귤레이트된 전압(332)과 저전압 레일 사이에 커플링되는 전압 분배기(356)의 공통 노드(354)에서 생성된다. 피드백 신호(310)의 전압 레벨이 전압 분배기(356)에서의 저항기들의 비에 따라 분할되는 레귤레이트된 전압(332)과 동일하다는 것이 이해될 것이다. 전압 분배기(356)는 제1 저항기(312) 및 제2 저항기(314)를 포함한다. 통상적으로 제1 저항기(312)는 제2 저항기(314)보다 더 큰 저항을 가진다. 제1 저항기(312) 대 제2 저항기(314)의 저항의 비는, 레귤레이트된 전압(332)이 타겟 전압에 도달할 때까지 전압 기준 신호(308) 미만의 피드백 신호(310)를 구동시킨다.
일 실시예에서, 제1 저항기(312) 및 제2 저항기(314)는 고정된 저항값들이다. 일 실시예에서, 제1 저항기(312)는 가변 저항기이고, 전압 레귤레이터(316)의 구성에 기초하여 상이한 저항으로 프로그래밍될 수 있다(예를 들어, 레귤레이트된 전압(332)에 대해 상이한 타겟 출력 전압들에 기초하여 상이한 값으로 설정됨). 일 실시예에서, 제2 저항기(314)는 가변 저항기이고, 전압 레귤레이터(316)의 구성에 기초하여 상이한 저항으로 프로그래밍될 수 있다. 일 실시예에서, 제1 저항기(312) 및 제2 저항기(314) 모두는 가변 저항기들이다.
실시예에서, 전압 피드백 신호(310)는 레귤레이트된 전압(332)의 램핑의 실질적인 완료 시에 전압 기준 신호(308)를 초과한다. 본 기술분야에 공지된 바와 같이, 램핑의 실질적인 완료는 수용되는 허용오차들 내의 램핑의 완료를 지칭한다. 램핑이 실질적인 완료는 수용되는 허용오차 내의 타겟 전압 레벨에 도달하는 것을 지칭하며, 타겟 전압 레벨의 퍼센티지를 달성하는 것과 대조될 수 있다는 것이 이해될 것이다. 비교기(306)는 전압 피드백 신호(310) 및 전압 기준 신호(308)를 비교한다. 전압 피드백 신호(310)가 전압 기준 신호(308)를 초과할 때, 출력 신호(330)는 로우에서 하이로 트랜지션한다. 회로들이 리버스 로직(reverse logic) 상에서 동작하도록 구성될 수 있다는 것이 이해될 것이며, 여기서, 로우에서 하이로 트랜지션하는 출력 신호(330)가 플랫 톱에 도달했다는 표시를 트리거링한다. 실시예에서, 전압 피드백 신호(319)는 레귤레이트된 전압(332)이 타겟 전압에 도달할 때 전압 기준 신호(308)를 초과한다. 따라서, 비교기(306)는 레귤레이터 전압(332)이 플랫 톱 전압을 달성할 때의 표시를 생성한다고 할 수 있다. 출력 신호(330)가 높은 출력 전압으로 트랜지션할 때, 출력 신호(330)는 제1 트랜지스터(N1)(318)를 활성화시킨다. 이러한 방식으로, 전압 레귤레이터(316)는 레귤레이트된 전압(332)이 언제 타겟 전압에 도달했는지를 검출하고, 예를 들어, 트랜지스터들(350 및 352)을 턴오프시킴으로써 전압 서플라이(328)에 피드백을 제공한다. 실시예에서, 전압 서플라이(328)는 전하 펌프에 의해 공급될 수 있다.
실시예에서, 램핑 검출기 회로(304)는 출력 신호(330)를 수신하고, 출력 신호(330)에 응답하여(예를 들어, 출력 신호의 트랜지션에 응답하여) 준비 신호(334)를 생성한다. 램핑 검출기 회로(304)는 다양한 방식으로 전압 레귤레이터 회로(302)에 커플링될 수 있다. 일 실시예에서, 전압 레귤레이터 회로(302) 내의 제1 트랜지스터(318)는 램핑 검출기 회로(304) 내의 제2 트랜지스터(320)에 매칭된다. 따라서, 제1 트랜지스터(318) 및 제2 트랜지스터(320)의 동작이 시스템(300)의 동작 조건들과는 상관없이 비례할 것임이 이해될 것인데, 왜냐하면 이들이 동일한 기판에서 동일한 프로세싱에 의해 생성되기 때문이다. 일 실시예에서, 제1 트랜지스터(318) 및 제2 트랜지스터(320)는 병렬로 커플링될 수 있고, 소스를 공유할 수 있다. 공통 소스 트랜지스터들은 동일한 제조 프로세스에 의해 생성되고, 상이한 게이트들에 의해 활성화될 수 있다. 일 실시예에서, 트랜지스터들(318 및 320)의 게이트들 및 소스들 모두가 커플링되고, 트랜지스터들은 상이한 회로들을 별도로 구동시키기 위해 상이한 드레인들을 가진다. 트랜지스터(320)의 드레인은 트랜지스터들(350 및 352)을 제어하여 전압 레귤레이터 회로의 출력 전압을 레귤레이트할 수 있다. 트랜지스터(320)의 드레인은 인버터(322)에 대한 입력을 로우로 구동시킨다. 제1 트랜지스터(318) 및/또는 제2 트랜지스터(320)는 N-타입 금속-산화물-반도체 로직(NMOS 디바이스들 또는 본 기술분야의 통상의 기술자에게 공지된 다른 트랜지스터 기술들일 수 있다.
실시예에서, 램핑 검출기 회로(304)는 저전류 바이어스 신호(Vbias)(324)에 의해 "온" 상태로 유지되는 인버터(322)를 포함한다. 바이어스 전류는 작으며, 따라서 전력 소모를 최소화시킨다. 저전류 바이어스 신호(324)는 Vbias에 의해 활성화되는 p-타입 트랜지스터의 임계 전압(Vt)과 동일하거나 약간(barely) 위에 있는 바이어스 레벨이다. 따라서, p-타입 트랜지스터는 약하게 온되어, 저전류를 도통시킬 것이다. p-타입 트랜지스터에 의해 도통되는 전류의 양은 출력(330)에 의해 활성화될 때 제2 트랜지스터(320)를 통해 흐르는 전류에 의해 압도당할 것이다. 전압 레귤레이터 회로(302)는 출력 신호(330)를 램핑 검출기 회로(304)에 송신한다. 출력 신호(330)는 제2 트랜지스터(320)를 활성화시킨다. 비교기 입력 오프셋으로 전환될 때, 제1 트랜지스터(318) 및 제2 트랜지스터(320) Vt 미스매치(mismatch)는 비교기(306) 제1 스테이지 이득에 의해 분할된다. 따라서, 작게 시작할 2개의 트랜지스터들 사이의 임의의 미스매치는 무시가능할 것이다. 제2 트랜지스터(320)의 활성화에 응답하여, 램핑 검출기 회로(304)는 준비 신호(334)를 생성한다. 예를 들어, 제2 트랜지스터(320)의 활성화는 인버터(322)의 입력이 로우가 되어 준비 신호(334)를 생성하게 한다. 예를 들어, 준비 신호(334)는 메모리 디바이스의 온-다이 또는 온-칩 제어기라 지칭되는, 프로세싱을 위한 제어기에 전파된다. 예를 들어, 제어기는 레귤레이트된 전압(332)이 정상 상태인 타겟 전압에 도달했다는 것을 준비 신호(334)에 기초하여 추론할 수 있고, 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨이다. 제어기는 준비 신호(334)에 기초하여 동작을 트리거링할 수 있다.
실시예에서, 전압 레귤레이터(316)는 레귤레이트된 전압(332)이 정상 상태인 타겟 전압에 도달했을 때 동작의 실행 동안의 기간들에 잠재적으로 당면할 수 있고, 이후 레귤레이트된 전압(332)은 예를 들어, 공급 전압(328)에서의 변동 동안 타겟 전압 아래로 잠시 떨어진다. 일 실시예에서, 전압 레귤레이터 회로(302) 및/또는 램핑 검출기 회로(304)는 임의의 특정 동작의 실행 동안 출력 신호(330)의 제1 트랜지션 시 래치를 트리거링하는 회로(필수적으로 도시되지는 않음)를 포함한다. 이러한 래치는 스티키 래치라 지칭될 수 있고, 트리거링된 이후 그 값을 유지할 것이며, 다시 트리거링될 수 있기 이전에 리셋을 요구한다. 또다른 실시예에서, 제어기는 준비 신호(334)를 동작마다 한번 프로세싱하여, 레귤레이트된 전압(332)에서의 변동들이 준비 신호(334)의 다수의 반복들이 프로세싱되는 것을 야기하는 것을 방지한다.
도 4는 정상 상태의 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 다양한 신호들의 타이밍의 실시예를 예시하는 타이밍도이다. 실시예에서, 기준 전압(Vref)(410)은 전압 레귤레이터(102)와 같은 전압 레귤레이터에 공급되는 고정된 전압이다. 시간(402)에서 시작하여, 시간(404)에서 레귤레이트된 전압(Vreg)(414)이 동일한 기간 내에 로우에서 하이로 감에 따라, 피드백 전압(Vfb)(412)은 로우에서 하이로 간다. 실시예에서, 레귤레이트된 전압(414)은 부하 회로로서 워드라인을 충전시킨다. 따라서, 레귤레이트된 전압(414)이 로우에서 하이로 감에 따라 워드라인 전압(Vwl)(406)이 로우에서 하이로 간다. 그러나, 워드라인 전압(406) 상의 가능한 RC 지연들로 인해, 워드라인 전압(406)은 레귤레이트된 전압(414)만큼 빨리 타겟 전압 레벨 또는 "플랫-톱"에 도달하지 않을 수도 있다. 예를 들어, 워드라인 전압(406)은, 시간(404)에서 레귤레이트된 전압(414)이 플랫-톱에 도달할 때보다 더 이후인 시간(408)에 타겟 전압 레벨 또는 플랫-톱에 도달한다. 따라서, 실시예에서, 제어기는 레귤레이트된 전압(414)에 대한 플랫 톱 표시와 타겟 전압 레벨에 있는 워드라인 전압(406)에 기초한 동작 사이의 특정량의 지연 내에 스케쥴링하거나 구축하여, 워드라인 전압(406)의 RC 지연을 고려할 수 있다. 다이어그램이 특정 전압 레벨들을 표시하지 않지만, 레귤레이트된 전압(414) 및 워드라인 전압(406)이 기준 전압(410) 및 피드백 전압(412)보다 더 큰 전압 값으로 충전한다는 것이 이해될 것이다. 예를 들어, 피드백 전압(412)은 도 3에 예시된 바와 같이 분할될 수 있는데, 여기서 피드백 전압은 제1 저항기(312) 대 제2 저항기(314)의 비에 종속적이다. 준비 신호(418)는 레귤레이트된 전압(414)이 시간(404)에서 타겟 전압 레벨 또는 플랫-톱에 도달할 때 턴 "온"할 것이고, 출력 신호(416)는 또한 시간(402)에서 활성화된다. 실시예에서, 준비 신호(418)는 디지털이며, 대략 시간(404)에서 신속하게 스윙업하기 시작하여 대략 시간(408)에서 스윙을 완료할 수 있다.
도 5는 정상 상태의 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 실시예의 프로세스를 예시하는 블록도이다. 프로세스(500)는 동작(502)에서 시작하며, 여기서 전압 레귤레이터가 전하 펌프로부터 전압 서플라이를 수신한다. 전압은 예를 들어, 약 3.0V 내지 약 35.0V의 높은 전압일 수 있다. 동작(504)에서, 전압 레귤레이터는 전압 서플라이를 제어함으로써 부하 회로의 동작 동안 정상 상태에서 약 3.0v 내지 약 ~35.0V의 타겟 전압 레벨로 레귤레이트된 전압을 램프시킨다. 이러한 전압 범위들은 단지 예시적인 범위들이며, 본원에 기술되는 다양한 실시예들에 따라 다른 전압들이 사용될 수 있으며, 청구되는 발명 대상은 그렇게 제한되지 않는다. 동작(506)에서, 전압 레귤레이터는 레귤레이트된 전압이 정상 상태 타겟 전압 레벨에 도달했음을 표시하는 출력 신호를 생성한다. 전압 레귤레이터는 타겟 전압 레벨에 도달하는 레귤레이트된 전압의 검출에 응답하여 출력 신호를 생성한다. 실시예에서, 전압 레귤레이터는 레귤레이트된 전압이 다양한 방법들에 의해 정상 상태인 타겟 전압 레벨에 언제 도달하는지를 검출한다. 한 가지 이러한 방법은 레귤레이트된 전압과 연관된 피드백 신호를 레귤레이트된 전압에 대한 타겟 전압 레벨로 설정되는 기준 전압 신호와 비교함에 의한 것이다. 실시예에서, 전압 레귤레이터는 피드백 신호가 기준 전압 신호를 초과하는 경우 출력 신호를 생성한다. 동작(508)에서, 램핑 검출기는 출력 신호를 검출하는 것에 응답하여 준비 신호를 생성한다. 실시예에서, 출력 신호는 제1 트랜지스터를 활성화시킨다. 제1 트랜지스터는 전압 레귤레이터 내에 배치되며, 램핑 검출기 내의 제2 트랜지스터에 커플링된다. 제1 트랜지스터 및 제2 트랜지스터는, 예를 들어, 병렬로 커플링된다. 따라서, 출력 신호는 전압 레귤레이터로부터 램핑 검출기로 전파된다. 실시예에서, 제1 트랜지스터 및 제2 트랜지스터는 매칭된다. 동작(510)에서, 램핑 검출기는 준비 신호를 제어기에 전파시킨다. 실시예에서, 준비 신호는 제2 트랜지스터의 활성화에 응답하여 제어기에 전파된다. 동작(512)에서, 제어기는 준비 신호에 기초하여 동작을 트리거링한다. 실시예에서, 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인이다.
도 6은 램핑 검출이 구현될 수 있는 컴퓨팅 시스템의 블록도이다. 시스템(600)은 본원에 기술되는 임의의 실시예에 따른 컴퓨팅 디바이스를 나타내며, 랩톱 컴퓨터, 데스크톱 컴퓨터, 서버, 게임 또는 엔터테인먼트 제어 시스템, 스캐너, 복사기, 프린터기, 라우팅 또는 스위칭 디바이스, 또는 다른 전자 디바이스일 수 있다. 시스템(600)은 프로세서(620)를 포함하며, 이는 시스템(600)에 대한 프로세싱, 동작 관리, 및 명령들의 실행을 제공한다. 프로세서(620)는 임의의 타입의 마이크로프로세서, 중앙 처리 장치(CPU), 프로세싱 코어, 또는 시스템(600)에 대한 프로세싱을 제공하는 다른 프로세싱 하드웨어를 포함할 수 있다. 프로세서(620)는 시스템(600)의 전체 동작을 제어하며, 하나 이상의 프로그래밍가능한 범용 또는 특수 목적 마이크로프로세서들, 디지털 신호 프로세서(DSP)들, 프로그래밍가능한 제어기들, 응용 주문형 집적 회로(application specific integrated circuit)(ASIC)들, 프로그래밍가능한 로직 디바이스(PLD)들 등, 또는 이러한 디바이스들의 조합일 수 있거나, 또는 이들을 포함할 수 있다.
메모리 서브시스템(630)은 시스템(600)의 주 메모리를 나타내며, 프로세서(620)에 의해 실행될 코드, 또는 루틴을 실행할 시에 사용될 데이터 값들에 대한 임시 저장소를 제공한다. 메모리 서브시스템(630)은 판독-전용 메모리(ROM), 플래시 메모리, 하나 이상의 다양한 랜덤 액세스 메모리(RAM), 또는 다른 메모리 디바이스들과 같은 하나 이상의 메모리 디바이스들, 또는 이러한 디바이스들의 조합을 포함할 수 있다. 메모리 서브시스템(630)은, 특히, 시스템(600) 내 명령들의 실행을 위한 소프트웨어 플랫폼을 제공하기 위한 운영 체제(OS)(636)를 저장하고 호스팅한다. 추가로, 다른 명령들(638)은 메모리 서브시스템(630)으로부터 저장되고 실행되어 시스템(600)의 프로세싱 및 로직을 제공한다. OS(636) 및 명령들(638)은 프로세서(620)에 의해 실행된다. 메모리 서브시스템(630)은 그것이 데이터, 명령들, 프로그램들 또는 다른 항목들을 저장하는 메모리 디바이스(632)를 포함한다. 일 실시예에서, 메모리 서브시스템은 메모리 제어기(634)를 포함하는데, 이는 커맨드들을 생성하여 메모리 디바이스(632)에 발행하는 메모리 제어기이다. 메모리 제어기(634)가 프로세서(620)의 물리적 부분일 수 있다는 것이 이해될 것이다. 메모리 제어기(634)는 본원에서 전술된 바와 같이 전압 램핑 완료를 검출하는 램핑 검출 시스템(680)에 커플링된다.
프로세서(620) 및 메모리 서브시스템(630)은 버스/버스 시스템(610)에 커플링된다. 버스(610)는 적절한 브리지들, 어댑터들 및/또는 제어기들에 의해 접속되는, 임의의 하나 이상의 별도의 물리적 버스들, 통신선들/인터페이스들, 및/또는 점-대-점 접속들을 나타내는 추상적 개념(abstraction)이다. 따라서, 버스(610)는, 예를 들어, 시스템 버스, 주변 컴포넌트 상호접속(PCI) 버스, 하이퍼전송 또는 산업 표준 아키텍처(ISA) 버스, 소형 컴퓨터 시스템 인터페이스(SCSI) 버스, 유니버설 직렬 버스(USB), 또는 전자 전기 기술자 협회(IEEE) 표준 1394 버스(공통적으로 "파이어와이어"라고 지칭됨) 중 하나 이상을 포함할 수 있다. 버스(610)이 버스들은 또한 네트워크 인터페이스(650) 내의 인터페이스들에 대응할 수 있다.
시스템(600)은 버스(610)에 커플링되는 하나 이상의 입력/출력(I/O) 인터페이스(들)(640), 네트워크 인터페이스(650), 하나 이상의 내부 대용량 저장 디바이스(들)(660), 및 주변 인터페이스(670)를 또한 포함한다. I/O 인터페이스(640)는 이를 통해 사용자가 시스템(600)과 상호작용하는 하나 이상의 인터페이스 컴포넌트들(비디오, 오디오 및/또는 영문자 인터페이싱)을 포함할 수 있다. 네트워크 인터페이스(650)는 하나 이상의 네트워크들을 통해 원격 디바이스들(예를 들어, 서버들, 다른 컴퓨팅 디바이스들)과 통신하는 능력을 시스템(600)에 제공한다. 네트워크 인터페이스(650)는 이더넷 어댑터, 무선 상호접속 컴포넌트들, USB(유니버설 직렬 버스), 또는 다른 유선 또는 무선 표준-기반 또는 사유 인터페이스들을 포함할 수 있다.
저장소(660)는 하나 이상의 자기, 고체 상태, 또는 광학 기반 디스크들, 또는 그 조합과 같은, 비휘발성 방식으로 대량의 데이터를 저장하기 위한 임의의 종래의 매체일 수 있거나 이를 포함할 수 있다. 저장소(660)는 지속적인 상태로 코드 또는 명령들 및 데이터(662)를 유지시킨다(즉, 시스템(600)에 대한 전력의 중단에도 값이 유지된다). 저장소(660)는 일반적으로 "메모리"인 것으로 간주될 수 있지만, 메모리(630)는 프로세서(620)에 명령들을 제공하기 위한 실행 또는 동작 메모리이다. 저장소(660)가 비휘발성인 반면, 메모리(630)는 휘발성 메모리를 포함할 수 있다(즉, 시스템(600)에 대한 전력이 중단되는 경우, 데이터의 값 또는 상태는 불확정적이다).
주변 인터페이스(670)는 위에서 구체적으로 언급되지 않은 임의의 하드웨어 인터페이스를 포함할 수 있다. 주변기기들은 일반적으로 시스템(600)에 종속적으로 접속하는 디바이스들을 지칭한다. 종속적 접속은, 시스템(600)이 동작이 실행되며, 사용자가 상호접속하는 소프트웨어 및/또는 하드웨어 플랫폼을 제공하는 것이다.
실시예에서, 메모리 서브시스템(630)은 램프 검출 시스템(680)을 포함하는데, 이는 본원에 기술되는 임의의 실시예에 따른 램프 검출 시스템일 수 있다. 램프 검출 시스템(680)은, 레귤레이트된 전압이 타겟 정상 상태 전압으로 램프업할 때 플랫 톱 전압을 검출한다. 플랫 톱 전압을 검출하는 것에 응답하여, 램프 검출 시스템(680)은 준비 신호를 생성하여 전압의 램핑을 대기하는 동작이 실행될 수 있음을 나타낼 수 있다. 따라서, 예를 들어, 메모리(632) 상의 제어기(제어기는 도시되지 않음)는 준비 신호가 수신되자마자 개시될 동작의 실행을 스케쥴링할 수 있다. 일 실시예에서, 시스템(600)의 다른 서브시스템들은 레귤레이트된 전압의 램핑의 완료의 검출을 인에이블시키는 램프 검출 시스템(680)을 포함할 수 있다.
도 7은 전압 램핑 검출이 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다. 디바이스(700)는 컴퓨팅 태블릿, 모바일 폰 또는 스마트폰, 무선-인에이블형 e-리더기, 웨어러블 컴퓨팅 디바이스와 같은 모바일 컴퓨팅 디바이스, 또는 다른 모바일 디바이스를 나타낸다. 컴포넌트의 일부가 일반적으로 도시되며, 이러한 디바이스의 모든 컴포넌트들이 디바이스(700)에 도시되지는 않음이 이해될 것이다.
디바이스(700)는 디바이스(700)의 프라이머리 프로세싱 동작들을 수행하는 프로세서(710)를 포함한다. 프로세서(710)는 마이크로프로세서들, 응용 프로세서들, 마이크로제어기들, 프로그래밍가능한 로직 디바이스들, 또는 다른 프로세싱 수단과 같은, 하나 이상의 물리적 디바이스들을 포함할 수 있다. 프로세서(710)에 의해 수행되는 프로세싱 동작들은 애플리케이션들 및/또는 디바이스 기능들이 실행되는 운영 플랫폼 또는 운영 체제의 실행을 포함한다. 프로세싱 동작들은 휴먼 사용자 또는 다른 디바이스들과의 I/O(입력/출력)에 관련된 동작들, 전력 관리에 관련된 동작들, 및/또는 디바이스(700)를 다른 디바이스에 접속시키는 것에 관련된 동작들을 포함한다. 프로세싱 동작들은 또한 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 포함할 수 있다.
일 실시예에서, 디바이스(700)는 오디오 서브시스템(720)을 포함하며, 이는 컴퓨팅 디바이스에 오디오 기능들을 제공하는 것과 연관된 하드웨어 컴포넌트(예를 들어, 오디오 하드웨어 및 오디오 회로들) 및 소프트웨어 컴포넌트(예를 들어, 드라이버들, 코덱들)를 나타낸다. 오디오 기능들은 스피커 및/또는 헤드폰 출력, 뿐만 아니라 마이크로폰 입력을 포함할 수 있다. 이러한 기능들을 위한 디바이스들은 디바이스(700) 내에 통합되거나 또는 디바이스(700)에 접속될 수 있다. 일 실시예에서, 사용자는 프로세서(710)에 의해 수신되고 프로세싱되는 오디오 커맨드들을 제공함으로써 디바이스(700)와 상호작용한다.
디스플레이 서브시스템(730)은 사용자가 컴퓨팅 디바이스와 상호작용하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어 컴포넌트(예를 들어, 디스플레이 디바이스들) 및 소프트웨어 컴포넌트(예를 들어, 드라이버들)를 나타낸다. 디스플레이 서브시스템(730)은 디스플레이 인터페이스(732)를 포함하는데, 이는 사용자에게 디스플레이를 제공하기 위해 사용되는 특정 스크린 또는 하드웨어 디바이스를 포함한다. 일 실시예에서, 디스플레이 인터페이스(732)는 디스플레이에 관련된 적어도 일부 프로세싱을 수행하기 위한, 프로세서(710)와는 별도인 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(730)은 사용자에게 출력 및 입력 모두를 제공하는 터치스크린 디바이스를 포함한다. 일 실시예에서, 디스플레이 서브시스템(730)은 사용자에게 출력을 제공하는 고해상도(HD) 디스플레이를 포함한다. 고해상도는 대략 100 PPI(인치 당 픽셀들) 또는 더 큰 픽셀 밀도를 가지는 디스플레이를 지칭할 수 있으며, 풀 HD(예를 들어, 1080p), 레티나 디스플레이들, 4K(초고해상도 또는 UHD) 등과 같은 포맷들을 포함할 수 있다.
I/O 제어기(740)는 사용자와의 상호작용에 관련된 하드웨어 디바이스들 및 소프트웨어 컴포넌트들을 나타낸다. I/O 제어기(740)는 오디오 서브시스템(720) 및/또는 디스플레이 서브시스템(730)의 일부분인 하드웨어를 관리하도록 동작할 수 있다. 추가로, I/O 제어기(740)는 이를 통해 사용자가 시스템과 사용할 수 있는 디바이스(700)에 접속하는 추가적인 디바이스들에 대한 접속점을 예시한다. 예를 들어, 디바이스(700)에 부착될 수 있는 디바이스들은 마이크로폰 디바이스들, 스피커 또는 스테레오 시스템들, 비디오 시스템들 또는 다른 디스플레이 디바이스, 키보드 또는 키패드 디바이스들, 또는 카드 리더기들 또는 다른 디바이스들과 같이 특정 애플리케이션과 함께 사용하기 위한 다른 I/O 디바이스들을 포함할 수 있다.
위에서 언급된 바와 같이, I/O 제어기(740)는 오디오 서브시스템(720) 및/또는 디스플레이 서브시스템(730)과 상호작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 디바이스들을 통한 입력은 디바이스(700)의 하나 이상의 애플리케이션들 또는 기능들에 대한 입력 또는 커맨드들을 제공할 수 있다. 추가로, 오디오 출력은 디스플레이 출력 대신 또는 디스플레이 출력에 더하여 제공될 수 있다. 또다른 실시예에서, 디스플레이 서브시스템이 터치스크린을 포함하는 경우, 디스플레이 디바이스는 또한 입력 디바이스로서 작용하는데, 이는 I/O 제어기(740)에 의해 적어도 부분적으로 관리될 수 있다. I/O 제어기(740)에 의해 관리되는 I/O 기능들을 제공하기 위한 디바이스(700) 상의 추가적인 버튼들 또는 스위치들이 또한 존재할 수 있다.
일 실시예에서, I/O 제어기(740)는 가속계들, 카메라들, 광 센서들 또는 다른 환경 센서들, 자이로스코프들, 글로벌 포지셔닝 시스템(GPS), 또는 디바이스(700)에 포함될 수 있는 다른 하드웨어와 같은 디바이스들을 관리한다. 입력은 직접적인 사용자 상호작용의 일부분일 뿐만 아니라, 그것의 동작들(예컨대, 잡음 필터링, 밝기 검출을 위한 디스플레이들의 조정, 카메라에 대한 플래시 적용, 또는 다른 특징들)에 영향을 주기 위한 시스템에 대한 환경적 입력을 제공할 수 있다. 일 실시예에서, 디바이스(700)는 배터리 전력 사용, 배터리의 충전, 및 전력 절감 동작에 관련된 특징들을 관리하는 전력 관리부(750)를 포함한다.
메모리 서브시스템(760)은 디바이스(700)에 정보를 저장하기 위한 메모리 디바이스(들)(762)를 포함한다. 메모리 서브시스템(760)은 비휘발성 메모리 디바이스(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 변경되지 않음) 및/또는 휘발성 디바이스(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 불확정적임)를 포함할 수 있다. 메모리(760)는 응용 데이터, 사용자 데이터, 음악, 사진들, 문서들, 또는 다른 데이터, 뿐만 아니라, 시스템(700)의 애플리케이션들 및 기능들의 실행에 관련된 시스템 데이터(장기적든 일시적이든)를 저장할 수 있다. 일 실시예에서, 메모리 서브시스템(760)은 메모리 제어기(764)(이는 시스템(700)의 제어의 일부분으로 또한 간주될 수 있으며, 잠재적으로 프로세서(710)의 일부분으로 간주될 수 있음)를 포함한다. 메모리 제어기(764)는 커맨드들을 생성하여 메모리 디바이스(762)에 발행하기 위한 스케쥴러를 포함한다. 메모리 서브시스템(760)은 위에서 더 상세하게 기술된 바와 같이, 전압 램핑 완료를 검출하는 램핑 검출 시스템(766)을 포함한다.
접속성(770)은 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터들 및 통신 하드웨어) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함하여 디바이스(700)가 외부 디바이스들과 통신할 수 있게 한다. 외부 디바이스는 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들과 같은 별도의 디바이스들, 뿐만 아니라 헤드셋들, 프린터기들 또는 다른 디바이스들과 같은 주변 기기들일 수 있다.
접속성(770)은 다수의 상이한 타입들의 접속성을 포함할 수 있다. 일반화하자면, 디바이스(700)는 셀룰러 접속성(772) 및 무선 접속성(774)을 가지고 예시된다. 셀룰러 접속성(772)은 무선 캐리어들에 의해 제공되는, 예컨대, GSM(모바일 통신용 글로벌 시스템) 또는 변경물들 또는 파생물들, CDMA(코드 분할 다중 액세스) 또는 변경물들 또는 파생물들, TDM( 시분할 멀티플렉싱) 또는 변경물들 또는 파생물들, LTE(롱 텀 에볼루션 - 또한 "4G"라 지칭됨), 또는 다른 셀룰러 서비스 표준들을 통해 제공되는, 셀룰러 네트워크 접속성을 일반적으로 지칭한다. 무선 접속성(774)은 셀룰러가 아닌 무선 접속성을 지칭하며, 개인 영역 네트워크(예컨대, 블루투스), 로컬 영역 네트워크(예컨대, WiFi), 및/또는 광역 네트워크(예컨대, WiMax), 또는 다른 무선 통신을 포함할 수 있다. 무선 통신은 비-고체 매체를 통한 변조된 전자기 복사의 사용을 통한 데이터의 전달을 지칭한다. 무선 통신은 고체 통신 매체를 통해 발생한다.
주변기기 접속들(780)은 주변기기 접속들을 수행하기 위한 하드웨어 인터페이스들 및 커넥터들, 뿐만 아니라 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 디바이스(700)가 다른 컴퓨팅 디바이스들에 대한 (782"로의") 주변 디바이스일 뿐만 아니라, 그것에 접속되는 (784"로부터의") 주변 디바이스들일 수 있다는 것이 이해될 것이다. 디바이스(700)는 일반적으로, 디바이스(700) 상에서의 콘텐츠와 관리(예를 들어, 다운로드 및/또는 업로드, 변경, 동기화)와 같은 목적으로 다른 컴퓨팅 디바이스들에 접속하기 위한 "도킹" 커넥터를 가진다. 추가로, 도킹 커넥터는 디바이스(700)가 예를 들어, 시청각 또는 다른 시스템들에 대한 콘텐츠 출력을 제어하게 하는 특정 주변 기기들에 디바이스(700)가 접속하도록 할 수 있다.
사유 도킹 커넥터 또는 사유 접속 하드웨어 뿐만 아니라, 디바이스(700)는 공통 또는 표준-기반 커넥터들을 통해 주변기기 접속들(780)을 이룰 수 있다. 공통 타입들은 유니버설 직렬 버스(USB) 커넥터(이는 다수의 상이한 하드웨어 인터페이스들 중 임의의 것을 포함할 수 있음), 미니디스플레이포트(MDP)를 포함하는 디스플레이 포트, 고해상도 멀티미디어 인터페이스(HDMI), 파이어와이어, 또는 다른 타입을 포함할 수 있다.
실시예에서, 메모리 서브시스템(760)은 본원에 기술된 임의의 실시예에 따른 램프 검출 시스템일 수 있는 램프 검출 시스템(766)을 포함한다. 램프 검출 시스템(766)은, 레귤레이트된 전압이 타겟 정상 상태 전압으로 램프 업 할 때 플랫 톱 전압을 검출한다. 플랫 톱 전압을 검출하는 것에 응답하여, 램프 검출 시스템(766)은 준비 신호를 생성하여 전압의 램핑을 기다리는 동작이 실행될 수 있음을 나타낼 수 있다. 따라서, 메모리(762) 상의 제어기는, 예를 들어(제어기는 도시되지 않음), 준비 신호가 수신되자마자 개시될 동작의 실행을 스케쥴링할 수 있다. 일 실시예에서, 시스템(700)의 다른 서브시스템들은 레귤레이트된 전압의 램핑의 완료의 검출을 가능하게 하는 램프 검출 시스템(766)을 포함할 수 있다.
일 양태에서, 정상 상태인 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 방법은: 레귤레이트된 전압을 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램핑하는 단계 ― 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨임 ― ; 레귤레이트된 전압이 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하는 단계; 및 출력 신호를 검출하는 것에 응답하여 준비 신호를 생성하는 단계를 포함한다.
일 실시예에서, 준비 신호에 기초하여 동작을 수행하도록 부하 회로를 트리거링하는 단계를 더 포함한다. 일 실시예에서, 출력 신호를 생성하는 단계는 레귤레이트된 전압과 연관된 피드백 신호를 기준 전압과 비교하는 단계 및 피드백 신호가 기준 전압을 초과하는 경우 출력 신호를 생성하는 단계를 더 포함한다. 일 실시예에서, 준비 신호를 생성하는 단계는 출력 신호를 이용하여 제1 트랜지스터 및 제2 트랜지스터를 활성화시키는 단계를 더 포함하고, 제1 트랜지스터 및 제2 트랜지스터는 매칭되는 트랜지스터들이다. 일 실시예에서, 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인을 포함한다.
일 양태에서, 정상 상태로의 전압 램핑을 검출하는 회로는: 전압 레귤레이터 ― 전압 레귤레이터는 공급 전압으로부터 레귤레이트된 전압을 생성하고; 레귤레이트된 전압이 정상 상태 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하도록 구성되고, 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨임 ― ; 및 출력 신호를 검출하는 것에 응답하여 준비 신호를 생성하도록 구성되는 전압 레귤레이터에 커플링되는 전압 램핑 검출 회로를 포함한다.
일 실시예에서, 전압 레귤레이터는 레귤레이트된 전압이 타겟 전압에 도달할 때 출력 신호를 생성하도록 구성되는 비교기를 포함한다. 일 실시예에서, 비교기는 전압 기준 신호를 전압 피드백 신호와 비교하여 레귤레이트된 전압이 타겟 전압에 도달했는지 여부를 검출하도록 구성되고, 전압 피드백 신호는 레귤레이트된 전압에 비례하여 증가하고, 레귤레이트된 전압의 램핑의 완료 시 전압 기준 신호를 초과하도록 구성된다. 일 실시예에서, 피드백 전압은 레귤레이트된 전압과 저전압 레일 사이에 커플링되는 전압 분배기의 공통 노드에서 생성되는 신호를 포함한다. 일 실시예에서, 전압 램핑 검출 회로는 저전류 바이어스에 의해 온 상태에서 유지된다. 일 실시예에서, 출력 신호는 전압 레귤레이터 내의 제1 트랜지스터 및 전압 램핑 검출 회로 내의 제2 트랜지스터에 공급되고, 제2 트랜지스터는 제1 트랜지스터에 매칭된다. 일 실시예에서, 전압 램핑 검출 회로는 제2 트랜지스터의 활성화에 응답하여 준비 신호를 생성한다. 일 실시예에서, 전압 램핑 검출 회로는 제2 트랜지스터에 커플링되는 인버터를 더 포함하고, 인버터는 준비 신호를 생성하도록 구성된다. 일 실시예에서, 제1 트랜지스터 및 제2 트랜지스터는 N-타입 금속-산화물-반도체 로직(NMOS) 디바이스들이다. 일 실시예에서, 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인을 포함한다.
일 양태에서, 전압 램핑 검출을 하는 전자 디바이스는: 메모리 서브시스템을 포함하고, 메모리 서브시스템은 메모리 셀들의 다수의 물리적 행들을 가지는 메모리 디바이스; 및 메모리 디바이스에 커플링되는 램핑 검출 로직을 가지고, 램핑 검출 로직은 레귤레이트된 전압을 부하 회로의 동작을 위한 정상 상태 전압으로 램핑하고 ― 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨임 ― ; 레귤레이트된 전압이 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하고; 출력 신호를 검출하는 것에 응답하여 제어기에 대해 준비 신호를 생성한다.
일 실시예에서, 전압 레귤레이터는 레귤레이트된 전압이 타겟 전압에 도달했을 때 출력 신호를 생성하도록 구성되는 비교기를 포함한다. 일 실시예에서, 비교기는 전압 기준 신호를 전압 피드백 신호와 비교하여 레귤레이트된 전압이 타겟 전압에 도달했는지 여부를 검출하도록 구성되고, 전압 피드백 신호는 레귤레이트된 레귤레이트된 전압에 비례하여 증가하고, 레귤레이트된 전압의 램핑의 완료 시 전압 기준 신호를 초과하도록 구성된다. 일 실시예에서, 피드백 전압은 레귤레이트된 전압과 저전압 레일 사이에 커플링되는 전압 분배기의 공통 노드에서 생성되는 신호를 포함한다. 일 실시예에서, 전압 램핑 검출 회로는 저전류 바이어스에 의해 온 상태에서 유지된다. 일 실시예에서, 출력 신호는 전압 레귤레이터 내의 제1 트랜지스터 및 전압 램핑 검출 회로 내의 제2 트랜지스터에 공급되며, 제2 트랜지스터는 제1 트랜지스터에 매칭된다. 일 실시예에서, 전압 램핑 검출 회로는 제2 트랜지스터의 활성화에 응답하여 준비 신호를 생성한다. 일 실시예에서, 전압 램핑 검출 회로는 제2 트랜지스터에 커플링되는 인버터를 더 포함하고, 인버터는 준비 신호를 생성하도록 구성된다. 일 실시예에서, 제1 및 제2 트랜지스터들은 N-타입 금속-산화물-반도체 로직(NMOS) 디바이스들이다. 일 실시예에서, 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인을 포함한다.
일 양태에서, 제조 물품은 콘텐츠를 저장하는 컴퓨터 판독가능한 저장 매체를 포함하고, 콘텐츠는 액세스될 때 컴퓨팅 디바이스가: 레귤레이트된 전압을 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램핑하는 것 ― 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨임 ― ; 레귤레이트된 전압이 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하는 것; 및 출력 신호를 검출하는 것에 응답하여 준비 신호를 생성하는 것을 포함하는, 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 동작들을 수행하게 한다.
일 실시예에서, 준비 신호에 기초하여 동작을 수행하도록 부하 회로를 트리거링하기 위한 콘텐츠를 더 포함한다. 일 실시예에서, 출력 신호를 생성하기 위한 콘텐츠는 피드백 신호를 레귤레이트된 전압과 연관된 피드백 신호와 비교하고, 피드백 신호가 기준 전압을 초과하는 경우 출력 신호를 생성하기 위한 콘텐츠를 더 포함한다. 일 실시예에서, 준비 신호를 생성하기 위한 콘텐츠는 출력 신호를 이용하여 제1 트랜지스터 및 제2 트랜지스터를 활성화시키기 위한 콘텐츠를 더 포함하고, 제1 트랜지스터 및 제2 트랜지스터는 매칭되는 트랜지스터들이다. 일 실시예에서, 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인을 포함한다.
일 양태에서, 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 장치는: 레귤레이트된 전압을 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램핑하기 위한 수단 ― 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨임 ― ; 레귤레이트된 전압이 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하기 위한 수단; 및 출력 신호를 검출하는 것에 응답하여 준비 신호를 생성하기 위한 수단을 포함한다.
일 실시예에서, 준비 신호에 기초하여 동작을 수행하도록 부하 회로를 트리거링하기 위한 수단을 더 포함한다. 일 실시예에서, 출력 신호를 생성하기 위한 수단은 레귤레이트된 전압과 연관된 피드백 신호를 기준 전압과 비교하고, 피드백 신호가 기준 전압을 초과하는 경우 출력 신호를 생성하기 위한 수단을 더 포함한다. 일 실시예에서, 준비 신호를 생성하기 위한 수단은 출력 신호를 이용하여 제1 트랜지스터 및 제2 트랜지스터를 활성화시키기 위한 수단을 더 포함하고, 제1 트랜지스터 및 제2 트랜지스터는 매칭되는 트랜지스터들이다. 일 실시예에서, 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인을 포함한다.
본원에 예시된 바와 같은 흐름도들은 다양한 프로세싱 액션들의 시퀀스들의 실시예들을 제공한다. 흐름도들은 소프트웨어 또는 펌웨어 루틴, 뿐만 아니라 물리적 동작들에 의해 실행될 동작들을 나타낸다. 일 실시예에서, 흐름도는 유한 상태 머신(FSM)의 상태를 예시할 수 있는데, 이는 하드웨어 및/또는 소프트웨어에서 구현될 수 있다. 특정 시퀀스 또는 순서로 도시되지만, 다른 방식으로 특정되지 않는 경우, 액션들의 순서는 수정될 수 있다. 따라서, 예시된 실시예들은 예로서만 이해되어야 하며, 프로세스는 상이한 순서로 수행될 수 있고, 일부 액션들은 병렬로 수행될 수 있다. 추가로, 하나 이상의 액션들은 다양한 실시예들에서 생략될 수 있고, 따라서, 모든 액션들이 모든 실시예에서 요구되지는 않는다. 다른 프로세스 흐름들이 가능하다.
다양한 동작들 및 기능들이 본원에서 기술되는 범위에 대해, 이들은 소프트웨어 코드, 명령들, 구성들 및/또는 데이터로서 기술되거나 정의될 수 있다. 콘텐츠는 직접 실행가능한("객체" 또는 "실행가능한" 형태) 소스 코드, 또는 상이한 코드("델타" 또는 "패치" 코드)일 수 있다. 본원에 기술되는 실시예들의 소프트웨어 콘텐츠는 저장된 콘텐츠를 가지는 제조 물품을 통해, 또는 통신 인터페이스를 통해 데이터를 송신하도록 통신 인터페이스를 동작시키는 방법을 통해 제공될 수 있다. 머신 판독가능한 저장 매체는 머신이 기술된 기능들 또는 동작들을 수행하게 할 수 있고, 기록가능한/기록 불가능한 매체(예를 들어, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스들 등)와 같이, 머신(예를 들어, 컴퓨팅 디바이스, 전자 시스템 등)에 의해 액세스가능한 형태로 정보를 저장하는 임의의 메커니즘을 포함한다. 통신 인터페이스는 메모리 버스 인터페이스, 프로세서 버스 인터페이스, 인터넷 접속, 디스크 제어기 등과 같이, 하드배선된, 무선, 광학 등의 매체 중 임의의 것과 인터페이싱하여, 또다른 디바이스와 통신하는 임의의 메커니즘을 포함한다. 통신 인터페이스는 통신 인터페이스를 준비하기 위한 구성 파라미터들을 제공하고 그리고/또는 신호들을 송신하여 소프트웨어 콘텐츠를 기술하는 데이터 신호를 제공함으로써 구성될 수 있다. 통신 인터페이스는 통신 인터페이스에 송신되는 하나 이상의 커맨드들 또는 신호들을 통해 액세스될 수 있다.
본원에 기술되는 다양한 컴포넌트들은 기술되는 동작들 또는 기능들을 수행하기 위한 수단일 수 있다. 본원에 기술되는 각각의 컴포넌트는 소프트웨어, 하드웨어, 또는 이들의 조합을 포함한다. 컴포넌트들은 소프트웨어 모듈들, 하드웨어 모듈들, 특수-목적 하드웨어(예를 들어, 응용 주문형 하드웨어(application specific hardware), 응용 주문형 집적 회로(ASIC)들, 디지털 신호 프로세서(DSP)들 등), 내장형 제어기들, 하드배선된 회로등으로서 구현될 수 있다.
본원에 기술된 것 이외에도, 다양한 수정들이 발명의 범위로부터 벗어나지 않고 발명의 개시된 실시예들 및 구현예들에 대해 이루어질 수 있다. 따라서, 본원에서의 예시들 및 예들은 제한적인 의미가 아니라 예시적인 것으로 해석되어야 한다. 발명의 범위는 후속하는 청구항들에 관해서만 측정되어야 한다.

Claims (21)

  1. 정상 상태(steady state)의 타겟 전압 레벨로의 전압 램핑(voltage ramping)을 검출하기 위한 방법으로서,
    레귤레이트된 전압(regulated voltage)을 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램핑하는 단계 ― 상기 정상 상태 타겟 전압은 상기 부하 회로가 상기 동작을 수행할 수 있게 하는 전압 레벨임 ― ;
    상기 레귤레이트된 전압이 상기 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하는 단계; 및
    상기 출력 신호를 검출하는 것에 응답하여 준비 신호(ready signal)를 생성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 준비 신호에 기초하여 상기 동작을 수행하도록 상기 부하 회로를 트리거링하는 단계를 더 포함하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 출력 신호를 생성하는 단계는 상기 레귤레이트된 전압과 연관된 피드백 신호를 기준 전압과 비교하는 단계 및 상기 피드백 신호가 상기 기준 전압을 초과하는 경우 상기 출력 신호를 생성하는 단계를 더 포함하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 준비 신호를 생성하는 단계는 상기 출력 신호를 이용하여 제1 트랜지스터 및 제2 트랜지스터를 활성화시키는 단계를 더 포함하고, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 매칭되는 트랜지스터들(matched transistors)인 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인을 포함하는 방법.
  6. 정상 상태로의 전압 램핑을 검출하는 회로로서,
    전압 레귤레이터 ― 상기 전압 레귤레이터는
    공급 전압으로부터 레귤레이트된 전압을 생성하고;
    상기 레귤레이트된 전압이 정상 상태 타겟 전압에 도달했음을 나타내는 출력 신호를 생성
    하도록 구성되고, 상기 정상 상태 타겟 전압은 부하 회로가 동작을 수행할 수 있게 하는 전압 레벨임 ― ; 및
    상기 출력 신호를 검출하는 것에 응답하여 준비 신호를 생성하도록 구성되는 상기 전압 레귤레이터에 커플링되는 전압 램핑 검출 회로
    를 포함하는 회로.
  7. 제6항에 있어서, 상기 전압 레귤레이터는 상기 레귤레이트된 전압이 상기 타겟 전압에 도달했을 때 상기 출력 신호를 생성하도록 구성되는 비교기를 포함하는 회로.
  8. 제7항에 있어서, 상기 비교기는 전압 기준 신호를 전압 피드백 신호와 비교하여 상기 레귤레이트된 전압이 상기 타겟 전압에 도달했는지 여부를 검출하도록 구성되고, 상기 전압 피드백 신호는 상기 레귤레이트된 전압에 비례하여 증가하고, 상기 레귤레이트된 전압의 램핑의 완료 시 상기 전압 기준 신호를 초과하도록 구성되는 회로.
  9. 제8항에 있어서, 상기 피드백 전압은 상기 레귤레이트된 전압과 저전압 레일(low voltage rail) 사이에 커플링되는 전압 분배기의 공통 노드에서 생성되는 신호를 포함하는 회로.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 전압 램핑 검출 회로는 저전류 바이어스에 의해 온(ON) 상태에서 유지되는 회로.
  11. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 출력 신호는 상기 전압 레귤레이터 내의 제1 트랜지스터 및 상기 전압 램핑 검출 회로 내의 제2 트랜지스터에 공급되고, 상기 제2 트랜지스터는 상기 제1 트랜지스터에 매칭되는 회로.
  12. 제11항에 있어서, 상기 전압 램핑 검출 회로는 상기 제2 트랜지스터의 활성화에 응답하여 상기 준비 신호를 생성하는 회로.
  13. 제11항에 있어서, 상기 전압 램핑 검출 회로는 상기 제2 트랜지스터에 커플링되는 인버터를 더 포함하고, 상기 인버터는 상기 준비 신호를 생성하도록 구성되는 회로.
  14. 제11항에 있어서, 상기 제1 및 제2 트랜지스터들은 N-타입 금속-산화물-반도체 로직(NMOS) 디바이스들인 회로.
  15. 제6항 내지 제14항 중 어느 한 항에 있어서, 상기 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인을 포함하는 회로.
  16. 전압 램핑 검출을 하는 전자 디바이스로서,
    메모리 서브시스템
    을 포함하고, 상기 메모리 서브시스템은
    메모리 셀들의 다수의 물리적 행들(multiple physical rows of memory cells)을 가지는 메모리 디바이스; 및
    상기 메모리 디바이스에 커플링되는 램핑 검출 로직
    을 가지고, 상기 램핑 검출 로직은
    레귤레이트된 전압을 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램핑하고 ― 상기 정상 상태 타겟 전압은 상기 부하 회로가 상기 동작을 수행할 수 있게 하는 전압 레벨임 ― ;
    상기 레귤레이트된 전압이 상기 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하고;
    상기 출력 신호를 검출하는 것에 응답하여 제어기에 대해 준비 신호를 생성하는 전자 디바이스.
  17. 타겟 전압 레벨로의 전압 램핑을 검출하기 위한 장치로서,
    레귤레이트된 전압을 부하 회로의 동작을 위한 정상 상태 타겟 전압으로 램핑하기 위한 수단 ― 상기 정상 상태 타겟 전압은 상기 부하 회로가 상기 동작을 수행할 수 있게 하는 전압 레벨임 ― ;
    상기 레귤레이트된 전압이 상기 타겟 전압에 도달했음을 나타내는 출력 신호를 생성하기 위한 수단; 및
    상기 출력 신호를 검출하는 것에 응답하여 준비 신호를 생성하기 위한 수단
    을 포함하는 장치.
  18. 제17항에 있어서, 상기 준비 신호에 기초하여 상기 동작을 수행하도록 상기 부하 회로를 트리거링하기 위한 수단을 더 포함하는 장치.
  19. 제17항에 있어서, 상기 출력 신호를 생성하기 위한 수단은 상기 레귤레이트된 전압과 연관된 피드백 신호를 기준 전압과 비교하고 상기 피드백 신호가 상기 기준 전압을 초과하는 경우 상기 출력 신호를 생성하기 위한 수단을 더 포함하는 장치.
  20. 제17항에 있어서, 상기 준비 신호를 생성하기 위한 수단은 상기 출력 신호를 이용하여 제1 트랜지스터 및 제2 트랜지스터를 활성화시키기 위한 수단을 더 포함하고, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 매칭되는 트랜지스터들인 장치.
  21. 제17항에 있어서, 부하 회로는 NAND 메모리 디바이스 내의 워드라인 또는 비트라인을 포함하는 장치.
KR1020177014410A 2014-12-27 2015-11-27 전압 램핑 검출 KR102425342B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/583,624 US9704581B2 (en) 2014-12-27 2014-12-27 Voltage ramping detection
US14/583,624 2014-12-27
PCT/US2015/062834 WO2016105857A1 (en) 2014-12-27 2015-11-27 Voltage ramping detection

Publications (2)

Publication Number Publication Date
KR20170102215A true KR20170102215A (ko) 2017-09-08
KR102425342B1 KR102425342B1 (ko) 2022-07-27

Family

ID=56151372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177014410A KR102425342B1 (ko) 2014-12-27 2015-11-27 전압 램핑 검출

Country Status (5)

Country Link
US (1) US9704581B2 (ko)
JP (1) JP2018501599A (ko)
KR (1) KR102425342B1 (ko)
TW (1) TWI601142B (ko)
WO (1) WO2016105857A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020040909A1 (en) * 2018-08-24 2020-02-27 Micron Technology, Inc. Power management component for memory sub-system power cycling

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851730B2 (en) 2015-04-10 2017-12-26 Qualcomm Incorporated Voltage droop control
US9892791B2 (en) * 2015-06-16 2018-02-13 Sandisk Technologies Llc Fast scan to detect bit line discharge time
US10331345B2 (en) * 2017-09-29 2019-06-25 Intel Corporation Method and apparatus for reducing silent data errors in non-volatile memory systems
CN113496720B (zh) * 2020-04-03 2024-01-05 铁电存储器股份有限公司 电压供应电路、存储器单元装置、晶体管装置及其方法
US20230188038A1 (en) * 2021-12-09 2023-06-15 Renesas Electronics America Inc. Regulator booster

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392187A (ja) * 1986-10-06 1988-04-22 Sony Corp マイクロ波用周波数コンバ−タ
US5696730A (en) * 1996-06-13 1997-12-09 Waferscale Integration Inc. First read cycle circuit for semiconductor memory
JPH10302476A (ja) * 1997-02-26 1998-11-13 Toshiba Corp 半導体集積回路装置
US20080089142A1 (en) * 2006-10-12 2008-04-17 Doo-Sub Lee Voltage generation circuit, flash memory device including the same and method for programming the flash memory device
KR20130046182A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 전압 생성 회로
US20130278284A1 (en) * 2012-04-20 2013-10-24 Renesas Electronics Corporation Semiconductor device and control system

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2902804B2 (ja) * 1991-04-08 1999-06-07 株式会社東芝 基板バイアス電圧発生回路
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
US5594360A (en) * 1994-10-19 1997-01-14 Intel Corporation Low current reduced area programming voltage detector for flash memory
EP0792505B1 (en) * 1994-10-19 2001-07-04 Intel Corporation Voltage supplies for flash memory
JP3574506B2 (ja) * 1995-06-13 2004-10-06 松下電器産業株式会社 半導体記憶装置
FR2738386B1 (fr) * 1995-09-05 1997-10-24 Sgs Thomson Microelectronics Procede et circuit de programmation et d'effacement d'une memoire
US5880622A (en) * 1996-12-17 1999-03-09 Intel Corporation Method and apparatus for controlling a charge pump for rapid initialization
TW419828B (en) * 1997-02-26 2001-01-21 Toshiba Corp Semiconductor integrated circuit
JP3457209B2 (ja) * 1999-03-23 2003-10-14 富士通株式会社 電圧検出回路
KR100362700B1 (ko) * 2000-02-03 2002-11-27 삼성전자 주식회사 반도체 메모리 장치의 전압 레귤레이터 회로
US6629047B1 (en) 2000-03-30 2003-09-30 Intel Corporation Method and apparatus for flash voltage detection and lockout
KR100351932B1 (ko) * 2000-05-30 2002-09-12 삼성전자 주식회사 반도체 메모리 장치의 전압 감지 회로
US6288951B1 (en) * 2000-09-29 2001-09-11 Advanced Micro Devices Method and apparatus for continuously regulating a charge pump output voltage using a capacitor divider
US6452766B1 (en) * 2000-10-30 2002-09-17 National Semiconductor Corporation Over-current protection circuit
KR100420125B1 (ko) * 2002-02-02 2004-03-02 삼성전자주식회사 비휘발성 반도체 메모리 장치와 그것의 파워-업 독출 방법
EP1453059B1 (en) * 2003-02-28 2005-10-12 STMicroelectronics S.r.l. Gate voltage regulation system for a non volatile memory cells and a programming and soft programming phase
KR100550790B1 (ko) * 2003-03-07 2006-02-08 주식회사 하이닉스반도체 플래시 메모리용 드레인 펌프
US6861895B1 (en) * 2003-06-17 2005-03-01 Xilinx Inc High voltage regulation circuit to minimize voltage overshoot
KR101044796B1 (ko) * 2004-01-13 2011-06-29 삼성전자주식회사 휴대용 데이터 저장 장치
KR100748553B1 (ko) * 2004-12-20 2007-08-10 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
US7356716B2 (en) * 2005-02-24 2008-04-08 International Business Machines Corporation System and method for automatic calibration of a reference voltage
FR2886746B1 (fr) * 2005-06-06 2007-08-10 Atmel Corp Regulation du niveau de tension de sortie
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US7402987B2 (en) * 2005-07-21 2008-07-22 Agere Systems Inc. Low-dropout regulator with startup overshoot control
JP4908064B2 (ja) 2005-08-19 2012-04-04 株式会社東芝 半導体集積回路装置
JP2007133996A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体記憶装置及びその制御方法
US7157892B1 (en) * 2005-11-28 2007-01-02 Micrel, Incorporated Robust ramp controlled enable for voltage regulator
US8129969B1 (en) * 2006-04-07 2012-03-06 Marvell International Ltd. Hysteretic inductive switching regulator with power supply compensation
US20080136396A1 (en) * 2006-12-06 2008-06-12 Benjamin Heilmann Voltage Regulator
KR100855584B1 (ko) * 2006-12-26 2008-09-01 삼성전자주식회사 불휘발성 반도체 메모리에 채용하기 적합한 전압레귤레이팅 회로
US7650550B2 (en) * 2007-02-27 2010-01-19 Globalfoundries Inc. Over temperature detection apparatus and method thereof
KR100990144B1 (ko) * 2007-03-05 2010-10-29 주식회사 하이닉스반도체 반도체 소자 및 그의 동작방법
JP2009004979A (ja) * 2007-06-20 2009-01-08 Nec Electronics Corp インダクタンス負荷駆動装置、及び、フライバック電圧検出回路
JP2009087398A (ja) * 2007-09-27 2009-04-23 Toshiba Corp 電源回路
JP2009176008A (ja) * 2008-01-24 2009-08-06 Seiko Instruments Inc ボルテージレギュレータ
JP4635068B2 (ja) * 2008-03-25 2011-02-16 株式会社東芝 半導体記憶装置
US7847581B2 (en) * 2008-04-03 2010-12-07 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against a laser attack
US7746129B2 (en) * 2008-04-04 2010-06-29 Freescale Semiconductor, Inc. Ultra low power servo-controlled single clock ramp generator with amplitude independent to clock frequency
KR101504339B1 (ko) 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
JP2011053957A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
US7974134B2 (en) * 2009-11-13 2011-07-05 Sandisk Technologies Inc. Voltage generator to compensate sense amplifier trip point over temperature in non-volatile memory
US8243522B2 (en) 2009-12-24 2012-08-14 Intel Corporation NAND memory programming method using double vinhibit ramp for improved program disturb
US8493795B2 (en) * 2009-12-24 2013-07-23 Samsung Electronics Co., Ltd. Voltage stabilization device and semiconductor device including the same, and voltage generation method
JP2011211767A (ja) * 2010-03-29 2011-10-20 Toshiba Corp 半導体集積回路装置
JP5577829B2 (ja) * 2010-05-07 2014-08-27 富士通セミコンダクター株式会社 電源装置、制御回路及び電源装置の制御方法
US8570808B2 (en) 2010-08-09 2013-10-29 Samsung Electronics Co., Ltd. Nonvolatile memory device with 3D memory cell array
KR101727964B1 (ko) * 2010-11-08 2017-04-19 삼성전자주식회사 전류 보상이 가능한 장치 및 메모리 장치
US8841890B2 (en) * 2011-06-10 2014-09-23 Cypress Semiconductor Corporation Shunt regulator circuit having a split output
US8669801B2 (en) * 2011-06-10 2014-03-11 Cypress Semiconductor Corporation Analog delay cells for the power supply of an RFID tag
US20130015837A1 (en) * 2011-07-13 2013-01-17 International Business Machines Corporation On-chip signal waveform measurement circuit
US8432228B1 (en) * 2011-07-14 2013-04-30 Anadigics, Inc. Power control circuit for radio frequency power amplifiers
KR101874408B1 (ko) * 2011-11-09 2018-07-05 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US9057761B2 (en) * 2011-12-30 2015-06-16 Arm Limited Sensing supply voltage swings within an integrated circuit
US8681567B2 (en) * 2012-03-15 2014-03-25 Chiara Missiroli Voltage regulator for biasing a NAND memory device
KR102012298B1 (ko) * 2012-07-24 2019-08-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 구동 방법
US9703367B2 (en) * 2013-03-06 2017-07-11 Hewlett-Packard Development Company, L.P. Power supply voltage and load consumption control
US9793860B2 (en) * 2013-09-06 2017-10-17 Qorvo Us, Inc. RF amplification device with power protection during high supply voltage conditions
US9721627B2 (en) * 2013-10-04 2017-08-01 Cavium, Inc. Method and apparatus for aligning signals
JP6244194B2 (ja) * 2013-12-13 2017-12-06 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
US9653126B2 (en) * 2014-01-27 2017-05-16 Sandisk Technologies Llc Digital ramp rate control for charge pumps
JP6082356B2 (ja) * 2014-02-13 2017-02-15 株式会社東芝 半導体装置
US9703303B2 (en) * 2014-04-25 2017-07-11 Nxp Usa, Inc. Charge pump LDO with secondary sensing for low power need based refresh

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392187A (ja) * 1986-10-06 1988-04-22 Sony Corp マイクロ波用周波数コンバ−タ
US5696730A (en) * 1996-06-13 1997-12-09 Waferscale Integration Inc. First read cycle circuit for semiconductor memory
JPH10302476A (ja) * 1997-02-26 1998-11-13 Toshiba Corp 半導体集積回路装置
US20080089142A1 (en) * 2006-10-12 2008-04-17 Doo-Sub Lee Voltage generation circuit, flash memory device including the same and method for programming the flash memory device
KR20130046182A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 전압 생성 회로
US20130278284A1 (en) * 2012-04-20 2013-10-24 Renesas Electronics Corporation Semiconductor device and control system
JP2013225561A (ja) * 2012-04-20 2013-10-31 Renesas Electronics Corp 半導体装置及び制御システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020040909A1 (en) * 2018-08-24 2020-02-27 Micron Technology, Inc. Power management component for memory sub-system power cycling
US10803909B2 (en) 2018-08-24 2020-10-13 Micron Technology, Inc. Power management component for memory sub system power cycling
US11430489B2 (en) 2018-08-24 2022-08-30 Micron Technology, Inc. Power management component for memory sub-system power cycling
US11830568B2 (en) 2018-08-24 2023-11-28 Micron Technology, Inc. Power management component for memory sub-system power cycling

Also Published As

Publication number Publication date
US9704581B2 (en) 2017-07-11
WO2016105857A1 (en) 2016-06-30
TWI601142B (zh) 2017-10-01
WO2016105857A9 (en) 2016-08-25
KR102425342B1 (ko) 2022-07-27
TW201635299A (zh) 2016-10-01
US20160189779A1 (en) 2016-06-30
JP2018501599A (ja) 2018-01-18

Similar Documents

Publication Publication Date Title
KR102425342B1 (ko) 전압 램핑 검출
RU2644536C2 (ru) Управление колебаниями инициатора ввода/вывода при передаче
JP6057440B2 (ja) 多段メモリセルの読み取り
US20140159769A1 (en) Programmable equalization with compensated impedance
US9342132B2 (en) Apparatus, method, and system for adaptive compensation of reverse temperature dependence
US10658053B2 (en) Ramping inhibit voltage during memory programming
KR20120042649A (ko) 소프트 스타팅 기능을 갖는 전압 레귤레이터 및 전압 레귤레이터의 제어 방법
JP6345356B2 (ja) 電圧ドループ制御
US10013045B2 (en) Apparatus, method, and system for adaptive compensation of reverse temperature dependence
US9263156B2 (en) System and method for adjusting trip points within a storage device
US9311983B2 (en) Dynamically applying refresh overcharge voltage to extend refresh cycle time
US20150055423A1 (en) Semiconductor memory apparatus
US20150220102A1 (en) Level detection circuits and semiconductor devices including the same
KR20200032386A (ko) 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right