KR101727964B1 - 전류 보상이 가능한 장치 및 메모리 장치 - Google Patents

Abstract

전류 보상이 가능한 장치는 기능부 및 전류 보상부를 포함한다. 기능부는 전원 공급 라인을 통하여 호스트로부터 전원 전압을 인가 받아 전력을 소모한다. 전류 보상부는 기능부가 소모하는 전력에 기초하여 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상한다. 따라서, 본 발명에 따른 장치는 전원 공급 전류의 변화에 기인하는 노이즈를 줄일 수 있다.

Description

전류 보상이 가능한 장치 및 메모리 장치{Device capable of compensating current thereof and memory device}

본 발명은 전류 보상 장치에 관한 것으로서, 보다 상세하게는 전원 공급 라인으로부터 전원 전압을 인가 받아 전력을 소모하는 동안 전원 공급 전류의 변화를 보상하는 장치 및 메모리 장치에 관한 것이다.

독자적인 전원 공급 장치를 구비하지 않는 전자 장치를 전원 공급이 가능한호스트에 연결하여 동작 시키는 경우, 전자 장치가 소모하는 전력이 변화함에 따라 전원 공급 라인에 흐르는 전류는 변하게 된다. 전자 장치와 호스트 사이를 연결하는 전원 라인 및 신호 라인들의 길이가 길어지고, 인덕턴스를 가지게 되는 경우 전원 공급 라인 등에 흐르는 전류의 변동은 전압의 변동을 유발하게 된다. 그 결과로, 전자 장치의 동작 중에 발생하는 노이즈가 증가하며, 전자 장치가 처리하는 데이터의 보안을 유지하기 힘든 어려움이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 전원 공급 라인에 흐르는 전류의 변화를 보상하는 장치를 제공하는 것이다.

본 발명의 다른 목적은 전원 공급 라인에 흐르는 전류의 변화를 보상하는 메모리 장치를 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 장치는 기능부 및 전류 보상부를 포함한다. 상기 기능부는 전원 공급 라인을 통하여 호스트로부터 전원 전압을 인가 받아 전력을 소모한다. 상기 전류 보상부는 상기 기능부가 소모하는 상기 전력에 기초하여 상기 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상한다.

상기 전류 보상부는 전류 제어부 및 가변 전류 공급부를 포함할 수 있다. 상기 전류 제어부는 상기 기능부로부터 수신된 제어 신호에 기초하여 제어 전류를 흐르게 할 수 있다. 상기 가변 전류 공급부는 상기 제어 전류에 기초하여 보상 전류를 흐르게 할 수 있다. 상기 보상 전류의 세기는 상기 제어 전류의 세기에 기초하여 제어될 수 있다.

상기 가변 전류 공급부는 제1 트랜지스터 및 제2 트랜지스터를 포함할 수 있다. 상기 제1 트랜지스터는 제1 보상 전류를 흐르게 할 수 있다. 상기 제2 트랜지스터는 상기 제1 트랜지스터와 전류 미러(current mirror) 구조로 연결되어 상기 제어 전류의 세기와 반비례하는 세기를 가지는 제2 보상 전류를 흐르게 할 수 있다. 상기 제어 신호에 따른 상기 제어 전류의 변화량은 상기 기능부에 흐르는 전류의 변화량보다 미러 비율값만큼 작고, 상기 제어 전류의 변화에 따른 상기 제2 보상 전류의 변화량은 상기 제1 보상 전류의 변화량 보다 상기 미러 비율값만큼 작을 수 있다.

상기 가변 전류 공급부는 전류원을 더 포함할 수 있다. 상기 전류원은 상기 제2 트랜지스터의 드레인과 상기 전원 공급 라인 사이에 연결되고, 상기 제2 보상 전류와 상기 제어 전류의 합에 상응하는 기준 전류를 흐르게 할 수 있다.

상기 전류 제어부는 트랜지스터를 포함할 수 있다. 상기 트랜지스터는 상기 기능부가 소모하는 전력의 세기에 기초하여 생성되는 상기 제어 신호를 게이트를 통하여 수신하고, 상기 제어 신호의 전압에 따라 소스와 드레인 사이에 흐르는 상기 제어 전류를 조절할 수 있다.

상기 기능부는 제어 신호에 기초하여 상기 전원 공급 라인으로부터 인가 받는 전류의 세기를 조절하는 패스 트랜지스터를 포함할 수 있다. 상기 전류 보상부는 상기 패스 트랜지스터와 전류 미러 구조로 연결되고, 상기 패스 트랜지스터에 흐르는 전류의 세기보다 미러 비율값만큼 작은 세기를 가지는 제어 전류를 소스와 드레인 사이에 흐르게 하는 트랜지스터를 포함할 수 있다. 상기 전류 보상부는 상기 제어 전류를 기초로 상기 전원 전류의 변화를 보상할 수 있다.

상기 전류 보상부는 적어도 하나의 트랜지스터 쌍을 포함할 수 있다. 상기 적어도 하나의 트랜지스터 쌍은 기준 전류보다 상기 제어 전류만큼 작은 전류에 기초하여 보상 전류를 흐르게 하는 전류 미러 구조를 가질 수 있다.

상술한 본 발명의 다른 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 메모리 장치는 메모리부, 기능부 및 전류 보상부를 포함한다. 상기 메모리부는 데이터를 저장한다. 상기 기능부는 전원 공급 라인을 통하여 호스트로부터 전원 전압을 인가 받아 상기 메모리부로부터 입력 받은 데이터에 기초하여 적어도 하나의 신호 라인을 구동하거나 상기 적어도 하나의 신호 라인과 독립적인 내부 동작을 수행한다. 상기 전류 보상부는 상기 기능부가 상기 적어도 하나의 신호 라인을 구동하거나 상기 적어도 하나의 신호 라인과 독립적인 내부 동작을 수행하는 동안에 상기 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상한다.

상기 메모리 장치는 모드 검출부 및 스위치부를 더 포함할 수 있다. 상기 모드 검출부는 상기 데이터를 송수신하는 모드를 검출하여 활성화 신호를 생성할 수 있다. 상기 스위치부는 상기 활성화 신호에 기초하여 상기 전류 보상부를 상기 전원 공급 라인과 전기적으로 차단할 수 있다.

상술한 본 발명의 다른 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 메모리 장치는 로우 드롭아웃(low dropout) 전압 레귤레이터 및 전류 보상부를 포함한다. 상기 로우 드롭아웃 전압 레귤레이터는 전원 공급 라인을 통하여 호스트로부터 전원 전압을 인가 받아 구동 전압을 생성하고, 상기 전원 공급 라인으로부터 흐르는 전류의 세기에 기초하여 제어 신호를 생성한다. 상기 전류 보상부는 상기 로우 드롭아웃 전압 레귤레이터로부터 수신한 제어 신호에 기초하여 상기 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상한다.

상기와 같은 본 발명의 실시예들에 따르면, 전원 공급 전류의 변화를 보상할 수 있는 장치에 있어서, 상기 장치를 통하여 흐르는 전류의 변화에 기초하여 보상 제어 전류를 흐르게 함으로써, 전원 공급 전류의 변화를 보상하고, 전원 공급 라인의 전압 변동에 따른 노이즈 발생을 감소시킬 수 있다.

또한 본 발명의 실시예들에 따른 메모리 장치는 호스트와의 데이터 송수신에 있어서의 노이즈를 감소시키고, 메모리 장치 내부의 데이터 처리 동작에 따른 외부 신호 변화에 따르는 보안 취약성(vulnerability)을 감소시킬 수 있다.

다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 장치를 나타내는 블록도이다.
도 2a 내지 도 2b는 도 1의 장치의 예들을 나타내는 블록도들이다.
도 3a 내지 도 3b는 도 1의 장치에 포함되는 전류 보상부의 예들을 나타내는 블록도들이다.
도 4a 내지 도 4b는 도 1의 장치의 다른 예들을 나타내는 도면들이다.
도 5a는 도 4a의 장치에 포함되는 전류 보상부의 일 예를 나타내는 회로도이다.
도 5b는 도 4b의 장치에 포함되는 전류 보상부의 일 예를 나타내는 회로도이다.
도 6은 도 1의 장치에 포함되는 기능부의 일 예를 나타내는 블록도이다.
도 7은 도 6의 기능부에 포함되는 전압 레귤레이터의 일 예를 나타내는 블록도이다.
도 8은 도 6의 기능부의 다른 일 예를 나타내는 도면이다.
도 9는 전원 공급 라인에 흐르는 전류의 예를 나타내는 파형도이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 11은 도 10의 메모리 장치의 일 예를 나타내는 블록도이다.
도 12는 본 발명의 다른 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 장치를 나타내는 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 장치(10)는 기능부(300) 및 전류 보상부(100)를 포함한다. 기능부(300)는 전원 공급 라인(VL)을 통하여 호스트로부터 전원 전압을 인가 받아 전력을 소모한다. 전류 보상부(100)는 기능부(300)가 소모하는 상기 전력에 기초하여 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 변화를 보상한다.

기능부(300)는 전원 공급 라인(VL)을 통하여 외부, 예를 들면, 호스트 또는 외부 전원 공급장치 등으로부터 전원 전압을 인가 받아 전기적 또는 전자기적 동작을 수행하는 구성일 수 있다. 기능부(300)가 포함하는 내부 임피던스, 자기 저항(magnetic reluctance), 전자기 에너지 방출 등 상기 전기적 또는 전자기적 동작을 수행하면서 에너지를 소모하거나 손실을 일으킬 수 있는 다양한 원인에 의하여, 기능부(300)는 전원 공급 라인(VL)으로부터 전력을 공급받아 소모하게 된다. 설명의 편의를 위하여, 기능부(300)가 전원 공급 라인(VL)에 흐르게 하는 구동 전류의 변화에 따라 전원 공급 라인(VL)을 통하여 호스트와 같은 외부의 장치로부터 공급되는 전력이 변화하는 경우에 대해서 고려한다.

예를 들면, 기능부(300)는 메모리 장치, 메모리 카드, 메모리 스틱 등과 같이 데이터를 저장하고 입출력하기 위한 구성일 수도 있고, 보안 또는 식별 데이터를 포함하는 보안 모듈 또는 식별 모듈일 수도 있다. 더불어, 기능부(300)는 음성 신호, 영상 신호, 통신 신호 등 각종 멀티미디어 및 통신 신호들을 처리하는 모듈을 포함하는 구성일 수도 있다. 기능부(300)는 호스트와 같은 외부 장치로 데이터(DAT)를 송수신 하거나, 정보를 송수신 하기 위한 적어도 하나의 신호 라인(DL)을 구동하는 모듈을 포함하는 장치일 수도 있다. 기능부(300)는 데이터(DAT)를 내부적으로 생성할 수도 있고, 장치(10) 내부 또는 외부의 다른 구성 또는 장치로부터 데이터(DAT)를 입력 받을 수도 있다. 적어도 하나의 신호 라인(DL)은 장치(10)의 내부 또는 외부의 다른 구성 또는 장치와 기능부(300) 사이를 연결하는 데에 이용될 수도 있고, 다른 구성 또는 장치와 연결되지 않은 플로팅 상태일 수도 있다.

전류 보상부(100)는 상기 전력을 소모하는 동안 상기 전원 공급 전류가 일정하도록 기능부(300)에 흐르는 구동 전류의 변화에 기초하여 보상 제어 전류를 흐르게 할 수 있다. 전류 보상부(100)는 기능부(300)로부터 제공받은 제어 신호(CS)에 기초하여 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 변화량이 감소하도록 전원 공급 라인(VL)을 통하여 흐르는 전원 공급 전류를 조절할 수 있다. 제어 신호(CS)는 기능부(300)에 흐르는 구동 전류의 세기 또는 구동 전류 변화에 따라 조절되는 전압 신호일 수 있다. 제어 신호(CS)에 따라서 전류 보상부(100)는 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 세기를 제어할 수 있다.

예를 들면, 기능부(300)에 흐르는 전류의 세기가 증가하는 경우에 상응하는 제어 신호(CS)가 전류 보상부(100)에 인가되는 동안에는, 전류 보상부(100)는 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 세기가 증가하지 않도록 전류 보상부(100)가 전원 공급 라인(VL)에 더 흐르게 하는 보상 제어 전류의 양을 감소시킬 수 있다. 반면에, 기능부(300)에 흐르는 전류의 세기가 감소하는 경우에 상응하는 제어 신호(CS)가 전류 보상부(100)에 인가되는 동안에는, 전류 보상부(100)는 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 세기가 감소하지 않도록 전류 보상부(100)가 전원 공급 라인(VL)으로부터 더 흐르게 하는(즉, 가로채어 흐르게 하는) 전류의 양을 증가시킬 수 있다.

본 발명의 일 실시예에 따른 장치(10)는 기능부(300)에 흐르는 전류의 세기에 기초하여 전원 공급 라인(VL)에 더 흐르게 하는 전원 공급 전류의 양을 증가시키거나 감소시킴으로써, 상기 전원 공급 전류의 세기를 실질적으로 일정하게 유지할 수 있다. 이와 같이, 장치(10)는 상기 전원 공급 전류의 변화를 보상하여, 전원 공급 라인(VL)의 전압 변동에 따른 노이즈 발생 및 장치(10)를 포함하는 시스템의 보안성 결점(vulnerability), 즉 보안이 필요한 정보의 누출 가능성을 줄일 수 있다.

도 2a 내지 도 2b는 도 1의 장치의 예들을 나타내는 블록도들이다.

도 2a를 참조하면, 장치(11)는 기능부(301) 및 전류 보상부(101)를 포함한다. 기능부(301)는 전원 공급 라인(VL)을 통하여 호스트로부터 전원 전압을 인가 받아 전력을 소모한다. 전류 보상부(101)는 기능부(301)가 소모하는 상기 전력에 기초하여 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 변화를 보상한다.

전원 공급 라인(VL)은 제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND)을 포함할 수 있다. 이 경우에, 제2 전원 공급 라인(VGND)은 접지 라인(ground line)일 수 있다. 전류 보상부(101)는 도 2a와 같이 제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND) 사이에 연결 될 수 있다.

제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND)을 통하여 호스트와 같은 외부 장치로부터 장치(11)에 제공되는 전압의 세기는 호스트 및 장치(11)간의 통신 규약과 같은 미리 정해진 규격에 따라 달라질 수 있다. 예를 들어, 후술하는 바와 같이, USB 프로토콜(universal serial bus protocol)에 따라 호스트와 장치(11)사이의 통신이 가능하도록 호스트와 장치(11)가 전기적으로 연결되어 있는 경우에는 상기 호스트는 제1 전원 공급 라인(VBUS)에 약 +5V의 전압을 인가하고, 제2 전원 공급 라인(VGND)에 약 0V, 즉 접지 전압을 인가할 수 있다.

장치(11)에서 제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND)을 통하여 흐르게 하는 또는 소모하는 전류는 각각 제1 전원 공급 전류(IBUS) 및 제2 전원 공급 전류(IGND)이다. 기능부(301)에서 제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND)을 통하여 흐르게 하는 또는 소모하는 전류는 각각 제1 구동 전류(IFS) 및 제2 구동 전류(IFG)이다. 도 2a와 같이, 기능부(301)뿐만 아니라, 전류 보상부(101)가 제1 전원 공급 라인(VBUS) 및 제2 전원 공급라인(VGND) 사이에 연결되어 있는 경우에, 제1 전원 공급 전류(IBUS)는 제1 전원 공급 라인(VBUS)으로부터 전류 보상부(101)를 통하여 흐르는 전류(ICS, 이하 제1 보상 제어 전류) 및 제1 전원 공급 라인(VBUS)으로부터 기능부(301)를 통하여 흐르는 제1 구동 전류(IFS)의 합과 같다. 마찬가지로, 제2 전원 공급 전류(IGND)는 전류 보상부(101)를 통하여 제2 전원 공급 라인(VGND)을 향하여 흐르는 전류(ICG, 이하 제2 보상 제어 전류) 및 기능부(301)를 통하여 제2 전원 공급 라인(VGND)을 향하여 흐르는 제2 구동 전류(IFG)의 합과 같다.

전류 보상부(101)는 상기 전력을 소모하는 동안 전원 공급 전류(IBUS, IGND)가 일정하도록 기능부(301)에 흐르는 구동 전류(IFS, IFG)의 변화에 기초하여 보상 전류를 흐르게 할 수 있다. 전류 보상부(101)는 기능부(301)로부터 제공받은 제어 신호(CS)에 기초하여 전원 공급 라인(VBUS, VGND)에 흐르는 전류의 변화량이 감소하도록 전원 공급 라인(VBUS, VGND)을 통하여 흐르는 전원 공급 전류(IBUS, IGND)를 조절할 수 있다. 제어 신호(CS)는 기능부(301)에 흐르는 구동 전류(IFS, IFG)의 세기 또는 구동 전류(IFS, IFG) 변화에 따라 조절되는 전압 신호일 수 있다. 제어 신호(CS)에 따라서 전류 보상부(101)는 전원 공급 라인(VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 세기를 제어할 수 있다. 장치(11)가 전기적 또는 전자기적 동작을 수행하는 동안에 전원 공급 전류(IBUS, IGND)의 세기의 변화가 감소하도록, 전류 보상부(101)는 기능부(301)가 전원 공급 라인(VBUS, VGND)에 흐르게 하는 구동 전류(IFS, IFG)와 더불어, 전원 공급 라인(VBUS, VGND)에 보상 제어 전류(ICS, ICG)를 더 흐르게 한다.

여기에서, 제1 구동 전류(IFS)와 제2 구동 전류(IFG), 제1 전원 공급 전류(IBUS)와 제2 전원 공급 전류(IGND) 및 전류 보상부(101)를 통하여 흐르는 제1 보상 제어 전류(ICS)와 제2 보상 제어 전류(ICG) 각각은 서로 방향이 다르고 크기가 실질적으로 동일한 전류일 수 있다. 실질적으로 전원 공급 라인들(VBUS, VGND)을 구동하는 회로의 구성, 특성 및 노이즈 정도가 다를 수 있다. 그러므로, 전원 공급 라인들(VBUS, VGND)에 서로 완전히 동일한 크기의 전류가 흐르지 않을 수 있으나, 도 9를 참조하여 후술하는 바와 같이, 전체적으로 전류의 세기가 변화하는 경향은 유사하다.

다시 도 1 및 도 2a를 참조하면, 전류 보상부(100)가 전원 공급 라인(VL)에 더 흐르게 하는 보상 전류의 세기는 장치(10)가 전기적 동작을 수행하는 동안 기능부(300)에 흐르는 구동 전류(IFS, IFG)의 최대치와 최소치의 차이보다 같거나 작을 수 있다. 설명의 편의를 위하여, 이하에서는, 기능부(300)가 소모하는 전력에 상응하는 구동 전류(IFS, IFG)를 전원 공급 라인(VL)에 흐르게 하는 동안, 구동 전류(IFS, IFG)의 방향의 반대 방향(즉, 전원 공급 라인(VL) 상에 흐르는 방향의 반대 방향)으로 전류 보상부(100)가 전원 공급 라인(VL)에 보상 제어 전류(ICS, ICG)를 흘리는 경우에 대한 설명은 생략한다. 전류 보상부(100)가 흘리는 보상 제어 전류(ICS, ICG)의 세기는 0보다 같거나 클 수 있다. 요컨대, 상술한 바와 같이, 이하에서는 기능부(300)의 동작 수행에 의하여 전원 공급 라인(VL)에 더 흐르는 구동 전류(IFS, IFG)의 방향과, 전류 보상부(100)가 구동 전류(IFS, IFG)의 세기에 응답하여 전원 공급 라인(VL)에 더 흐르게 하는 보상 제어 전류(ICS, ICG)의 방향은 전원 공급 라인(VL)상에서 동일한 경우를 가정한다. 도 5a 및 도 5b를 참조하여 설명하는 바와 같이, 전류 보상부(100)가 제어 신호(CS)에 기초하여 전원 공급 라인(VL)을 통하여 더 흐르게 하는 보상 제어 전류(ICS, ICG)의 양을 제어하기 위하여, 전류 보상부(100)는 적어도 하나의 전류 미러(current mirror) 구조를 포함하여 구성될 수 있다.

다시 도 1 및 도 2a를 참조하면, 기능부(300)가 전원 공급 라인(VL)에 흐르게 하는 구동 전류(IFS, IFG)의 세기와 전원 공급 라인(VL)을 통하여 외부 장치로부터 기능부(300)에 공급되는 전압의 곱이 기능부(300)에 공급되는 구동 전력에 해당한다. 도 6을 참조하여 후술하는 바와 같이, 기능부(300)는 전원 공급 라인(VL)을 통하여 외부로부터 제공받는 전압을 전압 레귤레이터 또는 직류 전압 변환 장치를 이용하여 내부 회로를 구동하기 위한 구동 전압으로 변환 또는 생성할 수 있다.

이와 같이, 본 발명의 일 실시예에 따른 장치(11)는, 기능부(301)에 흐르는 구동 전류(IFS, IFG)의 세기에 기초하여 전원 공급 라인(VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 양을 증가시키거나 감소시킴으로써, 전원 공급 전류(IBUS, IGND)의 세기를 실질적으로 일정하게 유지할 수 있다. 이와 같이, 장치(11)는 전원 공급 전류(IBUS, IGND)의 변화를 보상하여, 전원 공급 라인(VBUS, VGND)의 전압 변동에 따른 노이즈 발생 및 장치(11)를 포함하는 시스템의 보안성 결점(vulnerability), 즉 보안이 필요한 정보의 누출 가능성을 줄일 수 있다.

도 2b를 참조하면, 장치(12)는 기능부(302) 및 전류 보상부(102)를 포함한다. 기능부(302)는 전원 공급 라인(VL)을 통하여 호스트로부터 전원 전압을 인가 받아 전력을 소모한다. 전류 보상부(102)는 기능부(302)가 소모하는 상기 전력에 기초하여 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 변화를 보상한다. 기능부(302)의 동작 모드와 관련하는 활성화 신호(ENB)에 기초하여 전류 보상부(102)를 전원 공급 라인(VL)과 전기적으로 차단하는 스위치부(202)를 더 포함할 수 있다.

스위치부(202)는 전류 보상부(102)에 의한 전류 소모를 감소시킬 필요가 있거나, 전원 공급 라인(VL)에 흐르는 전류의 변화로 인하여 발생되는 노이즈가 허용 가능한 범위인 경우 등에 있어서, 스위치부(202)를 활성화 신호(ENB)에 기초하여 제어함으로써 전류 보상부(102)에 의해 전원 공급 라인(VL)에 추가적인 전류가 더 흐르게 되는 것을 막을 수 있다. 실시예에 따라, 도시하지는 않았지만, 장치(12)는 스위치부(202)를 제2 전원 공급 라인(VGND) 상에 더 구비할 수 있다. 실시예에 따라, 장치(12)는 스위치(202)부를 제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND) 중 적어도 하나의 라인 상에 구비할 수 있다.

스위치부(202)는, 예를 들면, 하나의 트랜지스터를 이용하여 구현 될 수 있다. 하나의 트랜지스터로 구현된 스위치부(202)는 게이트를 통하여 수신한 활성화 신호(ENB)에 기초하여 소스와 드레인 사이의 전기적 연결 상태를 제어할 수 있다.

장치(12)는 스위치부(202)의 전기적 개폐를 제어하기 위한 활성화 신호(ENB)를 장치(12) 내부적으로 생성 될 수도 있고, 호스트와 같은 외부 장치로부터 제공 받을 수도 있다. 활성화 신호(ENB)는 유저에 의하여 임의적으로 제어될 수도 있고, 기능부(302)의 동작에 기초하여 동작 모드를 검출한 결과에 따라 자동적으로 제어될 수도 있다.

도 2b의 장치(12)는 스위치(202)를 더 포함하고, 활성화 신호(ENB)에 기초하여 전류 보상부(102)의 동작 여부를 결정할 수 있다는 점을 제외하고는, 도 2a의 장치(11)와 유사하므로, 중복되는 설명은 생략한다.

도 3a 내지 도 3b는 도 1에 포함되는 전류 보상부의 예들을 나타내는 블록도들이다. 도 3a는 제어 전류(ICNT)가 제1 전원 공급 라인(VBUS)으로부터 전류 제어부(133)를 통하여 가변 전류 공급부(113)로 흐르는 경우의 전류 보상부(100)의 일 예를 나타내는 블록도이고, 도 3b는 제어 전류(ICNT)가 가변 전류 공급부(114)로부터 전류 제어부(134)를 통하여 제2 전원 공급 라인(VGND)로 흐르는 경우의 전류 보상부(100)의 일 예를 나타내는 블록도이다.

도 3a를 참조하면, 전류 보상부(103)는 전류 제어부(133) 및 가변 전류 공급부(113)를 포함할 수 있다. 전류 제어부(133)는 도 1의 기능부(300)로부터 수신된 제어 신호(CS)에 기초하여 제어 전류(ICNT)를 흐르게 할 수 있다. 가변 전류 공급부(113)는 제어 전류(ICNT)에 기초하여 보상 전류(ICCS)를 흐르게 할 수 있다. 보상 전류(ICCS)의 세기는 제어 전류(ICNT)의 세기에 기초하여 제어될 수 있다.

전류 제어부(133)는 도 1의 기능부(300)로부터 입력 받은 제어 신호(CS)에 기초하여 제1 전원 공급 라인(VBUS)에 제어 전류(ICNT)를 더 흐르게 할 수 있다. 제어 전류(ICNT)는 가변 전류 공급부(113)로 흘러 들어가고, 가변 전류 공급부(113)는 제어 전류(ICNT)에 기초하여 보상 전류(ICCS)를 제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND) 사이에 흐르게 한다. 설명의 편의를 위하여, 제1 전원 공급 라인(VBUS)에 흐르는 전류에 관하여 중점적으로 설명하면, 전류 제어부(133)는 전류 보상부(103)가 제1 전원 공급 라인(VBUS)에 흐르게 하는 보상 제어 전류(ICS) 중 제어 전류(ICNT)를 흐르게 할 수 있다. 이 경우에, 가변 전류 공급부(113)는 제1 보상 제어 전류(ICS)의 나머지 전류인 보상 전류(ICCS)를 제1 전원 공급 라인(VBUS)에 흐르게 할 수 있다. 제2 보상 제어 전류(ICG)는 가변 전류 공급부(113)로부터 제2 전원 공급 라인(VGND)으로 흐를 수 있다.

도 4a 내지 도 5a를 참조하여 후술하는 바와 같이, 본 발명의 일 실시예에 따른 전류 보상부(103)의 가변 전류 공급부(113)는 전류 미러 구조를 가지는 트랜지스터 쌍을 적어도 하나 포함할 수 있고, 상기 전류 미러 구조의 일측에 흐르는 전류의 세기에 관련하는 세기를 가지는 전류를 상기 전류 미러 구조의 다른 일측에 흐르게 할 수 있다. 따라서, 이와 같은 동작이 일어나도록, 전류 제어부(133)는 상기 전류 미러 구조에 흐르는 전류의 세기를 조절하여 가변 전류 공급부(113)가 제1 전원 공급 라인(VBUS)을 통하여 흐르게 하는 보상 전류(ICCS)의 세기를 제어할 수 있다. 결론적으로, 전류 제어부(133)는 도 1의 기능부(300)를 통하여 또는 도 1의 기능부(300)의 일부의 구성을 통하여 흐르는 전류의 세기를 감지하고, 감지된 전류의 세기와 관련, 대응 또는 비례하는 세기를 가지는 전류를 가변 전류 공급부(113)를 통하여 흐르는 보상 전류(ICCS)의 세기를 제어하기 위한 목적으로 생성할 수 있다. 이와 같이, 전류 제어부(133)는 도 1의 기능부(300)를 통하여 또는 도 1의 기능부(300)의 일부 구성, 예를 들면, 패스 트랜지스터를 통하여 전류를 감지하는 전류 감지기의 역할을 수행할 수 있다.

다시 도 3a를 참조하면, 전류 제어부(133)는 제1 전원 공급 라인(VBUS)과 연결되어 제1 전원 공급 라인(VBUS)으로부터 가변 전류 공급부(113)로 제어 전류(ICNT)를 흐르게 할 수 있다. 도 4a를 참조하여 후술하는 바와 같이, 전류 보상부(103)내의 P형 트랜지스터와 전류 미러 구조를 이루는 P형 패스 트랜지스터를 포함하는 전류 제어부의 구성이 도 3a와 같은 연결 구조를 가지는 전류 제어부(133)의 일 예이다.

도 3b를 참조하면, 전류 보상부(104)는 전류 제어부(134) 및 가변 전류 공급부(114)를 포함할 수 있다.

전류 제어부(134)는 도 1의 기능부(300)로부터 입력 받은 제어 신호(CS)에 기초하여 제2 전원 공급 라인(VGND)에 제어 전류(ICNT)를 유입시켜 흐르게 할 수 있다. 제어 전류(ICNT)는 가변 전류 공급부(114)로부터 흘러나오고, 가변 전류 공급부(114)는 제어 전류(ICNT)에 기초하여 보상 전류(ICCG)를 제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND) 사이에 흐르게 한다. 설명의 편의를 위하여, 제2 전원 공급 라인(VGND)에 흐르는 전류에 관하여 중점적으로 설명하면, 전류 제어부(134)는 전류 보상부(104)가 제2 전원 공급 라인(VGND)에 흐르게 하는 보상 제어 전류(ICG) 중 제어 전류(ICNT)를 흐르게 할 수 있다. 이 경우에, 가변 전류 공급부(114)는 보상 제어 전류(ICG)의 나머지 전류인 보상 전류(ICCG)를 제2 전원 공급 라인(VGND)에 흐르게 할 수 있다. 제1 보상 제어 전류(ICS)는 제1 전원 공급 라인(VBUS)으로부터 가변 전류 공급부(114)로 흐를 수 있다.

도 4b 내지 도 5b를 참조하여 후술하는 바와 같이, 본 발명의 일 실시예에 따른 전류 보상부(104)의 가변 전류 공급부(114)는 전류 미러 구조를 가지는 트랜지스터 쌍을 적어도 하나 포함할 수 있고, 상기 전류 미러 구조의 일측에 흐르는 전류의 세기에 관련하는 세기를 가지는 전류를 상기 전류 미러 구조의 다른 일측에 흐르게 할 수 있다. 따라서, 이와 같은 동작이 일어나도록, 전류 제어부(134)는 상기 전류 미러 구조에 흐르는 전류의 세기를 조절하여 가변 전류 공급부(114)가 제2 전원 공급 라인(VGND)을 통하여 흐르게 하는 보상 전류(ICCG)의 세기를 제어할 수 있다. 결론적으로, 전류 제어부(134)는 도 1의 기능부(300)를 통하여 또는 도 1의 기능부(300)의 일부의 구성을 통하여 흐르는 전류의 세기를 감지하고, 감지된 전류의 세기와 관련, 대응 또는 비례하는 세기를 가지는 전류를 가변 전류 공급부(114)를 통하여 흐르는 보상 전류(ICCS)의 세기를 제어하기 위한 목적으로 생성할 수 있다.

다시 도 3b를 참조하면, 전류 제어부(134)는 제2 전원 공급 라인(VGND)과 연결되어 가변 전류 공급부(114)를 통하여 제2 전원 공급 라인(VGND)으로 제어 전류(ICNT)를 흐르게 할 수 있다. 도 4b를 참조하여 후술하는 바와 같이, 전류 보상부(104)내의 N형 트랜지스터와 전류 미러 구조를 이루는 N형 패스 트랜지스터를 포함하는 전류 제어부의 구성이 도 3b와 같은 연결 구조를 가지는 전류 제어부(133)의 일 예이다. 도 3b의 전류 보상부(104)는 도 3a의 전류 보상부(103)와 비교하여 제어 전류(ICNT)를 제1 전원 공급 라인(VBUS)이 아닌 제2 전원 공급라인(VGND)으로 흐르게 하고, 가변 전류 공급부(114)로부터 흘러나오는 전류의 방향이 다르다는 점을 제외하고, 도 3a의 전류 보상부(103)와 유사하므로, 중복되는 설명은 생략한다.

도 4a 내지 도 4b는 도 1의 장치의 다른 예들을 나타내는 도면들이다.

도 4a를 참조하면, 장치(15)는 기능부(305) 및 전류 보상부(105)를 포함한다. 기능부(305)는 제어 신호(CS1)에 기초하여 전원 공급 라인(VBUS, VGND)으로부터 인가 받는 전류(IFST)의 세기를 조절하는 패스 트랜지스터(P12)를 포함할 수 있다. 전류 보상부(105)는 패스 트랜지스터(P12)와 전류 미러(current mirror) 구조로 연결되고, 패스 트랜지스터(P12)에 흐르는 전류(IFST)의 세기보다 미러 비율값만큼 작은 세기를 가지는 제어 전류(ICNT)를 소스와 드레인 사이에 흐르게 하는 트랜지스터(P11)를 포함할 수 있다. 전류 보상부(105)는 제어 전류(ICNT)의 세기를 기초로 전원 공급 전류(IBUS, IGND)의 변화를 보상할 수 있다. 도 4a의 장치(15)의 경우에 트랜지스터들(P11, P12)은 P형 트랜지스터 일 수 있으며, 기능부(305)는 P형 트랜지스터(P12)를 패스 트랜지스터로 이용하는 전압 레귤레이터를 포함할 수 있다.

기능부(305)와 전류 보상부(105) 사이에 전류 미러(current mirror) 형태를 이루는 일부 구성, 예를 들면, 트랜지스터 쌍(P11, P12)에 의하여, 전류(IFST)가 트랜지스터(P12)를 통하여 흐르면, 그에 대응하는 제어 전류(ICNT)가 트랜지스터(P11)를 통하여 흐르게 되므로, 전류 보상부(105)는 기능부(305)에 흐르는 구동 전류(IFS, IFG)의 변화를 감지할 수 있다. 전류 보상부(105)는 상기 감지 결과에 반응하여 보상 전류(ICCS, ICCG) 또는 보상 제어 전류(ICS)를 흐르게 함으로써 전원 공급 라인(VBUS, VGND)에 흐르는 전류의 변화를 보상할 수 있다.

여기에서, 보상 전류는 제1 전원 공급 라인(VBUS)으로부터 가변 전류 공급부(105)를 통하여 흐르는 보상 전류(ICCS) 및 가변 전류 공급부(105)를 통하여 제2 전원 공급 라인(VGND)으로 흐르는 보상 전류(ICCG) 중 어느 하나를 나타낸다. 도 2a를 참조하여, 설명한 바와 같이, 보상 전류들(ICCS, ICCG)은 서로 방향이 다르고 크기가 실질적으로 동일한 전류 일 수 있다. 실질적으로 각 회로의 구성, 특성 및 노이즈 정도가 다를 수 있으므로, 보상 전류들(ICCS, ICCG)은 서로 완전히 동일한 세기를 가지지 않을 수 있으나, 도 9를 참조하여 후술하는 바와 같이, 전체적으로 전류의 세기가 변화하는 경향을 서로 상응할 수 있다.

기능부(305)는 제어 신호(CS1)를 생성하는 전압 제어기(345)를 더 포함할 수 있다. 전압 제어기(345)는, 패스 트랜지스터(P12)를 통하여 흐르는 전류(IFS)의 세기를 결정하고, 더불어 패스 트랜지스터(P12)와 전류 미러 구조를 이루는 트랜지스터(P11)를 통하여 흐르는 제어 전류(ICNT)의 세기를 결정하기 위한 제어 신호(CS1)를 생성할 수 있다. 예를 들면, 도 8을 참조하여 후술하는 바와 같이, 전압 제어기(345)는 패스 트랜지스터(P12)를 통하여 흐르는 전류(IFST)의 세기에 연관되는, 즉, 예를 들면, 비례하는 전압(CS1)을 가지도록 제어 신호(CS1)를 생성할 수 있다. 예를 들면, 전압 제어기(345) 내에 복수의 저항들로 이루어진 전압 분배기에 일부 전류가 흐르게 됨으로써, 전압 제어기(345)는 패스 트랜지스터(P12)를 통하여 흐르는 전류(IFST)의 세기에 연관되는 제어 신호(CS1)를 생성할 수 있다.

도 3a를 참조하여 상술한 바와 같이, 트랜지스터(P11)의 소스는 제1 전원 공급 라인(VBUS)과 연결될 수 있다. 따라서 트랜지스터(P11)를 통하여 흐르는 제어 전류(ICNT)는 제1 전원 공급 라인(VBUS)으로부터 가변 전류 공급부(115)로 흘러, 가변 전류 공급부(115)를 통하여 흐르는 보상 전류(ICCS)의 세기를 조절하는데 이용될 수 있다.

가변 전류 공급부(115)는 트랜지스터(P11)를 통하여 입력받은 제어 전류(ICNT)에 기초하여 전원 공급 라인(VBUS, VGND) 사이에 보상 전류(ICCS)를 흐르게 하기 위한 구성을 포함할 수 있다. 예를 들면, 가변 전류 공급부(115)는 적어도 하나의 트랜지스터 쌍을 포함할 수 있다. 상기 적어도 하나의 트랜지스터 쌍은 기준 전류보다 제어 전류(ICNT)만큼 작은 전류에 기초하여 보상 전류(ICCS)를 흐르게 하는 전류 미러 구조를 가질 수 있다. 다시 말하자면, 도 5a를 참조하여 후술하는 바와 같이, 전류 미러의 구조를 이루는 상기 트랜지스터 쌍은 일측에 흐르는 전류를 참조하여 다른 일측에 흐르는 전류의 세기를 조절하는 구성이므로, 상기 일측에 흐르는 전류를 제어 전류(ICNT)에 기초하여 제어함으로써, 다른 일측에 흐르는 전류, 즉 보상 전류(ICCS)의 크기를 조절할 수 있다. 상기 트랜지스터 쌍의 상기 일측에 흐르는 전류와 제어 전류(ICNT)의 합이 상기 기준 전류와 같은 경우에, 가변 전류 공급부(115)는 상기 기준 전류보다 제어 전류(ICNT)만큼 작은 전류에 기초하여 전원 공급 라인(VBUS, VGND) 사이에 보상 전류(ICCS)를 흐르게 할 수 있다.

도 4b를 참조하면, 장치(16)는 기능부(306) 및 전류 보상부(106)를 포함한다. 기능부(306)는 제어 신호(CS2)에 기초하여 전원 공급 라인(VBUS, VGND)으로부터 인가 받는 전류(IFST)의 세기를 조절하는 패스 트랜지스터(N12)를 포함할 수 있다. 전류 보상부(106)는 패스 트랜지스터(N12)와 전류 미러(current mirror) 구조로 연결되고, 패스 트랜지스터(N12)에 흐르는 전류(IFST)의 세기보다 미러 비율값만큼 작은 세기를 가지는 제어 전류(ICNT)를 소스와 드레인 사이에 흐르게 하는 트랜지스터(N11)를 포함할 수 있다. 전류 보상부(106)는 제어 전류(ICNT)의 세기를 기초로 전원 공급 전류(IBUS, IGND)의 변화를 보상할 수 있다. 도 4b의 장치(16)의 경우에 트랜지스터들(N11, N12)은 N형 트랜지스터 일 수 있으며, 기능부(306)는 P형 트랜지스터(N12)를 패스 트랜지스터로 이용하는 전압 레귤레이터를 포함할 수 있다.

도 3b를 참조하여 상술한 바와 같이, 트랜지스터(N11)는 제2 전원 공급 라인(VGND)과 연결될 수 있다. 따라서, 트랜지스터(N11)를 통하여 흐르는 제어 전류(ICNT)는 가변 전류 공급부(116)로부터 제2 전원 공급 라인(VGND)으로 흘러, 가변 전류 공급부(116)를 통하여 흐르는 보상 전류(ICCS)의 세기를 조절하는데 이용될 수 있다.

가변 전류 공급부(116)는 트랜지스터(N11)를 향하여 흐르는 제어 전류(ICNT)에 기초하여 전원 공급 라인(VBUS, VGND) 사이에 보상 전류(ICCG)를 흐르게 하기 위한 구성을 포함할 수 있다. 예를 들면, 가변 전류 공급부(116)는 적어도 하나의 트랜지스터 쌍을 포함할 수 있다.

도 4b의 장치(16)의 트랜지스터들(N11, N12)은 도 4a의 장치(15)와 트랜지스터들(P11, P12)과 종류가 다르다는 점을 제외하고, 도 4b의 장치(16)는 도 4a의 장치(15)와 유사하므로, 중복되는 설명은 생략한다.

도 5a는 도 4a의 장치에 포함되는 전류 보상부의 일 예를 나타내는 회로도이다.

도 5a를 참조하면, 전류 보상부(107)는 가변 전류 공급부(117) 및 전류 제어부(137)를 포함할 수 있다.

가변 전류 공급부(117)는 제1 트랜지스터(P21) 및 제2 트랜지스터(P22)를 포함할 수 있다. 제1 트랜지스터(P21) 및 제2 트랜지스터(P22)는 P형 트랜지스터, 예를 들면, PMOS(P-type metal oxide semiconductor)일 수 있다.

제1 트랜지스터(P21)는 제1 보상 전류(ICCS1)를 흐르게 할 수 있다. 제2 트랜지스터(P22)는 제1 트랜지스터(P21)와 전류 미러(current mirror) 구조로 연결되어 제어 전류(ICNT)의 세기와 관련 또는 대응되는, 예를 들면, 반비례하는 세기를 가지는 제2 보상 전류(ICCS2)를 흐르게 할 수 있다. 여기에서, 제1 전원 공급 라인(VBUS)으로부터 가변 전류 공급부(117)를 통하여 흐르는 보상 전류(ICCS)는 제1 보상 전류(ICCS1)와 제2 보상 전류(ICCS2)의 합과 같다. 가변 전류 공급부(117)는 제2 전원 공급 라인(VGND)으로 제2 보상 제어 전류(ICG)를 흐르게 할 수 있다. 도 2a를 참조하여 상술한 바와 같이, 제1 보상 제어 전류(ICS)는, 제1 보상 전류(ICCS1)와 제2 보상 전류(ICCS2)의 합과 유사할 수 있다.

상기 전류 미러 구조를 가지기 위하여 제2 트랜지스터(P22)의 게이트는 제1 트랜지스터(P21)의 게이트가 서로 연결될 수 있고, 제2 트랜지스터(P22)의 게이트와 드레인이 서로 연결될 수 있다. 제1 트랜지스터(P21) 및 제2 트랜지스터(P22)가 이루는 상기 전류 미러 구조에 있어서, 제1 전원 공급라인(VBUS)은 제1 트랜지스터(P21)의 소스 및 제2 트랜지스터(P22)의 소스와 연결될 수 있다. 따라서, 제1 트랜지스터(P21) 및 제2 트랜지스터(P22)의 게이트-소스간 전압은 실질적으로 동일한 크기의 레벨을 가질 수 있다. 가변 전류 공급부(117)는 제2 전원 공급 라인(VGND)으로 제2 보상 제어 전류(ICG)를 흐르게 할 수 있다.

도 5a와 같이 제1 트랜지스터(P21) 및 제2 트랜지스터(P22)를 구비하는 전류 미러 구조를 포함하는 가변 전류 공급원(117)의 전류 미러로서 동작을 설명한다. 제1 트랜지스터(P21) 및 제2 트랜지스터(P22)가 모두 PMOS 트랜지스터 이고, PMOS의 활성화 영역에 있다고 가정하였을 때 흐르는 전류의 크기는 게이트-소스 사이의 전압 및 전류 미러 트랜지스터들(P12, P22)의 종횡비(width-to-length ratio, W/L)와 관련되어 결정된다. 상술한 바와 같이, 도 5a와 같은 전류 미러 구조에 있어서, 전류 미러 트랜지스터들(P12, P22)의 게이트-소스간 전압은 같으므로, 전류 미러 트랜지스터들(P12, P22)의 드레인-소스간 전압이 다르다고 하더라도 동일한 전류 미러 트랜지스터들(P12, P22)의 종횡비가 같다면, 제2 트랜지스터(P22)의 소스와 드레인 사이를 흐르는 전류(ICCS2)의 세기와 제1 트랜지스터(P21) 사이를 흐르는 전류(ICCS1)의 세기는 같다. 따라서, 전류 미러 트랜지스터들(P12, P22) 사이의 W/L의 비율, 즉 미러 비율 또는 그러한 비율에 따른 미러 비율값을 달리 함으로써, 제1 트랜지스터(P21) 사이를 흐르는 제1 보상 전류(ICCS1)의 세기를 제2 트랜지스터(P22)의 소스와 드레인 사이를 흐르는 제2 보상 전류(ICCS2)에 비례하도록 설정할 수 있다. 여기서, 미러 비율값은 제1 트랜지스터(P21)의 제1 종횡비(W/L)를 제2 트랜지스터(P22)의 제2 종횡비(W/L)로 나눈 값에 해당한다. 다른 미러 구조에 있어서도 동일한 방법으로 미러 비율값이 계산될 수 있다. 예를 들면, 제1 트랜지스터(P21)의 종횡비와 제2 트랜지스터(P22)의 종횡비 사이의 미러 비율이 ms:1(ms는 0보다 큰 실수)인 경우에, 1 트랜지스터(P21) 사이를 흐르는 제1 보상 전류(ICCS1)의 세기는 제2 트랜지스터(P22)의 소스와 드레인 사이를 흐르는 제2 보상 전류(ICCS2)의 세기의 ms배, 즉 미러 비율값인 ms만큼 클 수 있다. 단, 전류 보상부(107)에 의한 전류의 소모를 감소시키기 위해서 제2 보상 전류(ICCS2)의 세기를 감소시키기 위하여 ms는 1이상의 값으로 결정될 수 있다.

실시예에 따라, 제2 보상 전류(ICCS2)와 제어 전류(ICNT)의 합은 기준 전류(IREF)로서 일정할 수 있다. 기준 전류(IREF)는 가변 전류 공급부(117) 내에 전류원을 더 구비하는 것으로 구현될 수 있다. 즉, 가변 전류 공급부(117)는 제2 트랜지스터(P22)와 제2 전원 공급 라인(VGND) 사이에 기준 전류(IREF)를 흐르게 하는 전류원(IREF)을 더 포함할 수 있다. 전류원(IREF)은 제2 트랜지스터(P22)의 드레인과 제2 전원 공급 라인(VGND) 사이에 연결되고, 전류 제어부(137)는 제1 전원 공급 라인(VBUS)으로부터 가변 전류 공급부(117)로 제어 전류(ICNT)가 흐르도록 제1 전원 공급 라인(VBUS)과 제2 트랜지스터(P22)의 드레인 사이에 연결 될 수 있다. 따라서, 전류원(IREF)은 제2 트랜지스터(P22)에 흐르는 제2 보상 전류(ICCS2)와 제어 전류(ICNT)의 합에 상응하는 기준 전류(IREF)를 흐르게 할 수 있으며, 제2 보상 전류(ICCS2)의 세기는 제어 전류(ICNT)의 세기의 변화의 반대 방향으로 변화하도록 조절될 수 있다. 즉, 전류 제어부(137)는 제어 전류(ICNT)의 세기의 변화에 기초하여 제2 트랜지스터(P22)에 흐르는 제2 보상 전류(ICCS2)의 세기를 조절할 수 있다. 예를 들면, 제어 전류(ICNT)가 증가하면 제2 보상 전류(ICCS2)가 감소하고, 제어 전류(ICNT)가 감소하면 제2 보상 전류(ICCS2)가 증가할 수 있다.

가변 전류 공급부(117)는 제1 트랜지스터(P21)와 제2 전원 공급 라인(VGND) 사이에 연결된 저항(R11)을 더 포함할 수 있다.

다시 도 5a를 참조하면, 전류 제어부(137)는 제3 트랜지스터(P23)를 포함할 수 있다. 제3 트랜지스터(P23)는 P형 트랜지스터, 예를 들면, PMOS(P-type metal oxide semiconductor)일 수 있다.

제3 트랜지스터(P23)는 게이트를 통하여 도 1의 기능부(300)에서 소모하는 순간 전력 또는 도 1의 기능부(300)내의 구성에 흐르는 전류의 세기에 기초하여 생성되는 제어 신호(CS3)를 수신할 수 있다. 제3 트랜지스터(P23)는, 액티브 영역에 있는 경우에, 제어 신호(CS3)의 전압 레벨에 따라 소스와 드레인 사이에 흐르는 제어 전류(ICNT)를 조절할 수 있다.

도 4a를 참조하여 상술한 바와 같은 전류 미러 구조를 가지기 위하여, 제3 트랜지스터(P23)의 게이트는 도 4a의 기능부(305) 내의 패스 트랜지스터(P12)가 서로 연결될 수 있다. 도 4a의 기능부(305) 내의 패스 트랜지스터(P12)와 제3 트랜지스터(P23)가 이루는 상기 전류 미러 구조에 있어서, 제1 전원 공급라인(VBUS)은 제3 트랜지스터(P23)의 소스 및 패스 트랜지스터(P12)의 소스와 연결될 수 있다. 따라서, 제3 트랜지스터(P23) 및 패스 트랜지스터(P12)의 게이트-소스간 전압은 실질적으로 동일한 크기의 레벨을 가질 수 있다.

도 4a를 참조하여 상술한 바와 같이, 제3 트랜지스터(P23)는 도 4a의 기능부(305) 내의 패스 트랜지스터(P12)와 전류 미러 구조로 연결되어, 도 4a의 기능부(305) 내의 패스 트랜지스터(P12)에 흐르는 전류(IFST)의 세기와 관련 또는 대응하는, 예를 들면, 비례하는 세기를 가지는 제어 전류(ICNT)를 흐르게 할 수 있다. 제3 트랜지스터(P23)의 드레인은 제2 트랜지스터(P22)의 드레인과 연결되어 있을 수 있다. 따라서, 가변 전류 공급부(117)가 전류원(IREF)을 더 포함하는 경우와 같이, 제2 트랜지스터(P22)에 흐르는 제2 보상 전류(ICCS2)와 전류 제어부(137)에 흐르는 제어 전류(ICNT)의 합이 일정하도록 유지하는 경우에, 상술한 바와 같이, 제어 전류(ICNT)의 세기에 기초하여 제2 트랜지스터(P22)에 흐르는 제2 보상 전류(ICCS2)가 제어될 수 있다.

제3 트랜지스터(P23)의 게이트는 도 4a의 기능부(305) 내의 패스 트랜지스터(P12)의 게이트와 연결되어 전류 미러 구조를 이룰 수 있다. 이 제3 트랜지스터(P23)의 소스는 제1 전원 공급 라인(VBUS)과 연결될 수 있다. 제1 전원 공급 라인(VBUS)으로부터 가변 전류 공급부(117)로 흐르는 보상 전류(ICCS)와 전류 제어부(137)에 흐르는 제어 전류(ICNT)의 합은 보상 제어 전류(ICS)와 실질적으로 동일할 수 있다.

실시예에 따라, 가변 전류 공급부(117)가 제1 트랜지스터(P21) 및 제2 트랜지스터(P22)가 형성하는 미러 구조를 포함함으로써, 제어 전류(ICNT)의 변화에 따른 상기 제2 보상 전류(ICCS2)의 변화량은 제1 보상 전류(ICCS1)의 변화량 보다 제1 미러 비율값만큼 작을 수 있다. 도 5a의 전류 보상부(107)를 포함하는 장치(10)는 도 4a의 기능부(305)를 포함하고, 따라서, 기능부(305)의 패스 트랜지스터(P12)와 제3 트랜지스터(P23)가 형성하는 전류 미러 구조를 포함할 수 있다. 이 경우에, 제어 신호(CS3)에 따른 제어 전류(ICNT)의 변화량은 도 4a의 기능부(305)에 흐르는 전류의 변화량보다 제2 미러 비율값만큼 작을 수 있다. 단, 전류 보상부(107)에 의한 전류의 소모를 감소시키기 위해서 제어 전류(ICNT)의 세기를 감소시키도록 상기 미러 비율값들은 1이상의 값으로 결정될 수 있다. 실시예에 따라, 제1 트랜지스터(P21) 및 제2 트랜지스터(P22)가 형성하는 미러 구조의 제1 미러 비율과 도 4a의 기능부(305) 내의 패스 트랜지스터(P12)와 제3 트랜지스터(P23)가 형성하는 전류 미러 구조의 제2 미러 비율은 서로 실질적으로 동일한 미러 비율값을 가질 수 있다.

도 5a와 같은 전류 보상부(107)를 포함하는 장치(10)는, 도 4a를 참조하여 상술한 바와 같이, 제3 트랜지스터(P23)와 전류 미러 구조로 연결된 P형 패스 트랜지스터(P12)를 포함하는 도 4a의 기능부(305)를 포함할 수 있다. 도시하지는 않았지만, 실시예에 따라, 도 5a와 같은 전류 보상부(107)를 포함하는 장치(10)는 제3 트랜지스터(N23)와 연결된 N형 패스 트랜지스터(N12)를 포함하는 도 4b와 같은 기능부(306)를 포함할 수도 있으며, 이 경우에는 도 5a의 전류 보상부(107)에 인가되는 제어 신호(CS3)를 제3 트랜지스터(P23)를 동작시키기 위한 적합한 형태로 전환하는 인버터와 같은 회로 구성이 더 필요할 수 있다.

도 5b는 도 4b의 장치에 포함되는 전류 보상부의 일 예를 나타내는 회로도이다.

도 5b를 참조하면, 전류 보상부(108)는 가변 전류 공급부(118) 및 전류 제어부(138)를 포함할 수 있다.

가변 전류 공급부(118)는 제1 트랜지스터(N21) 및 제2 트랜지스터(N22)를 포함할 수 있다. 제1 트랜지스터(N21) 및 제2 트랜지스터(N22)는 N형 트랜지스터, 예를 들면, NMOS(N-type metal oxide semiconductor)일 수 있다.

제1 트랜지스터(N21)는 제1 보상 전류(ICCS1)를 흐르게 할 수 있다. 제2 트랜지스터(N22)는 제1 트랜지스터(N21)와 전류 미러(current mirror) 구조로 연결되어 제어 전류(ICNT)의 세기와 관련 또는 대응되는, 예를 들면, 반비례하는 세기를 가지는 제2 보상 전류(ICCS2)를 흐르게 할 수 있다. 여기에서, 가변 전류 공급부(118)를 통하여 제2 전원 공급 라인(VGND)으로 흐르는 보상 전류(ICCG)는 제1 보상 전류(ICCG1)와 제2 보상 전류(ICCG2)의 합과 같다. 가변 전류 공급부(118)는 제1 전원 공급 라인(VBUS)으로부터 제1 보상 제어 전류(ICS)를 흐르게 할 수 있다. 도 2b를 참조하여 상술한 바와 같이, 제2 보상 제어 전류(ICG)는, 제1 보상 전류(ICCG1)와 제2 보상 전류(ICCG2)의 합과 유사할 수 있다. 가변 전류 공급부(118)는 제1 전원 공급 라인(VBUS)으로 제1 보상 제어 전류(ICS)를 흐르게 할 수 있다.

상기 전류 미러 구조를 가지기 위하여 제2 트랜지스터(N22)의 게이트는 제1 트랜지스터(P21)의 게이트가 서로 연결될 수 있고, 제2 트랜지스터(N22)의 게이트와 드레인이 서로 연결될 수 있다. 제1 트랜지스터(N21) 및 제2 트랜지스터(N22)가 이루는 상기 전류 미러 구조에 있어서, 제2 전원 공급라인(VGND)은 제1 트랜지스터(N21)의 소스 및 제2 트랜지스터(N22)의 소스와 연결될 수 있다. 따라서, 제1 트랜지스터(N21) 및 제2 트랜지스터(N22)의 게이트-소스간 전압은 실질적으로 동일한 크기의 레벨을 가질 수 있다.

가변 전류 공급부(118)는 제1 트랜지스터(N21)와 제1 전원 공급 라인(VBUS) 사이에 연결된 저항(R12)을 더 포함할 수 있다.

다시 도 5b를 참조하면, 전류 제어부(138)는 제3 트랜지스터(N23)를 포함할 수 있다. 제3 트랜지스터(N23)는 N형 트랜지스터, 예를 들면, NMOS(N-type metal oxide semiconductor)일 수 있다.

제3 트랜지스터(N23)는 게이트를 통하여 도 1의 기능부(300)에서 소모하는 순간 전력 또는 도 1의 기능부(300)내의 구성에 흐르는 전류의 세기에 기초하여 생성되는 제어 신호(CS4)를 수신할 수 있다. 제3 트랜지스터(N23)는, 액티브(active) 영역에 있는 경우에, 제어 신호(CS4)의 전압 레벨에 따라 소스와 드레인 사이에 흐르는 제어 전류(ICNT)를 조절할 수 있다.

도 5b와 같은 전류 보상부(108)를 포함하는 장치(10)는, 도 4b를 참조하여 상술한 바와 같이, 제3 트랜지스터(N23)와 전류 미러 구조로 연결된 N형 패스 트랜지스터(N12)를 포함하는 기능부(306)를 포함할 수 있다. 도시하지는 않았지만, 실시예에 따라, 도 5b와 같은 전류 보상부(108)를 포함하는 장치(10)는 P형 패스 트랜지스터(N12)를 포함하는 도 4a에 도시된 바와 같은 기능부(305)를 포함할 수 있으며, 이 경우에는 도 5b의 전류 보상부(108)에 인가되는 제어 신호(CS4)를 제3 트랜지스터(N23)를 동작시키기 위한 적합한 형태로 전환하는 인버터와 같은 회로 구성이 더 필요할 수 있다.

도 5b의 전류 보상부(108)는 P형 트랜지스터 대신 N형 트랜지스터를 이용하여 구현된 점을 제외하고, 도 5a의 전류 보상부(107)와 유사하므로, 중복되는 설명은 생략한다. 도 5a 및 도 5b를 참조하여 설명한 도 1의 전류 보상부(100)의 구성은 예시적인 것에 불과 하며, 전류의 변화를 보상하기 위한 다양한 구성, 예를 들면, 변형된 구조를 가지는 전류 미러를 포함하는 구조 등이 전류 보상부(100)에 채용될 수 있음을 이해하여야 한다.

도 6은 도 1의 장치에 포함되는 기능부의 일 예를 나타내는 블록도이다.

기능부(300a)는 전압 레귤레이터(311)를 포함할 수 있다. 전압 레귤레이터(311)는 전원 전압에 기초하여 구동 전압(VDD)을 생성할 수 있다. 기능부(300a)가 기능을 수행하기 위하여 내부적으로 사용하는 구동(VDD)전압의 세기가 다른 경우에, 장치(10)는 전압 레귤레이터(311)를 이용하여 안정화된 구동 전압(VDD)을 생성할 수 있다.

일반적으로, 전압 레귤레이터는 전압의 레벨을 조절하여 실질적으로 일정하게 유지시켜 출력하는 기능을 수행한다. 전압 레귤레이터는 선형 레귤레이터와 스위칭 레귤레이터로 구별될 수 있다. 선형 레귤레이터는 구현이 간단하고 노이즈가 적으나 효율이 상대적으로 낮고 발열이 있는 반면, 스위칭 레귤레이터는 효율이 높고 방열이 비교적 없으며 스위칭 주파수를 조절함으로써 사용되는 소자들에 대한 설계 변경이 가능하다는 장점 있다. 스위칭 레귤레이터는 스위칭 노이즈가 발생시키므로 적은 노이즈 환경을 요구하는 장치에는 이용되기 어려우며, 소형 전원에 대해서는 선형 레귤레이터에 비하여 주변회로가 상대적으로 복잡해지는 단점이 있다.

선형 레귤레이터에는 GP 레귤레이터, 로우 드롭아웃 레귤레이터(low dropout regulator), 쿼시 레귤레이터(quasi regulator) 및 션트 레귤레이터(shunt regulator) 등이 있다. 이 중 로우 드롭아웃 레귤레이터는 동일한 출력 전압을 생성함에 있어서 요구되는 입력 전압의 값이 적고, 즉 입출력 간의 드롭아웃이 적고, 전압 안정화 및 발열 측면에서 다른 선형 레귤레이터에 비하여 일반적으로 좋은 성능을 가지므로, 저전압 조절이 필요한 위한 회로에 널리 이용된다. 기능부(300a)가 포함하는 전압 레귤레이터(311)는 상술한 바와 같은 다양한 종류의 선형 레귤레이터 및 스위칭 레귤레이터일 수 있으나, 설명의 편의를 위하여, 저 포화 출력 특성을 가지는 P형 패스 트랜지스터를 이용한 로우 드롭아웃 레귤레이터인 경우를 가정한다.

기능부(300a)는 구동 전압(VDD)을 인가 받아 적어도 하나의 신호 라인(DL)을 구동하는 입출력 드라이버(351)를 더 포함할 수 있다. 입출력 드라이버(351)는 데이터 처리 장치 또는 메모리 관리 장치와 같은 장치 또는 회로로부터 데이터(DAT)를 입력 받아 적어도 하나의 신호 라인(DL)을 통하여 송신하고, 적어도 하나의 신호 라인(DL)으로부터 데이터(DAT)를 수신하여 상기 장치 또는 회로로 제공할 수 있다. 예를 들면, 입출력 드라이버(351)는 USB 프로토콜에 따라 데이터(DAT)를 적어도 하나의 신호 라인(DL)을 통하여 송수신 하도록 적어도 하나의 신호 라인(DL)을 구동할 수 있다. 다시 말하자면, 입출력 드라이버(351)를 포함하는 기능부(300a)는 USB 프로토콜(universal serial bus protocol)따른 데이터 송수신 기능을 수행하기 위하여 적어도 하나의 신호 라인(DL)을 구동할 수 있다.

입출력 드라이버(351)는 다양한 인터페이스 방식에 의해 데이터(DAT)를 수신할 수 있고, 이에 따라, 전압 레귤레이터(311)의 규격이 결정될 수 있다. 예를 들어, 장치(10)는 SD(Secure Digital) 카드, CF(Compact Flash) 카드, xD Picture 카드, 메모리 스틱(Memory Stick), 마이크로 드라이브(Micro Drive), SM 카드(Smart Media Card), SIM 카드(subscriber identification module card), MMC(Multi Media Card), eMMC(embedded MMC), 마이크로 SD(Micro SD), MiniSD, SDHC(SD High Capacity), USB(Universal Serial Bus) 메모리 등과 같은 다양한 종류의 메모리 장치 내에 구현 또는 포함될 수 있으며, 상기 메모리 장치의 종류에 따라서 입출력 드라이버(351)와 호스트와 같은 외부 장치 사이의 인터페이스 방식 및 전압 레귤레이터(311)의 규격이 결정될 수 있다. 상기 인터페이스 방식은 적어도 하나의 신호 라인(DL)에 대한 규약 및 규격뿐만 아니라, 전원 공급 라인(VL)을 통한 전력 공급에 대한 규약 및 규격 또한 포함할 수 있다.

다시 도 6을 참조하면, 입출력 드라이버(351)를 포함하는 기능부(300a)는 데이터(DAT)에 기초하여 적어도 하나의 신호 라인(DAT)을 구동할 수 있다. 전류 보상부(100)는 기능부(300a)가 적어도 하나의 신호 라인(DAT)을 구동하는 동안 전원 공급 전류(IBUS, IGND)가 일정하도록 보상 제어 전류(ICS)를 흐르게 할 수 있다.

실시예에 따라, 적어도 하나의 신호 라인(DL) 및 전원 공급 라인(VL) 중 적어도 하나는 인덕턴스를 가지는 케이블을 통하여 호스트와 연결될 수 있다. 이에 관하여는 도 13을 참조하여 후술한다.

도 7은 도 6의 기능부에 포함되는 전압 레귤레이터의 일 예를 나타내는 블록도이다.

도 7을 참조하면, 전압 레귤레이터(312)는 기준 전압 생성기(332) 및 전압 레귤레이션 회로(322)를 포함할 수 있다. 전압 레귤레이션 회로(322)는 기준 전압 생성기(332)가 제공하는 기준 전압(VREF)에 기초하여 구동 전압(VDD)을 생성할 수 있다. 전압 레귤레이션 회로(322)는 구동 전압(VDD)을 제공받아 전력을 소모하는 장치 및 전압 레귤레이션 회로(322) 내부적으로 흐르는 전류의 세기에 기초하여 제어 신호(CS)를 생성하여 도 1의 전류 보상부(100)에 제공할 수 있다.

도시하지는 않았지만, 실시예에 따라, 기준 전압 생성기(332)는 제2 전원 공급 라인(VGND)과 전압 레귤레이션 회로(322)사이에 연결된 다이오드, 예를 들면, 제너 다이오드(zener diode)를 포함할 수 있다.

도 8은 도 6의 기능부의 일 예를 나타내는 도면이다.

도 8을 참조하면, 기능부(300b)는 전압 레귤레이터(313)를 포함할 수 있다. 전압 레귤레이터(313)는 기준 전압 생성기(333) 및 전압 레귤레이션 회로(323)를 포함할 수 있다. 전압 레귤레이터(313)는 로우 드롭아웃(low dropout; LDO) 레귤레이터일 수 있으며, 설명의 편의를 위하여, 적어도 하나의 신호 라인(DL) 중 하나의 신호 라인(D+ or D-)을 위한 로우 드롭아웃 레귤레이터의 일 예를 도시하였다. 실시예에 따라, 기능부(300b)는 입출력 드라이버(353)를 더 포함할 수 있다.

전압 레귤레이션 회로(323)는 트랜지스터(P31) 및 비교기(343)를 포함할 수 있다. 트랜지스터(P31)는 게이트를 통하여 입력 받은 제어 신호(CS5)에 기초하여 흐르는 전류(IFST)를 제어할 수 있다. 비교기(333)는 트랜지스터(P31)에 흐르는 전류(IFST)의 변화에 기초하여 조절되는 비교 대상 전압(VR)을 기준 전압(VREF)과 비교하여 제어 신호(CS5)를 생성할 수 있다. 전압 레귤레이션 회로(323)는 비교 대상 전압(VR)을 생성하기 위하여 트랜지스터(P31)와 제2 전원 공급 라인(VGND) 사이에 직렬로 연결된 저항들(R31, R32)을 더 포함할 수 있다. 전압 레귤레이션 회로(323)는 트랜지스터(P31)의 드레인 단자를 통하여 구동 전압(VDD)을 입출력 드라이버(353)로 인가 할 수 있다.

전압 레귤레이션 회로(323)가 포함하는 트랜지스터(P31)는 P형 트랜지스터, 예를 들면, PMOS일 수 있다. 실시예에 따라, 도 4b를 참조하여 설명한 것과 유사하게, N형 트랜지스터를 이용하여 도 7의 전압 레귤레이션 회로(322)를 구현할 수 있으며, 이 경우에는 트랜지스터의 특성에 따라 전압 레귤레이션 회로(322)를 포함하는 전압 레귤레이터(312)의 동작 특성, 예를 들면, 입출력 전압 사이의 드롭아웃, 소모 전류 및 열 손실 등이 달라질 수 있다.

도 8과 같이 P형 트랜지스터를 이용하여 도 7의 전압 레귤레이션 회로(322)를 구현한 경우, 장치(10)는 도 5a와 같이 P형 트랜지스터를 이용하여 구현한 전류 보상부(107)를 포함하여 구현될 수 있다. 실시예에 따라, N형 트랜지스터를 이용하여 도 7의 전압 레귤레이션 회로(322)를 구현한 경우, 장치(10)는 도 5b와 같이 N형 트랜지스터를 이용하여 구현한 전류 보상부(108)를 포함하여 구현될 수 있다.

도시하지는 않았지만, 실시예에 따라, 기준 전압 생성기(333)는 제2 전원 공급 라인(VGND)과 전압 레귤레이션 회로(323)사이에 연결된 다이오드, 예를 들면, 제너 다이오드(zener diode)를 포함할 수 있다. 이 경우, 기준 전압 생성기(333)는 제1 전원 공급 라인(VBUS)에는 연결되지 않고 제2 전원 공급 라인(VGND)에 연결될 수 있다. 실시예에 따라, 기준 전압 생성기(333)는 제1 전원 공급 라인(VBUS) 및 제2 전원 공급 라인(VGND) 사이에 연결될 수 있다.

도시하지는 않았지만, 실시예에 따라, 로우 드롭아웃 레귤레이터인 전압 레귤레이터(313)는 입력 단자, 즉 전원 공급 라인(VBUS, VGND) 사이 및/또는 출력 단자, 즉 구동 전압(VDD) 단자에 커패시터들을 더 포함할 수 있다. 상기 커패시터들은 상기 입력 단자 또는 출력 단자에 위치하게 되는 부하에 따라 전압 레귤레이터(313)가 발진하는 현상을 줄일 수도 있고, 순간적인 입출력 전류의 변동에 의한 전압 레귤레이터(313)의 회로 손상을 줄일 수도 있다.

기능부(300b)는 구동 전압(VDD)을 인가 받아 신호 라인(D+ or D-)을 구동하는 입출력 드라이버(353)를 더 포함할 수 있다. 입출력 드라이버(353)는 데이터(DAT)를 입력 받아 신호 라인(D+ or D-)을 통하여 송신하고, 신호 라인(D+ or D-)으로부터 데이터(DAT)를 수신하여 제공할 수 있다. 예를 들면, 입출력 드라이버(351)는 데이터(DAT)를 USB 프로토콜에 따라 신호 라인(D+ or D-)을 통하여 송수신 하도록 신호 라인(D+ or D-)을 구동할 수 있다.

도 8의 입출력 드라이버(353)는 도 6의 입출력 드라이버(351)와 유사하고, 도 8의 전압 레귤레이션 회로(323) 및 기준전압 생성부(333)는 도 7의 전압 레귤레이션 회로(322) 및 기준전압 생성부(332)와 각각 유사하므로, 중복되는 설명은 생략한다.

도 9는 전원 공급 라인에 흐르는 전류의 예를 나타내는 파형도이다.

도 1 및 도 9를 참조하면, 본 발명의 실시예에 따른 장치(10)를 이용한 경우에 제2 전원 공급 전류의 세기(-IGND), 종래의 장치를 이용한 경우의 제2 전원 공급 전류의 세기(-IGPRV), 종래의 장치를 이용한 경우의 제1 전원 공급 전류의 세기(-IBPRV) 및 본 발명의 실시예에 따른 장치(10)를 이용한 경우에 제1 전원 공급 전류의 세기(IBUS)에 대한 시간의 흐름에 따른 파형도가 도시되어 있다. 도 9에서, 가로축은 시간을 나타내며, 시간 간격(dT)은 100ns이다. 장치가 포함하는 기능부의 동작이 시작하는 시점(T1)이후에 상기 기능부의 전기적 및 전자기적 동작에 따라 전원 상기 장치는 전원 공급 라인(VBUS, VGND)사이에서 전류를 흘린다. 도 9에 나타낸 파형의 음양은 각 전류를 측정하는 방향에 따라 달라 질 수 있으며, 설명의 편의를 위하여, 도 9에서는 제2 전원 공급 라인(VGND)에 흐르는 전류에 대해서 호스트와 같은 외부 장치로부터 공급 받는 전류의 크기로서 측정될 수 있는 파형을 나타내었다.

종래의 장치를 이용한 경우, 도 9의 제2 전원 공급 전류의 세기(-IGPRV)는 전류 변화값(dIG)과 같은 상대적으로 큰 전류 변화값을 가지나, 본 발명의 실시예에 따른 장치(10)를 이용한 경우에 제2 전원 공급 전류의 세기(-IGND)는 상대적으로 작은 전류 변화값을 가진다. 더불어, 종래의 장치를 이용한 경우, 도 9의 종래의 장치를 이용한 경우의 제1 전원 공급 전류의 세기(-IBPRV)는 전류 변화값(dIB)과 같은 상대적으로 큰 전류 변화값을 가지나, 본 발명의 실시예에 따른 장치(10)를 이용한 경우에 제1 전원 공급 전류의 세기(IBUS)는 상대적으로 작은 전류 변화값을 가진다. 따라서, 본 발명의 실시예에 따른 장치(10)는, 전류 변화값(dIB, dIG)을 보상할 수 있는 전류 보상부(100)를 채용함으로써, 전원 공급 라인(VL or VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 변화량을 효과적으로 줄일 수 있다.

도 10은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 블록도이다.

도 10을 참조하면, 메모리 장치(30)는 메모리부(500) 및 장치(10)를 포함한다. 장치(10)는 기능부(300) 및 전류 보상부(100)를 포함한다.

메모리부(500)는 데이터(DAT)를 저장하고, 수신하는 커맨드 또는 내부 제어 신호에 기초하여 데이터(DAT)를 장치(10)로 제공하거나 장치(10)로부터 데이터(DAT)를 수신한다.

기능부(300)는 전원 공급 라인(VL)을 통하여 호스트로부터 전원 전압을 인가 받아 메모리부(500)로부터 입력 받은 데이터(DAT)에 기초하여 적어도 하나의 신호 라인(DL)을 구동하거나, 적어도 하나의 신호 라인(DL)과 독립적인 내부 동작을 수행한다.

다시 도 1 및 도 10을 참조하면, 기능부(300)는 전압 레귤레이터(311) 및 입출력 드라이버(351)를 포함할 수 있다. 전압 레귤레이터(311)는 전원 공급 라인(VL)을 통하여 호스트로부터 전원 전압을 인가 받아 구동 전압(VDD)을 생성할 수 있다. 전압 레귤레이터(311)는 전원 공급 라인(VL)으로부터 흐르는 전류의 세기에 기초하여 제어 신호를 생성하는 구동 전압(VDD)은 USB 규격에 따라, 예를 들면, +3.3V일 수 있다. 전압 레귤레이터(311)는 전원 공급 라인(VL)으로부터 흐르는 전류의 세기에 기초하여 제어 신호(CS)를 생성할 수 있다. 실시예에 따라, 전압 레귤레이터(311)는 구동 전압(VDD) 생성을 위한 전류 공급 역할을 수행하는 패스 트랜지스터를 포함할 수 있다. 전압 레귤레이터(311)는 전원 공급 라인(VL)으로부터 상기 패스 트랜지스터에 흐르는 전류의 세기에 기초하여 제어 신호(CS)를 생성하여 출력할 수 있다. 입출력 드라이버(351)는 구동 전압(VDD)을 인가 받아 데이터(DAT)에 기초하여 적어도 하나의 신호 라인(DL)을 구동한다. 실시예에 따라, 입출력 드라이버(351)는 USB 프로토콜에 따라 데이터(DAT)를 송수신하기 위하여 적어도 하나의 신호 라인(DL)을 구동할 수 있다.

전류 보상부(100)는 기능부(300)가 적어도 하나의 신호 라인(DL)을 구동하거나 상기 내부 동작을 수행하는 동안에 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 변화를 보상한다.

실시예에 있어서, 전류 보상부(100)는 입출력 드라이버(351)가 적어도 하나의 신호 라인(DL)을 구동하는 동안에 전압 레귤레이터(311)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VL)에 흐르는 전원 공급 전류(IBUS, IGND)의 변화를 보상할 수 있다. 도 9를 참조하여 설명한 바와 같이, 기능부(300)가 외부 커맨드 또는 내부 제어 신호에 의하여 데이터(DAT)를 호스트에 대하여 송수신 하기 위하여 적어도 하나의 신호 라인(DL)을 구동하는 동안에, 송수신 하는 데이터(DAT)의 값 또는 수행하는 동작에 따라 전압 레귤레이터(311)로부터 입출력 드라이버(351)로 흐르는 전류의 크기가 달라지거나 또는 소모하는 전력의 크기가 달라진다. 따라서, 입출력 드라이버(351)가 적어도 하나의 신호 라인(DL)을 구동하는 동안에, 전원 공급 라인(VL)에 흐르는 전원 공급 전류(IBUS, IGND)의 세기는 변화할 수 있다. 이러한 전원 공급 전류(IBUS, IGND)의 시간에 따른 변화는, 도 13을 참조하여 후술하는 바와 같이, 인덕턴스를 가지는 케이블을 이용하여 전원 공급 라인(VL) 및 적어도 하나의 신호 라인(DL)이 구현된 경우에, 상기 케이블에 흐르는 전원 공급 전류(IBUS, IGND)에 상기와 같은 시간에 따른 변화가 생김으로써, 공급 전압(VBUS, VGND)의 변동 또는 오차가 유발될 수도 있다. 이러한 공급 전압(VBUS, VGND)의 변동은 노이즈를 발생시켜 메모리 장치(30)의 데이터 신뢰도를 감소시킬 수 있다.

본 발명의 일 실시예에 따른 메모리 장치(30)는, 적어도 하나의 신호 라인(DL)을 구동하는 동안에 전압 레귤레이터(311)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VL)에 흐르는 전원 공급 전류(IBUS, IGND)의 양을 증가시키거나 감소시킴으로써, 전원 공급 전류(IBUS, IGND)의 세기를 실질적으로 일정하게 유지할 수 있다. 이와 같이, 메모리 장치(30)는 전원 공급 전류(IBUS, IGND)의 변화를 보상하여, 전원 공급 라인(VL)의 전압 변동에 따른 노이즈 발생 및 메모리 장치(30)를 포함하는 시스템의 보안성 결점(vulnerability), 즉 보안이 필요한 정보의 누출 가능성을 줄일 수 있다.

실시예에 따라, 전류 보상부(100)는 메모리 장치(30)가 적어도 하나의 신호 라인(DL)과 독립적인 내부 동작을 수행하는 동안 전압 레귤레이터(311)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VL)에 흐르는 전원 공급 전류(IBUS, IGND)의 변화를 보상한다. 도 9를 참조하여 설명한 바와 같이, 적어도 하나의 신호 라인(DL)을 구동하지 않고 적어도 하나의 신호 라인(DL)에 독립적인 각종 신호 처리 및 관리 동작, 예를 들면, 암호화된 데이터의 복호화, 데이터 독출 및 저장 동작 등을 수행하는 동안에도, 수행하는 동작 또는 수행하는 동작에 의하여 처리되는 데이터의 값에 따라 전원 공급 라인(VL)에서 전압 레귤레이터(311)를 통하여 기능부(300)로 흐르는 전류의 크기가 달라지거나 또는 소모하는 전력의 크기가 달라진다. 따라서, 기능부(300)가 상기 내부 동작을 구동하는 동안에, 전원 공급 라인(VL)에 흐르는 전원 공급 전류(IBUS, IGND)의 세기는 변할 수 있다. 이러한 전원 공급 전류(IBUS, IGND)의 시간에 따른 변화는, 도 13을 참조하여 후술하는 바와 같이, 인덕턴스를 가지는 케이블을 이용하여 전원 공급 라인(VL) 및 적어도 하나의 신호 라인(DL)이 구현된 경우에, 상기 케이블에 흐르는 전원 공급 전류(IBUS, IGND)에 상기와 같은 시간에 따른 변화가 생김으로써, 공급 전압(VBUS, VGND)의 변동 또는 오차가 유발될 수도 있다. 보안이 요구되는 메모리 장치가 적어도 하나의 신호 라인(DL)을 구동하지 않고 내부적으로 수행되는 내부 동작을 하는 경우에, 상기 보안이 요구되는 메모리 장치는 이러한 공급 전압(VBUS, VGND)의 변동으로부터 상기 내부 동작을 유추할 수 있는 정보를 제공할 수 있어, 상기 보안이 요구되는 메모리 장치의 보안상 결점(vulnerability), 즉 보안이 필요한 정보의 누출 가능성을 줄일 수 있다.

본 발명의 일 실시예에 따른 메모리 장치(30)는, 적어도 하나의 신호 라인(DL)과 독립적인 내부 동작을 수행하는 동안에, 전압 레귤레이터(311)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VL)에 더 흐르게 하는 전류의 양을 증가시키거나 감소시킴으로써, 전원 공급 라인(VL)에 흐르는 전원 공급 전류(IBUS, IGND)의 세기를 실질적으로 일정하게 유지할 수 있다. 이와 같이, 메모리 장치(30)는 전원 공급 라인(VL)에 흐르는 전원 공급 전류(IBUS, IGND)의 변화를 보상하여 함으로써, 전원 공급 라인(VL)의 전압 변동에 따른 노이즈 발생 및 메모리 장치(30)의 보안상 결점(vulnerability), 즉 보안이 필요한 정보의 누출 가능성을 줄일 수 있다.

실시예에 있어서, 메모리 장치(30)는 USB 프로토콜(universal serial bus protocol)을 이용하여 상기 신호 라인(DL)을 통하여 상기 호스트와 데이터 통신을 수행할 수 있다. 메모리부(500)는 플래시 메모리(flash memory) 코어를 포함하여 구현될 수 있다.

도 6을 참조하여 상술한 바와 유사하게, 메모리 장치(30)는 도 1의 장치(10)를 포함할 수 있는 SD(secure digital) 카드, CF(compact flash) 카드, xD Picture 카드, 메모리 스틱(memory stick), 마이크로 드라이브(micro drive), SM 카드(smart media card), SIM 카드(subscriber identification module card), MMC(multi media card), eMMC(embedded MMC), 마이크로 SD(micro SD), MiniSD, SDHC(SD high capacity), USB(universal serial bus) 메모리 등과 같은 장치 일 수 있다. 도 10의 장치(10)는 도 1의 장치(10)에 상응하므로, 중복되는 설명은 생략한다.

도 11은 도 10의 메모리 장치의 일 예를 나타내는 블록도이다.

도 11을 참조하면, 메모리 장치(31)는 메모리부(500) 및 장치(12)를 포함한다. 장치(12)는 기능부(302) 및 전류 보상부(102)를 포함한다.

장치(12)는 도 10의 장치(10)에 비하여 스위치부(202)를 더 포함할 수 있다. 메모리 장치(31)는 도 10의 메모리 장치(30)와 비교하여 모드 검출부(600)를 더 포함할 수 있다. 모드 검출부(600)는 메모리 장치(31)의 동작 모드를 검출하여, 상기 검출 결과에 기초하여 활성화 신호(ENB)를 생성할 수 있다. 예를 들면, 상기 동작 모드는 호스트와의 데이터 송수신을 위한 메모리 장치(31)의 동작 모드일 수 있다. 스위치부(202)는 모드 검출부(600)로부터 인가 받은 활성화 신호(ENB)에 기초하여 전류 보상부(102)를 전원 공급라인(VL) 또는 전압 레귤레이터(311)로부터 전기적으로 차단할 수 있다.

도 11의 메모리 장치(31)는 모드 검출부(600) 및 스위치부(202)를 더 포함하는 점을 제외하고, 도 10의 메모리 장치(30)와 유사하므로 중복되는 설명은 생략한다. 또한, 도 11의 스위치부(202)는 도 2b의 스위치부(202)에 상응하므로 중복되는 설명은 생략한다.

도 12는 본 발명의 다른 실시예에 따른 메모리 장치를 나타내는 블록도이다.

도 12를 참조하면, 메모리 장치(32)는 로우 드롭아웃(low dropout) 전압 레귤레이터(311a) 및 전류 보상부(102a)를 포함한다.

로우 드롭아웃 전압 레귤레이터(311a)는 전원 공급 라인(VBUS, VGND)을 통하여 호스트로부터 전원 전압을 인가 받아 구동 전압(VDD)을 생성한다. 로우 드롭아웃 전압 레귤레이터(311a)가 전원 공급 라인(VBUS, VGND)으로부터 흐르는 전류의 세기에 기초하여 제어 신호를 생성하는 구동 전압(VDD)은 USB 규격에 따라, 예를 들면, +3.3V일 수 있다. 실시예에 따라, 메모리 장치(32)는 USB 프로토콜에 따라 호스트와 통신하는 USB 메모리 장치일 수 있다.

로우 드롭아웃 전압 레귤레이터(311a)는 전원 공급 라인(VBUS, VGND)으로부터 흐르는 전류의 세기에 기초하여 제어 신호(CS)를 생성한다. 실시예에 따라, 로우 드롭아웃 전압 레귤레이터(311a)는 구동 전압(VDD) 생성을 위한 전류 공급 역할을 수행하는 패스 트랜지스터를 포함할 수 있다. 로우 드롭아웃 전압 레귤레이터(311a)는 전원 공급 라인(VBUS, VGND)으로부터 상기 패스 트랜지스터에 흐르는 전류의 세기에 기초하여 제어 신호(CS)를 생성하여 출력할 수 있다.

전류 보상부(102a)는 로우 드롭아웃 전압 레귤레이터(311a)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 변화를 보상한다.

실시예에 있어서, 메모리 장치(32)는 입출력 드라이버(351a)를 더 포함할 수 있다. 입출력 드라이버(351a)는 구동 전압(VDD)을 인가 받아 데이터(DAT)에 기초하여 신호 라인들(D+, D-)을 구동한다. 실시예에 따라, 입출력 드라이버(351a)는 USB 프로토콜에 따라 데이터(DAT)를 송수신하기 위하여 신호 라인들(D+, D-)을 구동할 수 있다.

실시예에 있어서, 전류 보상부(102a)는 입출력 드라이버(351a)가 신호 라인들(D+, D-)을 구동하는 동안에 로우 드롭아웃 전압 레귤레이터(311a)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 변화를 보상할 수 있다. 도 9를 참조하여 설명한 바와 같이, 입출력 드라이버(351a)가 외부 커맨드 또는 내부 제어 신호에 의하여 데이터(DAT)를 호스트에 대하여 송수신 하기 위하여 신호 라인들(D+, D-)을 구동하는 동안에, 송수신 하는 데이터(DAT)의 값 또는 수행하는 동작에 따라 입출력 전압 레귤레이터(311a)에서 드라이버(351a)로 흐르는 전류의 세기가 달라지거나 또는 소모하는 전력의 크기가 달라진다. 따라서, 입출력 드라이버(351a)가 신호 라인들(D+, D-)을 구동하는 동안에, 전원 공급 라인(VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 세기는 변화할 수 있다. 이러한 전원 공급 전류(IBUS, IGND)의 시간에 따른 변화는, 도 13을 참조하여 후술하는 바와 같이, 인덕턴스를 가지는 케이블을 이용하여 전원 공급 라인(VBUS, VGND) 및 신호 라인들(D+, D-)이 구현된 경우에, 상기 케이블에 흐르는 전원 공급 전류(IBUS, IGND)에 상기와 같은 시간에 따른 변화가 생김으로써, 공급 전압(VBUS, VGND)의 변동 또는 오차가 유발될 수도 있다. 이러한 공급 전압(VBUS, VGND)의 변동은 노이즈를 발생시켜 메모리 장치(32)의 데이터 신뢰도를 감소시킬 수 있다.

본 발명의 일 실시예에 따른 메모리 장치(32)는, 신호 라인들(D+, D-)을 구동하는 동안에 로우 드롭아웃 전압 레귤레이터(311a)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VBUS, VGND)에 흐르게 하는 전류의 양을 증가시키거나 감소시킴으로써, 전원 공급 전류(IBUS, IGND)의 세기를 실질적으로 일정하게 유지할 수 있다. 이와 같이, 메모리 장치(32)는 전원 공급 전류(IBUS, IGND)의 변화를 보상하여, 전원 공급 라인(VBUS, VGND)의 전압 변동에 따른 노이즈 발생을 줄일 수 있다.

실시예에 따라, 전류 보상부(102a)는 메모리 장치(32)가 신호 라인들(D+, D-)과 독립적인 내부 동작을 수행하는 동안 로우 드롭아웃 전압 레귤레이터(311a)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 변화를 보상한다. 도 9를 참조하여 설명한 바와 같이, 신호 라인들(D+, D-)을 구동하지 않고 신호 라인들(D+, D-)에 독립적인 각종 신호 처리 및 관리 동작, 예를 들면, 암호화된 데이터의 복호화, 데이터 독출 및 저장 동작 등을 수행하는 동안에도, 수행하는 동작 또는 수행하는 동작에 의하여 처리되는 데이터의 값에 따라 전압 레귤레이터(311a)가 전원 공급 라인(VBUS, VGND)에 더 흐르게 하는 전류의 크기가 달라지거나 또는 소모하는 전력의 크기가 달라진다. 따라서, 메모리 장치(32)가 상기 내부 동작을 구동하는 동안에, 전원 공급 라인(VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 세기는 변할 수 있다. 이러한 전원 공급 전류(IBUS, IGND)의 시간에 따른 변화는, 도 13을 참조하여 후술하는 바와 같이, 인덕턴스를 가지는 케이블을 이용하여 전원 공급 라인(VBUS, VGND) 및 신호 라인들(D+, D-)이 구현된 경우에, 상기 케이블에 흐르는 전원 공급 전류(IBUS, IGND)에 상기와 같은 시간에 따른 변화가 생김으로써, 공급 전압(VBUS, VGND)의 변동 또는 오차가 유발될 수도 있다. 보안이 요구되는 메모리 장치가 신호 라인들(D+, D-)을 구동하지 않고 내부적으로 수행되는 내부 동작을 하는 경우에, 상기 보안이 요구되는 메모리 장치는 이러한 공급 전압(VBUS, VGND)의 변동으로부터 상기 내부 동작을 유추할 수 있는 정보를 제공할 수 있어, 상기 보안이 요구되는 메모리 장치의 보안상 결점(vulnerability), 즉 보안이 필요한 정보의 누출 가능성을 줄일 수 있다.

본 발명의 일 실시예에 따른 메모리 장치(32)는, 신호 라인들(D+, D-)과 독립적인 내부 동작을 수행하는 동안에 로우 드롭아웃 전압 레귤레이터(311a)로부터 수신한 제어 신호(CS)에 기초하여 전원 공급 라인(VBUS, VGND)에 흐르게 하는 전류의 양을 증가시키거나 감소시킴으로써, 전원 공급 전류(IBUS, IGND)의 세기를 실질적으로 일정하게 유지할 수 있다. 이와 같이 메모리 장치(32)는 전원 공급 라인(VBUS, VGND)에 흐르는 전원 공급 전류(IBUS, IGND)의 변화를 보상하여, 전원 공급 라인(VBUS, VGND)의 전압 변동에 따른 메모리 장치(32)의 보안상 결점(vulnerability), 즉 보안이 필요한 정보의 누출 가능성을 줄일 수 있다.

실시예에 있어서, 메모리 장치(32)는 메모리부(500a)를 더 포함할 수 있다. 이 경우에, 메모리부(500a)는 적어도 하나의 플래시 메모리 코어를 포함할 수 있다. 실시예에 따라, 메모리 장치(32)는 스위치부(202a) 및 모드 검출부(600a)를 더 포함할 수 있다. 모드 검출부(600a)는 USB 모드를 검출하여, 상기 검출 결과에 기초하여 활성화 신호(ENB)를 생성할 수 있다. 상기 USB 모드는 메모리 장치(32)의 다양한 동작 모드들을 포함할 수 있다. 스위치부(202a)는 모드 검출부(600a)로부터 인가 받은 활성화 신호(ENB)에 기초하여 전류 보상부(102a)를 전원 공급라인(VL) 또는 전압 레귤레이터(311a)로부터 전기적으로 차단할 수 있다.

도 12의 로우 드롭아웃(low dropout) 전압 레귤레이터(311a) 및 입출력 드라이버(351a)는 도 6의 전압 레귤레이터(311) 및 입출력 드라이버(351)와 유사하고, 도 12의 전류 보상부(102a)는 도 2b의 전류 보상부(102)와 유사하므로 중복되는 설명은 생략한다. 도 12의 메모리부(500a)는 도 10의 메모리부(500)와 유사하고, 도 12의 스위치부(202a)는 도 2b의 스위치부(202)와 유사사고, 도 12의 모드 검출부(600a)는 도 11의 모드 검출부(600)와 유사하므로, 중복되는 설명은 생략한다.

도 13은 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.

도 13을 참조하면, 메모리 시스템(50)은 메모리 장치(30) 및 호스트(700)를 포함한다.

메모리 장치(30)는 동작 모드 동안, 전원 공급 라인(VLa, VLb)에 흐르게 하는 전원 공급 전류(IBUS, IGND)의 변화를 보상한다. 메모리 장치(30)는 메모리부(500) 및 장치(10)를 포함한다. 장치(10)는 기능부(300) 및 전류 보상부(100)를 포함한다. 메모리부(500)는 데이터(DAT)를 저장하고, 수신하는 커맨드 또는 내부 제어 신호에 기초하여 데이터(DAT)를 장치(10)로 제공하거나 장치(10)로부터 데이터(DAT)를 수신한다. 기능부(300)는 전원 공급 라인(VLa, VLb)을 통하여 호스트로부터 전원 전압을 인가 받아 메모리부(500)로부터 입력 받은 데이터(DAT)에 기초하여 적어도 하나의 신호 라인(DLa, DLb)을 구동하거나, 적어도 하나의 신호 라인(DLa, DLb)과 독립적인 내부 동작을 수행한다. 도 13의 메모리 장치(30)는 도 10의 메모리 장치(30)에 상응하므로, 중복되는 설명은 생략한다.

호스트(700)는 메모리 장치(30)와의 사이에서 적어도 하나의 신호 라인(DLa, DLb)을 통하여 상기 데이터를 송수신 한다. 호스트(700)는 전원 공급 라인(VLa, VLb)을 통하여 메모리 장치(30)에 전원을 공급하고, 적어도 하나의 신호 라인(DLa, DLb)을 통하여 메모리 장치(30)와 커맨드, 데이터 등 정보를 송수신할 수 있다. 메모리 장치(30)는 USB, MMC, PCI-E(Peripheral Component Interconnect Express), SAS(Serial attached SCSI), SATA, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트(700)와 통신, 즉 커맨드 및 데이터 등의 신호를 송수신할 수 있다.

예를 들어, 호스트(700)와 메모리 장치(30)가 USB 프로토콜 또는 인터페이스, 예를 들면, USB 표준 1.x, 2.x 등을 통하여 통신하는 경우에, 호스트(700)와 메모리 장치(30) 각각은 케이블(900)과 USB 스탠다드 커넥터(USB standard connector) 타입 A/B, USB 미니 커넥터(USB mini connector) 또는 USB 마이크로 커넥터(USB micro connector) 등을 이용하여 연결 될 수 있다.

실시예에 따라, 메모리 시스템(50)은 메모리 장치(30)와 호스트(700)사이의 전원 공급 라인(VLa, VLb) 및 적어도 하나의 신호 라인(DLa, DLb)을 각각 서로 전기적으로 연결하는 케이블(900)을 더 포함할 수 있다.

일반적인 케이블, 예를 들면, USB 케이블은 일반적으로 인덕턴스 성분을 가지고 있고, 이러한 인덕턴스 성분은 전류의 변화에 따라 전압의 변화를 야기한다. 케이블(900)이 가지는 인덕턴스 성분의 크기가 클수록 또는 단위 시간당 전류의 변화가 클수록 큰 전압의 변화가 야기된다. 이러한 전압의 변화는 데이터 송수신, 예를 들면, USB 통신 시 파워 노이즈로 나타나고 이러한 파워 노이즈는 장치의 정상적인 동작을 저해한다. 파워 노이즈 감소를 위하여 USB 장치의 전원 공급 라인, 예를 들면, 3.3V 및 0V의 전압을 공급하는 전원 공급 라인들 사이에 큰 용량을 가지는 커패시터를 구비할 수 있다. 그러나 커패시터를 더 구비하는 구조로는 파워 노이즈를 감소시키는데 한계가 있다. 요컨대, 케이블(900)이 인덕턴스를 가지는 경우에, 케이블(900)에 흐르는 전원 공급 전류(IBUS, IGND)에 변화가 생김으로써, 공급 전압(VBUS, VGND)의 변동 또는 오차가 유발될 수 있다. 따라서 이러한 공급 전압(VBUS, VGND)의 변동은 노이즈를 발생시켜 시스템의 데이터 신뢰도를 감소시킬 수 있다.

본 발명의 일 실시예에 따른 메모리 시스템(50)은 기능부(300)에 흐르는 전류의 세기에 기초하여 전원 공급 라인(VL)에 흐르는 전원 공급 전류의 양을 증가시키거나 감소시킴으로써, 상기 전원 공급 전류의 세기를 실질적으로 일정하게 유지할 수 있다. 이와 같이, 메모리 시스템(50)은 상기 전원 공급 전류의 변화를 보상하여, 전원 공급 라인(VL)의 전압 변동에 따른 노이즈 발생 및 메모리 시스템(50)의 보안성 결점(vulnerability), 즉 보안이 필요한 정보의 누출 가능성을 줄일 수 있다.

이상 본 발명의 실시예들에 따른 장치에 대하여 설명의 편의를 위하여 신호 라인의 수 및 전류 미러의 수를 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 전원 공급 라인을 통하여 구동하는 더 많은 수의 신호 라인 및 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상하기 위한 더 많은 수의 전류 미러들을 포함할 수 있음을 이해하여야 할 것이다. 또한, 설명의 편의를 위하여, 장치가 포함하는 전류 미러 구조를 제한하여 설명하였으나, 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상하기 위하여 본 발명의 기술적 사상의 범위 내에서 변형된 전류 미러 구조를 가질 수 있음을 이해하여야 할 것이다. 본 발명의 실시예들에 따른 장치에 대하여 로우 드롭아웃 레귤레이터를 포함하는 경우의 전류 보상 과정에 대하여 중점적으로 설명하였으나, 선형 레귤레이터의 일종인 로우 드롭아웃 레귤레이터뿐만 아니라, 다른 선형 레귤레이터 또는 스위칭 레귤레이터(switching regulator)를 포함하는 경우에도 전류 보상을 위한 구성 및 과정이 유사하게 적용될 수 있음을 이해하여야 할 것이다. 본 발명의 실시예들에 따른 메모리 장치에 대하여 설명의 편의를 위하여 메모리부가 포함하는 메모리 코어의 수를 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 더 많은 수의 메모리 코어들을 포함할 수 있음을 이해하여야 할 것이다.

본 발명의 실시예들에 따른 전류를 보상하는 장치 및 메모리 장치는 전원 공급 라인으로부터 소모하는 전력에 따라 달라지는 전원 공급 전류를 보상함으로써, 전원 공급 전류의 변화에 따른 공급 전압의 변화를 감소시키고 공급전압 변동에 따른 노이즈 발생을 줄일 수 있고, 전원 공급 라인을 통하여 소모하는 전류의 세기기에 따라 장치 내부의 동작을 외부에서 유추할 수 없도록 보안성을 향상시킬 수 있어, 전원 공급 라인을 통하여 전력을 소모하는 장치 및 여러 응용분야에서 폭 넓게 적용될 수 있을 것이다. 또한 특히, 본 발명은 외부로부터 전원 전압을 공급받아 동작하는 휴대용 메모리 장치, 메모리 카드, 메모리 스틱, 식별 카드, 보안 카드 및 이를 채용하는 각종 전자 장치 및 시스템 등에 더욱 유용하게 이용될 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

1. 전원 공급 라인을 통하여 호스트로부터 전원 전압을 인가 받아 전력을 소모하는 기능부; 및
   상기 기능부가 소모하는 상기 전력에 기초하여 상기 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상하는 전류 보상부를 포함하고,
   상기 전류 보상부는,
   상기 기능부로부터 수신된 제어 신호에 기초하여 제어 전류를 흐르게 하는 전류 제어부; 및
   상기 제어 전류에 기초하여 보상 전류를 흐르게 하는 가변 전류 공급부를 포함하고,
   상기 보상 전류의 세기는 상기 제어 전류의 세기에 기초하여 제어되는 것을 특징으로 하는 장치.
2. 삭제
3. 제1항에 있어서, 상기 가변 전류 공급부는,
   제1 보상 전류를 흐르게 하는 제1 트랜지스터; 및
   상기 제1 트랜지스터와 전류 미러(current mirror) 구조로 연결되어 상기 제어 전류의 세기와 반비례하는 세기를 가지는 제2 보상 전류를 흐르게 하는 제2 트랜지스터를 포함하고,
   상기 제어 신호에 따른 상기 제어 전류의 변화량은 상기 기능부에 흐르는 전류의 변화량보다 미러 비율값만큼 작고, 상기 제어 전류의 변화에 따른 상기 제2 보상 전류의 변화량은 상기 제1 보상 전류의 변화량 보다 상기 미러 비율값만큼 작은 것을 특징으로 하는 장치.
4. 제3항에 있어서, 상기 가변 전류 공급부는,
   상기 제2 트랜지스터의 드레인과 상기 전원 공급 라인 사이에 연결되고, 상기 제2 보상 전류와 상기 제어 전류의 합에 상응하는 기준 전류를 흐르게 하는 전류원을 더 포함하는 것을 특징으로 하는 장치
5. 제1항에 있어서, 상기 전류 제어부는,
   상기 기능부가 소모하는 전력의 세기에 기초하여 생성되는 상기 제어 신호를 게이트를 통하여 수신하고, 상기 제어 신호의 전압에 따라 소스와 드레인 사이에 흐르는 상기 제어 전류를 조절하는 트랜지스터를 포함하는 것을 특징으로 하는 장치.
6. 전원 공급 라인을 통하여 호스트로부터 전원 전압을 인가 받아 전력을 소모하는 기능부; 및
   상기 기능부가 소모하는 상기 전력에 기초하여 상기 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상하는 전류 보상부를 포함하고,
   상기 기능부는,
   제어 신호에 기초하여 상기 전원 공급 라인으로부터 인가 받는 전류의 세기를 조절하는 패스 트랜지스터를 포함하고,
   상기 전류 보상부는,
   상기 패스 트랜지스터와 전류 미러 구조로 연결되고, 상기 패스 트랜지스터에 흐르는 전류의 세기보다 미러 비율값만큼 작은 세기를 가지는 제어 전류를 소스와 드레인 사이에 흐르게 하는 트랜지스터를 포함하고, 상기 제어 전류를 기초로 상기 전원 공급 전류의 변화를 보상하는 것을 특징으로 하는 장치.
7. 제6항에 있어서,
   상기 전류 보상부는 기준 전류보다 상기 제어 전류만큼 작은 전류에 기초하여 보상 전류를 흐르게 하는 전류 미러 구조를 가지는 적어도 하나의 트랜지스터 쌍을 더 포함하는 것을 특징으로 하는 장치.
8. 데이터를 저장하는 메모리부;
   전원 공급 라인을 통하여 호스트로부터 전원 전압을 인가 받아 상기 메모리부로부터 입력 받은 데이터에 기초하여 적어도 하나의 신호 라인을 구동하거나 상기 적어도 하나의 신호 라인과 독립적인 내부 동작을 수행하는 기능부; 및
   상기 기능부가 상기 적어도 하나의 신호 라인을 구동하거나 상기 내부 동작을 수행하는 동안에 상기 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상하는 전류 보상부를 포함하는 메모리 장치.
9. 제8항에 있어서,
   상기 데이터를 송수신하는 모드를 검출하여 활성화 신호를 생성하는 모드 검출부; 및
   상기 활성화 신호에 기초하여 상기 전류 보상부를 상기 전원 공급 라인과 전기적으로 차단하는 스위치부를 더 포함하는 메모리 장치.
10. 전원 공급 라인을 통하여 호스트로부터 전원 전압을 인가 받아 구동 전압을 생성하고, 상기 전원 공급 라인으로부터 흐르는 전류의 세기에 기초하여 제어 신호를 생성하는 로우 드롭아웃(low dropout) 전압 레귤레이터; 및
    상기 로우 드롭아웃 전압 레귤레이터로부터 입력 받은 제어 신호에 기초하여 상기 전원 공급 라인에 흐르는 전원 공급 전류의 변화를 보상하는 전류 보상부를 포함하는 메모리 장치.

Images