KR20140024798A - 파워 모듈 - Google Patents

파워 모듈 Download PDF

Info

Publication number
KR20140024798A
KR20140024798A KR1020130069423A KR20130069423A KR20140024798A KR 20140024798 A KR20140024798 A KR 20140024798A KR 1020130069423 A KR1020130069423 A KR 1020130069423A KR 20130069423 A KR20130069423 A KR 20130069423A KR 20140024798 A KR20140024798 A KR 20140024798A
Authority
KR
South Korea
Prior art keywords
mosfet
igbt
frame portion
power module
frame
Prior art date
Application number
KR1020130069423A
Other languages
English (en)
Other versions
KR101428528B1 (ko
Inventor
타쿠야 시라이시
토모후미 타나카
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20140024798A publication Critical patent/KR20140024798A/ko
Application granted granted Critical
Publication of KR101428528B1 publication Critical patent/KR101428528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

IGBT와 MOSFET의 손실 분담을 조정하여 코스트 퍼포먼스를 높일 수 있는 파워 모듈을 제공하는 것을 목적으로 한다. 파워 모듈(1)은, IGBT(2)과, IGBT(2)과 병렬로 접속된 MOSFET(3)과, IGBT(2)이 탑재된 제1 프레임부(11)와, MOSFET(3)이 탑재된 제2 프레임부(12)를 갖고, 또한, 제1 프레임부(11)가 제1높이에 위치하고 제2 프레임부(12)가 제1높이보다도 높은 제2높이에 위치하는 단차(13)가 형성된 리드프레임(10)과, 리드프레임(10)에 있어서 제1 프레임부(11)의 이면에만 배치된 방열체의 절연 시이트(30)를 구비하고 있다.

Description

파워 모듈{POWER MODULE}
본 발명은, 트랜스퍼 몰드 타입의 IPM(Intelligent Power Module) 등의 파워 모듈에 관한 것이다.
인버터 용도의 파워 모듈에 있어서, 종래의 IGBT(Insulated Gate Bipolar Transistor)와 FWD(Free Wheeling Diode)를 병렬접속한 구성에서는 IGBT의 특성상 저전류 영역의 손실을 저감하는 것이 곤란하다.
저전류 영역의 손실을 개선하기 위해 IGBT 대신에 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)를 사용하는 것이 생각되지만, MOSFET에서는 고온·고전류 영역의 온 전압이 높아지기 때문에 허용 전류가 낮아진다고 하는 문제가 있었다.
이와 같은 문제를 해결하기 위해, 대전류 영역에 있어서의 포화 전압이 낮은 IGBT와 소전류 영역에 있어서의 포화 전압이 낮은 MOSFET를 병렬접속한 구성이 검토되고 있다(예를 들면, 특허문헌 1 참조).
일본국 특개평 4-354156호 공보
그렇지만, 특허문헌 1에 기재된 구성에서는, IGBT와 MOSFET의 손실 분담을 조정한다고 하는 관점이 부족하다. 이 때문에, 상기 조정에 의해 파워 모듈의 코스트 퍼포먼스를 최적화할 수 없다고 하는 문제가 있었다.
따라서, 본 발명은, IGBT와 MOSFET의 손실 분담을 조정하여 코스트 퍼포먼스를 높일 수 있는 파워 모듈을 제공하는 것을 목적으로 한다.
본 발명에 관한 파워 모듈은, IGBT와, 상기 IGBT와 병렬로 접속된 MOSFET와, 상기 IGBT가 탑재된 제1 프레임부와, 상기 MOSFET가 탑재된 제2 프레임부를 갖고, 또한, 상기 제1 프레임부가 제1높이에 위치하고 상기 제2 프레임부가 상기 제1높이보다도 높은 제2높이에 위치하는 단차가 형성된 리드프레임과, 상기 리드프레임에 있어서 상기 제1 프레임부 이면에만 배치된 방열체의 절연 시이트를 구비한 것이다.
본 발명에 따르면, 고전류 통전시에 있어서 MOSFET의 통전 능력은 IGBT의 통전 능력보다도 작기 때문에, IGBT측의 손실 부담을 크게 하고, MOSFET측의 손실 부담을 작게 함으로써 MOSFET에는 높은 방열성이 불필요해진다. 따라서, 높은 방열성을 필요로 하는 IGBT의 탑재 개소인 제1 프레임부 이면에만 절연 시이트가 배치되고, 리드프레임에 있어서의 MOSFET의 탑재 개소에는 절연 시이트가 배치가 불필요하게 되어 절연 시이트의 시이트 사이즈를 작게 할 수 있다. 이상으로부터 파워 모듈의 제조 코스트의 저감이 가능해진다.
리드프레임에 있어서, 제1 프레임부가 제1높이에 위치하고 제2 프레임부가 제1높이보다도 높은 제2높이에 위치하는 단차가 형성되었기 때문에, IGBT가 재치되는 측인 방열면으로부터 MOSFET까지의 거리를 길게 할 수 있어, MOSFET에 있어서의 소정의 절연 성능을 확보할 수 있다. 또한, 고전류 통전시에 있어서 MOSFET의 통전 능력은 IGBT의 통전 능력보다도 작기 때문에, MOSFET의 칩 사이즈를 축소할 수 있다. 이에 따라, 파워 모듈의 제조 코스트의 저감이 한층 더 가능해진다.
도 1은 실시형태 1에 관한 파워 모듈의 단면도다.
도 2는 파워 모듈의 회로도다.
도 3은 실시형태 2에 관한 파워 모듈의 단면도다.
도 4는 실시형태 3에 관한 파워 모듈의 단면도다.
도 5는 비교예에 관한 파워 모듈의 단면도다.
<실시형태 1>
본 발명의 실시형태 1에 대해, 도면을 사용하여 이하에서 설명한다. 도 1은, 본 발명의 실시형태 1에 관한 파워 모듈(1)의 단면도이고, 도 2는, 파워 모듈(1)의 회로도다. 도 1에 나타낸 것과 같이, 파워 모듈(1)은, IGBT(2)과, MOSFET(3)과, 구동회로(5)와, 리드프레임 10, 20과, 방열체에 대한 절연 시이트(30)와, 몰드 수지(6)를 구비하고 있다.
리드프레임 10은, IGBT(2) 및 MOSFET(3)과 전기적으로 접속되는 인너 리드(15)와, 인너 리드(15)와 연결되는 아우터 리드(16)를 갖는다. 인너 리드(15)는, 소정의 높이 위치(제1높이)에 위치하는 제1 프레임부(11)와, 제1 프레임부(11)의 높이 위치보다도 높은 높이 위치(제2높이)에 위치하는 제2 프레임부(12)를 갖고, 아우터 리드(16)측으로부터 제2 프레임부(12), 제1 프레임부(11)의 순서로 형성되어 있다. 제1 프레임부(11)와 제2 프레임부(12) 사이에는 단차(13)가 형성되어 있다. IGBT(2)은 제1 프레임부(11)에 탑재되고, MOSFET(3)은 제2 프레임부(12)에 탑재되어 있다.
또한, 절연 시이트(30)는 제1 프레임부(11)의 이면에만 배치되어 있다. 여기에서, 파워 모듈(1)은, 도전성의 히트싱크(도시 생략) 위에 설치된 상태에서 사용되기 때문에, 리드프레임 10과 히트싱크를 절연할 목적으로 절연 시이트(30)가 배치된다.
파워 모듈(1)의 방열면, 즉 상기 히트싱크에 접촉하여 재치되는 면으로부터 MOSFET(3)까지의 거리를 길게 함으로써, MOSFET(3)에서는, 방열면에 대한 소정의 절연 성능을 확보하는 것이 가능해지고 있다. 이 때문에, 제2 프레임부(12)의 이면에 대한 절연 시이트(30)의 배치를 생략할 수 있다.
구동회로(5)는, IGBT(2)과 MOSFET(3)을 구동하기 위한 회로로서, 구동회로(5)는, 리드프레임 20의 제3프레임부(21)에 탑재되어 있다. 리드프레임 20은, 구동회로(5)와 전기적으로 접속되는 인너 리드(25)와, 인너 리드(25)와 연결되는 아우터 리드(26)를 갖는다. 제3프레임부(21)는 인너 리드(25)에 형성되고, 제3프레임부(21)는, 제1 프레임부(11)의 높이 위치보다도 높은 높이 위치에 형성되어 있다. IGBT(2)과, MOSFET(3)과, 구동회로(5)와, 절연 시이트(30)와, 리드프레임 10, 20의 인너 리드 15, 25는 몰드 수지(6)에 의해 봉지되어 있다.
도 2에 나타낸 것과 같이, IGBT(2)과 MOSFET(3)은 병렬로 접속되어 있다. 더욱 구체적으로는, IGBT(2)의 콜렉터와 MOSFET(3)의 드레인이 접속되고, IGBT(2)의 에미터와 MOSFET(3)의 소스가 접속되어 있다. IGBT(2)의 게이트와 MOSFET(3)의 게이트는 구동회로(5)의 출력 단자에 접속되어 있다. 이때, MOSFET(3)에는 역병렬로 다이오드(4)가 접속되어 있는데, 이것은 내부 기생 다이오드(4)이다.
여기에서, MOSFET(3)의 통전 능력은, 예를 들면, 중부하 구동시 등에, 모듈에 있어서의 최대 정격전류가 흐르는 경우 등과 같은 고전류 통전시에 있어서 IGBT(2)의 통전 능력보다도 작기 때문에, MOSFET(3)측에서는 고전류 통전시에 흐르는 전류가 억제되어 과도적인 손실이 작아진다.
또한, MOSFET(3)의 임계전압은 IGBT(2)의 임계전압보다도 높게 설정되어, 스위칭시의 과도상태에 있어서는 IGBT(2)측으로 전체 전류가 흐르는 구성으로 하고 있다.
스위칭 디바이스로서 IGBT(2)과 MOSFET(3)을 병렬하여 사용하는 구성에 있어서는, 일반적으로 MOSFET(3)의 임계전압 쪽을 낮게 설정하고, 항상 IGBT(2)을 먼저 턴오프시키고, 그후 MOSFET(3)가 턴오프하는 시퀀스를 채용하고 있다.
이 경우의 효과로서 테일 전류를 억제하여 턴오프 손실을 저감할 수 있지만, 과도상태에 있어서 전체 전류(IGBT 전류+MOSFET 전류)가 반드시 MOSFET(3)에 흐르기 때문에, MOSFET(3)이 온도 상승하게 된다.
이에 대해, 본 실시형태에서는, MOSFET(3)의 임계전압을 IGBT(2)의 임계전압보다도 높게 설정함으로써, 스위칭시에 MOSFET(3)에 흐르는 전류를 억제하여, MOSFET(3)의 온도 상승을 억제하고 있다. 여기에서, IGBT(2) 및 MOSFET(3)의 임계전압은 제조시의 채널 주입의 불순물 량에 의해 설정된다.
다음에, 파워 모듈(1)의 회로 동작에 대해 설명한다. 구동회로(5)의 출력 단자로부터 출력되는 제어신호가 저전위(「L」)로부터 고전위(「H」)가 되어 턴온하는 경우, IGBT(2) 및 MOSFET(3)에 게이트 전압이 주어지면, IGBT(2)의 임계전압 쪽이 낮으므로, IGBT(2)쪽이 먼저 턴온하여, IGBT 전류가 흐르기 시작한다.
이윽고, 게이트 전압이 MOSFET(3)의 임계전압에 도달하면, MOSFET(3)이 턴온하여, MOSFET 전류가 흐르기 시작한다. MOSFET(3)이 턴온한 시점에서는, IGBT(2)가 턴온하여 소정 시간이 경과하고 있어, IGBT(2)이 정상상태로 되고 있으므로, 전류는 거의 IGBT(2)로 흐르고 있고, MOSFET(3)에는 거의 흐르지 않는다.
이와 같이, MOSFET(3)의 임계전압을 IGBT(2)의 임계전압보다도 높게 설정함으로써, 턴온시에 MOSFET(3)에 흐르는 전류를 억제할 수 있다. 이에 따라, MOSFET(3)의 온도 상승을 억제할 수 있다.
또한, 제어신호가 「H」로부터 「L」로 되어 턴오프하는 경우, IGBT(2) 및 MOSFET(3)에 주어져 있었던 게이트 전압이 떨어지기 시작하면, MOSFET(3)의 임계전압 쪽이 높으므로, MOSFET(3) 쪽이 먼저 턴오프하여, MOSFET 전류가 내려가기 시작한다. 그후, 게이트 전압이 저하함으로써 IGBT 전류가 내려가기 시작하고, IGBT(2)의 임계전압보다 낮아짐으로써 IGBT(2)가 턴오프하여, IGBT 전류가 흐르지 않게 된다.
이와 같이, MOSFET(3)의 임계전압을 IGBT(2)의 임계전압보다도 높게 설정함으로써, 턴오프시에는 MOSFET(3)이 먼저 턴오프하므로, 그 시점에서 온 상태에 있는 IGBT(2)에 전체 전류가 흐르고, MOSFET(3)에는 전류는 흐르지 않는다. 이에 따라, MOSFET(3)의 온도 상승을 억제할 수 있다.
다음에, 실시형태 1에 관한 파워 모듈(1)의 효과에 대해, 비교예에 관한 파워 모듈(100)과 대비하면서 설명한다. 도 5는, 비교예에 관한 파워 모듈(100)의 단면도다. 이때, 비교예에 있어서, 파워 모듈(1)과 동일한 구성요소에 대해서는 동일한 부호를 붙이고 설명은 생략한다.
비교예에 관한 파워 모듈(100)에 있어서 리드프레임 10은, 제1 프레임부(11)와 제2 프레임부(12)를 갖고, IGBT(2) 및 MOSFET(3)은 제1 프레임부(11)에 탑재되어 있다. 그리고, IGBT(2)과 MOSFET(3)을 제1 프레임부(11)에 탑재하고 있기 때문에, 방열면으로부터 IGBT(2) 및 MOSFET(3)까지의 거리가 짧아진다. 이 때문에, MOSFET(3)에 있어서 방열면에 대한 소정의 절연 성능을 확보하기 위해, IGBT(2) 뿐만 아니라 MOSFET(3)의 하측에도 절연 시이트(30)를 배치할 필요가 있다.
이에 대해, 실시형태 1에 관한 파워 모듈(1)에서는, 제2 프레임부(12)가 제1 프레임부(11)보다도 높은 높이 위치에 형성되고, 제1 프레임부(11)에 IGBT(2)이 탑재되고, 제2 프레임부(12)에 MOSFET(3)이 탑재되어 있다. 이 때문에, 방열면으로부터 MOSFET(3)까지의 거리가 길어짐으로써, MOSFET(3)에 있어서 방열면에 대한 소정의 절연 성능을 확보할 수 있다. 따라서, 절연 시이트(30)는 제1 프레임부(11)의 이면에만 배치되면 되고, 제2 프레임부(12)의 이면에 배치될 필요가 없다.
이상과 같이, 실시형태 1에 관한 파워 모듈(1)에서는, 고전류 통전시에 있어서 MOSFET(3)의 통전 능력은 IGBT(2)의 통전 능력보다도 작기 때문에, IGBT(2)측의 손실 부담을 크게 하고, MOSFET(3)측의 손실 부담을 작게 할 수 있어, MOSFET(3)에는 높은 방열성이 불필요하게 된다. 따라서, 리드프레임 10에 있어서의 MOSFET(3)의 탑재 개소에는 절연 시이트(30)가 배치되지 않고, 고방열을 필요로 하는 IGBT(2)의 탑재 개소인 제1 프레임부(11)의 이면에만 절연 시이트(30)가 배치되기 때문에, MOSFET(3)의 칩 사이즈를 축소할 수 있다. 이 이외에, 절연 시이트(30)의 시이트 사이즈도 작게 할 수 있으므로, 파워 모듈(1)의 제조 코스트의 저감이 가능해진다.
또한, 리드프레임 10에 있어서, 제1 프레임부(11)가 제1높이에 위치하고 제2 프레임부(12)가 제1높이보다도 높은 제2높이에 위치하는 단차(13)가 형성되었기 때문에, 방열면으로부터 MOSFET(3)까지의 거리를 길게 할 수 있어, MOSFET(3)에 있어서 소정의 절연 성능을 확보할 수 있다.
또한, 고전류 통전시에 있어서 MOSFET(3)의 통전 능력은 IGBT(2)의 통전 능력보다도 작기 때문에, MOSFET(3)의 칩 사이즈를 한층 더 축소할 수 있다. 이에 따라, 파워 모듈(1)의 제조 코스트의 저감이 한층 더 가능해진다.
또한, MOSFET(3)의 온 임계전압은, IGBT(2)의 온 임계전압보다도 높기 때문에, 과부하시의 과도상태에 있어서도 MOSFET(3)에 대전류가 흐르는 것을 방지할 수 있다. 이에 따라, MOSFET(3)에 있어서 스위칭의 과도손실을 저감하고, 또한, MOSFET(3)의 온도 상승을 억제하기 때문에, 파워 모듈(1)의 장기 신뢰성을 높일 수 있다. 파워 모듈(1)의 장기 신뢰성을 높임으로써 장기 사용이 가능해져 에너지 소비량의 삭감에도 이어진다.
이때, MOSFET(3)의 임계전압을 IGBT(2)의 임계전압보다도 높게 설정하는 것 대신에, 구동회로(5)는, IGBT(2) 및 MOSFET(3)에 대해 개별적으로 제어신호를 출력하여, IGBT(2) 및 MOSFET(3)을 개별적으로 구동해도 된다. 이 경우, 구동회로(5)가, IGBT(2), MOSFET(3)의 순서로 턴온시키는 동시에, MOSFET(3), IGBT(2)의 순서로 턴오프시키도록 IGBT(2)과 MOSFET(3)을 구동함으로써, MOSFET(3)의 임계전압을 IGBT(2)의 임계전압보다도 높게 설정하는 경우와 동일한 효과가 얻어진다. 여기에서, MOSFET(3)의 임계전압을 IGBT(2)의 임계전압보다도 높게 설정하는 구성과, 구동회로(5)가 IGBT(2) 및 MOSFET(3)을 개별적으로 구동하는 구성은, 필수가 아니고 생략하는 것도 가능하다.
또한, MOSFET로서, 탄화 실리콘(SiC) 기판 위에 형성되는 SiC-MOSFET를 채용해도 된다. SiC-MOSFET는, Si-MOSFET와 비교하여 온 임계전압이 낮기 때문에, 특히 턴오프하는 경우에 Si-MOSFET를 채용한 경우보다도 낮은 온도에서 턴오프함으로써 저손실이 되어, MOSFET의 온도 상승을 더욱 억제할 수 있어, 파워 모듈(1)의 장기 신뢰성을 한층 더 높일 수 있다.
<실시형태 2>
다음에, 실시형태 2에 관한 파워 모듈(1A)에 대해 설명한다. 도 3은, 본 발명의 실시형태 2에 관한 파워 모듈(1A)의 단면도다. 이때, 실시형태 2에 있어서, 실시형태 1에서 설명한 것과 동일한 구성요소에 대해서는 동일한 부호를 붙이고 설명은 생략한다.
리드프레임 10에 있어서 아우터 리드(16)측으로부터 제1 프레임부(11), 제2 프레임부(12)의 순서로 형성되고, 구동회로(5)가 탑재된 제3프레임부(21)는 제2 프레임부(12)에 인접하는 위치에 위치하고 있다. 또한, 제3프레임부(21)는 제1 프레임부(11)의 높이 위치보다도 높은 높이 위치(제3높이)에 형성되어 있고, 예를 들면, 제3프레임부(21)의 높이 위치는 제2 프레임부(12)의 높이 위치와 동일한 높이이다. 이 때문에, 도 1에 나타낸 실시형태 1에 있어서의 구동회로(5)와 파워 칩(IGBT(2) 및 MOSFET(3)) 사이의 와이어(31)의 배선 길이보다도, 실시형태 2에 있어서의 구동회로(5)와 파워 칩 사이의 와이어(31)의 배선 길이 쪽이 짧아진다.
이상과 같이, 실시형태 2에 관한 파워 모듈(1A)에서는, 구동회로(5)가 탑재된 제3프레임부(21)를 갖는 다른 리드프레임 20을 더 구비하고, 제3프레임부(21)는 제1높이보다도 높은 제3높이에 형성되고, 또한, 제3프레임부(21)는 제1 프레임부(11) 및 제2 프레임부(12) 중에서 제2 프레임부(12)에 인접하기 때문에, 구동회로(5)와 파워 칩 사이의 와이어(31)의 배선 길이를 짧게 할 수 있다. 이에 따라, 몰드 수지(6)에 의해 와이어가 휩쓸리는 것을 방지할 수 있어, 제품의 품질 향상을 도모하는 것이 가능해진다. 이와 같이, 제품의 품질 향상을 도모함으로써 수율 향상에도 이어진다.
<실시형태 3>
다음에, 실시형태 3에 관한 파워 모듈(1B)에 대해 설명한다. 도 4는, 본 발명의 실시형태 3에 관한 파워 모듈(1B)이다. 이때, 실시형태 3에 있어서, 실시형태 1, 2에서 설명한 것과 동일한 구성요소에 대해서는 동일한 부호를 붙이고 설명은 생략한다.
리드프레임 10에 있어서 제1 프레임부(11) 또는 제2 프레임부(12)와 아우터 리드(16) 사이에 단차 13과는 다른 단차 17이 더 형성되어 있다. 구체적으로는, 제2 프레임부(12)와 아우터 리드(16) 사이에 단차 17이 형성되고, 실시형태 1의 경우와 비교하여 제2 프레임부(12)의 높이 위치는 약간 낮아져 있다. 이 때문에, 실시형태 1의 경우와 비교하여 IGBT(2)로부터 MOSFET(3)까지의 거리가 약간 짧아져 있어, 실시형태 1의 경우와 비교하여 열저항이 저감한다.
이상과 같이, 실시형태 3에 관한 파워 모듈(1B)에서는, 리드프레임 10에 있어서 제1 프레임부(11) 또는 제2 프레임부(12)와 아우터 리드(16) 사이에 단차 13과는 다른 단차 17이 더 형성되었기 때문에, 필요한 절연성을 확보하면서, 단차 17을 설치하지 않을 경우와 비교하여 IGBT(2)로부터 MOSFET(3)까지의 거리가 약간 짧아짐으로써 MOSFET(3)의 열저항을 저감할 수 있다. 이에 따라, MOSFET(3)의 온도 상승을 억제할 수 있고, 나아가서는 파워 모듈(1B)의 장기 신뢰성을 높일 수 있다.
이때, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시형태를 자유롭게 조합하거나, 각 실시형태를 적절히, 변형, 생략하는 것이 가능하다.
1, 1A, 1B 파워 모듈, 2 IGBT, 3 MOSFET, 5 구동회로, 6 몰드 수지, 10 리드프레임, 11 제1 프레임부, 12 제2 프레임부, 13 단차, 15 인너 리드, 16 아우터 리드, 17 단차, 20 리드프레임, 21 제3프레임부, 30 절연 시이트.

Claims (6)

  1. IGBT와,
    상기 IGBT와 병렬로 접속된 MOSFET와,
    상기 IGBT가 탑재된 제1 프레임부와, 상기 MOSFET가 탑재된 제2 프레임부를 갖고, 또한, 상기 제1 프레임부가 제1높이에 위치하고 상기 제2 프레임부가 상기 제1높이보다도 높은 제2높이에 위치하는 단차가 형성된 리드프레임과,
    상기 리드프레임에 있어서 상기 제1 프레임부 이면에만 배치된 절연 시이트를 구비한, 파워 모듈.
  2. 제 1항에 있어서,
    상기 IGBT와 상기 MOSFET를 구동하는 구동회로를 더 구비하고,
    상기 구동회로는, 상기 IGBT, 상기 MOSFET의 순서로 턴온시키는 동시에, 상기 MOSFET, 상기 IGBT의 순서로 턴오프시키도록 상기 IGBT와 상기 MOSFET를 구동하는, 파워 모듈.
  3. 제 1항에 있어서,
    상기 MOSFET의 온 임계전압은, 상기 IGBT의 온 임계전압보다도 높은, 파워 모듈.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 MOSFET는 SiC-MOSFET인, 파워 모듈.
  5. 제 2항에 있어서,
    상기 구동회로가 탑재된 제3프레임부를 갖는 다른 리드프레임을 더 구비하고,
    상기 제3프레임부는 상기 제1높이보다도 높은 제3높이에 형성되고, 또한, 상기 제3프레임부는 상기 제1 및 제2 프레임부 중에서 상기 제2 프레임부에 인접하는, 파워 모듈.
  6. 제 1항에 있어서,
    상기 IGBT와 상기 MOSFET와 상기 리드프레임의 인너 리드를 봉지하는 몰드 수지를 더 구비하고,
    상기 리드프레임에 있어서 상기 제1 프레임부 또는 제2 프레임부와 아우터 리드 사이에 상기 단차와는 다른 단차가 더 형성된, 파워 모듈.
KR1020130069423A 2012-08-21 2013-06-18 파워 모듈 KR101428528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-181982 2012-08-21
JP2012181982A JP5863599B2 (ja) 2012-08-21 2012-08-21 パワーモジュール

Publications (2)

Publication Number Publication Date
KR20140024798A true KR20140024798A (ko) 2014-03-03
KR101428528B1 KR101428528B1 (ko) 2014-08-11

Family

ID=50147456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130069423A KR101428528B1 (ko) 2012-08-21 2013-06-18 파워 모듈

Country Status (4)

Country Link
US (1) US8970261B2 (ko)
JP (1) JP5863599B2 (ko)
KR (1) KR101428528B1 (ko)
CN (1) CN103633077B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4591886B2 (ja) 2004-07-21 2010-12-01 ローム株式会社 半導体装置を用いた電源回路装置
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
TWI553828B (zh) 2015-10-30 2016-10-11 財團法人工業技術研究院 整合型功率模組
GB201522651D0 (en) * 2015-12-22 2016-02-03 Rolls Royce Controls & Data Services Ltd Solid state power control
JP6634945B2 (ja) 2016-04-19 2020-01-22 株式会社デンソー 半導体モジュール
JP6665655B2 (ja) 2016-04-19 2020-03-13 株式会社デンソー 電力変換装置
JP6862722B2 (ja) * 2016-09-01 2021-04-21 富士電機株式会社 電力変換装置
JP6624011B2 (ja) 2016-11-03 2019-12-25 株式会社デンソー 半導体装置
CN109983697B (zh) * 2016-11-14 2023-03-21 日立能源瑞士股份公司 并联反向导通igbt和宽带隙开关的切换
JP6840053B2 (ja) * 2017-08-22 2021-03-10 株式会社 日立パワーデバイス 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置
US10622274B2 (en) 2017-10-06 2020-04-14 Industrial Technology Research Institute Chip package
JP7180264B2 (ja) * 2018-10-05 2022-11-30 株式会社デンソー 制御装置
CN109637938A (zh) * 2018-11-21 2019-04-16 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组
DE102019102371B4 (de) * 2019-01-30 2023-07-06 Infineon Technologies Ag Transistoranordnung und verfahren zum betreiben einer transistoranordnung
DE102019107112B3 (de) * 2019-03-20 2020-07-09 Lisa Dräxlmaier GmbH Schaltvorrichtung, Spannungsversorgungssystem, Verfahren zum Betreiben einer Schaltvorrichtung und Herstellverfahren
JP7134131B2 (ja) * 2019-04-26 2022-09-09 三菱電機株式会社 半導体装置
DE102021105185A1 (de) * 2021-03-04 2022-09-08 Audi Aktiengesellschaft Umrichter, Kraftfahrzeug und Verfahren zur Steuerung einer Halbbrückenschaltung
DE102021204518A1 (de) 2021-05-05 2022-11-10 Zf Friedrichshafen Ag Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul
DE102021208810A1 (de) 2021-08-12 2023-02-16 Zf Friedrichshafen Ag Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354156A (ja) * 1991-05-31 1992-12-08 Fuji Electric Co Ltd 半導体スイッチング装置
JP3108686B2 (ja) 1999-03-10 2000-11-13 株式会社関西新技術研究所 発電システム
KR100342589B1 (ko) 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
JP3719506B2 (ja) * 2001-12-19 2005-11-24 株式会社デンソー 半導体装置及びその製造方法
KR100369502B1 (ko) 1999-12-14 2003-01-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 리드 프레임의 구조
JP4146607B2 (ja) * 2000-07-28 2008-09-10 三菱電機株式会社 パワーモジュール
JP2002199699A (ja) * 2000-12-22 2002-07-12 Fuji Electric Co Ltd 電力変換装置とその駆動方法
JP3979973B2 (ja) * 2003-06-27 2007-09-19 シャープ株式会社 多出力直流安定化電源装置
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
US7679941B2 (en) * 2007-06-06 2010-03-16 General Electric Company Power conversion system with galvanically isolated high frequency link
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
KR101448850B1 (ko) * 2008-02-04 2014-10-14 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조방법들
JP5062005B2 (ja) 2008-04-03 2012-10-31 三菱電機株式会社 電力半導体装置
JP2009295959A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
US7741883B2 (en) * 2008-05-21 2010-06-22 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
US8324025B2 (en) * 2010-04-22 2012-12-04 Team Pacific Corporation Power semiconductor device packaging
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
JPWO2012011210A1 (ja) * 2010-07-22 2013-09-09 パナソニック株式会社 半導体装置及びその製造方法
US8830711B2 (en) * 2010-08-10 2014-09-09 Virginia Tech Intellectual Properties, Inc. Hybrid switch for resonant power converters
JP5598189B2 (ja) * 2010-09-08 2014-10-01 株式会社デンソー 半導体装置の製造方法
KR101343140B1 (ko) * 2010-12-24 2013-12-19 삼성전기주식회사 3ｄ 파워모듈 패키지
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
US20120235710A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Circuit Arrangement with a MOSFET and an IGBT

Also Published As

Publication number Publication date
JP2014041852A (ja) 2014-03-06
KR101428528B1 (ko) 2014-08-11
CN103633077B (zh) 2016-08-03
CN103633077A (zh) 2014-03-12
US8970261B2 (en) 2015-03-03
US20140055173A1 (en) 2014-02-27
JP5863599B2 (ja) 2016-02-16

Similar Documents

Publication Publication Date Title
KR101428528B1 (ko) 파워 모듈
US9041456B2 (en) Power semiconductor device
US9106156B2 (en) Power semiconductor device
US9502388B2 (en) Switching element with a series-connected junction FET (JFET) and MOSFET achieving both improved withstand voltage and reduced on-resistance
US9087829B2 (en) Semiconductor arrangement
US20130062626A1 (en) Power semiconductor module
US8824177B2 (en) Semiconductor device and snubber device having a SiC-MOSFET and a Zener diode
US9214459B2 (en) Semiconductor device
KR20150000815A (ko) 반도체 장치
US11127853B2 (en) Power transistor device including first and second transistor cells having different on-resistances for improved thermal stability
JP5925364B2 (ja) 電力用半導体装置
CN112420633B (zh) 半导体装置及逆变器
US6900537B2 (en) High power silicon carbide and silicon semiconductor device package
US11973011B2 (en) Semiconductor module
KR102321627B1 (ko) 단일 인-라인 리드들을 갖는 몰딩된 전력 모듈
US9705488B2 (en) Semiconductor device
JP2023070368A (ja) 半導体装置、電力変換装置、および、半導体装置の駆動方法
WO2015015899A1 (ja) 複合型半導体装置およびその制御方法
JP6608252B2 (ja) パワー半導体モジュールおよび電力変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 6