KR20120135533A

KR20120135533A - 조정가능한 주파수를 가진 신호 발생기

Info

Publication number: KR20120135533A
Application number: KR1020127031126A
Authority: KR
Inventors: 종 유. 이; 데이비드 조나단 줄리안; 아말 에크발; 파벨 몬아트; 웨이 시옹
Original assignee: 콸콤 인코포레이티드
Priority date: 2007-09-21
Filing date: 2007-09-24
Publication date: 2012-12-14
Also published as: CN101803195A; JP5815608B2; KR20100057693A; JP2016001884A; JP2014014081A; EP2191571B1; EP2191571A1; JP2010541320A; TW200915728A; WO2009038588A8; EP2201687A1; JP5490699B2; JP5826492B2; KR20100054165A; CN101803194B; TW200914842A; CN101803194A; JP2010541322A; EP2191572A1; TW200915725A

Abstract

오실레이팅 신호의 주파수는 출력 신호의 주파수 및/또는 위상을 조정하기 위해 일시적으로 조정된다. 예를 들어, 오실레이팅 신호의 주파수는 출력 신호의 위상을 조정하기 위해 매우 짧은 시간 기간 동안 조정될 수 있다. 부가하여, 오실레이팅 신호의 주파수는 출력 신호의 유효 주파수를 조정하기 위해 반복된 방식으로 일시적으로 조정될 수 있다. 소정의 양상들에서, 오실레이팅 신호의 주파수는 오실레이터 회로와 연관된 리액티브 회로들의 재구성에 의해 조정된다.

Description

조정가능한 주파수를 가진 신호 발생기{SIGNAL GENERATOR WITH ADJUSTABLE FREQUENCY}

본원은 일반적으로 데이터 통신에 관한 것이고, 보다 상세하게, 그러나 비배타적으로 조정가능한 위상 및/또는 주파수를 가진 클록 신호와 같은 신호를 생성하는 것 및 또 다른 신호를 추적하는 신호를 생성하는 것에 관한 것이다.

본원은 동시에 출원된 동일 출원인의 2007년 9월 21일자 미국 특허 출원 제11/859,335호 "SIGNAL GENERATOR WITH ADJUSTABLE PHASE" 및 2007년 9월 21일자 미국 특허 출원 제11/859,354호 "SIGNAL GENERATOR WITH SIGNAL TRACKING"에 관련되고, 이에 의해 전술한 각각의 명세서는 본 명세서에 참조에 의해 편입된다.

소정의 출원들에서, 통신 시스템은 신호들을 생성할 수 있고, 이 경우 신호들의 주파수 및 위상은 소정 정도로 조정가능하다. 예를 들어, 전형적인 수신기는 수신된 신호로부터 데이터를 복구하기 위해 클록 신호를 사용할 수 있다. 이러한 경우, 클록 신호의 주파수 및 위상은 데이터가 수신된 신호로부터 복구되는 것에 대한 정확도를 개선하기 위하여 수신된 신호의 주파수 및 위상에 동기화될 수 있다. 부가하여, 소정의 시스템들은 다위상 클록들을 채택할 수 있고, 이 경우 상이한 위상들이 상이한 시간들 및/또는 상이한 회로들에서 사용될 수 있다.

실제적으로, 예컨대, 복잡도, 전력 소모 및 비용에 관한 바람직하지 못한 트레이드-오프들이 목적하는 주파수 및 위상 품질들을 갖는 신호들을 제공하기 위해 이루어져야 할 수 있다. 일 예로서, 초-광대역(ultra-wideband) 통신 시스템은 연관된 트랜시버 컴포넌트들의 전력 요구조건들을 감소시키기 위하여 매우 협소한 펄스들 및 높은 레벨의 듀티 사이클링을 채택할 수 있다. 여기서, 수신된 데이터가 복구되는 것에 대한 유효성은 부분적으로, 수신된 펄스들의 타이밍의 적절한 추적에 의존한다. 그러나, 비교적 협소한 펄스 폭들의 사용으로 인하여, 충분한 레벨의 추적 성능을 제공하는 동기화 및 추적 구조는 바람직하지 못하게 복잡할 수 있다. 예를 들어, 소정의 구현예들에서, 동기화 및 추적 회로는 적절한 주파수 및/또는 위상(예를 들어, 다위상 시스템에서의 상이한 클록 위상들)을 가진 신호들을 생성하기 위하여 위상 고정 루프(phase lock loop) 또는 소정 형태의 전압 제어 오실레이터 회로를 포함할 수 있다. 부가하여, 소정의 구현예들에서, 동기화 및 추적 회로는 고주파수 오실레이터 및 고주파수 위상 고정 루프(phase locked loop; "PLL") 또는 지연 고정 루프(delay locked loop; "DLL")를 포함할 수 있다. 이러한 경우에, PLL/DLL의 동작 주파수는 PLL/DLL이 추적 및 취득(acquisition) 제어 신호에 대한 충분한 분해능(resolution)을 제공하도록 선택될 수 있다.

실제로, 전술한 기술들은 비교적 복잡할 수 있고, 비교적 많은 양의 전력을 소모할 수 있다. 결과적으로, 이러한 기술들은 다수의 응용예들에 대해 부적절할 수 있다.

본 명세서의 샘플 양상들의 요약은 이하와 같다. 본 명세서에서 용어 "양상들"에 대한 임의의 언급은 본 명세서의 하나 이상의 양상들을 지칭할 수 있음이 이해되어야 한다.

본 명세서는 소정 양상들에서 비교적 낮은-복잡도 시스템들을 위한 신호 생성 방식들에 관한 것이다. 그러한 시스템들은 예를 들어, 초-광대역 응용예들에 채택될 수 있는 수신기들을 포함할 수 있다.

본 명세서는 소정 양상들에서 하나 이상의 신호들을 생성하는 회로들에 관한 것이고, 여기서 각각의 신호의 주파수 및/또는 위상이 조정될 수 있다. 예를 들어, 소정의 구현예들은 비교적 더 낮은-복잡도의 튜닝가능한 다위상 클록 발생기에 관한 것이다. 여기서, 클록 발생기는 연관된 장치(예를 들어, 수신기)에 의해 프로세싱된 펄스들의 펄스 반복 주파수 정도의 동작 주파수를 갖는 저주파수 오실레이터를 채택할 수 있다. 유사하게, 소정의 구현예들은 상기 회로에 의해 프로세싱된 펄스들의 펄스 반복 주파수 정도의 동작 주파수를 갖는 오실레이터를 채택하는 비교적 낮은-복잡도의 동기화 및 추적 회로에 관한 것이다.

유리하게, 그러한 회로들을 포함하는 장치는 PLL 또는 DLL과 같은 전통적인 클록킹 방식들을 채택하는 장치들에 비해 덜 복잡할 수 있고, 더 적은 전력을 소모할 수 있으며, 더 낮은 구현 비용을 가질 수 있다. 그러한 회로들은 특히 초-광대역과 같은 응용예들에 유리할 수 있는데, 이 경우 장치가 크기 면에서 비교적 작고, 매우 낮은 전력 소모를 갖고 매우 낮은 비용을 갖는 것은 매우 바람직할 수 있다.

소정의 양상들에서, 신호 발생기는 조정가능한 위상 출력 신호를 생성하고, 여기서, 출력 신호의 위상은 오실레이팅 신호와 조정가능한 임계치(예를 들어, 조정가능한 기준 신호)와의 비교에 기초한다. 이러한 경우, 임계치의 조정은 출력 신호의 대응하는 위상 조정을 야기한다. 예를 들어, 소정의 구현예들에서, 조정가능한 임계치는 트랜지스터 회로에 대한 조정가능한 바이어스 신호를 포함하고, 여기서 오실레이팅 신호는 입력으로서 트랜지스터 회로에 제공되고, 트랜지스터 회로의 출력부는 출력 신호를 제공한다. 전술한 기술들은 하나 이상의 튜닝가능한 다위상 클록들을 제공하기 위하여 하나 이상의 신호 발생기 회로들에 채택될 수 있다.

소정의 양상들에서, 신호 발생기는 출력 신호를 생성하고, 여기서, 출력 신호의 주파수 및/또는 위상은 오실레이팅 신호의 주파수를 일시적으로 조정함으로써 조정된다. 예를 들어, 소정의 구현예들에서, 오실레이팅 신호의 주파수는 출력 신호의 위상에서의 약간의 변화(예를 들어, 스큐(skew))를 달성하기 위하여 짧은 시간 기간 동안 조정된다. 부가하여, 소정의 구현예들에서, 오실레이팅 신호의 주파수는 2개의 베이스라인 주파수 값들 사이에 놓이는 유효 주파수(effective frequency)를 갖는 출력 신호를 제공하기 위하여 반복된 방식으로 일시적으로 조정된다. 소정의 양상들에서, 오실레이팅 신호의 주파수는 하나 이상의 리액티브 회로(reactive circuit)들을 오실레이터 회로에 선택적으로 결합(couple)시킴으로써 그리고/또는 하나 이상의 리액티브 회로들의 리액턴스를 변화시킴으로써 조정된다.

소정의 양상들에서, 하나 이상의 출력 신호들의 주파수 및 위상은 하나 이상의 입력 신호들을 추적하도록 조정된다. 여기서, 적어도 하나의 제어 신호가 오실레이팅 신호의 주파수를 제어하도록 조정되고, 상기 오실레이팅 신호로부터 출력 신호가 도출된다. 부가하여, 각각의 출력 신호의 위상은 오실레이팅 신호와 연관된 조정가능한 임계치와의 비교에 기초하여 조정된다.

본 명세서의 이러한 그리고 다른 특징들, 양상들 및 이점들은 이하의 상세한 설명, 첨부된 청구범위 및 동반 도면들에 대하여 고려될 때 보다 완전히 이해될 것이다.
도 1은 무선 통신 시스템의 여러 샘플 양상들의 단순화된 블록 다이어그램이다.
도 2는 다위상 신호들을 제공하도록 구성된 신호 발생기 회로의 여러 샘플 양상들의 단순화된 다이어그램이다.
도 3은 다위상 신호들이 어떻게 제공될 수 있는지에 대한 예를 도시하는 단순화된 타이밍 다이어그램이다.
도 4는 다위상 신호를 제공하도록 구성된 신호 발생기 회로의 여러 샘플 양상들의 단순화된 다이어그램이다.
도 5는 다위상 신호들을 제공하도록 구성된 신호 발생기 회로의 여러 샘플 양상들의 단순화된 다이어그램이다.
도 6은 적어도 하나의 다위상 신호를 제공하도록 수행될 수 있는 동작들의 여러 샘플 양상들의 흐름도이다.
도 7은 조정가능한 위상 및/또는 주파수 신호를 제공하도록 구성된 신호 발생기 회로의 여러 샘플 양상들에 대한 단순화된 다이어그램이다.
도 8은 조정가능한 위상 및/또는 주파수 신호를 제공하도록 구성된 신호 발생기 회로의 여러 샘플 양상들의 단순화된 다이어그램이다.
도 9는 신호의 위상을 스큐잉(skew)하도록 수행될 수 있는 동작들의 여러 샘플 양상들의 흐름도이다.
도 10은 신호의 위상의 샘플 스큐잉을 도시하는 단순화된 다이밍 다이어그램이다.
도 11은 신호의 유효 주파수를 조정하도록 수행될 수 있는 동작들의 여러 샘플 양상들의 흐름도이다.
도 12는 신호의 유효 주파수의 샘플 조정을 도시하는 단순화된 타이밍 다이어그램이다.
도 13은 위상 신호들로부터의 샘플을 도시하는 단순화된 타이밍 다이어그램이다.
도 14는 추적 루프의 여러 샘플 양상들의 단순화된 블록 다이어그램이다.
도 15는 추적 루프 회로의 여러 샘플 양상들의 단순화된 블록 다이어그램이다.
도 16은 적어도 하나의 신호를 추적하도록 수행될 수 있는 동작들의 여러 샘플 양상들의 흐름도이다.
도 17은 통신 시스템의 여러 샘플 양상들의 단순화된 블록 다이어그램이다.
도 18은 통신 컴포넌트들의 여러 샘플 양상들의 단순화된 블록 다이어그램이다.
도 19 - 도 21은 본 명세서에서 교시된 바와 같이 하나 이상의 신호들을 제공하도록 구성된 장치들의 여러 샘플 양상들의 단순화된 블록 다이어그램들이다.
통상적인 관행에 따라, 도면들에 도시된 여러 다양한 특징들은 척도에 맞도록 도시되지 않을 수 있다. 따라서, 여러 다양한 특징들의 수치들은 명확성을 위하여 임의로 확대되거나 축소될 수 있다. 부가하여, 도면들 중 소정의 것은 명확성을 위하여 단순화될 수 있다. 그리하여, 도면들은 주어진 장치(예를 들어, 디바이스) 또는 방법의 모든 컴포넌트들을 도시하지 않을 수 있다. 마지막으로, 동일한 참조 번호들은 본 명세서 및 도면들을 통틀어 동일한 특징들을 표기하도록 사용될 수 있다.

본 명세서의 다양한 양상들이 이하에 기술된다. 본 명세서의 교시들은 넓은 범위의 다양한 형태들로 구현될 수 있고 본 명세서에 개시된 임의의 특정 구조, 기능 또는 구조와 기능 양자 모두는 단지 대표적인 것일 뿐이라는 점이 명백하다. 본 명세서의 교시들에 기초하여, 당업자는 본 명세서에 개시된 일 양상이 임의의 다른 양상들과 독립적으로 구현될 수 있고, 이러한 양상들 중 2 이상이 여러 다양한 방식들로 결합될 수 있음을 이해하여야 한다. 예를 들어, 본 명세서에 기술된 임의 개수의 양상들을 사용하여 장치가 구현될 수 있거나 방법이 실시될 수 있다. 부가하여, 본 명세서에 기술된 양상들 중 하나 이상의 양상들에 부가하여, 또는 이들을 제외하고 다른 구조, 기능 또는 구조 및 기능을 사용하여 상기 장치가 구현될 수 있거나 상기 방법이 실시될 수 있다. 전술한 것의 일 예로서, 소정의 양상들에서, 장치는 조정가능한 위상을 갖는 출력 신호를 제공하기 위하여 오실레이팅 신호를 조정가능한 임계치와 비교하도록 구성된 비교기를 포함할 수 있다. 부가하여, 소정의 양상들에서, 그러한 비교기는 또 다른 신호를 추적하는 신호를 제공하기 위한 장치에 구현될 수 있다.

도 1은 통신 시스템(100)의 여러 샘플 양상들을 도시하고, 여기서, 무선 장치(102)는 무선 장치(104)와 통신한다. 특히, 도 1은 장치(102)의 송신 경로의 여러 컴포넌트들(106 및 108) 및 장치(104)의 수신 경로의 여러 컴포넌트들(110 및 112)을 도시한다.

신호들의 송신 및 수신과 함께, 장치들(102 및 104)은 조정가능한 주파수 및/또는 위상을 갖는 신호들을 생성할 수 있다. 예를 들어, 장치(102)는 하나 이상의 조정가능한 위상 클록 신호들을 생성하는 클록 발생기(114)를 채택할 수 있다. 그러한 신호들은 예를 들어, 장치(102)의 송신 경로를 통한 데이터 흐름을 동기화하기 위하여 사용될 수 있다.

장치(104)의 수신 경로는 유사한 클록 발생기(116)를 채택할 수 있다. 여기서, 클록 발생기(116)는 수신된 신호들을 갖는 마스터 수신 클록을 동기화하기 위해 사용될 수 있는 하나 이상의 다위상 클록 신호들을 생성할 수 있다. 예를 들어, 2-방향(way) 통신 동안에, 송신기 마스터 클록 및 수신기 마스터 클록은 시간 정렬(time aligned)되지 못할 수 있다. 이하에서 더 상세히 논의되는 바와 같이, 따라서 조정가능한 주파수/위상 클록 발생기(116)가 수신된 데이터 신호들과 주파수 및 위상 면에서 동기화된 수신 클록 신호를 제공하기 위하여 동기화 및 추적 회로118)에 채택될 수 있다.

클록 발생기(116)에 의해 제공된 다위상 클록들 신호들은 또한 신호 취득 절차 동안에 사용될 수 있다. 예를 들어, 조정가능한 위상 신호가 수신 클록 신호에 대한 정확한 위상 오프셋을 발견하기 위해 (예를 들어, 가설 검정(hypothesis testing) 동안) 탐색 알고리즘과 결합하여 채택될 수 있다. 여기서, 수신된 신호의 위상은 알려져 있지 않을 수 있음이 이해되어야 한다. 그리하여, 장치(104)는 비교적 작은 스텝들로 수신 클록 신호의 위상을 조정할 수 있고, 그에 의해 각각의 위상 값에서 상기 장치는 수신된 신호 상에서 고정(lock)하도록 시도한다. 이하에서 더 상세히 논의되는 바와 같이, 본 명세서에서 개시된 클록 발생기는 일련의 위상 오프셋들을 제공하기 위한 효과적인 메커니즘을 제공할 수 있다.

또한, 소정의 구현예들에서, 무선 장치(예를 들어, 장치(102 또는 104)는 다수의 무선 장치들로 송신하거나 다수의 무선 장치들로부터 수신하고 있을 수 있고, 여기서, 각각의 무선 장치의 마스터 클록의 위상은 상이할 수 있다. 여기서, 연관된 상이한 클록 위상들을 다수의 무선 장치들과 매칭시키도록 로컬 클록의 위상을 쉽게 스위칭하는 것이 바람직할 수 있다. 예를 들어, 장치(104)는 하나의 무선 장치로부터 수신할 때 하나의 로컬 위상을 선택할 수 있고 또 다른 무선 장치로부터 수신할 때 또 다른 로컬 위상을 선택할 수 있다. 이하에서 더 상세히 논의되는 바와 같이, 본 명세서에 개시된 클록 발생기는 다수의 클록 위상들을 제공하기 위한 효과적인 메커니즘을 제공할 수 있다.

전술한 것을 고려하여, 이제 여러 샘플 신호 발생기 장치들 및 동작들이 더 상세히 다루어질 것이다. 이하에서 기술된 특정 컴포넌트들 및 동작들이 예시 목적들을 위하여 제공되고, 본 명세서의 교시들에 따라 구성된 장치는 다른 컴포넌트들을 채택할 수 있으며 다른 타입들의 동작들과 결합하여 사용될 수 있음이 이해되어야 한다.

도 2는 조정가능한 위상을 갖는 적어도 하나의 출력 신호를 생성하도록 구성될 수 있는 신호 발생기 회로(200)(예를 들어, 클록 발생기)의 샘플 양상들을 도시한다. 특히, 회로(200)는 출력 신호들 Φ1-ΦN에 의해 표현되는 바와 같이 하나 이상의 분기들 상에서 출력 신호를 제공할 수 있다. 여기서, 각각의 분기는 각각 202A-202N로 지정된 조정가능한 위상 회로를 포함한다.

도 2에 도시된 바와 같이, 소정의 구현예들에서, 신호 발생기는 비교적 단순한 오실레이터 회로를 사용하여 구현될 수 있다. 예를 들어, 오실레이터 회로는 버퍼, 고품질 증폭기 또는 소정의 다른 적합한 디바이스(206)와 결합된 크리스탈 오실레이터(204)를 포함할 수 있다. 소정의 구현예들에서, 디바이스(206)는 인버터를 포함한다. 오실레이터 회로는 도 2에서 Φ0로 지정된 출력 신호(예를 들어, 구형파(square wave) 클록 신호)를 생성할 수 있다.

소정의 구현예들에서, 본 명세서에 개시된 오실레이터 회로(예를 들어, 오실레이터(204) 및 인버터(206)를 포함하는 회로)는 비교적 높은 품질 계수(통상 회로의 "Q"로서 지칭됨)를 가질 수 있다. 소정의 양상들에서, 높은-Q 신호는 실질적으로 어떠한 고조파 성분들도 갖지 않을 수 있다(예를 들어, 신호가 실질적으로 모노토닉(monotonic)일 수 있음). 결과적으로, 위상에서의 비교적 정확한 변화들(이하에서 논의되는 바와 같이)이 높은-Q 신호의 사용을 통해 달성될 수 있는데, 그 이유는 그러한 신호가 실질적으로 무-지터(jitter-free)일 수 있기 때문이다. 소정의 구현예들에서, 오실레이터 회로의 품질 계수는 10 또는 그 이상의 정도일 수 있다.

회로들 202A-202N에 의해 생성된 출력 신호들 Φ1-ΦN의 위상들은 각각 제어 신호들 VC1-VCN에 의해 스큐잉된다. 따라서, 출력 신호들 Φ1-ΦN 중 주어진 하나의 위상은 임의의 다른 출력 신호의 위상에 독립적으로 설정될 수 있다. 부가하여, 출력 신호들 Φ1-ΦN의 위상들은 오실레이터 회로의 출력 신호 Φ0의 위상과 상이할 수 있다.

도 3은 단순화된 방식으로 제어 신호들 VC1-VCN 및 출력 신호들 Φ0-ΦN 간의 샘플 관계들을 도시하는 여러 파형들을 도시한다. 최상부 파형은 오실레이터(204)에 의해 생성되어 회로들(202A-202N)의 입력들로 제공된 사인파-형 신호 A를 도시한다. 최상부 파형은 또한 수평선들(302A, 302B,및 302N)에 의해 표현된 여러 샘플 결정 레벨(decision level)들을 도시한다.

다음의 아래 파형은 단순화된 방식으로 출력 신호 Φ0를 도시한다. 이러한 파형은 또한 출력 신호 Φ0가 로우(low)로부터 하이(high)로 또는 그 반대로 전이하는 시점(예를 들어, 수직선(304A)에 의해 표현된 바와 같은)이 장치(206)의 결정 레벨에 기초함을 도시한다. 이러한 예에서, 이러한 결정 레벨은 수평선(302A)에 의해 표현된다. 즉, 디바이스(206)는 입력 신호 A가 결정 레벨(302A)을 교차할 때마다 출력 신호 Φ0에서의 전이를 생성한다.

출력 신호 Φ1에 대한 파형은 이러한 신호가, 입력 신호 A가 상이한 결정 레벨(예를 들어, 결정 레벨(302B))을 교차할 때 전이하도록 설정될 수 있음을 도시한다. 이러한 결정 지점은 수직선(304B)에 의해 표현된다. 이러한 경우에, 제어 신호 VC1의 값은 회로(202A)에 대한 결정 레벨을 제어한다. 차례로 결정 레벨에서의 변화는 회로(202A)의 인버터가 조만간 트리거링하도록 야기한다.

유사한 방식으로, 출력 신호 ΦN에 대한 파형은 이러한 신호가, 입력 신호 A가 또 다른 결정 레벨(예를 들어, 결정 레벨(302N))을 교차할 때 전이하도록 설정될 수 있음을 예시한다. 이러한 결정 지점은 수직선(304N)에 의해 표현된다. 여기서, 제어 신호 VCN의 값은 회로(202N)에 대한 결정 레벨을 제어한다.

조정가능한 위상 회로(예를 들어, 회로들(202A 및 202N))는 여러 다양한 방식들로 구현될 수 있다. 예를 들어, 조정가능한 위상 회로는 입력 신호(예를 들어, 입력 신호 A)의 레벨을 조정가능한 임계치(예를 들어, 조정가능한 기준 신호)와 비교하는 비교기를 포함할 수 있다. 그러한 비교기는 예를 들어, 조정가능한 결정 임계치를 갖는 버퍼(예를 들어, 인버터), 조정가능한 바이어스를 갖는 트랜지스터 회로, 연산 증폭기(operational amplifier), 또는 입력 신호의 레벨에 기초하여 스위칭 결정을 하는 소정의 다른 회로를 포함한 여러 다양한 형태들을 취할 수 있고, 여기서 임계치는 스위칭 결정을 제어하기 위해 사용된다.

도 4는 제어 신호 VC의 형태를 가진 조정가능한 임계치가 트랜지스터 회로(400)(예를 들어, 인버터)의 출력 신호 ΦN의 위상을 제어하는 예를 도시한다. 이러한 예에서, 제어 신호 VC는 트랜지스터 회로(400)의 바이어스 레벨을 제어하기 위해 저항기(402)를 경유하여 트랜지스터들(404A 및 404B)의 게이트들에 결합된다. 차례로, 트랜지스터 회로(400)의 바이어스의 레벨은 트랜지스터 회로(400)의 스위칭 결정 레벨을 결정한다. 그리하여, 도 3에 도시된 것과 유사한 방식으로, 입력 신호 A가 이러한 결정 레벨을 교차할 때, 트랜지스터 회로(400)는 출력 신호 ΦN에서의 전이를 제공한다.

도 4에 예시되는 바와 같이, 일부 구현예들에서, 오실레이터 회로로부터의 신호(예를 들어, 입력 신호 A)는 용량성 엘리먼트(capacitive element)(예를 들어, 커패시터)(406)를 통해 트랜지스터들(404A 및 404B)의 게이트들에 AC-결합된다. 이러한 방식으로, 오실레이터 회로는 트랜지스터 회로(400)로부터 결합해제(decouple)될 수 있고, 이로써 트랜지스터 회로(400)에 의한 오실레이터 회로의 임의의 잠재적 로딩이 감소된다.

도 5를 참조하면, 일부 구현예들에서 신호 발생기(500)는 신호 발생기(500)에 대한 하나 이상의 출력 신호 위상들을 정의하기 위해서 룩-업 테이블 또는 소정의 다른 적합한 데이터 구조(504)(예를 들어, 데이터 메모리에 저장된 데이터 구조)를 포함하거나 그렇지 않으면 이에 액세스하는 임계 회로(502)를 포함할 수 있다. 예를 들어, 룩-업 테이블(504)은 하나 이상의 위상 엔트리들

과 연관될 수 있는 하나 이상의 임계치 값들(예를 들어, 제어 전압 엔트리들(VC1-VCN))을 표현하는 정보를 포함할 수 있다. 여기서, 특정 제어 전압의 선택은 심볼

에 의해 표현되는 바와 같이 목적하는 위상 시프트(phase shift)를 제공할 수 있다. 저장된 정보는 여러 다양한 형태들을 취할 수 있다. 예를 들어, 일부 구현예들에서, 저장된 정보는 임계치들의 실제 값들을 포함할 수 있다. 다른 구현예들에서, 저장된 정보는 (예를 들어, 룩-업 테이블(504)에서 인접 값과 관련된) 오프셋 값들을 포함할 수 있다.

도 5의 예에서, 오실레이터 회로(506)는 하나 이상의 위상 조정기들(508A-508N)(집합적으로, "위상 조정기들(508)")에 의해 위상 지연되는 오실레이팅 신호(예를 들어, 도 2의 신호 A와 유사함)를 생성한다. 이러한 경우, 위상 조정기들(508) 각각에 의해 생성되는 출력 신호(예를 들어, 출력 신호들(

))의 위상은 룩-업 테이블(504)의 하나 이상의 엔트리들에 기초하여 제어될 수 있다.

룩-업 테이블(504) 또는 다른 유사한 구조는 주어진 디바이스가 실제로 다수의 디바이스들과 동시에 통신할 수 있는 구현예들에서 유리하게 채택될 수 있다. 예를 들어, 일부 구현예들에서, 초-광대역 수신기는 상이한 송신기들로부터 펄스 스트림들을 동시에 수신할 수 있고, 여기서 각각의 펄스 스트림은 상대적으로 높은 펄스-간 듀티 사이클링(inter-pulse duty cycling)을 사용한다. 이러한 경우, 수신기는 상이한 송신기들에 의해 전송되는 펄스들을 복구하기 위해서 (예를 들어, 펄스 단위 기반의) 상이한 펄스 스트림들 사이에서 지속적으로 스위칭할 수 있다. 결과적으로, 수신기는 룩업-테이블(504)에서 펄스 스트림들 각각에 대한 위상 정보를 저장하고, 수신기가 펄스 스트림들의 주어진 펄스 스트림으로부터 펄스를 수신하도록 선택할 때마다 엔트리들 중 하나에 액세스할 수 있다.

룩-업 테이블(504)은 다양한 방식들로 구현될 수 있다. 예를 들어, 일부 구현예들에서, 룩-업 테이블(504)은 I/O 레지스터를 포함할 수 있고, 이에 의해 특정 레지스터 어드레스의 선택은 I/O 레지스터가 주어진 신호 레벨을 출력하도록 한다. 대안적으로, 일부 구현예들에서, 룩-업 테이블 정보는 데이터 메모리에 단순히 저장될 수 있다. 이러한 경우, 위상 조정기들(508) 각각에는 위상 조정기의 위상을 세팅하기 위해서 룩-업 테이블(504)로부터의 적절한 값으로 구성될 수 있다.

일부 구현예들에서, 룩-업 테이블(504) 내의 엔트리들은 룩-업 테이블(504)에 배치되어야 하는 값들을 결정하는 제어 회로에 의해 제공될 수 있다. 예를 들어, 회로(500)가 추적 루프에 포함되는 구현예들에서, 추적 루프가 주어진 신호에 동기화하면, 추적 루프는 추적 루프가 동기화한 특정 신호와 연관된 룩-업 테이블(504)로 엔트리를 배치할 수 있다. 이러한 방식으로, 추적 루프가 해당 신호와 재동기화할 필요가 있는 경우, 추적 루프는 룩-업 테이블(504)에 저장되는 대응하는 값을 참조할 수 있다.

일부 구현예들에서, 룩-업 테이블(504)은 제어 전압 엔트리들 중 임의의 제어 전압 엔트리를 위상 조정기들(508) 중 임의의 위상 조정기로 제공하도록 구성될 수 있다. 예를 들어, 위상 조정기(508A)는 임의의 제어 전압들(VC1-VCN)을 사용하여 구성될 수 있다. 이와 유사하게, 위상 조정기(508N)는 임의의 제어 전압들(VC1-VCN)을 사용하여 구성될 수 있다.

일부 구현예들에서, 룩-업 테이블(504)은 제어 전압 엔트리들 중 특정한 하나를 위상 조정기들(508) 중 대응하는 위상 조정기로 제공하도록 구성될 수 있다. 예를 들어, 제어 전압(VC1)은 위상 조정기(508A)로 제공될 수 있지만, 제어 전압(VCN)은 위상 조정기(508N)로 제공될 수 있다. 이러한 구현예는 예를 들어, 출력 신호들(

)이 다상 클록 버스의 각각의 레그(leg)를 포함하는 다상 클록 버스를 제공하기 위해서 사용될 수 있다.

상기 설명의 관점에서, 신호 발생기가 다양한 애플리케이션들에 사용될 수 있음이 이해되어야 한다. 예를 들어, 단일 조정가능한 위상 브랜치(예를 들어,

)를 사용하는 신호 발생기는 클록 신호를 생성하도록 사용될 수 있고, 이에 의해 클록 신호의 위상은 제어 전압(VC1)을 조정함으로써 필요에 따라, 선택적으로 스큐잉될 수 있다. 또한, 몇몇 위상 브랜치들(예를 들어,

여기서, N은 위상 브랜치들의 수)을 사용하는 신호 발생기는 몇몇 신호들을 제공할 수 있고, 여기서 각각의 신호는 제어 전압들(VC1-VCN)의 각각의 제어 전압에 의해 정의되는 바와 같이 상이한 위상을 가진다. 전술된 바와 같이, 이러한 구성은 다상 클록 버스를 제공하기 위해서 사용될 수 있다.

이하, 신호 발생기(예를 들어, 회로(200))의 샘플 동작들은 도 6의 흐름도와 관련하여 설명될 것이다. 편의상, 도 6의 동작들 (또는 여기에서 논의되거나 교시되는 임의의 다른 동작들)은 특정 컴포넌트(예를 들어, 회로(200))에 의해 수행되는 것으로서 설명될 수 있다. 그러나, 이러한 동작들은 다른 타입들의 컴포넌트들에 의해 수행될 수 있고, 상이한 수의 컴포넌트들을 사용하여 수행될 수 있음이 이해되어야 한다. 또한, 여기에서 설명되는 동작들 중 하나 이상은 주어진 구현예에서 사용되지 않을 수 있음이 이해되어야 한다.

블록(602)에 의해 표현되는 바와 같이, 신호 발생기는 하나 이상의 출력 신호들의 위상을 스큐잉하기 위해서 사용되는 하나 이상의 조정가능한 임계치들(예를 들어, 기준 신호들)을 정의하기 위해서 하나 이상의 임계치 값들 또는 다른 적합한 정보(예를 들어, 제어 전압들)을 선택적으로 정의할 수 있다. 블록(604)에서, 신호 발생기는 오실레이팅 신호를 제공한다. 이러한 오실레이팅 신호는 예를 들어, 도 2의 입력 신호 A를 포함할 수 있다. 출력 신호 발생기(예를 들어, 비교기)는 출력 신호(들)을 제공하기 위해서 오실레이팅 신호를 조정가능한 임계치(들)과 비교한다(블록(606)). 블록(608)에서, 소정의 시점에서, 임계치 생성기(예를 들어, 회로(502))는 임계치들을 조정하기 위해서 하나 이상의 새로운 임계치 값들을 선택할 수 있다. 따라서, 블록(610)에서, 각각의 출력 신호의 위상은 대응하는 임계치의 조정의 결과로서 스큐잉된다. 블록(612)에 의해 표현되는 바와 같이, 각각의 출력 신호는 이후 목적하는 신호 프로세싱을 제공하기 위해서 대응하는 회로에서 사용될 수 있다. 예를 들어, 아래에서 보다 상세하게 논의될 것과 같이, 일부 구현예들에서, 출력 신호는 수신된 신호들로부터 데이터를 복구하기 위해서 사용되는 클록 신호를 포함할 수 있다.

이하, 도 7 및 도 8을 참조하면, 일부 양상들에서, 오실레이터 회로에 의해 생성되는 신호의 주파수는 오실레이터 회로에 결합되는 리액티브 회로를 재구성함으로써 변화할 수 있다. 예를 들어, 제어 회로는 오실레이터 회로의 커패시턴스(capacitance) 및 인덕턴스(inductance)를 동적으로 변화시키고, 이로써 오실레이터 회로의 동작 주파수를 변화시키도록 구성될 수 있다. 도 7은 하나 이상의 리액티브 엘리먼트(reactive element)들이 오실레이터 회로의 커패시턴스 및/또는 인덕턴스에서의 변화를 야기하기 위해서 선택적으로 오실레이터 회로에 결합되거나 오실레이터 회로로부터 결합해제될 수 있는 일례를 예시한다. 이에 반해, 도 8은 조정가능한 리액티브 엘리먼트들이 오실레이터 회로에 결합되고, 이에 의해 이러한 컴포넌트들 각각의 리액턴스가 오실레이터 회로의 커패시턴스 및/또는 인덕턴스에서의 변화를 야기하도록 조정될 수 있는 일례를 예시한다.

도 7에서, 제어 신호 발생기(702)를 포함하는 제어 회로는 리액티브 회로의 하나 이상의 스위치들(706)을 (예를 들어, 파선들(704)에 의해 표현되는 바와 같이) 제어할 수 있고, 여기서 스위치들(706)은 오실레이터 회로(708)에 가변 리액턴스를 선택적으로 결합시키도록 적응된다. 리액티브 회로는 예를 들어, 하나 이상의 용량성 엘리먼트들(예를 들어, 커패시터들)(710), 하나 이상의 유도성 엘리먼트(inductive element)들(예를 들어, 인덕터들)(712) 또는 하나 이상의 용량성 엘리먼트들(710) 및 하나 이상의 유도성 엘리먼트들(712)의 조합을 포함할 수 있다. 여기서, 각각의 스위치(706)는 리액티브 회로의 전기적 신호 경로를 선택적으로 만들거나 차단(break)하기 위해서 제어 신호(704)에 의해 제어될 수 있는 트랜지스터 또는 소정의 다른 적합한 디바이스를 포함할 수 있다.

도 8에서, 제어 신호 발생기(802)를 포함하는 제어 회로는 오실레이터 회로(806)에 결합되는 가변 리액턴스 컴포넌트의 제어 입력을 (예를 들어, 파선들(804)에 의해 표현되는 바와 같이) 구동(drive)할 수 있다. 도 8에서 점선들(808)에 의해 표현되는 바와 같이, 일부 구현예들에서, 가변 리액턴스 컴포넌트는 하나 이상의 가변 용량성 엘리먼트들(810), 하나 이상의 가변 유도성 엘리먼트들(812), 또는 하나 이상의 가변 용량성 엘리먼트들(810) 및 하나 이상의 가변 유도성 엘리먼트들(812)의 조합을 포함할 수 있다. 이러한 경우, 제어 신호의 크기 또는 소정의 다른 특성은 각각의 조정가능한 용량성 엘리먼트 또는 조정가능한 유도성 엘리먼트의 내부 회로에 영향을 미칠 수 있고, 이것은 차례로 조정가능한 용량성 엘리먼트 또는 조정가능한 유도성 엘리먼트의 유효 커패시턴스 또는 인덕턴스에서의 대응하는 변화를 각각 야기할 수 있다.

일부 양상들에서, 오실레이터 회로에 의해 생성되는 오실레이팅 신호의 주파수 및/또는 위상은 오실레이터 회로와 연관된 리액티브 회로를 일시적으로 재구성함으로써 조정될 수 있다. 예를 들어, 리액티브 회로의 구성을 제어하는 제어 신호는 상대적으로 신속하게 토글링(toggle)될 수 있고, 이로써 오실레이터 회로의 커패시턴스 및/또는 인덕턴스에서의 일시적 변화를 야기할 수 있다. 그 다음, 회로의 리액턴스에서의 이러한 일시적 변화는 오실레이팅 신호의 주파수에서의 일시적 변화를 유도한다.

이하, 도 9-도 12를 참조하면, 신호 발생기는 오실레이팅 신호의 위상 또는 주파수를 변화시키기 위해서 주파수에서의 일시적 변화를 채택할 수 있다. 구체적으로, 도 9는 예를 들어, 도 10에 예시되는 바와 같이 신호의 주파수를 일시적으로 변화시킴으로써 신호의 위상을 변화시키기 위해서 사용될 수 있는 몇몇 예시적인 동작들을 설명한다. 도 11은 예를 들어, 도 12에 예시되는 바와 같이, 신호의 주파수에서의 일시적 변화들을 반복적으로 야기함으로써 신호의 주파수를 변화시키기 위해서 사용될 수 있는 몇몇 예시적인 동작들을 설명한다.

처음에, 도 9를 참조하면, 블록들(902 및 904)에 의해 표현되는 바와 같이, 오실레이터 회로는 하나 이상의 재구성가능한 리액티브 엘리먼트들에 결합될 수 있고, 이에 의해 오실레이터 회로에 의해 출력되는 오실레이팅 신호의 주파수는 리액티브 엘리먼트들을 재구성함으로써 변화할 수 있다. 일례로서, 오실레이터 회로는 도 7 또는 도 8에 예시되는 바와 같이 구성될 수 있고, 이에 의해 오실레이팅 출력 신호의 주파수는 하나 이상의 제어 신호들의 사용을 통해 제어된다.

블록(906)에 의해 표현되는 바와 같이, 제어 신호에서의 일시적 변화는 출력 신호의 위상에서의 목적하는 변화를 제공하기 위해서 정의될 수 있다. 예를 들어, 제어 신호는 처음에 원래의 값으로 세팅될 수 있고, 이후 상대적으로 짧은 시간 기간 동안 다른 값으로 변화할 수 있으며, 이후 원래의 값으로 다시 변화할 수 있다. 블록(908)에 의해 표현되는 바와 같이, 제어 신호에서의 이러한 일시적 변화는 오실레이터 회로의 주파수에서의 일시적 변화를 야기하고, 이것은 차례로 출력 신호의 타이밍의 시프트를 초래한다.

이러한 위상 시프팅 동작의 간략화된 타이밍 다이어그램은 도 10에 도시된다. 시간 기간들(1002 및 1004)의 비교에 의해 예시되는 바와 같이, 제어 신호의 크기에서의 변화는 오실레이팅 신호의 주파수에서의 대응하는 변화를 야기하였음이 관찰될 수 있다. 그 결과, 제어 신호가 자신의 원래의 값으로 다시 되돌아간 이후, 오실레이팅 신호의 위상은 오실레이팅 신호의 원래의 위상에 대해 조정(즉, 이러한 예에서는 지연)되었다.

도 10의 예에서, 제어 신호는 오실레이팅 신호의 시간 기간보다 더 작은 시간 기간 동안 조정된다. 그러나, 다른 시나리오들에서 제어 신호의 값은 도 10에 예시되는 시간 기간보다 더 길거나 더 짧은 시간 기간 동안(예를 들어, 몇몇 사이클들 또는 그 이하 동안) 조정될 수 있음이 이해되어야 한다.

이하, 도 11을 참조하면, 일부 구현예들에서, 하나 이상의 제어 신호들은 오실레이팅 신호의 유효 주파수를 조정하기 위해서 반복되는 방식으로 일시적으로 변화할 수 있다. 이러한 구현예들은 예를 들어, 오실레이터 회로에 의해 제공될 수 있는 2개의 이산(예를 들어, 베이스라인) 주파수 값들 사이에 있는 유효 주파수를 가지는 오실레이팅 신호를 제공하기 위해서 사용될 수 있다. 예를 들어, 블록들(1102 및 1104)에 의해 표현되는 바와 같이, 오실레이터 회로는 하나 이상의 재구성가능한 리액티브 엘리먼트들에 결합될 수 있고, 이에 의해 오실레이터 회로에 의해 출력되는 오실레이팅 신호의 주파수는 상기 논의된 바와 같이 리액티브 엘리먼트들을 재구성함으로써 변화할 수 있다. 그러나, 일부 경우들에서, 리액턴스는 통상적으로 이산 단계들에서 변화할 수 있다. 예를 들어, 도 7의 회로에서, 스위치들(706)의 동작에 기초하여, 동작 주파수는 하나의 이산 주파수 값으로부터 다른 이산 주파수 값으로 변화할 수 있다. 그러나, 일부 시나리오들에서, 이러한 이산 주파수 값들 사이에 있는 동작 주파수를 제공하는 것이 바람직할 수 있다.

따라서, 도 11의 블록(1106)에 의해 표현되는 바와 같이, 제어 신호에서의 일련의 일시적 변화들은 출력 신호의 주파수에서의 목적하는 변화를 제공하기 위해서 정의될 수 있다. 예를 들어, 블록(1108)에서, 제어 신호는 상대적으로 고속으로 둘 이상의 값들 사이에서 반복적으로 스위칭될 수 있다. 그 결과, 출력 신호의 주파수는 하나의 순시 주파수로부터 또 다른 순시 주파수로 반복적으로 스위칭될 수 있고, 여기서 순시 주파수들은 제어 신호 값들에 기초한다. 따라서, 출력 신호의 주파수에서의 이러한 일시적 변화들은 상기 순시 주파수들 사이의 어딘가에 있는 유효 주파수를 가지는 출력 신호를 제공할 수 있다.

이러한 주파수 시프팅 동작의 간략화된 타이밍 다이어그램은 도 12에 도시된다. 여기서, 파형(1202)은 제어 신호(1206)의 하나의 값(예를 들어, 하이 값)과 연관된 순시 주파수를 예시한다. 이에 반해, 파형(1204)은 제어 신호(1206)의 다른 값(예를 들어, 로우 값)과 관련된 순시 주파수를 예시한다.

(개념도 형태(conceptual form)로 도시되는) 출력 신호에 대응하는 파형(1208)은 제어 신호(1206)의 듀티 사이클링의 결과로서 출력 신호(1208)의 유효(예를 들어, 평균) 주파수가 파형(1202)의 주파수보다 크거나 파형(1204)의 주파수보다 작을 수 있음을 예시한다. 이러한 예에서, 제어 신호(1206)의 듀티 사이클은 50%이다. 그러나, 상이한 듀티 사이클은 출력 신호에서 상이한 주파수를 달성하기 위해서 사용될 수 있음이 이해되어야 한다.

도 12는 파형(1208)이 (예를 들어, 다수의 선들의 사용에 의해 표현되는 바와 같이) 소정의 양의 지터를 가질 수 있음을 예시한다. 그러나, 이러한 지터는 예를 들어, 일부 구현예들에서의 추적 루프와 같은 특정 타입들의 회로들의 동작에 현저하게 영향을 미치지 않을 수 있다.

일반적으로, 제어 신호가 상이한 값들 사이에서 스위칭되는 레이트(rate)를 제어하고 이러한 값들 각각과 연관된 대응하는 듀티 사이클을 제어함으로써, 출력 신호의 주파수에서의 임의의 목적하는 변화가 이루어질 수 있다. 도 12의 예에서, 제어 신호의 값은 입력 신호의 시간 기간보다 작은 각각의 시간 기간들 동안 조정된다. 다른 시나리오들에서 제어 신호의 값은 도 12에 예시되는 시간 기간보다 더 길거나 더 짧은 시간 기간 동안(예를 들어, 몇몇 사이클들 또는 그 이하 동안) 조정될 수 있음이 이해되어야 한다.

상기 설명으로부터, 출력 신호의 위상 및/또는 주파수는 리액턴스 컴포넌트들의 양 및 값들의 적절한 선택을 통해 목적하는 양만큼 조정될 수 있음이 이해되어야 한다. 또한, 출력 신호의 위상 및/또는 주파수에서의 변화의 크기는 제어 신호의 적절한 제어를 통해 동적으로 제어될 수 있다. 다시 말해서, 출력 신호의 위상 및/또는 주파수는 리액티브 엘리먼트들이 주어진 시점에서 또는 일정 시간 기간 동안 재구성되는 방식(예를 들어, 도 7에서 스위치들이 어떻게 개방 또는 폐쇄되는지 또는 도 8에서 제어 신호들의 값들이 어떻게 조정되는지)에 의존한다.

여기에서의 교시내용들에 기초하여 도 7 및 도 8의 회로들에 대하여 다양한 수정들이 적용될 수 있음이 이해되어야 한다. 예를 들어, 리액턴스 컴포넌트들은 (예를 들어, 접지(ground)가 아닌) 다른 전압 지점들로 스위칭될 수 있다. 또한, 주어진 구현예에서 사용되는 상이한 수의 리액턴스 컴포넌트들이 존재할 수 있다. 예를 들어, 3개의 커패시터들을 사용하는 구현예에서, 제 1 커패시터는 동작 주파수를 증가시키기 위해서 사용될 수 있고, 제 2 커패시터는 동작 주파수를 감소시키기 위해서 사용될 수 있으며, 제 3 커패시터는 공칭 주파수를 제공하기 위해서 사용될 수 있다. 또한, 리액티브 엘리먼트들의 값들은 상기 회로가 생성되는 신호들의 임의의 부정확성(inaccuracy)들을 보상하기 위해서 오실레이터 주파수에서의 증가 또는 감소와 관련된 적합한 증분 레벨들을 제공함을 보장하도록 선택될 수 있다.

일부 구현예들에서, 제어 신호들(예를 들어, 기준 신호들)의 값들과 관련된 정보의 세트는 도 7 및 8에 설명되는 것들과 같은 하나 이상의 회로들에 대한 주파수 또는 위상을 특정하기 위해서 사용될 수 있다. 이후, 제어 회로들(702 및 802)은 리액티브 엘리먼트들을 제어하기 위해서 이러한 정보에 액세스할 수 있다. 이러한 정보의 세트는 예를 들어, 상기 논의되는 테이블(504)과 유사한 방식으로 구현 및 사용될 수 있다. 일부 구현예들에서, 값들의 세트는 (예를 들어, 하나의 출력 신호와 같은) 주어진 오실레이터 회로에 대한 특정 주파수들 및/또는 위상들을 정의할 수 있다. 일부 구현예들에서, 값들의 세트는 (예를 들어, 몇몇 출력 신호들과 같은) 오실레이터 회로들의 세트에 대한 특정 주파수들 및/또는 위상들을 정의할 수 있다. 일부 구현예들에서, 값들의 세트는 (예를 들어, 테이블 내의 이웃하는 엔트리들에 대한) 주파수 및/또는 위상 오프셋들을 정의할 수 있다. 일부 구현예들에서, 값들의 세트는 시간 호핑 시퀀스 및/또는 주파수 호핑 시퀀스와 관련된 정보를 정의할 수 있다.

일부 양상들에서, 도 7- 도 12의 교시내용들에 따라 구성하는 회로는 제어가능한 주파수 및 위상을 가지는 신호를 제공하기 위해서 사용될 수 있다. 예를 들어, 제 1 제어 방식은 목적하는 주파수를 제공하는 제어 신호들을 생성하기 위해서 채택될 수 있고, 제 2 제어 방식은 목적하는 위상 시프트를 제공하는 제어 신호들을 생성하기 위해서 (예를 들어, 동시에) 채택될 수 있다. 따라서, 이러한 회로는 예를 들어, 입력 신호의 주파수 및 위상을 추적하는 추적 루프에서 사용될 수 있다.

이하, 도 13-도 17을 참조하면, 일부 양상들에서, 본 발명은 신호 동기화 및 추적에 관한 것이다. 예를 들어, 전술된 회로들 및 동작들은 주어진 신호가 또 다른 신호에 동기화되어 그러한 또 다른 신호를 추적하도록 주어진 신호의 위상 및/또는 주파수를 조정하기 위해서 사용될 수 있다.

도 13은 펄스-기반 수신기(예를 들어, 도 13에 도시되지 않은 초-광대역 수신기)에 대한 간략화된 타이밍 다이어그램을 예시한다. 여기서, 수신되는 펄스들(1302A 및 1302B)은 상대적으로 협소하고, 선(1304)에 의해 표현되는 바와 같은 펄스 반복 구간("PRI")에서 반복된다. 예를 들어, 일부 구현예들에서, 각각의 펄스(1302)의 폭은 대략 1 나노초 또는 그 미만(예를 들어 100 피코초)일 수 있는 반면, 펄스 반복 구간(1304)은 대략 100 나노초 내지 10 마이크로초일 수 있다. 이러한 수들은 단지 대표적일 뿐이고, 주어진 펄스-기반 시스템은 상이한 펄스 폭들 및/또는 펄스 반복 구간들을 사용할 수 있음이 이해되어야 한다.

PLL-기반 또는 DLL-기반 동기화 및 추적 구조를 사용하는 전형적인 수신기가 펄스들(1302)로부터 데이터를 복구하기 위해서 사용되는 경우, 수신기는 대략 수 기가헤르츠 상의 사양들을 가지는 오실레이터들 및 컴포넌트들을 사용할 수 있다. 실제로, 이러한 타입의 구조는 상대적으로 복잡하고, 상대적으로 현저한 전력 양을 소비할 수 있다. 따라서, 이러한 타입의 수신기 아키텍쳐는 저가 그리고/또는 저-전력 애플리케이션들에 바람직하지 않을 수 있다.

이에 반해, 여기에서 교시되는 바와 같은 구조 및 동작들의 사용을 통해, 상대적으로 저-전력 그리고 저-복잡도 수신기가 (예를 들어, 펄스들(1302)과 같은 펄스-기반 신호들로부터) 데이터를 복구하기 위해서 제공될 수 있다. 이러한 수신기는 수신되는 펄스들(1302)로부터 데이터를 복구하기 위해서 대략 1/PRI 또는 1/PRI의 소수 배(small multiple) 상의 주파수를 가지는 마스터 클록 신호(1306)를 이용할 수 있는 이점이 있다.

처음에, 도 13에서, 위상 시프트가 수신되는 펄스들(1302)과 마스터 클록(1306) 사이에 존재할 수 있음이 관찰될 수 있다. 일례로서, 선(1308)은 수신되는 펄스의 리딩-에지(leading-edge)와 마스터 클록(1306)의 상승 에지(rising edge) 사이의 위상 시프트를 예시한다. 수신되는 펄스들(1302)로부터 데이터를 효과적으로 복구하기 위해서, 동기화 및 추적 회로는 수신되는 펄스들(1302)과 동기화되는 클록 신호를 생성하기 위해서 사용될 수 있다.

*도 14는 기본 동작 관점에서, 하나 이상의 입력 클록들과 동기화되어 그것들을 추적할 수 있는 하나 이상의 출력 클록들을 생성하는 회로(1400)를 예시한다. 간단히 말해서, 에러 회로(1402)는 출력 클록의 주파수 및 위상을 입력 클록의 주파수 및 위상과 비교한다. 이러한 클록들의 주파수 및/또는 위상이 상이한 경우, 에러 회로(1402)는 출력 클록을 생성하는 제어가능한 클록 발생기(1404)의 주파수 및 위상을 제어하는 하나 이상의 에러 신호들을 생성한다.

일부 양상들에서, 상기 회로(1400)는 입력 클록과의 정의된 위상 및/또는 주파수 차이를 가지는 출력 클록을 생성하도록 구성될 수 있다. 이러한 목적을 위하여, 에러 회로(1402)는 위상 및/또는 주파수에서의 목적하는 차이를 특정하는 기준 값들의 테이블을 포함할 수 있거나, 그렇지 않으면 그러한 테이블에 액세스할 수 있다. 이러한 경우, 에러 회로(1402)는 에러 신호들을 생성할 때에 이러한 기준 값들을 고려할 것이다.

따라서, (예를 들어, 룩-업 테이블(504)과 유사한) 기준 값들(1406)의 적절한 사양을 통해, 상기 회로(1402)는 하나 이상의 입력 클록들에 관하여 목적하는 위상 및/또는 주파수를 가지는 하나 이상의 출력 클록들을 제공할 수 있다. 또한, 회로(1402)는 기준 값들(1406)을 변화시킴으로써 필요할 때마다 주어진 신호의 위상 및/또는 주파수를 변화시킬 수 있다. 따라서, 상기 회로(1400)는 튜닝가능한 다상 클록을 제공할 수 있다.

이하, 도 15를 참조하면, 도 2-도 12와 관련하여 전술된 구조를 채택할 수 있는 추적 루프 회로(1500)의 구현예가 도시된다. 단순히 말해서, 상기 회로(1500)는 오실레이팅 신호(VOSC)를 생성하는 제어가능한 오실레이터 회로(1502)를 포함한다. 도 7-도 12와 관련하여 전술되는 바와 유사한 방식으로, 오실레이팅 신호(VOSC)의 주파수는 제어 신호들의 세트(1504)(예를 들어, 하나 이상의 신호들(CS1, CS2 등))의 동작에 의해 조정될 수 있다. 또한, 회로(1500)는 출력 신호들의 세트(예를 들어, 하나 이상의 신호들(1512A, 1512B 등))를 생성하는 제어가능한 위상 조정 회로(1506)를 포함하고, 여기서 이러한 출력 신호들의 위상들은 임계 신호들의 세트(1508)(예를 들어, 하나 이상의 신호들(V1, V2 등))의 동작에 의해 조정될 수 있다. 따라서, 상기 회로(1506)는 도 2-도 6과 관련하여 전술된 회로들과 유사할 수 있다.

또한, 상기 회로(1500)는 출력 신호들의 세트(1512)(예를 들어, 신호들(1512A 및 1512B)가 입력 신호들(1514)의 세트에 동기화되고 이를 추적하도록 제어 신호들의 세트(1504) 및 임계 신호들의 세트(1508)를 조정하는 시간 및 주파수 추적 회로(1510)를 포함한다. 일례로서, 상기 회로(1510)는 주어진 입력 신호(1514)를 컨트랙트(contract)하는 이른/늦은(early/late) 신호 추적을 이용할 수 있다. 도 15에서의 생략 부호(ellipsis)에 의해 표현되는 바와 같이, 실제로 상기 회로(1500)는 임의의 수의 입력 신호들(1514), 출력 신호들(1512), 제어 신호들(1504) 및 임계 신호들(1508)을 포함할 수 있다. 상기 회로(1500)의 샘플 동작들은 도 16의 흐름도와 관련하여 보다 상세하게 설명될 것이다.

블록(1602)에 의해 표현되는 바와 같이, 상기 회로(1502)는 제어 신호들의 세트(1504)의 현재 값들에 기초하는 주파수를 가지는 오실레이팅 신호(VOSC)를 제공한다. 즉, 도 7-도 12와 관련하여 상기 논의된 바와 같이, 제어 신호들의 세트(1504)는 스위치들의 세트(예를 들어, 하나 이상의 스위치들(S1, S2 등))의 동작을 제어할 수 있다. 그 다음, 스위치들의 세트의 동작은 오실레이팅 신호(VOSC)의 주파수를 제어하기 위해서 오실레이터 회로(1502)의 리액턴스(예를 들어, 커패시턴스)를 제어한다.

블록(1604)에 의해 표현되는 바와 같이, 상기 회로(1506)는 출력 신호들의 세트(1512)를 제공하기 위해서 오실레이팅 신호(VOSC)를 조정가능한 임계 신호들의 세트(1508)와 비교한다. 도 2-도 6과 관련하여 상기 논의된 바와 같이, 디바이스들의 세트(예를 들어, 인버터들)(1516)는 출력 신호들의 세트(1512)의 위상(들)을 조정하기 위해서 임계 신호들의 세트(1508)(예를 들어, 바이어스 신호들)를 오실레이팅 신호(VOSC)와 비교할 수 있다.

블록(1606)에 의해 표현되는 바와 같이, 추적 회로(1510)는 출력 신호들의 세트(1512)가 입력 신호들의 세트(1514)를 추적함을 지속적으로 보장한다. 이러한 목적을 위하여, 추적 루프는 출력 신호들의 세트(1512)의 위상 및/또는 주파수가 변화될 필요가 있는지의 여부를 결정하기 위해서 출력 신호들의 세트(1512)를 입력 신호들의 세트(1514)와 비교한다. 만약 그렇다면, 추적 회로(1510)는 출력 신호들의 세트(1512)가 입력 신호들의 세트(1514)를 추적하도록 (예를 들어, 에러 신호에 기초하여 정의되는) 제어 신호들 및/또는 임계 신호들에 대한 새로운 값들을 정의한다.

이후, 블록(1608)에 의해 표현되는 바와 같이, 추적 회로(1510)는 크리스탈 오실레이터의 공진 주파수를 미세하게 튜닝하기 위해서 필요에 따라, 제어 신호들의 세트(1504)를 조정할 수 있다. 이러한 방식으로, 느린(slow) 주파수 추적 메커니즘은 스위치들(S1, S2 등)의 포지션들을 제어함으로써 상기 회로(1500)에 제공된다. 또한, 상기 논의된 바와 같이, 듀티 사이클링 변조는 스위치들의 단일 구성에 의해 직접 획득되지 않을 수 있는 오프셋들을 보정하기 위해서 사용될 수 있다.

블록(1610)에 의해 표현되는 바와 같이, 추적 회로(1510)는 출력 신호들의 세트(1512)의 위상을 변화시키기 위해서 필요에 따라, 임계 신호들의 세트(1508)를 조정할 수도 있다. 따라서, 신속한 시간 추적 메커니즘 또한 회로(1500)에 제공된다.

상기 논의된 바와 유사한 방식으로, 상기 회로(1500)는 (예를 들어, 주파수 분주기 회로(frequency divider circuit)(미도시)의 사용을 통해) 출력 신호들(1512) 중 하나 이상에 대한 위상 오프셋 및/또는 상이한 주파수들을 정의하기 위해서 정보(예를 들어, 기준 값들)의 테이블을 사용할 수 있다. 예를 들어, 일부 구현예들에서, 추적 회로(1510)는 제어 신호들(1504) 및 임계 신호들(1508)을 생성하기 위해서 사용되는 테이블 내의 엔트리들을 정의할 수 있다(예를 들어, 반복적으로 적응시킬 수 있다). 예를 들어, 추적 회로(1510)가 그것이 주어진 출력 신호(1512)를 주어진 입력 신호(1514)와 동기화시켰다고 결정하면, 추적 회로(1510)는 주어진 출력 신호(1512)의 현재 주파수 및/또는 위상을 야기한 제어 신호들(1504) 및 임계 신호들(1508) 중 하나 이상의 현재 값들과 연관된 정보(예를 들어, 하나 이상의 기준 값들)를 저장할 수 있다. 일부 구현예들에서, 저장된 기준 값들은 주어진 출력 신호(1512)의 주파수 및/또는 위상을 몇몇 상이한 정의된 값들 중 하나로 조정하기 위해서 사용될 수 있다. 또한, 다수의 출력 신호들(1512)이 제공되는 구현예에서, 기준 값들은 출력 신호들(1512) 각각에 대한 고유한 주파수 및/또는 위상을 정의하기 위해서 사용될 수 있다.

상기 회로(1500)는 목적하는 수의 출력 신호들(1512)을 제공하기 위해서 다양한 방식들로 구성될 수 있다. 예를 들어, 일부 애플리케이션들에서, 상기 회로(1500)는 단일 입력 신호(1514)에 기초하여 다상 클록들(1512)을 제공할 수 있다. 대안적으로, 일부 애플리케이션들에서, 회로(1500)는 다상 클록들(1512)를 제공할 수 있고, 여기서 각각의 클록은 몇몇 입력 신호들(1514) 중 대응하는 신호와 동기화되고, 이를 추적한다.

여기에서의 교시내용들에 기초하여 상기 회로(1500)에 대하여 다양한 변형들이 적용될 수 있음이 이해되어야 한다. 예를 들어, 상기 회로(1502)는 상기 논의된 바와 같이, 리액티브 엘리먼트들(예를 들어, 커패시터들 및/또는 인덕터들)의 상이한 조합 및 상이한 타입들의 리액티브 엘리먼트들(예를 들어, 가변 리액티브 엘리먼트들)을 사용할 수 있다. 또한, 상기 회로(1506)는 출력 신호들(1512)을 생성하기 위한 상이한 타입들의 비교기들(1516)을 사용할 수 있다.

여기에서 논의되는 바와 같이 동기화 및 추적 회로는 다양한 애플리케이션들에서 사용될 수 있다. 예를 들어, 도 17의 통신 시스템(1700)을 참조하면, 수신기(1702)는 송신기(1704)로부터 수신된 신호들로부터 데이터를 복구하기 위해서 여기에서 교시되는 바와 같은 동기화 및 추적 회로를 포함할 수 있다.

여기서, 송신기(1704)의 출력 단(1706)은 송신 클록(1708)에 기초하여 데이터를 수신기(1702)로 전송할 수 있다. 따라서, 수신기(1702)에 의해 수신된 신호의 타이밍은 송신 클록(1708)의 주파수에 기초한다.

수신기(1702)는 수신 클록 발생기(1712)에 의해 생성되는 적절한 시간 수신 클록에 기초하여 수신된 신호들로부터 데이터를 복구하는 데이터 복구 컴포넌트(예를 들어, 회로)(1710)를 포함한다. 그 다음, 수신 클록 발생기(1712)는 오실레이터 회로(1714)(예를 들어, 여기에서 논의되는 바와 같은 크리스탈 오실레이터 회로)에 의해 생성되는 클록의 주파수 및 위상을 조정하기 위해서 동기화 및 추적 회로를 이용할 수 있다.

동작 시에, 수신된 데이터 신호는 컨디셔닝된 수신된 데이터 신호를 데이터 복구 컴포넌트(1710) 및 수신 클록 발생기(1712)로 제공하는 증폭 및 필터링 컴포넌트(1716)로 제공된다. 따라서, 수신된 데이터 신호는 수신 클록 발생기(1712)가 자신의 생성된 수신 클록 신호들(예를 들어, 도 15의 출력 신호들의 세트(1512))과 비교하는 도 15의 입력 신호들의 세트(1514)를 포함할 수 있다. 결과적으로, 수신 클록 발생기(1712)는 수신 클록 신호가 수신된 데이터 신호와 동기화되고 이를 추적하도록 필요에 따라, 자신의 제어 및 임계 신호들의 값을 조정할 것이다. 이러한 방식으로, 데이터 복구 컴포넌트(1710)에는 수신된 데이터 신호들로부터 데이터를 추출하기 위해서 효과적으로 사용될 수 있는 수신 클록 신호가 제공될 수 있다.

여기에서의 교시내용들은 적어도 하나의 다른 디바이스와 통신하기 위한 다양한 컴포넌트들을 사용하는 디바이스로 통합될 수 있다. 도 18은 디바이스들 사이의 통신을 용이하게 하기 위해서 사용될 수 있는 몇몇 샘플 컴포넌트들을 도시한다. 여기서, 제 1 디바이스(1802) 및 제 2 디바이스(1804)는 적합한 매체를 통해 무선 통신 링크(1806)를 통해 통신하도록 적응된다.

처음에, 디바이스(1802)로부터 디바이스(1804)로(예를 들어, 역방향 링크) 정보를 전송하는데 수반되는 컴포넌트들이 다루어질 것이다. 송신 ("TX") 데이터 프로세서(1808)는 데이터 버퍼(1810) 또는 소정의 다른 적합한 컴포넌트로부터 트래픽 데이터(예를 들어, 데이터 패킷들)을 수신한다. 송신 데이터 프로세서(1808)는 선택된 코딩 및 변조 방식에 기초하여 각각의 데이터 패킷을 프로세싱(예를 들어, 인코딩, 인터리빙 및 심볼 매핑)하고, 데이터 심볼들을 제공한다. 일반적으로, 데이터 심볼은 데이터에 대한 변조 심볼이고, 파일럿 심볼은 (선험적으로 알려져 있는) 파일럿에 대한 변조 심볼이다. 변조기(1812)는 데이터 심볼들, 파일럿 심볼들 및 역방향 링크를 위한 가능한 시그널링을 수신하고, 시스템에 의해 특정되는 바와 같은 변조(예를 들어, OFDM 또는 소정의 다른 적합한 변조) 및/또는 다른 프로세싱을 수행하며, 출력 칩들의 스트림을 제공한다. 송신기("TMTR")(1814)는 출력 칩 스트림을 프로세싱(예를 들어, 아날로그로 변환, 필터링, 증폭 및 주파수 상향변환)하고, 이후 안테나(1816)로부터 송신되는 변조된 신호를 생성한다.

(디바이스(1804)와 통신하는 다른 디바이스들로부터의 신호들과 함께) 디바이스(1802)에 의해 송신되는 변조된 신호들은 디바이스(1804)의 안테나(1818)에 의해 수신된다. 수신기("RCVR")(1820)는 안테나(1818)로부터 수신된 신호를 프로세싱(예를 들어, 컨디셔닝 및 디지털화)하고 수신된 샘플들을 제공한다. 복조기("DEMOD")(1822)는 수신된 샘플들을 프로세싱(예를 들어, 복조 및 검출)하고, 다른 디바이스(들)에 의해 디바이스(1804)로 송신되는 데이터 심볼들의 잡음 추정치(noisy estimate)일 수 있는 검출된 데이터 심볼들을 제공한다. 수신("RX") 데이터 프로세서(1824)는 검출된 데이터 심볼들을 프로세싱(예를 들어, 심볼 디매핑, 디인터리빙 및 디코딩)하고, 각각의 송신 디바이스(예를 들어, 디바이스(1802))와 연관된 디코딩된 데이터를 제공한다.

이하, 디바이스(1804)로부터 디바이스(1802)로(예를 들어, 순방향 링크) 정보를 전송하는데 수반되는 컴포넌트들이 다루어질 것이다. 디바이스(1804)에서, 트래픽 데이터는 데이터 심볼들을 생성하기 위해서 송신 ("TX") 데이터 프로세서(1826)에 의해 프로세싱된다. 변조기(1828)는 데이터 심볼들, 파일럿 심볼들 및 순방향 링크를 위한 시그널링을 수신하고, 변조(예를 들어, OFDM 또는 소정의 다른 적합한 변조) 및/또는 다른 적절한 프로세싱을 수행하며, 송신기("TMTR")(1830)에 의해 추가적으로 컨디셔닝되고 안테나(1818)로부터 송신되는 출력 칩 스트림을 제공한다. 일부 구현예들에서, 순방향 링크를 위한 시그널링은 역방향 링크를 통해 디바이스(1804)로 송신하는 모든 디바이스들(예를 들어, 단말들)에 대한 제어기(1832)에 의해 생성되는 (예를 들어, 통신 채널과 관련된) 전력 제어 커맨드(command)들 및 다른 정보를 포함할 수 있다.

디바이스(1802)에서, 디바이스(1804)에 의해 송신되는 변조된 신호는 안테나(1816)에 의해 수신되고, 수신기("RCVR")(1834)에 의해 컨디셔닝 및 디지털화되며, 검출된 데이터 심볼들을 획득하기 위해서 복조기("DEMOD")(1836)에 의해 프로세싱된다. 수신("RX") 데이터 프로세서(1838)는 검출된 데이터 심볼들을 프로세싱하고, 디바이스(1802)를 위해서 디코딩된 데이터 및 순방향 링크 시그널링을 제공한다. 제어기(1840)는 데이터 전송을 제어하기 위해서 그리고 역방향 링크를 통한 디바이스(1804)로의 송신 전력을 제어하기 위해서 전력 제어 커맨드들 및 다른 정보를 수신한다.

제어기들(1840 및 1832)은 각각 디바이스(1802) 및 디바이스(1804)의 다양한 동작들을 지시(direct)한다. 예를 들어, 제어기는 적절한 필터를 결정하고, 필터에 대한 정보를 보고하고, 필터를 사용하여 정보를 디코딩할 수 있다. 데이터 메모리들(1842 및 1844)은 각각 제어기들(1840 및 1832)에 의해 사용되는 데이터 및 프로그램 코드들을 저장할 수 있다.

또한, 도 18은 여기에서 교시되는 바와 같이 통신 컴포넌트들이 신호 생성 기능성을 제공하는 하나 이상의 컴포넌트들을 포함할 수 있음을 예시한다. 예를 들어, 수신기(1824)는 클록 발생기 회로(1846)를 포함할 수 있고, 수신기(1820)는 클록 발생기 회로(1848)를 포함할 수 있다.

무선 디바이스는 여기에서 교시되는 바와 같이 생성되는 출력 신호(예를 들어, 오실레이팅 신호)의 사용을 통해 제공(예를 들어, 송신 또는 수신)되는 데이터에 기초하여 기능들을 수행하는 다양한 컴포넌트들을 포함할 수 있다. 예를 들어, 무선 헤드셋은 출력 신호의 사용을 통해 제공되는 데이터에 기초하여 오디오 출력을 제공하도록 적응되는 트랜스듀서를 포함할 수 있다. 무선 센싱 디바이스는 출력 신호의 사용을 통해 전송될 데이터를 제공하도록 적응되는 센서를 포함할 수 있다. 무선 시계(watch)는 출력 신호의 사용을 통해 제공되는 데이터에 기초하여 표시(indication)를 제공하도록 적응되는 사용자 인터페이스를 포함할 수 있다. 일례로서, 사용자 인터페이스는 디스플레이 스크린, 조명 엘리먼트(lighting element)들(예를 들어, LED 디바이스), 스피커, 온도-기반 표시자 또는 사용자에게 표시의 일부 형태(예를 들어, 시각, 청각, 진동-관련, 온도-관련 등)를 제공하는 소정의 다른 적합한 디바이스를 포함할 수 있다.

무선 디바이스는 임의의 적합한 무선 통신 기술에 기초하거나 그렇지 않으면 이를 지원하는 하나 이상의 무선 통신 링크들을 통해 통신할 수 있다. 예를 들어, 일부 양상들에서, 무선 디바이스는 네트워크와 연관될 수 있다. 일부 양상들에서 네트워크는 바디 영역 네트워크(body area network) 또는 개인 영역 네트워크(예를 들어, 초-광대역 네트워크)를 포함할 수 있다. 일부 양상들에서, 네트워크는 로컬 영역 네트워크 또는 광대역 네트워크를 포함할 수 있다. 무선 디바이스는 예를 들어, CDMA, TDMA, OFDM, OFDMA, WiMAX 및 Wi-Fi와 같은 다양한 무선 통신 기술들, 프로토콜들 또는 표준들 중 하나 이상을 지원하거나 사용할 수 있다. 이와 유사하게, 무선 디바이스는 다양한 대응하는 변조 또는 멀티플렉싱 방식들 중 하나 이상을 지원하거나 사용할 수 있다. 따라서, 무선 디바이스는 상기 또는 다른 무선 통신 기술들을 사용하여 하나 이상의 무선 통신 링크들을 통해 확립 및 통신하기 위한 적절한 컴포넌트들(예를 들어, 무선 인터페이스들)을 포함할 수 있다. 예를 들어, 디바이스는 무선 매체를 통한 통신을 촉진하는 다양한 컴포넌트들(예를 들어, 신호 발생기들 및 신호 프로세서들)을 포함할 수 있는 연관된 송신기 및 수신기 컴포넌트들(예를 들어, 송신기(108) 및 수신기(110))를 포함하는 무선 트랜시버를 포함할 수 있다.

일부 양상들에서, 무선 디바이스는 임펄스-기반 무선 통신 링크를 통해 통신할 수 있다. 예를 들어, 임펄스-기반 무선 통신 링크는 상대적으로 짧은 길이(예를 들어, 대략 수 나노초 또는 그 미만) 및 상대적으로 넓은 대역폭을 가지는 초-광대역 펄스들을 이용할 수 있다. 일부 양상들에서, 초-광대역 펄스들은 대략 20% 또는 그 이상의 부분적인 대역폭(fractional bandwidth)을 가지고 그리고/또는 대략 500MHz 또는 그 이상의 대역폭을 가질 수 있다.

여기에서의 교시내용들은 다양한 장치들(예를 들어, 디바이스들)로 통합될 수 있다(예를 들어, 이들 내에서 구현되거나 이들에 의해 수행될 수 있다). 예를 들어, 여기에서 교시되는 하나 이상의 양상들은 폰(예를 들어, 셀룰러 폰), 개인용 휴대 단말("PDA"), 엔터테인먼트 디바이스(예를 들어, 음악 또는 비디오 디바이스), 헤드셋(예를 들어, 헤드폰들, 이어폰 등), 마이크로폰, 의료 센싱 디바이스(예를 들어, 생체인식 센서, 심박계, 만보계, EKG 디바이스 등), 사용자 I/O 디바이스(예를 들어, 시계, 리모콘, 전등 스위치, 키보드, 마우스 등), 환경 센싱 디바이스(예를 들어, 타이어 공기압 모니터), 컴퓨터, 판매-시점 디바이스(point-of-sale device), 엔터테인먼트 디바이스, 보청기, 셋-톱 박스 또는 임의의 다른 적합한 디바이스로 통합될 수 있다.

이러한 디바이스들은 상이한 전력 및 데이터 요구조건들을 가질 수 있다. 일부 양상들에서, 여기에서의 교시내용들은 (예를 들어, 임펄스-기반 시그널링 방식 및 낮은 듀티 사이클 모드들의 사용을 통해) 저전력 애플리케이션들에서 사용하도록 적응될 수 있고, (예를 들어, 고-대역폭 펄스들의 사용을 통해) 상대적으로 높은 데이터 레이트들을 포함하는 다양한 데이터 레이트들을 지원할 수 있다.

일부 양상들에서, 무선 디바이스는 통신 시스템에 대한 액세스 디바이스(예를 들어, Wi-Fi 액세스 포인트)를 포함할 수 있다. 이러한 액세스 디바이스는 예를 들어, 유선 또는 무선 통신 링크를 통해 다른 네트워크(예를 들어, 인터넷 또는 셀룰러 네트워크와 같은 광대역 네트워크)로의 접속성(connectivity)을 제공할 수 있다. 따라서, 액세스 디바이스는 다른 디바이스(예를 들어, Wi-Fi 스테이션)가 다른 네트워크 또는 소정의 다른 기능성에 액세스할 수 있게 할 수 있다. 또한, 디바이스들 중 하나 또는 둘 모두가 휴대용이거나 일부 경우들에서는, 상대적으로 비-휴대용일 수 있음이 이해되어야 한다.

여기에서 설명되는 컴포넌트들은 다양한 방식들로 구현될 수 있다. 도 19-도 21을 참조하면, 장치들(1900, 2000 및 2100)은 예를 들어, 하나 이상의 집적 회로들(예를 들어, ASIC)에 의해 구현되는 기능들을 표현할 수 있거나, 여기에서 교시되는 바와 다른 소정의 방식으로 구현될 수 있는 일련의 상관된 기능적 블록들로서 표현된다. 여기에서 논의되는 바와 같이, 집적 회로는 프로세서, 소프트웨어, 다른 컴포넌트들 또는 이들의 소정의 조합을 포함할 수 있다.

장치들(1900-2100)은 다양한 도면들에 대하여 상기에서 설명된 기능들 중 하나 이상을 수행할 수 있는 하나 이상의 모듈들을 포함할 수 있다. 예를 들어, 제공을 위한 ASIC(1902, 2002 또는 2102)은 예를 들어, 여기에서 논의되는 바와 같은 오실레이터 회로에 대응할 수 있다. 비교를 위한 ASIC(1904 또는 2104)은 예를 들어, 여기에서 논의되는 바와 같은 비교기에 대응할 수 있다. 생성을 위한 ASIC(1906)은 예를 들어, 여기에서 논의되는 바와 같은 임계 회로에 대응할 수 있다. 저장을 위한 ASIC(1908 또는 2108)은 예를 들어, 여기에서 논의되는 바와 같은 데이터 메모리에 대응할 수 있다. 복구를 위한 ASIC(1910, 2008 또는 2110)은 예를 들어, 여기에서 논의되는 바와 같은 데이터 복구 회로에 대응할 수 있다. 결합을 위한 ASIC(2004)은 예를 들어, 여기에서 논의되는 바와 같은 리액티브 회로에 대응할 수 있다. 가변을 위한 ASIC(2006)은 예를 들어, 여기에서 논의되는 바와 같은 제어 회로에 대응할 수 있다. 야기를 위한 ASIC(2106)은 예를 들어, 여기에서 논의되는 바와 같은 시간 및 주파수 추적 회로에 대응할 수 있다.

전술된 바와 같이, 일부 양상들에서 이러한 컴포넌트들은 적절한 프로세서 컴포넌트들을 통해 구현될 수 있다. 일부 양상들에서, 이러한 프로세서 컴포넌트들은 여기에서 교시되는 바와 같은 구조를 사용하여 적어도 부분적으로 구현될 수 있다. 일부 양상들에서, 프로세서는 이러한 컴포넌트들 중 하나 이상의 기능성의 일부 또는 전부를 구현하도록 적응될 수 있다. 일부 양상들에서, 파선 박스들에 의해 표현되는 컴포넌트들 중 하나 이상은 선택적이다.

전술된 바와 같이, 장치들(1900-2100)은 하나 이상의 집적 회로들을 포함할 수 있다. 예를 들어, 일부 양상들에서, 단일 집적 회로는 예시되는 컴포넌트들 중 하나 이상의 기능성을 구현할 수 있지만, 다른 양상들에서, 둘 이상의 집적 회로는 예시되는 컴포넌트들 중 하나 이상의 기능성을 구현할 수 있다.

또한, 도 19-도 21에 의해 표현되는 컴포넌트들 및 기능들뿐만 아니라 여기에서 설명되는 다른 컴포넌트들 및 기능들은 임의의 적합한 수단을 사용하여 구현될 수 있다. 이러한 수단은 여기에서 교시되는 바와 같은 대응하는 구조를 사용하여 적어도 부분적으로 구현될 수도 있다. 예를 들어, 도 19-도 21의 컴포넌트들 "~을 위한 ASIC"와 관련하여 전술된 컴포넌트들은 유사하게 지정되는 "~을 위한 수단" 기능성에 대응할 수도 있다. 따라서, 일부 양상들에서, 이러한 수단 중 하나 이상은 여기에서 교시되는 바와 같은 프로세서 컴포넌트들, 집적 회로들 또는 다른 적합한 구조 중 하나 이상을 사용하여 구현될 수 있다.

또한, "제 1", "제 2" 등과 같은 지정(designation)을 사용하는 여기에서의 엘리먼트에 대한 임의의 지칭은 일반적으로 이러한 엘리먼트들의 양 또는 순서를 제한하지 않음이 이해되어야 한다. 오히려, 이러한 지정들은 둘 이상의 상이한 엘리먼트들을 구별하는 편리한 방법으로서 여기에서 사용된다. 따라서, 제 1 및 제 2 엘리먼트들로의 지칭은 단지 2개의 엘리먼트들이 사용될 수 있거나 제 1 엘리먼트가 소정의 방식으로 제 2 엘리먼트를 선행하여야 함을 의미하지 않는다. 또한, 달리 명시되지 않는 한, 엘리먼트들의 세트는 하나 이상의 엘리먼트들을 포함할 수 있다.

당업자들은 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있음을 이해할 것이다. 예를 들어, 본 명세서 전반에 걸쳐 언급될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광 필드들 또는 광 입자들, 또는 이들 임의의 조합에 의해 표현될 수 있다.

당업자들은 여기에서 기재된 양상들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 프로세서들, 수단, 회로들 및 알고리즘 단계들 중 임의의 것이 전자 하드웨어(예를 들어, 소스 코딩 또는 소정의 다른 기법을 사용하여 설계될 수 있는 디지털 구현, 아날로그 구현, 또는 이들의 조합), (편의상, 여기에서 "소프트웨어" 또는 "소프트웨어 모듈"로서 지칭될 수 있는) 명령들을 포함하는 프로그램 또는 설계 코드의 다양한 형태들, 또는 이들 조합들로서 구현될 수 있음을 추가적으로 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환성을 보다 명확하게 예시하기 위해서, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들은 일반적으로 이들의 기능적 관점에서 전술되었다. 이러한 기능성이 하드웨어로서 구현되는지, 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 대하여 부가된 설계 제한들에 의존한다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대하여 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 발명의 범위를 벗어나는 것으로 해석되어서는 안된다.

여기에서 기재된 양상들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 집적 회로("IC"), 액세스 단말, 또는 액세스 포인트에 의해 수행되거나 이들 내에서 구현될 수 있다. IC는 범용 프로세서, 디지털 신호 처리기(DSP), 주문형 집적회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA), 또는 다른 프로그램가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 전기적 컴포넌트들, 광학적 컴포넌트들, 기계적 컴포넌트들 또는 이러한 기능들을 수행하도록 설계된 이들의 임의의 조합을 포함할 수 있으며, IC 내부에, IC 외부에, 또는 이 둘 모두에 상주하는 코드들 또는 명령들을 실행할 수 있다. 범용 프로세서는 마이크로프로세서 일 수 있지만, 대안적으로, 이러한 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 프로세서는 예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 이러한 임의의 다른 구성의 조합과 같은 컴퓨팅 디바이스들의 조합으로서 구현될 수도 있다.

임의의 기재된 프로세서에서의 단계들의 임의의 특정 순서 또는 계층(hierarchy)이 예시적인 방법의 일례임이 이해된다. 설계 선호도(preference)에 기초하여, 상기 프로세스들의 단계들의 특정 순서 또는 계층이 재배열될 수 있지만, 본 발명의 범위 내에 있음이 이해된다. 첨부되는 방법 청구항들은 예시적인 순서로 다양한 단계들의 엘리먼트들을 제시하고, 이들은 제시된 특정 순서 또는 계층들로 제한되는 것으로 의미되지 않는다.

여기에서 기재된 양상들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들의 조합에서 직접 구현될 수 있다. (예를 들어, 실행가능한 명령들 및 관련 데이터를 포함하는) 소프트웨어 모듈 및 다른 데이터는 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 휴대용 디스크, CD-ROM, 또는 공지된 컴퓨터-판독가능 저장 매체의 임의의 다른 형태와 같은 데이터 메모리 내에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 상기 저장 매체로부터 정보(예를 들어, 코드)를 판독하고, 상기 저장 매체에 정보를 기록할 수 있도록 예를 들어, (편의상, 여기에서 "프로세서"로서 지칭될 수 있는) 컴퓨터/프로세서와 같은 머신에 결합(couple)될 수 있다. 예시적인 저장 매체는 프로세서의 구성요소일 수 있다. 이러한 프로세서 및 저장매체는 ASIC 내에 상주할 수 있다. ASIC는 사용자 장비 내에 상주할 수 있다. 대안적으로, 이러한 프로세서 및 저장 매체는 사용자 장비에서 이산 컴포넌트들로서 상주할 수 있다. 또한, 일부 양상들에서, 임의의 적합한 컴퓨터-프로그램 물건은 본 발명의 양상들 중 하나 이상과 관련된 코드들(예를 들어, 적어도 하나의 컴퓨터에 의해 실행가능함)을 포함하는 컴퓨터-판독가능 매체를 포함할 수 있다. 일부 양상들에서, 컴퓨터 프로그램 물건은 패키징 물질(packaging material)들을 포함할 수 있다.

기재된 양상들에 대한 상기 설명은 당업자가 본 발명을 제작하거나 또는 사용할 수 있도록 제공된다. 이러한 양상들에 대한 다양한 변형들은 당업자들에게 명백할 것이며, 여기에서 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 양상들에 적용될 수 있다. 따라서, 본 발명은 여기에서 도시된 양상들로 제한되는 것으로 의도되는 것이 아니라, 여기에 기재된 원리들 및 신규한 특징들과 일관되는 가장 넓은 범위에 따르는 것으로 해석되어야 할 것이다.

Claims

신호를 제공하기 위한 장치로서,
오실레이팅 신호를 제공하도록 구성되는 오실레이터 회로;
제어 신호에 기초하여, 가변 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합(couple)시키도록 구성되는 리액티브 회로(reactive circuit); 및
상기 오실레이팅 신호의 위상을 정의된 크기(defined magnitude)만큼 스큐(skew)하기 위해 상기 오실레이팅 신호의 기간(period) 내에 상기 오실레이팅 신호의 주파수에서의 일시적 변화를 야기하도록 제 1 신호 값으로부터 제 2 신호 값으로 상기 제어 신호를 일시적으로 변동시키도록 구성되는 제어 회로를 포함하는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 제어 회로는 상기 스큐의 정의된 크기를 달성하기 위해 상기 제어 신호의 일시적 변동의 지속기간(duration)을 정의하도록 더 구성되는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 오실레이팅 신호의 주파수에서의 변화는 상기 오실레이팅 신호의 위상을 스큐하기 위해 사용되는 주파수에서의 증가 또는 감소를 포함하는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 제어 신호의 일시적 변동은, 상기 오실레이팅 신호의 위상을 스큐하기 위해 사용되는, 상기 제 1 신호 값으로부터 상기 제 2 신호 값으로의 그리고 다시 상기 제 1 신호 값으로의 일시적 변화를 포함하는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 제어 신호의 일시적 변동은 일정 시간 기간에 걸쳐 상기 오실레이팅 신호의 유효 주파수를 변화시키기 위해 상기 시간 기간에 걸쳐 상기 제 1 신호 값 및 상기 제 2 신호 값 사이에서 반복적으로 변동하는 것을 포함하는,
신호를 제공하기 위한 장치.
제5항에 있어서,
상기 제어 회로는 상기 유효 주파수를 정의하기 위해 상기 제어 신호의 듀티 사이클(duty cycle)을 정의하도록 더 구성되는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 리액티브 회로는 상기 제어 신호가 상기 제 1 신호 값에 있는 경우 제 1 양(amount)의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키도록 더 구성되고,
상기 리액티브 회로는 상기 제어 신호가 상기 제 2 신호 값에 있는 경우 제 2 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키도록 더 구성되는,
신호를 제공하기 위한 장치.
제7항에 있어서,
상기 리액티브 회로는 상기 제어 신호에 응답하여, 용량성 엘리먼트, 유도성 엘리먼트 또는 용량성 엘리먼트와 유도성 엘리먼트를 상기 오실레이터 회로에 결합 및 결합해제(decouple)시키도록 구성되는 스위치를 포함하는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 리액티브 회로는 상기 제어 신호에 기초하여 상기 가변 양의 커패시턴스를 제공하는 가변 용량성 엘리먼트, 상기 제어 신호에 기초하여 상기 가변 양의 인덕턴스를 제공하는 가변 유도성 엘리먼트, 또는 상기 제어 신호에 기초하여 상기 가변 양의 커패시턴스와 인덕턴스를 제공하는 가변 용량성 엘리먼트와 가변 유도성 엘리먼트를 포함하는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 오실레이터 회로는 인버터에 병렬로 결합되는 크리스탈 오실레이터를 포함하는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 제어 회로는 추적 루프에서 구현되고;
상기 추적 루프는 또 다른 신호의 주파수, 위상 또는 주파수와 위상을 추적하기 위해 상기 오실레이팅 신호의 주파수, 위상 또는 주파수와 위상을 조정하도록 구성되는,
신호를 제공하기 위한 장치.
제11항에 있어서,
상기 또 다른 신호는 수신된 신호로부터 복구된 클록 신호를 포함하는,
신호를 제공하기 위한 장치.
제1항에 있어서,
상기 오실레이팅 신호에 기초하여 초-광대역 펄스들로부터 데이터를 복구하도록 구성되는 데이터 복구 회로를 더 포함하는,
신호를 제공하기 위한 장치.
제13항에 있어서,
상기 초-광대역 펄스들은 20% 또는 그 이상의 부분 대역폭(fractional bandwidth), 500 MHz 또는 그 이상의 대역폭, 또는 20% 또는 그 이상의 부분 대역폭 및 500 MHz 또는 그 이상의 대역폭과 연관되는,
신호를 제공하기 위한 장치.
신호를 제공하는 방법으로서,
오실레이터 회로에 의해 오실레이팅 신호를 제공하는 단계 ;
제어 신호에 기초하여, 가변 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키는 단계; 및
상기 오실레이팅 신호의 위상을 정의된 크기만큼 스큐하기 위해 상기 오실레이팅 신호의 기간 내에 상기 오실레이팅 신호의 주파수에서의 일시적 변화를 야기하도록 제 1 신호 값으로부터 제 2 신호 값으로 상기 제어 신호를 일시적으로 변동시키는 단계를 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 스큐의 정의된 크기를 달성하기 위해 상기 제어 신호의 일시적 변동의 지속기간을 정의하는 단계를 더 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 오실레이팅 신호의 주파수에서의 변화는 상기 오실레이팅 신호의 위상을 스큐하기 위해 사용되는 주파수에서의 증가 또는 감소를 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 제어 신호의 일시적 변동은, 상기 오실레이팅 신호의 위상을 스큐하기 위해 사용되는, 상기 제 1 신호 값으로부터 상기 제 2 신호 값으로의 그리고 다시 상기 제 1 신호 값으로의 일시적 변화를 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 제어 신호의 일시적 변동은 일정 시간 기간에 걸쳐 상기 오실레이팅 신호의 유효 주파수를 변화시키기 위해 상기 시간 기간에 걸쳐 상기 제 1 신호 값 및 상기 제 2 신호 값 사이에서 반복적으로 변동하는 것을 포함하는,
신호를 제공하는 방법.
제19항에 있어서,
상기 유효 주파수를 정의하기 위해 상기 제어 신호의 듀티 사이클을 정의하는 단계를 더 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 결합시키는 단계는:
상기 제어 신호가 상기 제 1 신호 값에 있는 경우, 제 1 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키는 단계; 및
상기 제어 신호가 상기 제 2 신호 값에 있는 경우, 제 2 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키는 단계를 포함하는,
신호를 제공하는 방법.
제21항에 있어서,
상기 결합시키는 단계는, 상기 제어 신호에 응답하여, 용량성 엘리먼트, 유도성 엘리먼트, 또는 용량성 엘리먼트와 유도성 엘리먼트를 상기 오실레이터 회로에 결합 및 결합해제시키는 단계를 더 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 결합시키는 단계는:
상기 제어 신호에 기초하여 가변 용량성 엘리먼트의 커패시턴스를 조정하는 단계;
상기 제어 신호에 기초하여 가변 유도성 엘리먼트의 인덕턴스를 조정하는 단계; 또는
상기 제어 신호에 기초하여 가변 용량성 엘리먼트와 가변 유도성 엘리먼트의 커패시턴스와 인덕턴스를 조정하는 단계를 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 오실레이터 회로는 인버터에 병렬로 결합된 크리스탈 오실레이터를 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 제어 신호의 일시적 변동은 추적 루프에서 구현되고;
상기 추적 루프는 또 다른 신호의 주파수, 위상 또는 주파수와 위상을 추적하기 위해 상기 오실레이팅 신호의 주파수, 위상 또는 주파수와 위상을 조정하도록 구성되는,
신호를 제공하는 방법.
제25항에 있어서,
상기 또 다른 신호는 수신된 신호로부터 복구된 클록 신호를 포함하는,
신호를 제공하는 방법.
제15항에 있어서,
상기 오실레이팅 신호에 기초하여 초-광대역 펄스들로부터 데이터를 복구하는 단계를 더 포함하는,
신호를 제공하는 방법.
제27항에 있어서,
상기 초-광대역 펄스들은 20% 또는 그 이상의 부분 대역폭, 500 MHz 또는 그 이상의 대역폭, 또는 20% 또는 그 이상의 부분 대역폭 및 500 MHz 또는 그 이상의 대역폭과 연관되는,
신호를 제공하는 방법.
신호를 제공하기 위한 장치로서,
오실레이팅 신호를 제공하기 위한 수단 ;
제어 신호에 기초하여, 가변 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 제공하기 위한 수단에 결합시키기 위한 수단; 및
상기 오실레이팅 신호의 위상을 정의된 크기만큼 스큐하기 위해 상기 오실레이팅 신호의 기간 내에 상기 오실레이팅 신호의 주파수에서의 일시적 변화를 야기하도록 제 1 신호 값으로부터 제 2 신호 값으로 상기 제어 신호를 일시적으로 변동시키기 위한 수단을 포함하는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 일시적으로 변동시키기 위한 수단은 상기 스큐의 정의된 크기를 달성하기 위해 상기 제어 신호의 일시적 변동의 지속기간을 정의하는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 오실레이팅 신호의 주파수에서의 변화는 상기 오실레이팅 신호의 위상을 스큐하기 위해 사용되는 주파수에서의 증가 또는 감소를 포함하는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 제어 신호의 일시적 변동은, 상기 오실레이팅 신호의 위상을 스큐하기 위해 사용되는, 상기 제 1 신호 값으로부터 상기 제 2 신호 값으로의 그리고 다시 상기 제 1 신호 값으로의 일시적 변화를 포함하는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 제어 신호의 일시적 변동은 일정 시간 기간에 걸쳐 상기 오실레이팅 신호의 유효 주파수를 변화시키기 위해 상기 시간 기간에 걸쳐 상기 제 1 신호 값 및 상기 제 2 신호 값 사이에서 반복적으로 변동하는 것을 포함하는,
신호를 제공하기 위한 장치.
제33항에 있어서,
상기 일시적으로 변동시키기 위한 수단은 상기 유효 주파수를 정의하기 위해 상기 제어 신호의 듀티 사이클을 정의하는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 결합시키기 위한 수단은:
상기 제어 신호가 상기 제 1 신호 값에 있는 경우, 제 1 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 제공하기 위한 수단에 결합시키고; 그리고
상기 제어 신호가 상기 제 2 신호 값에 있는 경우, 제 2 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 제공하기 위한 수단에 결합시키는,
신호를 제공하기 위한 장치.
제35항에 있어서,
상기 제어 신호에 응답하여, 상기 결합시키기 위한 수단은 용량성 엘리먼트, 유도성 엘리먼트, 또는 용량성 엘리먼트와 유도성 엘리먼트를 상기 제공하기 위한 수단에 결합 및 결합해제시키는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 결합시키기 위한 수단은:
상기 제어 신호에 기초하여 상기 가변 양의 커패시턴스를 제공하기 위한 가변 용량성 엘리먼트를 포함하거나;
상기 제어 신호에 기초하여 상기 가변 양의 인덕턴스를 제공하기 위한 가변 유도성 엘리먼트를 포함하거나; 또는
상기 제어 신호에 기초하여 상기 가변 양의 커패시턴스와 인덕턴스를 제공하기 위한 가변 용량성 엘리먼트와 가변 유도성 엘리먼트를 포함하는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 제공하기 위한 수단은 인버터에 병렬로 결합된 크리스탈 오실레이터를 포함하는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 일시적으로 변동시키기 위한 수단은 추적 루프에서 구현되고;
상기 추적 루프는 또 다른 신호의 주파수, 위상 또는 주파수와 위상을 추적하기 위해 상기 오실레이팅 신호의 주파수, 위상, 또는 주파수와 위상을 조정하도록 구성되는,
신호를 제공하기 위한 장치.
제39항에 있어서,
상기 또 다른 신호는 수신된 신호로부터 복구된 클록 신호를 포함하는,
신호를 제공하기 위한 장치.
제29항에 있어서,
상기 오실레이팅 신호에 기초하여 초-광대역 펄스들로부터 데이터를 복구하기 위한 수단을 더 포함하는,
신호를 제공하기 위한 장치.
제41항에 있어서,
상기 초-광대역 펄스들은 20% 또는 그 이상의 부분 대역폭, 500 MHz 또는 그 이상의 대역폭, 또는 20% 또는 그 이상의 부분 대역폭 및 500 MHz 또는 그 이상의 대역폭과 연관되는,
신호를 제공하기 위한 장치.
신호를 제공하기 위한 컴퓨터-판독가능 매체로서,
오실레이터 회로에 의해 오실레이팅 신호를 제공하고;
제어 신호에 기초하여, 가변 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키고; 그리고
상기 오실레이팅 신호의 위상을 정의된 크기만큼 스큐하기 위해 상기 오실레이팅 신호의 기간 내에 상기 오실레이팅 신호의 주파수에서의 일시적 변화를 야기하도록 제 1 신호 값으로부터 제 2 신호 값으로 상기 제어 신호를 일시적으로 변동시키도록 적어도 하나의 컴퓨터에 의해 실행가능한 코드들을 포함하는,
컴퓨터-판독가능 매체.
헤드셋(headset)으로서,
오실레이팅 신호를 제공하도록 구성되는 오실레이터 회로;
제어 신호에 기초하여, 가변 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키도록 구성되는 리액티브 회로;
상기 오실레이팅 신호의 위상을 정의된 크기만큼 스큐하기 위해 상기 오실레이팅 신호의 기간 내에 상기 오실레이팅 신호의 주파수에서의 일시적 변화를 야기하도록 제 1 신호 값으로부터 제 2 신호 값으로 상기 제어 신호를 일시적으로 변동시키도록 구성되는 제어 회로; 및
상기 오실레이팅 신호의 사용을 통해 제공되는 데이터에 기초한 오디오 출력을 제공하도록 적응된 트랜스듀서를 포함하는,
헤드셋(headset).
시계(watch)로서,
오실레이팅 신호를 제공하도록 구성되는 오실레이터 회로;
제어 신호에 기초하여, 가변 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키도록 구성되는 리액티브 회로;
상기 오실레이팅 신호의 위상을 정의된 크기만큼 스큐하기 위해 상기 오실레이팅 신호의 기간 내에 상기 오실레이팅 신호의 주파수에서의 일시적 변화를 야기하도록 제 1 신호 값으로부터 제 2 신호 값으로 상기 제어 신호를 일시적으로 변동시키도록 구성되는 제어 회로; 및
상기 오실레이팅 신호의 사용을 통해 제공되는 데이터에 기초한 표시(indication)를 제공하도록 적응된 사용자 인터페이스를 포함하는,
시계(watch).
무선 통신을 위한 센싱 디바이스로서,
오실레이팅 신호를 제공하도록 구성되는 오실레이터 회로;
제어 신호에 기초하여, 가변 양의 커패시턴스, 인덕턴스, 또는 커패시턴스와 인덕턴스를 상기 오실레이터 회로에 결합시키도록 구성되는 리액티브 회로;
상기 오실레이팅 신호의 위상을 정의된 크기만큼 스큐하기 위해 상기 오실레이팅 신호의 기간 내에 상기 오실레이팅 신호의 주파수에서의 일시적 변화를 야기하도록 제 1 신호 값으로부터 제 2 신호 값으로 상기 제어 신호를 일시적으로 변동시키도록 구성되는 제어 회로; 및
상기 오실레이팅 신호의 사용을 통해 송신될 데이터를 제공하도록 적응된 센서를 포함하는,
무선 통신을 위한 센싱 디바이스.