JPH0553330U - 位相同期発振回路 - Google Patents

位相同期発振回路

Info

Publication number
JPH0553330U
JPH0553330U JP10976091U JP10976091U JPH0553330U JP H0553330 U JPH0553330 U JP H0553330U JP 10976091 U JP10976091 U JP 10976091U JP 10976091 U JP10976091 U JP 10976091U JP H0553330 U JPH0553330 U JP H0553330U
Authority
JP
Japan
Prior art keywords
circuit
vco
frequency
output
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10976091U
Other languages
English (en)
Inventor
洋二 巻島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP10976091U priority Critical patent/JPH0553330U/ja
Publication of JPH0553330U publication Critical patent/JPH0553330U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 小形で立ち上がり時間の速い位相同期発振回
路を得ることを目的とする。 【構成】 ＶＣＯを構成する周波数同調回路に、第１お
よび第２の可変容量ダイオードを並列に接続し、第１の
可変容量ダイオードには、可変分周回路の各分周比に対
応する各電圧値をバイアス電圧として接続し、第２の可
変容量ダイオードに加えるバイアス電圧をＰＬＬ制御す
ることとした。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、位相ロックループ（ＰＬＬ）回路によって制御される位相同期発振 回路に関するものである。
【０００２】
【従来の技術】
図２は、従来のこの種の回路を示すブロック図で、図において、１は基準発振 回路、２は位相比較回路、３は低域通過ろ波回路（以下、ＬＰＦと略記する）、 ４ａは電圧制御発振回路（以下、ＶＣＯと略記する）であり、このＶＣＯ４ａは 、発振回路４０、可変容量ダイオード４１、直流阻止用キャパシタ４２、高周波 阻止用インピーダンス４３で構成されている。 また、８は可変分周回路で、その分周比Ｎは後述するチャネル指定信号により 当該チャネルに応じた値に設定される。９は出力端子である。
【０００３】 次に動作について説明する。出力端子９の周波数Ｆが可変分周回路８により分 周されてＦ／Ｎの周波数となり、位相比較回路２で基準発振回路１の出力周波数 ｆとの間の位相差が検出され、その大きさに比較した直流電圧が可変容量ダイオ ード４１の直流バイアス電圧として加える。 基準発振回路１の出力周波数ｆは、水晶発振子などによって制御された正確な 周波数から適当に分周して得る。可変容量ダイオード４１の静電容量は、そのバ イアス電圧によって変化し、この静電容量の変化によって発振周波数Ｆが変化し 、Ｆ／Ｎ＝ｆになるようなフィードバック制御が行われる。 この符号（２）−（３）−（４ａ）−（８）−（２）で示す回路のフィードバ ック制御ループを位相ロックループ（ＰＬＬ）回路という。
【０００４】
【考案が解決しようとする課題】
上記のような従来の位相同期発振回路は以上のように構成されているので、例 えば頻繁に通話チャネルを変更する自動車無線電話などに使用される場合、通話 チャネルの変更に伴って可変分周回路８の分周比が頻繁に変更され、ＬＰＦ３の カットオフ周波数が低い場合には、ＰＬＬ回路の立ち上がりに時間がかかり、チ ャネル切換に時間がかかるという問題がある。 また、ＬＰＦ３のカットオフ周波数を低くするため大容量のコンデンサを使用 しており、回路が大形化する等の問題点があった。
【０００５】 本考案は、かかる問題点を解決するためになされたものであり、小形で立ち上 がり時間が早く、自動車無線電話などに使用する場合に通話チャネル切換に要す る時間を短くできる位相同期発振回路を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本考案にかかる位相同期発振回路は、ＶＣＯを構成する周波数同調回路に、第 １，第２および第３の可変容量ダイオードを並列に接続し、第１の可変容量ダイ オードには、可変分周回路の各分周比に対応する各電圧値を記憶しているメモリ の出力をバイアス電圧として接続し、第２の可変容量ダイオードには周囲温度の 変化に対する補償値に対応する電圧値をバイアス電圧として接続し、第３の可変 容量ダイオードに加えるバイアス電圧をＰＬＬ制御することとした。
【０００７】
【作用】
本考案においては、分周比を切換ると同時にその分周比に対応するバイアス電 圧が第１の可変容量ダイオードに印加され、また、周囲温度の変化に対してはそ の補償値に対応するバイアス電圧が第２の可変容量ダイオードに印加されるため 、分周比が切換られ、あるいは周囲温度が変化した場合でも、ＰＬＬ制御が行わ れる第３の可変容量ダイオードに入力する電圧をほぼ一定に保つことが可能とな る。
【０００８】
【実施例】
以下、本考案の実施例を図面を用いて説明する。図１は、本考案の一実施例を 示すブロック図で、図において、図２と同一符号は同一または相当部分を示し、 ４はこの実施例におけるＶＣＯ、４１は第１の可変容量ダイオード、４４は第２ の可変容量ダイオード、４７は第３の可変容量ダイオードとする。 ４２，４５，４８は第１〜第３の直流阻止用キャパシタ、４３，４６，４９は 第１〜第３の高周波阻止用インピーダンス、５，１０はディジタル・アナログ変 換回路（以下、ＤＡＣと略記する）、７はメモリ回路、１１は温度センサ、１２ は制御回路を示す。
【０００９】 可変分周回路８の分周比をＮとした場合、メモリ回路７には、第２および第３ の可変容量ダイオード４４，４７の直流バイアスを所定値に保った状態でＦ＝Ｎ ｆとするため、第１の可変容量ダイオード４１に加えるべき直流バイアスの値が 各通話チャネルに対応して記憶されている。
【００１０】 次に動作について説明する。制御回路１２にチャネル指定信号が与えられると 、制御回路１２は可変分周回路８の分周比Ｎを設定する。（ここで言うＮは、各 通話チャネルごとに異なる数値を意味する）。また同時に、制御回路１２によっ てメモリ回路７から分周比Ｎに対応するディジタル数値が読み出され、ＤＡＣ５ に入力されてアナログ電圧に変換され、ＶＣＯ４の第１の可変容量ダイオード４ １に入力され、発振回路４０の発振周波数Ｆが、ほぼＮｆになるように制御され る。 従って、このＦを１／ＮすなわちＦ／Ｎは、ほぼｆに等しくなり、可変分周回 路８からの出力と基準発振回路１の出力とはその位相差が極めて小さくなり、位 相比較回路２で直ちにＰＬＬ回路のロックが行えるようになる。
【００１１】 また、一般に制御電圧一定とした場合、ＶＣＯ４の発振周波数は周囲温度の変 化によって大きく変化する。従って、メモリ回路７に記憶させておくディジタル 値が複数の分周比に相当する数値だけだと周囲温度の変化により発振回路４０の 出力がＮｆからずれ、位相比較回路２におけるロックに時間がかかるようになる 。 本実施例ではこれを防止するため、温度センサ１１で周囲の温度変化を監視し 、制御回路１２，ＤＡＣ１０を介して温度変化に対する補償値を第２の可変容量 ダイオード４４のバイアス電圧として温度補償を行う。 このようにして、本実施例の回路では、周囲の温度が変化してもＶＣＯ４の発 振周波数ＦをほぼＮｆに保つことができ、ＰＬＬ回路のロックの遅れは生じない 。
【００１２】 本考案は以上のように構成され、第３の可変容量ダイオード４７では、アナロ グ−ディジタル変換利得の誤差、温度補償の誤差、電源電圧の変動による誤差の みを補正すればよく、その変化幅を発振周波数の１／１００以下にすることは容 易にできる。従って、位相比較回路２からの出力の高周波分および雑音分のＬＰ Ｆ３における減衰量は、従来の回路の１／１００以下（４０ｄＢ以下）程度で良 くなり、ＬＰＦ３のカットオフ周波数を高くすることができ、段数も少なくて済 み、小容量のコンデンサを使用できる。 従って、回路全体の小形化が可能で、回路の大部分をＩＣ化して少ない部品点 数で回路を構成することができる。
【００１３】
【考案の効果】
以上説明したように本考案は、小形で立ち上がり時間の速い位相同期発振回路 を得ることができ、例えば頻繁に通話チャネルを変更する必要がある自動車無線 電話などに使用する場合に特に有利となる。
【図面の簡単な説明】
【図１】本考案の一実施例を示すブロック図である。
【図２】従来の回路を示すブロック図である。
【符号の説明】
４ ＶＣＯ ５ ＤＡＣ ７ メモリ回路 １０ ＤＡＣ １１ 温度センサ １２ 制御回路 ４１，４４，４７ 第１〜第３の可変容量ダイオード ４２，４５，４８ 第１〜第３の直流阻止用キャパシタ ４３，４６，４９ 第１〜第３の高周波阻止用インピー
ダンス

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 電圧制御発振回路（以下、ＶＣＯと言
    う）の発振周波数を１／Ｎ（Ｎは任意の整数）に分周す
    る可変分周回路と、予め定められた複数のチャネルのう
    ち選択されたチャネルに応じて上記可変分周回路の分周
    比Ｎの値を設定する手段と、上記可変分周回路の出力周
    波数と基準発振回路からの出力周波数ｆとの位相差を検
    出する位相比較回路と、この位相比較回路の出力を平滑
    する低域通過ろ波回路（以下、ＬＰＦと言う）と、この
    ＬＰＦからの出力で上記ＶＣＯをフィードバック制御し
    上記ＶＣＯの発振周波数をＮｆとする、上記ＶＣＯ−上
    記位相比較回路−上記ＬＰＦ−上記ＶＣＯにより構成さ
    れる位相ロックループを有する位相同期発振回路におい
    て、 上記ＶＣＯの同調回路に並列に接続される第１および第
    ２の可変容量ダイオード、 上記ＶＣＯが上記予め定められた複数の各チャネルそれ
    ぞれに対応する周波数を発振できるように上記第１の可
    変容量ダイオードに加えるべき直流バイアスの値を表す
    ディジタル値を各チャネルごとに対応して記憶させたメ
    モリ装置、 このメモリ装置から上記予め定められた複数のチャネル
    のうち選択したチャネルに対応するディジタル値を読み
    出す手段、 読み出したディジタル値をアナログ電圧に変換するディ
    ジタル・アナログ変換回路（以下、ＤＡＣと言う）、 前記ＤＡＣの出力を、上記第１の可変容量ダイオードの
    バイアス電圧として接続し、上記ＬＰＦの出力を上記第
    ２の可変容量ダイオードのバイアス電圧として接続する
    手段、 を備えたことを特徴とする位相同期発振回路。
  2. 【請求項２】 電圧制御発振回路（以下、ＶＣＯと言
    う）の発振周波数を１／Ｎ（Ｎは任意の整数）に分周す
    る可変分周回路と、予め定められた複数のチャネルのう
    ち選択されたチャネルに応じて上記可変分周回路の分周
    比Ｎの値を設定する手段と、上記可変分周回路の出力周
    波数と基準発振回路からの出力周波数ｆとの位相差を検
    出する位相比較回路と、この位相比較回路の出力を平滑
    する低域通過ろ波回路（以下、ＬＰＦと言う）と、この
    ＬＰＦからの出力で上記ＶＣＯをフィードバック制御し
    上記ＶＣＯの発振周波数をＮｆとする、上記ＶＣＯ−上
    記位相比較回路−上記ＬＰＦ−上記ＶＣＯにより構成さ
    れる位相ロックループを有する位相同期発振回路におい
    て、 上記ＶＣＯの同調回路に並列に接続される第１，第２お
    よび第３の可変容量ダイオード、 上記ＶＣＯが上記予め定められた複数の各チャネルそれ
    ぞれに対応する周波数を発振できるように上記第１の可
    変容量ダイオードに加えるべき直流バイアスの値を表す
    ディジタル値を各チャネルごとに対応して記憶させたメ
    モリ装置、 このメモリ装置から上記予め定められた複数のチャネル
    のうち選択したチャネルに対応するディジタル値を読み
    出す手段、 読み出したディジタル値をアナログ電圧に変換するディ
    ジタル・アナログ変換回路（以下、ＤＡＣと言う）、 周囲温度の変化で上記ＶＣＯの発振周波数が変化した場
    合この発振周波数の変化分に相当する直流電圧を得る温
    度補償手段、 上記ＤＡＣの出力を上記第１の可変容量ダイオードのバ
    イアス電圧として接続し、上記温度補償手段からの出力
    を上記第２の可変容量ダイオードのバイアス電圧として
    接続し、上記ＬＰＦの出力を上記第３の可変容量ダイオ
    ードのバイアス電圧として接続する手段、 を備えたことを特徴とする位相同期発振回路。
JP10976091U 1991-12-13 1991-12-13 位相同期発振回路 Pending JPH0553330U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10976091U JPH0553330U (ja) 1991-12-13 1991-12-13 位相同期発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10976091U JPH0553330U (ja) 1991-12-13 1991-12-13 位相同期発振回路

Publications (1)

Publication Number Publication Date
JPH0553330U true JPH0553330U (ja) 1993-07-13

Family

ID=14518543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10976091U Pending JPH0553330U (ja) 1991-12-13 1991-12-13 位相同期発振回路

Country Status (1)

Country Link
JP (1) JPH0553330U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010541320A (ja) 2007-09-21 2010-12-24 クゥアルコム・インコーポレイテッド 調整可能な周波数を備える信号発生器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010541320A (ja) 2007-09-21 2010-12-24 クゥアルコム・インコーポレイテッド 調整可能な周波数を備える信号発生器
JP2016001884A (ja) * 2007-09-21 2016-01-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 調整可能な周波数を備える信号発生器

Similar Documents

Publication Publication Date Title
US6778023B2 (en) Tunable filter and method of tuning a filter
EP1107455B1 (en) Temperature compensated oscillator and method of controlling it
JP2000509219A (ja) 温度補償および周波数逓倍機能を備えた周波数シンセサイザおよびその製造方法
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
US5570066A (en) Method of programming a frequency synthesizer
US7782151B2 (en) VCO digital range selection
US20110148485A1 (en) Phase-locked loop circuit comprising voltage-controlled oscillator having variable gain
US7292118B2 (en) Modulator
JP4794790B2 (ja) 可変周波数発振器
JPH0553330U (ja) 位相同期発振回路
JP2005531188A (ja) 同調システム
JP4336014B2 (ja) Ｐｌｌ発振回路
JP3250484B2 (ja) 電圧制御発振回路
JP2911269B2 (ja) Ｐｌｌ周波数シンセサイザ
JP6191071B2 (ja) 周波数制御回路、発振回路および発振器
JP3226838B2 (ja) Ｐｌｌ周波数シンセサイザ
JP3110318B2 (ja) 位相同期ループ・周波数シンセサイザ
JP2006086679A (ja) 電圧制御型圧電発振器
JPH06326604A (ja) 位相同期発振装置
JP2003110359A (ja) 電圧制御発振回路及びこれを用いた受信機
JP2004135002A (ja) 基準発振器およびそれを用いた電子装置
JPH10256899A (ja) 無調整化電圧制御発振回路
JP2921719B2 (ja) 二重周波数変換器
JPH0619327U (ja) 周波数シンセサイザ
JP2001053607A (ja) 周波数シンセサイザ及び装置