KR20100054165A - 조정가능한 위상을 사용하는 신호 생성기 - Google Patents

조정가능한 위상을 사용하는 신호 생성기 Download PDF

Info

Publication number
KR20100054165A
KR20100054165A KR1020107008605A KR20107008605A KR20100054165A KR 20100054165 A KR20100054165 A KR 20100054165A KR 1020107008605 A KR1020107008605 A KR 1020107008605A KR 20107008605 A KR20107008605 A KR 20107008605A KR 20100054165 A KR20100054165 A KR 20100054165A
Authority
KR
South Korea
Prior art keywords
signal
adjustable
providing
output signal
phase
Prior art date
Application number
KR1020107008605A
Other languages
English (en)
Other versions
KR101148348B1 (ko
Inventor
총 이
웨이 시옹
아말 에크발
데이비드 줄리안
파벨 모나트
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/859,354 external-priority patent/US7965805B2/en
Priority claimed from US11/859,723 external-priority patent/US8385474B2/en
Priority claimed from US11/859,335 external-priority patent/US8446976B2/en
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20100054165A publication Critical patent/KR20100054165A/ko
Application granted granted Critical
Publication of KR101148348B1 publication Critical patent/KR101148348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

출력 신호의 위상은 조정가능한 임계치와 발진 신호의 비교에 기초한다. 여기서, 상기 임계치의 조정은 상기 출력 신호의 위상의 대응하는 조정을 초래한다. 예를 들어, 상기 조정가능한 임계치는 트랜지스터 회로에 대하여 조정가능한 바이어스 신호를 포함할 수 있고, 이에 의해 상기 발진 신호는 상기 트랜지스터 회로에 입력으로서 제공되고, 상기 트랜지스터 회로의 출력은 상기 출력 신호를 제공한다. 일부 양상들에서, 이러한 위상 조정 기법들이 하나 이상의 튜닝가능한 다상 클록들을 제공하기 위해서 사용될 수 있다.

Description

조정가능한 위상을 사용하는 신호 생성기{SIGNAL GENERATOR WITH ADJUSTABLE PHASE}
본 발명은 일반적으로 데이터 통신에 관한 것으로, 보다 상세하게는, 전적으로, 조정가능한 위상 및/또는 주파수를 사용하여 클록(clock) 신호와 같은 신호를 생성하는 것, 그리고 다른 신호를 트래킹(track)하는 신호를 생성하는 것에 관한 것이다.
관련 출원의 상호-참조
본 출원은 동시에 출원되었고 공동으로 소유되는, 미국 출원 번호가 제11/859,723호이고, 출원일이 2007년 9월 21일이며, 발명의 명칭이 "SIGNAL GENERATOR WITH ADJUSTABLE FREQUENCY"인 미국 특허 출원, 및 미국 출원 번호가 제11/859,354호이고, 출원일이 2007년 9월 21일이며, 발명의 명칭이 "SIGNAL GENERATOR WITH SIGNAL TRACKING"인 미국 특허 출원에 관한 것이고, 이들 각각의 설명은 여기에 참조로서 포함된다.
일부 애플리케이션들에서, 통신 시스템은 신호들의 주파수 및 위상이 소정의 도(degree)로 조정가능한 경우 신호들을 생성할 수 있다. 예를 들어, 일반적인 수신기는 수신되는 신호로부터 데이터를 복원하기 위해서 클록 신호를 사용할 수 있다. 이러한 경우, 클록 신호의 주파수 및 위상은 데이터가 수신되는 신호로부터 복원되는 정확성을 향상시키기 위해서 수신되는 신호의 주파수 및 위상에 동기화될 수 있다. 또한, 일부 시스템들은 상이한 위상들이 상이한 횟수만큼 그리고/또는 상이한 회로들에 대하여 사용될 수 있는 경우 다상 클록(multiphase clock)들을 사용할 수 있다.
실제로, 예를 들어, 복잡도, 전력 소비 및 비용과 관련된 바람직하지 않은 트레이드-오프(trade-off)들은 요구되는 주파수 및 위상 품질들을 가지는 신호들을 제공하기 위해서 수행될 필요가 있을 수 있다. 일례로서, 초-광대역 통신 시스템은 연관된 트랜시버 컴포넌트들의 전력 요건들을 감소시키기 위해서 매우 협소한 펄스들 및 하이 레벨의 듀티 사이클링(duty cycling)을 사용할 수 있다. 여기서, 수신된 데이터가 복원되는 효율성(effectiveness)은 수신된 펄스들의 타이밍의 적절한 트래킹에 부분적으로 의존한다. 그러나, 상대적으로 협소한 펄스 폭들의 사용으로 인하여, 충분한 레벨의 트래킹 성능을 제공하는 동기화 및 트래킹 구조가 복잡할 수 있다는 것은 바람직하지 못하다. 예를 들어, 일부 구현예들에서, 동기화 및 트래킹 회로는 적절한 주파수 및/또는 위상(예를 들어, 다상 시스템에서의 상이한 클록 위상들)을 사용하여 신호들을 생성하기 위한 전압 제어 발진기(oscillator) 회로의 소정의 형태 또는 위상 로크 루프(phase lock loop)를 포함할 수 있다. 또한, 일부 구현예들에서, 동기화 및 트래킹 회로는 고-주파수 발진기 및 고-주파수 위상 로킹된 루프("PLL") 또는 지연 로킹된 루프("DLL")를 포함할 수 있다. 이러한 경우, PLL/DLL의 동작 주파수는 PLL/DLL이 트래킹 및 포착(acquisition) 제어 신호에 충분한 해상도(resolution)를 제공하도록 선택될 수 있다.
실제로, 상기 기법들은 상대적으로 복잡할 수 있고, 상대적으로 큰 양의 전력을 소비할 수 있다. 따라서, 이러한 기법들은 많은 애플리케이션들에 부적절할 수 있다.
본 발명의 예시적인 양상들의 요약은 다음과 같다. 여기에서의 양상들에의 임의의 참조가 본 발명의 하나 이상의 양상들을 지칭할 수 있음이 이해되어야 한다.
본 발명은 일부 양상들에서, 상대적으로 저-복잡도 시스템들에 대한 신호 생성 방식들에 관한 것이다. 이러한 시스템들은 예를 들어, 초-광대역 애플리케이션들에서 사용될 수 있는 수신기들을 포함할 수 있다.
본 발명은 일부 양상들에서, 하나 이상의 신호들을 생성하는 회로들에 관한 것이고, 여기서 각각의 신호의 주파수 및/또는 위상은 조정될 수 있다. 예를 들어, 일부 구현예들은 상대적으로 저-복잡도 튜닝가능한(tunable) 다상 클록 생성기에 관한 것이다. 여기서, 상기 클록 생성기는 연관된 디바이스(예를 들어, 수신기)에 의해 프로세싱된 펄스들의 펄스 반복 주파수와 유사한 동작 주파수를 가지는 저-주파수 발진기를 사용할 수 있다. 이와 유사하게, 일부 구현예들은 회로에 의해 프로세싱되는 펄스들의 펄스 반복 주파수와 유사한 동작 주파수를 가지는 발진기를 사용하는 상대적으로 저-복잡도 동기화 및 트래킹 회로에 관한 것이다.
이러한 회로들을 포함하는 디바이스는 보다 덜 복잡할 수 있고, 보다 적은 전력을 소비할 수 있으며, PLL 또는 DLL과 같은 전통적인 클로킹 방식들을 사용하는 디바이스들보다 구현 비용이 저렴할 수 있다는 이점이 있다. 이러한 회로들은 상대적으로 크기가 작고, 매우 낮은 전력을 소비하며, 비용이 매우 저렴한 것이 디바이스에게 매우 바람직할 수 있는 초-광대역과 같은 애플리케이션들에서 특히 유리할 수 있다.
일부 양상들에서, 신호 생성기는 조정가능한 위상 출력 신호를 생성하고, 여기서 상기 출력 신호의 위상은 조정가능한 임계치(예를 들어, 조정가능한 기준 신호)와의 발진 신호의 비교에 기초한다. 이러한 경우, 임계치의 조정은 상기 출력 신호의 위상의 대응하는 조정을 초래한다. 예를 들어, 일부 구현예들에서, 상기 조정가능한 임계치는 트랜지스터 회로에 대하여 조정가능한 바이어스 신호를 포함하고, 여기서 발진 신호는 상기 트랜지스터 회로에 입력으로서 제공되고, 상기 트랜지스터 회로의 출력은 상기 출력 신호를 제공한다. 상기 기법들은 하나 이상의 튜닝가능한 다상 클록들을 제공하기 위해서 하나 이상의 신호 생성기 회로들에서 사용될 수 있다.
일부 양상들에서, 신호 생성기는 출력 신호를 생성하고, 여기서 상기 출력 신호의 주파수 및/또는 위상은 발진 신호의 주파수를 일시적으로 조정함으로써 조정된다. 예를 들어, 일부 구현예들에서, 발진 신호의 주파수는 상기 출력 신호의 위상에서 약간의 변화(예를 들어, 스큐잉(skew))를 실행하기 위해서 짧은 시간 기간 동안 조정된다. 또한, 일부 구현예들에서, 발진 신호의 주파수는 2개의 베이스라인 주파수 값들 사이에 있는 유효 주파수를 가지는 출력 신호를 제공하기 위해서 반복되는 방식으로 일시적으로 조정된다. 일부 양상들에서, 상기 발진 신호의 주파수는 하나 이상의 리액티브 회로들(reactive circuit)을 발진기 회로에 선택적으로 결합(couple)시킴으로써 그리고/또는 하나 이상의 리액티브 회로들의 리액턴스(reactance)를 변화시킴으로써 조정된다.
일부 양상들에서, 하나 이상의 출력 신호들의 주파수 및 위상은 하나 이상의 입력 신호들을 트래킹하기 위해서 조정된다. 여기서, 적어도 하나의 제어 신호는 상기 출력 신호가 유도되는 발진 신호의 주파수를 제어하기 위해서 조정된다. 또한, 각각의 출력 신호의 위상은 연관된 조정가능한 임계치와의 발진 신호의 비교에 기초하여 조정된다.
본 발명의 이러한 그리고 다른 특징들, 양상들 및 이점들은 다음의 상세한 설명, 첨부되는 청구항들 및 첨부한 도면들에 대하여 고려될 때 보다 충분히 이해될 수 있을 것이다.
도 1은 무선 통신 시스템의 몇몇 예시적인 양상들의 간략화된 블록 다이어그램이다.
도 2는 다상 신호들을 제공하도록 구성되는 신호 생성기 회로의 몇몇 예시적인 양상들의 간략화된 다이어그램이다.
도 3은 다상 신호들이 어떻게 제공될 수 있는지에 대한 예를 예시하는 간략화된 타이밍 다이어그램이다.
도 4는 다상 신호를 제공하도록 구성되는 신호 생성기 회로의 몇몇 예시적인 양상들의 간략화된 다이어그램이다.
도 5는 다상 신호들을 제공하도록 구성되는 신호 생성기 회로의 몇몇 예시적인 양상들의 간략화된 다이어그램이다.
도 6은 적어도 하나의 다상 신호를 제공하도록 수행될 수 있는 동작들의 몇몇 예시적인 양상들의 흐름도이다.
도 7은 조정가능한 위상 및/또는 주파수 신호를 제공하도록 구성되는 신호 생성기 회로의 몇몇 예시적인 양상들의 간략화된 다이어그램이다.
도 8은 조정가능한 위상 및/또는 주파수 신호를 제공하도록 구성되는 신호 생성기 회로의 몇몇 예시적인 양상들의 간략화된 다이어그램이다.
도 9는 신호의 위상을 스큐잉(skew)하도록 수행될 수 있는 동작들의 몇몇 예시적인 양상들의 흐름도이다.
도 10은 신호의 위상의 예시적인 스큐잉(skewing)을 예시하는 간략화된 타이밍 다이어그램이다.
도 11은 신호의 유효 주파수를 조정하도록 수행될 수 있는 동작들의 몇몇 예시적인 양상들의 흐름도이다.
도 12는 신호의 유효 주파수의 예시적인 조정을 예시하는 간략화된 타이밍 다이어그램이다.
도 13은 위상 신호들의 샘플링을 예시하는 간략화된 타이밍 다이어그램이다.
도 14는 트래킹 루프의 몇몇 예시적인 양상들의 간략화된 블록 다이어그램이다.
도 15는 트래킹 루프 회로의 몇몇 예시적인 양상들의 간략화된 블록 다이어그램이다.
도 16은 적어도 하나의 신호를 트래킹하도록 수행될 수 있는 동작들의 몇몇 예시적인 양상들의 흐름도이다.
도 17은 통신 시스템의 몇몇 예시적인 양상들의 간략화된 블록 다이어그램이다.
도 18은 통신 컴포넌트들의 몇몇 예시적인 양상들의 간략화된 블록 다이어그램이다.
도 19-21은 여기에서 교시되는 바와 같이 하나 이상의 신호들을 제공하도록 구성되는 장치들의 몇몇 예시적인 양상들의 간략화된 블록 다이어그램들이다.
일반적인 실행에 따르면, 도면들에 예시되는 다양한 특징들은 일정한 비례(scale)로 도시되지 않을 수 있다. 따라서, 다양한 특징들의 디멘션(dimension)들은 명료함을 위해서 임의로 확장 또는 축소될 수 있다. 또한, 도면들의 일부는 명료함을 위해서 간략화될 수 있다. 따라서, 도면들은 주어진 장치(예를 들어, 디바이스) 또는 방법의 컴포넌트들 모두를 도시하지 않을 수 있다. 마지막으로, 상세한 설명 및 도면들 전반에 걸쳐 동일한 특징들을 나타내기 위해서 동일한 번호들이 사용될 수 있다.
본 발명의 다양한 양상들이 아래에서 설명된다. 여기에서의 교시내용들은 폭 넓고 다양한 형태로 구현될 수 있고, 여기에서 기재되는 임의의 특징적인 구조, 기능 또는 이 둘 모두는 단지 대표적이라는 것이 이해되어야 한다. 여기에서의 교시내용들에 기초하여, 당업자는 여기에서 기재되는 양상이 임의의 다른 양상들과는 독립적으로 구현될 수 있고, 이러한 양상들 중 2개 이상이 다양한 방식들로 결합될 수 있음을 이해하여야 한다. 예를 들어, 여기에서 설명되는 임의의 수의 양상들을 사용하여 장치가 구현될 수 있거나 방법이 실시될 수 있다. 또한, 여기에서 설명되는 양상들 중 하나 이상에 더하여 또는 여기에서 설명되는 양상들 중 하나 이상이 아닌 다른 구조, 기능성, 또는 구조 및 기능성을 사용하여 이러한 장치가 구현되거나 이러한 방법이 실시될 수 있다. 상기의 일례로서, 일부 양상들에서 조정가능한 위상을 가지는 출력 신호를 제공하기 위해서 발진 신호를 조정가능한 임계치와 비교하도록 구성되는 비교기를 포함할 수 있다. 또한, 일부 양상들에서, 이러한 비교기는 다른 신호를 트래킹하는 신호를 제공하기 위한 장치에서 구현될 수 있다.
도 1은 통신 시스템(100)의 몇몇 예시적인 양상들을 예시하고, 여기서 무선 디바이스(102)는 무선 디바이스(104)와 통신한다. 실제로, 도 1은 디바이스(102)의 전송 경로의 몇몇 컴포넌트들(106 및 108) 및 디바이스(104)의 수신 경로의 몇몇 컴포넌트들(110 및 112)을 예시한다.
신호들의 전송 및 수신과 관련하여, 디바이스들(102 및 104)은 조정가능한 주파수 및/또는 위상을 가지는 신호들을 생성할 수 있다. 예를 들어, 디바이스(102)는 하나 이상의 조정가능한 위상 클록 신호들을 생성하는 클록 생성기(114)를 사용할 수 있다. 이러한 신호들은 예를 들어, 디바이스(102)의 전송 경로를 통해 데이터 흐름을 동기화하기 위해서 사용될 수 있다.
디바이스(104)의 수신 경로는 유사한 클록 생성기(116)를 사용할 수 있다. 여기서, 클록 생성기(116)는 마스터 수신 클록을 수신되는 신호들과 동기화시키기 위해서 사용될 수 있는 하나 이상의 다상 클록 신호들을 생성할 수 있다. 예를 들어, 양방향 통신 동안, 송신기 마스터 클록 및 수신기 마스터 클록은 시간 정렬되지 않을 수 있다. 따라서, 아래에서 보다 상세하게 논의될 것과 같이, 조정가능한 주파수/위상 클록 생성기(116)는 주파수 및 위상에서 수신되는 데이터 신호들과 동기화되는 수신 클록 신호를 제공하기 위해서 동기화 및 트래킹 회로(118)에서 사용될 수 있다.
클록 생성기(116)에 의해 제공되는 다상 클록들 신호들은 신호 포착 절차 동안 사용될 수도 있다. 예를 들어, 조장가능한 위상 신호는 수신 클록 신호에 대한 정확한 위상 오프셋을 구하기 위해서 (예를 들어, 가설 테스트(hypothesis testing) 동안) 탐색 알고리즘과 관련하여 사용될 수 있다. 여기서, 수신되는 신호의 위상은 알려져 있지 않을 수 있음이 이해되어야 한다. 따라서, 디바이스(104)는 상대적으로 작은 단계들에서 수신 클록 신호의 위상을 조정할 수 있고, 이에 의해 각각의 위상 값에서, 디바이스는 수신되는 신호 상으로의 로킹을 시도한다. 아래에서 보다 상세하게 논의될 것과 같이, 여기에서 교시되는 바와 같은 클록 생성기는 일련의 위상 오프셋들을 제공하기 위한 효율적인 메커니즘을 제공할 수 있다.
또한, 일부 구현예들에서, 무선 디바이스(예를 들어, 디바이스(102 또는 104))는 다수의 무선 디바이스들로 전송하는 중이거나 다수의 무선 디바이스들로부터 수신하는 중일 수 있고, 여기서 각각의 무선 디바이스의 마스터 클록의 위상은 상이할 수 있다. 여기서, 연관된 상이한 클록 위상들을 다수의 무선 디바이스들과 매칭시키기 위해서 로컬 클록의 위상을 용이하게 스위칭하는 것이 바람직할 수 있다. 예를 들어, 디바이스(104)는 하나의 무선 디바이스로부터 수신하는 경우 하나의 로컬 위상을 선택할 수 있고, 다른 무선 디바이스로부터 수신하는 경우 다른 로컬 위상을 선택할 수 있다. 아래에서 보다 상세하게 논의될 것과 같이, 여기에서 교시되는 바와 같은 클럭 생성기는 다수의 클럭 위상들을 제공하기 위한 효율적인 메커니즘을 제공할 수 있다.
상기 설명을 고려하여, 몇몇 예시적인 신호 생성기 장치들 및 동작들은 이제 보다 상세하게 다루어질 것이다. 아래에서 설명되는 특정 컴포넌트들 및 동작들은 예시를 위해서 제공되고, 여기에서의 교시내용들에 따라 해석되는 장치는 다른 컴포넌트들을 사용할 수 있고, 다른 타입들의 동작들과 관련하여 사용될 수 있음이 이해되어야 한다.
도 2는 조정가능한 위상을 가지는 적어도 하나의 출력 신호를 생성하도록 구성될 수 있는 신호 생성기 회로(200)(예를 들어, 클록 생성기)의 예시적인 양상들을 예시한다. 구체적으로, 회로(200)는 출력 신호들(
Figure pct00001
)에 의해 표현되는 바와 같이, 하나 이상의 브랜치(branch)들 상에서 출력 신호를 제공할 수 있다. 여기서, 각각의 브랜치는 각각 202A - 202N으로 지정된 조정가능한 위상 회로를 포함한다.
도 2에 예시되는 바와 같이, 일부 구현예들에서, 신호 생성기는 상대적으로 예시적인 발진기 회로를 사용하여 구현될 수 있다. 예를 들어, 발진기 회로는 버퍼에 병렬로 결합되는 수정 발진기(204), 고-품질 증폭기, 또는 소정의 다른 적합한 디바이스(206)를 포함할 수 있다. 일부 구현예들에서, 디바이스(206)는 인버터를 포함한다. 발진기 회로는 도 2에서
Figure pct00002
로 지정되는 출력 신호(예를 들어, 구형파 클록 신호)를 생성한다.
일부 구현예들에서, 여기에서 교시되는 바와 같은 발진기 회로(예를 들어, 발진기(204) 및 인버터(206)를 포함하는 회로)는 상대적으로 높은 품질 인자(통상적으로 회로의 "Q"라고도 지칭됨)를 가질 수 있다. 일부 양상들에서, 높은-Q 신호는 실질적으로 고조파 컴포넌트들(harmonic components)을 가지지 않을 수 있다(예를 들어, 신호는 실질적으로 단조적(monotonic)이다). 따라서, (아래에서 논의되는 바와 같이) 위상에서의 상대적으로 정확한 변화들은 높은-Q 신호의 사용을 통해 획득될 수 있는데, 그 이유는 이러한 신호가 실질적으로 지터가 없을(jitter-free) 수 있기 때문이다. 일부 구현예들에서, 발진기 회로의 품질 인자는 대략 10 이상일 수 있다.
회로들(202A - 202N)에 의해 생성되는 출력 신호들(
Figure pct00003
)의 위상들은 각각 신호들 VC1-VCN을 제어함으로써 스큐잉된다. 따라서, 출력 신호들(
Figure pct00004
) 중 주어진 하나의 위상은 임의의 다른 출력 신호의 위상과는 독립적으로 세팅될 수 있다. 또한, 출력 신호들(
Figure pct00005
)의 위상들은 발진기 회로의 출력 신호(
Figure pct00006
)의 위상과는 상이할 수 있다.
도 3은 제어 신호들(VC1-VCN)과 출력 신호들(
Figure pct00007
) 사이의 예시적인 관계들을 간략화된 방식으로 예시하는 몇몇 파형들을 도시한다. 상위 파형(top waveform)은 발진기(204)에 의해 생성되고 회로들(202A-202N)의 입력들로 제공되는 정현형 신호(sinusoidal-like signal) A를 예시한다. 또한, 상기 상위 파형은 수평선들(302A, 302B 및 302N)에 의해 표현되는 바와 같이 몇몇 예시적인 결정 레벨들을 도시한다.
아래의 다음의 파형은 간략화된 형태로 출력 신호(
Figure pct00008
)를 예시한다. 또한, 이러한 파형은 (예를 들어, 수직선 (304A)에 의해 표현되는 바와 같이) 출력 신호(
Figure pct00009
)가 로우(low)에서 하이(high)로 또는 그 반대로 트랜지션(transition)하는 시간이 디바이스(206)의 결정 레벨에 기초한다는 것을 예시한다. 이러한 예에서, 이러한 결정 레벨은 수평선(302A)에 의해 표현된다. 다시 말해서, 디바이스(206)는 입력 신호 A가 결정 레벨(302A)을 교차할 때마다 출력 신호(
Figure pct00010
)에서 트랜지션을 생성한다.
출력 신호(
Figure pct00011
)에 대한 파형은 이러한 신호가 입력 신호 A가 상이한 결정 레벨(예를 들어, 결정 레벨(302B))을 교차할 시에 트랜지션하도록 세팅될 수 있음을 예시한다. 이러한 결정 지점은 수직선(304B)에 의해 표현된다. 이러한 경우, 제어 신호(VC1)의 값은 회로(202A)에 대한 결정 레벨을 제어한다. 그 다음, 결정 레벨에서의 변화는 회로(202A)의 인버터로 하여금 조만간 트리거링(trigger)하도록 한다.
유사한 방식으로, 출력 신호(
Figure pct00012
)에 대한 파형은 이러한 신호가 입력 신호 A가 다른 결정 레벨(예를 들어, 결정 레벨(302N))을 교차할 시에 트랜지션하도록 세팅될 수 있음을 예시한다. 이러한 결정 지점은 수직선(304N)에 의해 표현된다. 여기서, 제어 신호(VCN)의 값은 회로(202N)에 대한 결정 레벨을 제어한다.
조정가능한 위상 회로(예를 들어, 회로들(202A 및 202N))는 다양한 방식들로 구현될 수 있다. 예를 들어, 조정가능한 위상 회로는 입력 신호(예를 들어, 입력 신호 A)의 레벨을 조정가능한 임계치(예를 들어, 조정가능한 기준 신호)와 비교하는 비교기를 포함할 수 있다. 이러한 비교기는 예를 들어, 조정가능한 결정 임계치를 가지는 버퍼(예를 들어, 인버터), 조정가능한 바이어스를 가지는 트랜지스터 회로, 연산 증폭기, 또는 입력 신호의 레벨에 기초하여 스위칭 결정을 수행하는 소정의 다른 회로를 포함하여 다양한 형태들을 취할 수 있으며, 여기서 임계치는 상기 스위칭 결정을 제어하기 위해서 사용된다.
도 4는 조정가능한 임계치가 제어 신호(VC)의 형태로 트랜지스터 회로(400)(예를 들어, 인버터)의 출력 신호(
Figure pct00013
)의 위상을 제어하는 일례를 예시한다. 이러한 예에서, 제어 신호(VC)는 트랜지스터 회로(400)의 바이어스 레벨을 제어하기 위해서 레지스터(402)를 통해 트랜지스터들(404A 및 404B)의 게이트들에 결합된다. 그 다음, 트랜지스터 회로(400)의 바이어스 레벨은 트랜지스터 회로(400)의 스위칭 결정 레벨을 결정한다. 따라서, 도 3에 예시되는 바와 유사한 방식으로, 입력 신호 A가 이러한 결정 레벨을 교차할 시에, 트랜지스터 회로(400)는 출력 신호(
Figure pct00014
)에서 트랜지션을 제공한다.
도 4에 예시되는 바와 같이, 일부 구현예들에서, 발진기 회로로부터의 신호(예를 들어, 입력 신호 A)는 용량성 엘리먼트(capacitive element)(예를 들어, 커패시터)(406)를 통해 트랜지스터들(404A 및 404B)의 게이트들에 AC-결합된다. 이러한 방식으로, 발진기 회로는 트랜지스터 회로(400)로부터 결합해제(decouple)될 수 있고, 이로써 트랜지스터 회로(400)에 의해 발진기 회로의 임의의 잠재적 로딩이 감소될 수 있다.
도 5를 참조하면, 일부 구현예들에서 신호 생성기(500)는 신호 생성기(500)에 대한 하나 이상의 출력 신호 위상들을 정의하기 위해서 룩-업 테이블 또는 소정의 다른 적합한 데이터 구조(504)(예를 들어, 데이터 메모리에 저장됨)를 포함하거나 이에 액세스하는 임계 회로(502)를 포함할 수 있다. 예를 들어, 룩-업 테이블(504)은 하나 이상의 위상 엔트리들
Figure pct00015
과 연관될 수 있는 하나 이상의 임계 값들(예를 들어, 제어 전압 엔트리들(VC1-VCN))을 표현하는 정보를 포함할 수 있다. 여기서, 특정 제어 전압의 선택은 심볼
Figure pct00016
에 의해 표현되는 바와 같이 요구되는 위상 시프트(phase shift)를 제공할 수 있다. 예를 들어, 일부 구현예들에서, 저장된 정보는 다양한 형태들을 취할 수 있다. 예를 들어, 일부 구현들에서, 저장된 정보는 임계치들의 실제 값을 포함할 수 있다. 다른 구현예들에서, 저장된 정보는 (예를 들어, 룩-업 테이블(504)에서 인접 값들과 관련된) 오프셋 값들을 포함할 수 있다.
도 5의 예에서, 발진기 회로(506)는 하나 이상의 위상 조정기들(508A-508N)(집합적으로, "위상 조정기들(508)")에 의해 위상 지연되는 발진 신호(예를 들어, 도 2의 신호 A와 유사함)를 생성한다. 이러한 경우, 위상 조정기들(508) 각각에 의해 생성되는 출력 신호(예를 들어, 출력 신호들(
Figure pct00017
))의 위상은 룩-업 테이블(504)의 하나 이상의 엔트리들에 기초하여 제어될 수 있다.
룩-업 테이블(504) 또는 다른 유사한 구조는 주어진 디바이스가 실제로 다수의 디바이스들과 동시에 통신할 수 있는 구현예들에서 사용될 수 있는 이점이 있다. 예를 들어, 일부 구현예들에서, 초-광대역 수신기는 상이한 송신기들로부터 펄스 스트림들을 동시에 수신할 수 있고, 여기서 각각의 펄스 스트림은 상대적으로 높은 펄스-간 듀티 사이클링(inter-pulse duty cycling)을 사용한다. 이러한 경우, 수신기는 상이한 송신기들에 의해 전송되는 펄스들을 복원하기 위해서 (예를 들어, 펄스 단위 기반의) 상이한 펄스 스트림들 사이에서 지속적으로 스위칭할 수 있다. 따라서, 수신기는 룩업-테이블(504)에서 펄스 스트림들 각각에 대한 위상 정보를 저장하고, 수신기가 펄스 스트림들의 주어진 펄스 스트림으로부터 펄스를 수신하도록 선택할 때마다 엔트리들 중 하나에 액세스할 수 있다.
룩-업 테이블(504)은 다양한 방식들로 구현될 수 있다. 예를 들어, 일부 구현예들에서, 룩-업 테이블(504)은 I/O 레지스터를 포함할 수 있고, 이에 의해 특정 레지스터 어드레스의 선택은 I/O 레지스터가 주어진 신호 레벨을 출력하도록 한다. 대안적으로, 일부 구현예들에서, 룩-업 테이블 정보는 데이터 메모리에 단순히 저장될 수 있다. 이러한 경우, 위상 조정기들(508) 각각에는 위상 조정기의 위상을 세팅하기 위해서 룩-업 테이블(504)로부터의 적절한 값으로 구성될 수 있다.
일부 구현예들에서, 룩-업 테이블(504) 내의 엔트리들은 룩-업 테이블(504)에 배치되어야 하는 값들을 결정하는 제어 회로에 의해 제공될 수 있다. 예를 들어, 회로(500)가 트래킹 루프에 포함되는 구현예들에서, 트래킹 루프가 주어진 신호에 동기화하면, 트래킹 루프는 트래킹 루프가 동기화한 특정 신호와 연관된 룩-업 테이블(504)로 엔트리를 배치할 수 있다. 이러한 방식으로, 트래킹 루프가 상기 신호와 재동기화할 필요가 있는 경우, 트래킹 루프는 룩-업 테이블(504)에 저장되는 대응하는 값을 참조할 수 있다.
일부 구현예들에서, 룩-업 테이블(504)은 제어 전압 엔트리들 중 임의의 제어 전압 엔트리를 위상 조정기들(508) 중 임의의 위상 조정기로 제공하도록 구성될 수 있다. 예를 들어, 위상 조정기(508A)는 임의의 제어 전압들(VC1-VCN)을 사용하여 구성될 수 있다. 이와 유사하게, 위상 조정기(508N)는 임의의 제어 전압들(VC1-VCN)을 사용하여 구성될 수 있다.
일부 구현예들에서, 룩-업 테이블(504)은 제어 전압 엔트리들 중 특정한 하나를 위상 조정기들(508) 중 대응하는 위상 조정기로 제공하도록 구성될 수 있다. 예를 들어, 제어 전압(VC1)은 위상 조정기(508A)로 제공될 수 있지만, 제어 전압(VCN)은 위상 조정기(508N)로 제공될 수 있다. 이러한 구현예는 예를 들어, 출력 신호들(
Figure pct00018
)이 다상 클록 버스의 각각의 레그(leg)를 포함하는 다상 클록 버스를 제공하기 위해서 사용될 수 있다.
상기 설명의 관점에서, 신호 생성기가 다양한 애플리케이션들에 사용될 수 있음이 이해되어야 한다. 예를 들어, 단일 조정가능한 위상 브랜치(예를 들어,
Figure pct00019
)를 사용하는 신호 생성기는 클록 신호를 생성하도록 사용될 수 있고, 이에 의해 클록 신호의 위상은 제어 전압(VC1)을 조정함으로써 필요에 따라, 선택적으로 스큐잉될 수 있다. 또한, 몇몇 위상 브랜치들(예를 들어,
Figure pct00020
여기서, N은 위상 브랜치들의 수)을 사용하는 신호 생성기는 몇몇 신호들을 제공할 수 있고, 여기서 각각의 신호는 제어 전압들(VC1-VCN)의 각각의 제어 전압에 의해 정의되는 바와 같이 상이한 위상을 가진다. 전술된 바와 같이, 이러한 구성은 다상 클록 버스를 제공하기 위해서 사용될 수 있다.
이하, 신호 생성기(예를 들어, 회로(200))의 예시적인 동작들은 도 6의 흐름도와 관련하여 설명될 것이다. 편의상, 도 6의 동작들 (또는 여기에서 논의되거나 교시되는 임의의 다른 동작들)은 특정 컴포넌트(예를 들어, 회로(200))에 의해 수행되는 것으로서 설명될 수 있다. 그러나, 이러한 동작들은 다른 타입들의 컴포넌트들에 의해 수행될 수 있고, 상이한 수의 컴포넌트들을 사용하여 수행될 수 있음이 이해되어야 한다. 또한, 여기에서 설명되는 동작들 중 하나 이상은 주어진 구현예에서 사용되지 않을 수 있음이 이해되어야 한다.
블록(602)에 의해 표현되는 바와 같이, 신호 생성기는 하나 이상의 출력 신호들의 위상을 스큐잉하기 위해서 사용되는 하나 이상의 조정가능한 임계치들(예를 들어, 기준 신호들)을 정의하기 위해서 하나 이상의 임계 값들 또는 다른 적합한 정보(예를 들어, 제어 전압들)을 선택적으로 정의할 수 있다. 블록(604)에서, 신호 생성기는 발진 신호를 제공한다. 이러한 발진 신호는 예를 들어, 도 2의 입력 신호 A를 포함할 수 있다. 출력 신호 생성기(예를 들어, 비교기)는 출력 신호(들)을 제공하기 위해서 발진 신호를 조정가능한 임계치(들)과 비교한다(블록(606)). 블록(608)에서, 소정의 시점에서, 임계치 생성기(예를 들어, 회로(502))는 임계치들을 조정하기 위해서 하나 이상의 새로운 임계 값들을 선택할 수 있다. 따라서, 블록(610)에서, 각각의 출력 신호의 위상은 대응하는 임계치의 조정의 결과로서 스큐잉된다. 블록(612)에 의해 표현되는 바와 같이, 각각의 출력 신호는 이후 요구되는 신호 프로세싱을 제공하기 위해서 대응하는 회로에서 사용될 수 있다. 예를 들어, 아래에서 보다 상세하게 논의될 것과 같이, 일부 구현예들에서, 출력 신호는 수신되는 신호들로부터 데이터를 복원하기 위해서 사용되는 클록 신호를 포함할 수 있다.
이하, 도 7 및 8을 참조하면, 일부 양상들에서, 발진기 회로에 의해 생성되는 신호의 주파수는 발진기 회로에 결합되는 리액티브 회로를 재구성함으로써 변화할 수 있다. 예를 들어, 제어 회로는 발진기 회로의 커패시턴스(capacitance) 및 인덕턴스(inductance)를 동적으로 변화시키고, 이로써 발진기 회로의 동작 주파수를 변화시키도록 구성될 수 있다. 도 7은 하나 이상의 리액티브 엘리먼트들이 발진기 회로의 커패시턴스 및/또는 인덕턴스에서의 변화를 야기하기 위해서 선택적으로 발진기 회로에 결합되거나 발진기 회로로부터 결합해제될 수 있는 일례를 예시한다. 이에 반해, 도 8은 조정가능한 리액티브 엘리먼트들이 발진기 회로에 결합되고, 이에 의해 이러한 컴포넌트들 각각의 리액턴스가 발진기 회로의 커패시턴스 및/또는 인덕턴스에서의 변화를 야기하도록 조정될 수 있는 일례를 예시한다.
도 7에서, 제어 신호 생성기(702)를 포함하는 제어 회로는 리액턴스 회로의 하나 이상의 스위치들(706)을 (예를 들어, 파선들(704)에 의해 표현되는 바와 같이) 제어할 수 있고, 여기서 스위치들(706)은 발진기 회로(708)에 가변 리액턴스를 선택적으로 결합시키도록 적응된다. 리액티브 회로는 예를 들어, 하나 이상의 용량성 엘리먼트들(예를 들어, 커패시터들)(710), 하나 이상의 유도성 엘리먼트(inductive element)들(예를 들어, 인덕터들)(712) 또는 하나 이상의 용량성 엘리먼트들(710) 및 하나 이상의 유도성 엘리먼트들(712)의 조합을 포함할 수 있다. 여기서, 각각의 스위치(706)는 리액티브 회로의 전기적 신호 경로를 선택적으로 만들거나 차단(break)시키기 위해서 제어 신호(704)에 의해 제어될 수 있는 트랜지스터 또는 소정의 다른 적합한 디바이스를 포함할 수 있다.
도 8에서, 제어 신호 생성기(802)를 포함하는 제어 회로는 발진기 회로(806)에 결합되는 가변 리액티브 컴포넌트의 제어 입력을 (예를 들어, 파선들(804)에 의해 표현되는 바와 같이) 드라이빙(drive)할 수 있다. 도 8에서 점선들(808)에 의해 표현되는 바와 같이, 일부 구현예들에서, 가변 리액티브 컴포넌트는 하나 이상의 가변 용량성 엘리먼트들(810), 하나 이상의 가변 유도성 엘리먼트들(812), 또는 하나 이상의 가변 용량성 엘리먼트들(810) 및 하나 이상의 가변 유도성 엘리먼트들(812)의 조합을 포함할 수 있다. 이러한 경우, 제어 신호의 크기 또는 소정의 다른 특성은 각각의 조정가능한 용량성 엘리먼트 또는 조정가능한 유도성 엘리먼트의 내부 회로에 영향을 미칠 수 있고, 이것은 차례로 조정가능한 용량성 엘리먼트 또는 조정가능한 유도성 엘리먼트의 유효 커패시턴스 또는 인덕턴스에서의 대응하는 변화를 각각 야기할 수 있다.
일부 양상들에서, 발진기 회로에 의해 생성되는 발진 신호의 주파수 및/또는 위상은 발진기 회로와 연관된 리액티브 회로를 일시적으로 재구성함으로써 조정될 수 있다. 예를 들어, 리액티브 회로의 구성을 제어하는 제어 신호는 상대적으로 신속하게 토글링(toggle)될 수 있고, 이로써 발진기 회로의 커패시턴스 및/또는 인덕턴스에서의 일시적 변화를 야기할 수 있다. 그 다음, 회로의 리액턴스에서의 이러한 일시적 변화는 발진 신호의 주파수에서의 일시적 변화를 도출한다.
이하, 도 9-12를 참조하면, 신호 생성기는 발진 신호의 위상 또는 주파수를 변화시키기 위해서 주파수에서의 일시적 변화를 사용할 수 있다. 구체적으로, 도 9는 예를 들어, 도 10에 예시되는 바와 같이 신호의 주파수를 일시적으로 변화시킴으로써 신호의 위상을 변화시키기 위해서 사용될 수 있는 몇몇 예시적인 동작들을 설명한다. 도 11은 예를 들어, 도 12에 예시되는 바와 같이, 신호의 주파수에서의 일시적 변화들을 반복적으로 야기함으로써 신호의 주파수를 변화시키기 위해서 사용될 수 있는 몇몇 예시적인 동작들을 설명한다.
처음에, 도 9를 참조하면, 블록들(902 및 904)에 의해 표현되는 바와 같이, 발진기 회로는 하나 이상의 재구성가능한 리액티브 엘리먼트들에 결합될 수 있고, 이에 의해 발진기 회로에 의해 출력되는 발진 신호의 주파수는 리액티브 엘리먼트들을 재구성함으로써 변화할 수 있다. 일례로서, 발진기 회로는 도 7 또는 도 8에 예시되는 바와 같이 구성될 수 있고, 이에 의해 발진 출력 신호의 주파수는 하나 이상의 제어 신호들의 사용을 통해 제어된다.
블록(906)에 의해 표현되는 바와 같이, 제어 신호에서의 일시적 변화는 출력 신호의 위상에서의 요구되는 변화를 제공하기 위해서 정의될 수 있다. 예를 들어, 제어 신호는 처음에 원래의 값으로 세팅될 수 있고, 이후 상대적으로 짧은 시간 기간 동안 다른 값으로 변화할 수 있으며, 이후 원래의 값으로 다시 변화할 수 있다. 블록(908)에 의해 표현되는 바와 같이, 제어 신호에서의 이러한 일시적 변화는 다음에 출력 신호의 타이밍의 시프트를 초래하는 발진기 회로의 주파수에서의 일시적 변화를 야기한다.
이러한 위상 시프팅 동작의 간략화된 타이밍 다이어그램은 도 10에 도시된다. 시간 기간들(1002 및 1004)의 비교에 의해 예시되는 바와 같이, 제어 신호의 크기에서의 변화는 발진 신호의 주파수에서의 대응하는 변화를 야기하였음이 관측될 수 있다. 그 결과, 제어 신호가 자신의 원래의 값으로 다시 되돌아간 이후, 발진 신호의 위상은 발진 신호의 원래의 위상과 관련되어 조정(즉, 이러한 예에서는 지연)되었다.
도 10의 예에서, 제어 신호는 발진 신호의 시간 기간보다 적은 시간 기간 동안 조정된다. 그러나, 다른 시나리오들에서 제어 신호의 값은 도 10에 예시되는 시간 기간보다 더 길거나 더 짧은 시간 기간 동안(예를 들어, 몇몇 사이클들 또는 그 이하 동안) 조정될 수 있음이 이해되어야 한다.
이하, 도 11을 참조하면, 일부 구현예들에서, 하나 이상의 제어 신호들은 발진 신호의 유효 주파수를 조정하기 위해서 반복되는 방식으로 일시적으로 변화할 수 있다. 이러한 구현예들은 예를 들어, 발진기 회로에 의해 제공될 수 있는 2개의 이산(예를 들어, 베이스라인) 주파수 값들 사이에 있는 유효 주파수를 가지는 발진 신호를 제공하기 위해서 사용될 수 있다. 예를 들어, 블록들(1102 및 1104)에 의해 표현되는 바와 같이, 발진기 회로는 하나 이상의 재구성가능한 리액티브 엘리먼트들에 결합될 수 있고, 이에 의해 발진기 회로에 의해 출력되는 발진 신호의 주파수는 상기 논의된 바와 같이 리액티브 엘리먼트들을 재구성함으로써 변화할 수 있다. 그러나, 일부 경우들에서, 리액턴스는 통상적으로 이산 단계들에서 변화할 수 있다. 예를 들어, 도 7의 회로에서, 스위치들(706)의 동작에 기초하여, 동작 주파수는 하나의 이산 주파수 값으로부터 다른 이산 주파수 값으로 변화할 수 있다. 그러나, 일부 시나리오들에서, 이러한 이산 주파수 값들 사이에 있는 동작 주파수를 제공하는 것이 바람직할 수 있다.
따라서, 도 11의 블록(1106)에 의해 표현되는 바와 같이, 제어 신호에서의 일련의 일시적 변화들은 출력 신호의 주파수에서의 요구되는 변화를 제공하기 위해서 정의될 수 있다. 예를 들어, 블록(1108)에서, 제어 신호는 상대적으로 고속으로 둘 이상의 값들 사이에서 반복적으로 스위칭될 수 있다. 그 결과, 출력 신호의 주파수는 하나의 순시 주파수로부터 다른 순시 주파수로 반복적으로 스위칭될 수 있고, 여기서 순시 주파수들은 제어 신호 값들에 기초한다. 따라서, 출력 신호의 주파수에서의 이러한 일시적 변화들은 상기 순시 주파수들 사이에 있는 유효 주파수를 가지는 출력 신호를 제공할 수 있다.
이러한 주파수 시프팅 동작의 간략화된 타이밍 다이어그램은 도 12에 도시된다. 여기서, 파형(1202)은 제어 신호(1206)의 하나의 값(예를 들어, 하이 값)과 연관된 순시 주파수를 예시한다. 이에 반해, 파형(1204)은 제어 신호(1206)의 다른 값(예를 들어, 로우 값)과 관련된 순시 주파수를 예시한다.
(개념도 형태(conceptual form)로 도시되는) 출력 신호에 대응하는 파형(1208)은 제어 신호(1206)의 듀티 사이클링의 결과로서 출력 신호(1208)의 유효(예를 들어, 평균) 주파수가 파형(1202)의 주파수보다 크거나 파형(1204)의 주파수보다 적을 수 있음을 예시한다. 이러한 예에서, 제어 신호(1206)의 듀티 사이클은 50%이다. 그러나, 상이한 듀티 사이클은 출력 신호에서 상이한 주파수를 달성하기 위해서 사용될 수 있음이 이해되어야 한다.
도 12는 파형(1208)이 (예를 들어, 다수의 선들의 사용에 의해 표현되는 바와 같이) 소정 양의 지터를 가질 수 있음을 예시한다. 그러나, 이러한 지터는 예를 들어, 일부 구현예들에서의 트래킹 루프와 같은 특정 타입들의 회로들의 동작에 현저하게 영향을 미치지 않을 수 있다.
일반적으로, 제어 신호가 상이한 값들 사이에서 스위칭되는 레이트(rate)를 제어하고 이러한 값들 각각과 연관된 대응하는 듀티 사이클을 제어함으로써, 출력 신호의 주파수에서의 임의의 요구되는 변화가 이루어질 수 있다. 도 12의 예에서, 제어 신호의 값은 입력 신호의 시간 기간보다 적은 각각의 시간 기간들 동안 조정된다. 다른 시나리오들에서 제어 신호의 값은 도 12에 예시되는 시간 기간보다 더 길거나 더 짧은 시간 기간 동안(예를 들어, 몇몇 사이클들 또는 그 이하 동안) 조정될 수 있음이 이해되어야 한다.
상기 설명으로부터, 출력 신호의 위상 및/또는 주파수는 리액티브 컴포넌트들의 양 및 값들의 적절한 선택을 통해 요구되는 양만큼 조정될 수 있음이 이해되어야 한다. 또한, 출력 신호의 위상 및/또는 주파수에서의 변화의 크기는 제어 신호의 적절한 제어를 통해 동적으로 제어될 수 있다. 다시 말해서, 출력 신호의 위상 및/또는 주파수는 리액티브 엘리먼트들이 주어진 시점에서 또는 시간 기간 동안 재구성되는 방식(예를 들어, 도 7에서 스위치들이 어떻게 개방 또는 폐쇄되는지 또는 도 8에서 제어 신호들의 값들이 어떻게 조정되는지)에 의존한다.
여기에서의 교시내용들에 기초하여 도 7 및 도 8의 회로들에 대하여 다양한 수정들이 적용될 수 있음이 이해되어야 한다. 예를 들어, 리액티브 컴포넌트들은 (예를 들어, 접지(ground)가 아닌) 다른 전압 점들(voltage points)로 스위칭될 수 있다. 또한, 주어진 구현예에서 사용되는 상이한 수의 리액티브 컴포넌트들이 존재할 수 있다. 예를 들어, 3개의 커패시터들을 사용하는 구현예에서, 제 1 커패시터는 동작 주파수를 증가시키기 위해서 사용될 수 있고, 제 2 커패시터는 동작 주파수를 감소시키기 위해서 사용될 수 있으며, 제 3 커패시터는 공칭 주파수를 제공하기 위해서 사용될 수 있다. 또한, 리액티브 엘리먼트들의 값들은 회로가 생성되는 신호들의 임의의 부정확성(inaccuracy)들을 보상하기 위해서 발진기 주파수에서의 증가 또는 감소와 관련된 적합한 증분 레벨들을 제공한다는 것을 보장하도록 선택될 수 있다.
일부 구현예들에서, 제어 신호들(예를 들어, 기준 신호들)의 값들과 관련된 정보의 세트는 도 7 및 8에 설명되는 것들과 같은 하나 이상의 회로들에 대한 주파수 또는 위상을 특정하기 위해서 사용될 수 있다. 이후, 제어 회로들(702 및 802)은 리액티브 엘리먼트들을 제어하기 위해서 이러한 정보에 액세스할 수 있다. 이러한 정보의 세트는 예를 들어, 상기 논의되는 테이블(504)과 유사한 방식으로 구현 및 사용될 수 있다. 일부 구현예들에서, 값들의 세트는 (예를 들어, 하나의 출력 신호와 같은) 주어진 발진기 회로에 대한 특정 주파수들 및/또는 위상들을 정의할 수 있다. 일부 구현예들에서, 값들의 세트는 (예를 들어, 몇몇 출력 신호들과 같은) 발진기 회로들의 세트에 대한 특정 주파수들 및/또는 위상들을 정의할 수 있다. 일부 구현예들에서, 값들의 세트는 (예를 들어, 테이블 내의 이웃하는 엔트리들과 관련된) 주파수 및/또는 위상 오프셋들을 정의할 수 있다. 일부 구현예들에서, 값들의 세트는 시간 호핑 시퀀스 및/또는 주파수 호핑 시퀀스와 관련된 정보를 정의할 수 있다.
일부 양상들에서, 도 7-12의 교시내용들에 따라 구성하는 회로는 제어가능한 주파수 및 위상을 가지는 신호를 제공하기 위해서 사용될 수 있다. 예를 들어, 제 1 제어 방식은 요구되는 주파수를 제공하는 제어 신호들을 생성하기 위해서 사용될 수 있고, 제 2 제어 방식은 요구되는 위상 시프트를 제공하는 제어 신호들을 생성하기 위해서 (예를 들어, 동시에) 사용될 수 있다. 따라서, 이러한 회로는 예를 들어, 입력 신호의 주파수 및 위상을 트래킹하는 트래킹 루프에서 사용될 수 있다.
이하, 도 13-17을 참조하면, 일부 양상들에서, 본 발명은 신호 동기화 및 트래킹에 관한 것이다. 예를 들어, 전술된 회로들 및 동작들은 주어진 신호가 다른 신호와 동기화되고 다른 신호를 트래킹하도록 주어진 신호의 위상 및/또는 주파수를 조정하기 위해서 사용될 수 있다.
도 13은 펄스-기반 수신기(예를 들어, 도 13에 도시되지 않은 초-광대역 수신기)에 대한 간략화된 타이밍 다이어그램을 예시한다. 여기서, 수신되는 펄스들(1302A 및 1302B)은 상대적으로 협소하고, 선(1304)에 의해 표현되는 바와 같은 펄스 반복 구간("PRI")에서 반복된다. 예를 들어, 일부 구현예들에서, 각각의 펄스(1302)의 폭은 대략 1 나노초 또는 그 미만(예를 들어 100 피코초)일 수 있는 반면, 펄스 반복 구간(1304)은 대략 100 나노초 내지 10 마이크로초일 수 있다. 이러한 숫자들은 단지 대표적일 뿐이고, 주어진 펄스-기반 시스템은 상이한 펄스 폭들 및/또는 펄스 반복 구간들을 사용할 수 있음이 이해되어야 한다.
PLL-기반 또는 DLL-기반 동기화 및 트래킹 구조를 사용하는 일반적인 수신기가 펄스들(1302)로부터 데이터를 복원하기 위해서 사용되는 경우, 수신기는 대략 수 기가헤르츠의 사양들을 가지는 발진기들 및 컴포넌트들을 사용할 수 있다. 실제로, 이러한 타입의 구조는 상대적으로 복잡하고, 상대적으로 현저한 전력 양을 소비할 수 있다. 따라서, 이러한 타입의 수신기 아키텍쳐는 저가 그리고/또는 저-전력 애플리케이션들에 바람직하지 않을 수 있다.
이에 반해, 여기에서 교시되는 바와 같은 구조 및 동작들의 사용을 통해, 상대적으로 저-전력 그리고 저-복잡도 수신기는 (예를 들어, 펄스들(1302)과 같은 펄스-기반 신호들로부터) 데이터를 복원하기 위해서 제공될 수 있다. 이러한 수신기는 수신되는 펄스들(1302)로부터 데이터를 복원하기 위해서 대략 1/PRI 또는 1/PRI의 소수 배(small multiple)의 주파수를 가지는 마스터 클록 신호(1306)를 이용할 수 있는 이점이 있다.
처음에, 도 13에서, 위상 시프트가 수신되는 펄스들(1302)과 마스터 클록(1306) 사이에 존재할 수 있음이 관측될 수 있다. 일례로서, 선(1308)은 수신되는 펄스의 리딩-에지(leading-edge)와 마스터 클록(1306)의 상승 에지(rising edge) 사이의 위상 시프트를 예시한다. 수신되는 펄스들(1302)로부터 데이터를 효과적으로 복원하기 위해서, 동기화 및 트래킹 회로는 수신되는 펄스들(1302)과 동기화되는 클록 신호를 생성하기 위해서 사용될 수 있다.
도 14는 기본 동작 관점에서, 하나 이상의 입력 클록들과 동기화되고 하나 이상의 입력 클록들을 트래킹할 수 있는 하나 이상의 출력 클록들을 생성하는 회로(1400)를 예시한다. 간단히 말해서, 에러 회로(1402)는 출력 클록의 주파수 및 위상을 입력 클록의 주파수 및 위상과 비교한다. 이러한 클록들의 주파수 및/또는 위상이 상이한 경우, 에러 회로(1402)는 출력 클록을 생성하는 제어가능한 클록 생성기(1404)의 주파수 및 위상을 제어하는 하나 이상의 에러 신호들을 생성한다.
일부 양상들에서, 회로(1400)는 입력 클록과의 정의된 위상 및/또는 주파수 차이를 가지는 출력 클록을 생성하도록 구성될 수 있다. 이 때문에, 에러 회로(1402)는 위상 및/또는 주파수에서의 요구되는 차이를 특정하는 기준 값들의 테이블을 포함할 수 있거나, 이에 액세스할 수 있다. 이러한 경우, 에러 회로(1402)는 에러 신호들을 생성할 시에 이러한 기준 값들을 고려할 것이다.
따라서, (룩-업 테이블(504)과 유사한) 기준 값들(1406)의 적절한 사양을 통해, 회로(1402)는 하나 이상의 입력 클록들과 관련된 요구되는 위상 및/또는 주파수를 가지는 하나 이상의 출력 클록들을 제공할 수 있다. 또한, 회로(1402)는 기준 값들(1406)을 변화시킴으로써 필요할 때마다 주어진 신호의 위상 및/또는 주파수를 변화시킬 수 있다. 따라서, 회로(1400)는 튜닝가능한 다상 클록을 제공할 수 있다.
이하, 도 15를 참조하면, 도 2-12와 관련하여 전술된 구조를 사용할 수 있는 트래킹 루프 회로(1500)의 구현예가 도시된다. 단순히 말해서, 회로(1500)는 발진 신호(VOSC)를 생성하는 제어가능한 발진기 회로(1502)를 포함한다. 도 7-12와 관련하여 전술되는 바와 유사한 방식으로, 발진 신호(VOSC)의 주파수는 제어 신호들의 세트(1504)(예를 들어, 하나 이상의 신호들(CS1, CS2 등))의 동작에 의해 조정될 수 있다. 또한, 회로(1500)는 출력 신호들의 세트(예를 들어, 하나 이상의 신호들(1512A, 1512B 등))를 생성하는 제어가능한 위상 조정 회로(1506)를 포함하고, 여기서 이러한 출력 신호들의 위상들은 임계 신호들의 세트(1508)(예를 들어, 하나 이상의 신호들(V1, V2 등))의 동작에 의해 조정될 수 있다. 따라서, 회로(1506)는 도 2-6과 관련하여 전술된 회로들과 유사할 수 있다.
또한, 회로(1500)는 출력 신호들의 세트(1512)(예를 들어, 신호들(1512A 및 1512B)가 입력 신호들(1514)의 세트에 동기화되고 이를 트래킹하도록 제어 신호들의 세트(1504) 및 임계 신호들의 세트(1508)를 조정하는 시간 및 주파수 트래킹 회로(1510)를 포함한다. 일례로서, 회로(1510)는 주어진 입력 신호(1514)를 담당(contract)하는 이른/늦은(early/late) 신호 트래킹을 이용할 수 있다. 도 15에서의 생략 부호(ellipsis)에 의해 표현되는 바와 같이, 실제로 회로(1500)는 임의의 수의 입력 신호들(1514), 출력 신호들(1512), 제어 신호들(1504) 및 임계 신호들(1508)을 포함할 수 있다. 회로(1500)의 예시적인 동작들은 도 16의 흐름도와 관련하여 보다 상세하게 설명될 것이다.
블록(1602)에 의해 표현되는 바와 같이, 회로(1502)는 제어 신호들의 세트(1504)의 현재 값들에 기초하는 주파수를 가지는 발진 신호(VOSC)를 제공한다. 즉, 도 7-12와 관련하여 상기 논의된 바와 같이, 제어 신호들의 세트(1504)는 스위치들의 세트(예를 들어, 하나 이상의 스위치들(S1, S2 등))의 동작을 제어할 수 있다. 그 다음, 스위치들의 세트의 동작은 발진 신호(VOSC)의 주파수를 제어하기 위해서 발진기 회로(1502)의 리액턴스(예를 들어, 커패시턴스)를 제어한다.
블록(1604)에 의해 표현되는 바와 같이, 회로(1506)는 출력 신호들의 세트(1512)를 제공하기 위해서 발진 신호(VOSC)를 조정가능한 임계 신호들의 세트(1508)와 비교한다. 도 2-6과 관련하여 상기 논의된 바와 같이, 디바이스들의 세트(예를 들어, 인버터들)(1516)는 출력 신호들의 세트(1512)의 위상(들)을 조정하기 위해서 임계 신호들의 세트(1508)(예를 들어, 바이어스 신호들)를 발진 신호(VOSC)와 비교할 수 있다.
블록(1606)에 의해 표현되는 바와 같이, 트래킹 회로(1510)는 출력 신호들의 세트(1512)가 입력 신호들의 세트(1514)를 트래킹한다는 것을 지속적으로 보장한다. 이 때문에, 트래킹 루프는 출력 신호들의 세트(1512)의 위상 및/또는 주파수가 변화될 필요가 있는지의 여부를 결정하기 위해서 출력 신호들의 세트(1512)를 입력 신호들의 세트(1514)와 비교한다. 만약 그렇다면, 트래킹 회로(1510)는 출력 신호들의 세트(1512)가 입력 신호들의 세트(1514)를 트래킹하도록 (예를 들어, 에러 신호에 기초하여 정의되는) 제어 신호들 및/또는 임계 신호들에 대한 새로운 값들을 정의한다.
이후, 블록(1608)에 의해 표현되는 바와 같이, 트래킹 회로(1510)는 수정 발진기의 공진 주파수를 미세하게 튜닝하기 위해서 필요에 따라, 제어 신호들의 세트(1504)를 조정할 수 있다. 이러한 방식으로, 느린(slow) 주파수 트래킹 메커니즘은 스위치들(S1, S2 등)의 위치들을 제어함으로써 회로(1500)에 제공된다. 또한, 상기 논의된 바와 같이, 듀티 사이클링 변조는 스위치들의 단일 구성에 의해 직접 획득되지 않을 수 있는 오프셋들을 보정하기 위해서 사용될 수 있다.
블록(1610)에 의해 표현되는 바와 같이, 트래킹 회로(1510)는 출력 신호들의 세트(1512)의 위상을 변화시키기 위해서 필요에 따라, 임계 신호들의 세트(1508)를 조정할 수도 있다. 따라서, 신속한 시간 트래킹 메커니즘 또한 회로(1500)에 제공된다.
상기 논의된 바와 유사한 방식으로, 회로(1500)는 (예를 들어, 주파수 분주기 회로(미도시)의 사용을 통해) 출력 신호들(1512) 중 하나 이상에 대한 위상 오프셋 및/또는 상이한 주파수들을 정의하기 위해서 정보(예를 들어, 기준 값들)의 테이블을 사용할 수 있다. 예를 들어, 일부 구현예들에서, 트래킹 회로(1510)는 제어 신호들(1504) 및 임계 신호들(1508)을 생성하기 위해서 사용되는 테이블 내의 엔트리들을 정의할 수 있다(예를 들어, 반복적으로 적응시킬 수 있다). 예를 들어, 트래킹 회로(1510)가 그것이 주어진 출력 신호(1512)를 주어진 입력 신호(1514)와 동기화시켰다고 결정하면, 트래킹 회로(1510)는 주어진 출력 신호(1512)의 현재 주파수 및/또는 위상을 야기한 제어 신호들(1504) 및 임계 신호들(1508) 중 하나 이상의 현재 값들과 연관된 정보(예를 들어, 하나 이상의 기준 값들)를 저장할 수 있다. 일부 구현예들에서, 저장된 기준 값들은 주어진 출력 신호(1512)의 주파수 및/또는 위상을 몇몇 상이한 정의된 값들 중 하나로 조정하기 위해서 사용될 수 있다. 또한, 다수의 출력 신호들(1512)이 제공되는 구현예에서, 기준 값들은 출력 신호들(1512) 각각에 대한 고유한 주파수 및/또는 위상을 정의하기 위해서 사용될 수 있다.
회로(1500)는 요구되는 수의 출력 신호들(1512)을 제공하기 위해서 다양한 방식들로 구성될 수 있다. 예를 들어, 일부 애플리케이션들에서, 회로(1500)는 단일 입력 신호(1514)에 기초하여 다상 클록들(1512)을 제공할 수 있다. 대안적으로, 일부 애플리케이션들에서, 회로(1500)는 다상 클록들(1512)를 제공할 수 있고, 여기서 각각의 클록은 몇몇 입력 신호들(1514) 중 대응하는 신호와 동기화되고, 이를 트래킹한다.
여기에서의 교시내용들에 기초하여 회로(1500)에 대하여 다양한 수정들이 적용될 수 있음이 이해되어야 한다. 예를 들어, 회로(1502)는 상기 논의된 바와 같이, 리액티브 엘리먼트들(예를 들어, 커패시터들 및/또는 인덕터들)의 상이한 조합 및 상이한 타입들의 리액티브 엘리먼트들(예를 들어, 가변 리액티브 엘리먼트들)을 사용할 수 있다. 또한, 회로(1506)는 출력 신호들(1512)을 생성하기 위한 상이한 타입들의 비교기들(1516)을 사용할 수 있다.
여기에서 논의되는 바와 같이 동기화 및 트래킹 회로는 다양한 애플리케이션들에서 사용될 수 있다. 예를 들어, 도 17의 통신 시스템(1700)을 참조하면, 수신기(1702)는 송신기(1704)로부터 수신되는 신호들로부터 데이터를 복원하기 위해서 여기에서 교시되는 바와 같은 동기화 및 트래킹 회로를 포함할 수 있다.
여기서, 송신기(1704)의 출력 스테이지(1706)는 송신 클록(1708)에 기초하여 데이터를 수신기(1702)로 전송할 수 있다. 따라서, 수신기(1702)에 의해 수신되는 신호의 타이밍은 송신 클록(1708)의 주파수에 기초한다.
수신기(1702)는 수신 클록 생성기(1712)에 의해 생성되는 적절한 시간 수신 클록에 기초하여 수신되는 신호들로부터 데이터를 복원하는 데이터 복원 컴포넌트(예를 들어, 회로)(1710)를 포함한다. 그 다음, 수신 클록 생성기(1712)는 발진기 회로(1714)(예를 들어, 여기에서 논의되는 바와 같은 수정 발진기 회로)에 의해 생성되는 클록의 주파수 및 위상을 조정하기 위해서 동기화 및 트래킹 회로를 이용할 수 있다.
동작 시에, 수신되는 데이터 신호는 조정된 수신된 데이터 신호를 데이터 복원 컴포넌트(1710) 및 수신 클록 생성기(1712)로 제공하는 증폭 및 필터링 컴포넌트(1716)로 제공된다. 따라서, 수신되는 데이터 신호는 수신 클록 생성기(1712)가 자신의 생성된 수신 클록 신호들(예를 들어, 도 15의 출력 신호들의 세트(1512))과 비교하는 도 15의 입력 신호들의 세트(1514)를 포함할 수 있다. 따라서, 수신 클록 생성기(1712)는 수신 클록 신호가 수신되는 데이터 신호와 동기화되고 이를 트래킹하도록 필요에 따라, 자신의 제어 및 임계 신호들의 값을 조정할 것이다. 이러한 방식으로, 데이터 복원 컴포넌트(1710)에는 수신되는 데이터 신호들로부터 데이터를 추출하기 위해서 효과적으로 사용될 수 있는 수신 클록 신호가 제공될 수 있다.
여기에서의 교시내용들은 적어도 하나의 다른 디바이스와 통신하기 위한 다양한 컴포넌트들을 사용하는 디바이스로 통합될 수 있다. 도 18은 디바이스들 사이의 통신을 용이하게 하기 위해서 사용될 수 있는 몇몇 예시적인 컴포넌트들을 도시한다. 여기서, 제 1 디바이스(1802) 및 제 2 디바이스(1804)는 적합한 매체를 통해 무선 통신 링크(1806)를 통해 통신하도록 적응된다.
처음에, 디바이스(1802)로부터 디바이스(1804)로(예를 들어, 역방향 링크) 정보를 전송하는데 관련되는 컴포넌트들이 다루어질 것이다. 송신 ("TX") 데이터 프로세서(1808)는 데이터 버퍼(1810) 또는 소정의 다른 적합한 컴포넌트로부터 트래픽 데이터(예를 들어, 데이터 패킷들)을 수신한다. 송신 데이터 프로세서(1808)는 선택된 코딩 및 변조 방식에 기초하여 각각의 데이터 패킷을 프로세싱(예를 들어, 인코딩, 인터리빙 및 심볼 매핑)하고, 데이터 심볼들을 제공한다. 일반적으로, 데이터 심볼은 데이터에 대한 변조 심볼이고, 파일럿 심볼은 (선험적으로 알려져 있는) 파일럿에 대한 변조 심볼이다. 변조기(1812)는 데이터 심볼들, 파일럿 심볼들 및 역방향 링크를 위한 가능한 시그널링을 수신하고, 시스템에 의해 특정되는 바와 같은 변조(예를 들어, OFDM 또는 소정의 다른 적합한 변조) 및/또는 다른 프로세싱을 수행하며, 출력 칩들의 스트림을 제공한다. 송신기("TMTR")(1814)는 출력 칩 스트림을 프로세싱(예를 들어, 아날로그로 변환, 필터링, 증폭 및 주파수 상향변환)하고, 이후 안테나(1816)로부터 송신되는 변조된 신호를 생성한다.
(디바이스(1804)와 통신하는 다른 디바이스들로부터의 신호들과 함께) 디바이스(1802)에 의해 전송되는 변조된 신호들은 디바이스(1804)의 안테나(1818)에 의해 수신된다. 수신기("RCVR")(1820)는 안테나(1818)로부터 수신된 신호를 프로세싱(예를 들어, 조정 및 디지털화)하고 수신된 샘플들을 제공한다. 복조기("DEMOD")(1822)는 수신된 샘플들을 프로세싱(예를 들어, 복조 및 검출)하고, 다른 디바이스(들)에 의해 디바이스(1804)로 전송되는 데이터 심볼들의 잡음 추정치(noisy estimate)일 수 있는 검출된 데이터 심볼들을 제공한다. 수신("RX") 데이터 프로세서(1824)는 검출된 데이터 심볼들을 프로세싱(예를 들어, 심볼 디매핑, 디인터리빙 및 디코딩)하고, 각각의 송신 디바이스(예를 들어, 디바이스(1802))와 연관된 디코딩된 데이터를 제공한다.
이하, 디바이스(1804)로부터 디바이스(1802)로(예를 들어, 순방향 링크) 정보를 전송하는데 관련되는 컴포넌트들이 다루어질 것이다. 디바이스(1804)에서, 트래픽 데이터는 데이터 심볼들을 생성하기 위해서 송신 ("TX") 데이터 프로세서(1826)에 의해 프로세싱된다. 변조기(1828)는 데이터 심볼들, 파일럿 심볼들 및 순방향 링크를 위한 시그널링을 수신하고, 변조(예를 들어, OFDM 또는 소정의 다른 적합한 변조) 및/또는 다른 적절한 프로세싱을 수행하며, 송신기("TMTR")(1830)에 의해 추가적으로 조정되고 안테나(1818)로부터 전송되는 출력 칩 스트림을 제공한다. 일부 구현예들에서, 순방향 링크를 위한 시그널링은 역방향 링크를 통해 디바이스(1804)로 전송하는 모든 디바이스들(예를 들어, 단말들)에 대한 제어기(1832)에 의해 생성되는 (예를 들어, 통신 채널과 관련된) 전력 제어 커맨드(command)들 및 다른 정보를 포함할 수 있다.
디바이스(1802)에서, 디바이스(1804)에 의해 전송되는 변조된 신호는 안테나(1816)에 의해 수신되고, 수신기("RCVR")(1834)에 의해 조정 및 디지털화되며, 검출된 데이터 심볼들을 획득하기 위해서 복조기("DEMOD")(1836)에 의해 프로세싱된다. 수신("RX") 데이터 프로세서(1838)는 검출된 데이터 심볼들을 프로세싱하고, 디바이스(1802)를 위해서 디코딩된 데이터 및 순방향 링크 시그널링을 제공한다. 제어기(1840)는 데이터 전송을 제어하기 위해서 그리고 역방향 링크를 통한 디바이스(1804)로의 전송 전력을 제어하기 위해서 전력 제어 커맨드들 및 다른 정보를 수신한다.
제어기들(1840 및 1832)은 각각 디바이스(1802) 및 디바이스(1804)의 다양한 동작들을 지시(direct)한다. 예를 들어, 제어기는 적절한 필터를 결정하고, 필터에 대한 정보를 보고하며, 필터를 사용하여 정보를 디코딩할 수 있다. 데이터 메모리들(1842 및 1844)은 각각 제어기들(1840 및 1832)에 의해 사용되는 데이터 및 프로그램 코드들을 저장할 수 있다.
또한, 도 18은 여기에서 교시되는 바와 같이 통신 컴포넌트들이 신호 생성 기능성을 제공하는 하나 이상의 컴포넌트들을 포함할 수 있음을 예시한다. 예를 들어, 수신기(1824)는 클록 생성기 회로(1846)를 포함할 수 있고, 수신기(1820)는 클록 생성기 회로(1848)를 포함할 수 있다.
무선 디바이스는 여기에서 교시되는 바와 같이 생성되는 출력 신호(예를 들어, 발진 신호)의 사용을 통해 제공(예를 들어, 전송 또는 수신)되는 데이터에 기초하여 기능들을 수행하는 다양한 컴포넌트들을 포함할 수 있다. 예를 들어, 무선 헤드셋은 출력 신호의 사용을 통해 제공되는 데이터에 기초하여 오디오 출력을 제공하도록 적응되는 트랜스듀서를 포함할 수 있다. 무선 센싱 디바이스는 출력 신호의 사용을 통해 전송될 데이터를 제공하도록 적응되는 센서를 포함할 수 있다. 무선 시계(watch)는 출력 신호의 사용을 통해 제공되는 데이터에 기초하여 표시를 제공하도록 적응되는 사용자 인터페이스를 포함할 수 있다. 일례로서, 사용자 인터페이스는 디스플레이 스크린, 조명 엘리먼트(lighting element)들(예를 들어, LED 디바이스), 스피커, 온도-기반 표시자 또는 사용자에게 표시의 일부 형태(예를 들어, 시각, 청각, 진동-관련, 온도-관련 등)를 제공하는 소정의 다른 적합한 디바이스를 포함할 수 있다.
무선 디바이스는 임의의 적합한 무선 통신 기술에 기초하거나 또는 이를 지원하는 하나 이상의 무선 통신 링크들을 통해 통신할 수 있다. 예를 들어, 일부 양상들에서, 무선 디바이스는 네트워크와 연관될 수 있다. 일부 양상들에서 네트워크는 바디 영역 네트워크(body area network) 또는 개인 영역 네트워크(예를 들어, 초-광대역 네트워크)를 포함할 수 있다. 일부 양상들에서, 네트워크는 로컬 영역 네트워크 또는 광대역 네트워크를 포함할 수 있다. 무선 디바이스는 예를 들어, CDMA, TDMA, OFDM, OFDMA, WiMAX 및 Wi-Fi와 같은 다양한 무선 통신 기술들, 프로토콜들 또는 표준들 중 하나 이상을 지원하거나 사용할 수 있다. 이와 유사하게, 무선 디바이스는 다양한 대응하는 변조 또는 멀티플렉싱 방식들 중 하나 이상을 지원하거나 사용할 수 있다. 따라서, 무선 디바이스는 상기 또는 다른 무선 통신 기술들을 사용하여 하나 이상의 무선 통신 링크들을 통해 설정 및 통신하기 위한 적절한 컴포넌트들(예를 들어, 무선 인터페이스들)을 포함할 수 있다. 예를 들어, 디바이스는 무선 매체를 통한 통신을 용이하게 하는 다양한 컴포넌트들(예를 들어, 신호 생성기들 및 신호 프로세서들)을 포함할 수 있는 연관된 송신기 및 수신기 컴포넌트들(예를 들어, 송신기(108) 및 수신기(110))를 포함하는 무선 트랜시버를 포함할 수 있다.
일부 양상들에서, 무선 디바이스는 임펄스-기반 무선 통신 링크를 통해 통신할 수 있다. 예를 들어, 임펄스-기반 무선 통신 링크는 상대적으로 짧은 길이(예를 들어, 대략 수 나노초 또는 그 미만) 및 상대적으로 넓은 대역폭을 가지는 초-광대역 펄스들을 이용할 수 있다. 일부 양상들에서, 초-광대역 펄스들은 대략 20% 또는 그 이상의 비 대역폭(fractional bandwidth)을 가지고 그리고/또는 대략 500MHz 또는 그 이상의 대역폭을 가질 수 있다.
여기에서의 교시내용들은 다양한 장치들(예를 들어, 디바이스들)로 통합될 수 있다(예를 들어, 이들 내에서 구현되거나 이들에 의해 수행될 수 있다). 예를 들어, 여기에서 교시되는 하나 이상의 양상들은 폰(예를 들어, 셀룰러 폰), 개인용 데이터 보조기("PDA"), 엔터테인먼트 디바이스(예를 들어, 음악 또는 비디오 디바이스), 헤드셋(예를 들어, 헤드폰들, 이어폰 등), 마이크로폰, 의료 센싱 디바이스(예를 들어, 생체인식 센서, 심박계, 만보계, EKG 디바이스 등), 사용자 I/O 디바이스(예를 들어, 시계, 리모콘, 전등 스위치, 키보드, 마우스 등), 환경 센싱 디바이스(예를 들어, 타이어 공기압 모니터), 컴퓨터, 판매-시점 디바이스(point-of-sale device), 엔터테인먼트 디바이스, 보청기, 셋-톱 박스 또는 임의의 다른 적합한 디바이스로 통합될 수 있다.
이러한 디바이스들은 상이한 전력 및 데이터 요건들을 가질 수 있다. 일부 양상들에서, 여기에서의 교시내용들은 (예를 들어, 임펄스-기반 시그널링 방식 및 낮은 듀티 사이클 모드들의 사용을 통해) 저전력 애플리케이션들에서 사용하도록 적응될 수 있고, (예를 들어, 고-대역폭 펄스들의 사용을 통해) 상대적으로 높은 데이터 레이트들을 포함하는 다양한 데이터 레이트들을 지원할 수 있다.
일부 양상들에서, 무선 디바이스는 통신 시스템에 대한 액세스 디바이스(예를 들어, Wi-Fi 액세스 포인트)를 포함할 수 있다. 이러한 액세스 디바이스는 예를 들어, 유선 또는 무선 통신 링크를 통해 다른 네트워크(예를 들어, 인터넷 또는 셀룰러 네트워크와 같은 광대역 네트워크)로의 접속성(connectivity)을 제공할 수 있다. 따라서, 액세스 디바이스는 다른 디바이스(예를 들어, Wi-Fi 스테이션)가 다른 네트워크 또는 소정의 다른 기능성에 액세스할 수 있게 할 수 있다. 또한, 디바이스들 중 하나 또는 둘 모두가 휴대용이거나 일부 경우들에서는, 상대적으로 비-휴대용일 수 있음이 이해되어야 한다.
여기에서 설명되는 컴포넌트들은 다양한 방식들로 구현될 수 있다. 도 19-21을 참조하면, 장치들(1900, 2000 및 2100)은 예를 들어, 하나 이상의 집적 회로들(예를 들어, ASIC)에 의해 구현되는 기능들을 표현할 수 있거나, 여기에서 교시되는 바와 다른 소정의 방식으로 구현될 수 있는 일련의 상관된 기능적 블록들로서 표현된다. 여기에서 논의되는 바와 같이, 집적 회로는 프로세서, 소프트웨어, 다른 컴포넌트들 또는 이들의 소정의 조합을 포함할 수 있다.
장치들(1900-2100)은 다양한 도면들에 대하여 상기에서 설명된 기능들 중 하나 이상을 수행할 수 있는 하나 이상의 모듈들을 포함할 수 있다. 예를 들어, 제공하기 위한 ASIC(1902, 2002 또는 2102)는 예를 들어, 여기에서 논의되는 바와 같은 발진기 회로에 대응할 수 있다. 비교하기 위한 ASIC(1904 또는 2104)는 예를 들어, 여기에서 논의되는 바와 같은 비교기에 대응할 수 있다. 생성하기 위한 ASIC(1906)는 예를 들어, 여기에서 논의되는 바와 같은 임계 회로에 대응할 수 있다. 저장하기 위한 ASIC(1908 또는 2108)는 예를 들어, 여기에서 논의되는 바와 같은 데이터 메모리에 대응할 수 있다. 복원하기 위한 ASIC(1910, 2008 또는 2110)는 예를 들어, 여기에서 논의되는 바와 같은 데이터 복원 회로에 대응할 수 있다. 결합시키기 위한 ASIC(2004)는 예를 들어, 여기에서 논의되는 바와 같은 리액티브 회로에 대응할 수 있다. 변경하기 위한 ASIC(2006)는 예를 들어, 여기에서 논의되는 바와 같은 제어 회로에 대응할 수 있다. 야기하기 위한 ASIC(2106)는 예를 들어, 여기에서 논의되는 바와 같은 시간 및 주파수 트래킹 회로에 대응할 수 있다.
전술된 바와 같이, 일부 양상들에서 이러한 컴포넌트들은 적절한 프로세서 컴포넌트들을 통해 구현될 수 있다. 일부 양상들에서, 이러한 프로세서 컴포넌트들은 여기에서 교시되는 바와 같은 구조를 사용하여 적어도 부분적으로 구현될 수 있다. 일부 양상들에서, 프로세서는 이러한 컴포넌트들 중 하나 이상의 기능성의 일부 또는 전부를 구현하도록 적응될 수 있다. 일부 양상들에서, 파선 박스들에 의해 표현되는 컴포넌트들 중 하나 이상은 선택적이다.
전술된 바와 같이, 장치들(1900-2100)은 하나 이상의 집적 회로들을 포함할 수 있다. 예를 들어, 일부 양상들에서, 단일 집적 회로는 예시되는 컴포넌트들 중 하나 이상의 기능성을 구현할 수 있지만, 다른 양상들에서, 둘 이상의 집적 회로는 예시되는 컴포넌트들 중 하나 이상의 기능성을 구현할 수 있다.
또한, 도 19-21에 의해 표현되는 컴포넌트들 및 기능들 뿐만 아니라 여기에서 설명되는 다른 컴포넌트들 및 기능들은 임의의 적합한 수단을 사용하여 구현될 수 있다. 이러한 수단은 여기에서 교시되는 바와 같은 대응하는 구조를 사용하여 적어도 부분적으로 구현될 수도 있다. 예를 들어, 전술된 컴포넌트들은 도면 19-21의 컴포넌트들"을 위한 ASIC"와 관련하여 유사하게 지정되는 기능성"을 위한 수단"에 대응할 수도 있다. 따라서, 일부 양상들에서, 이러한 수단 중 하나 이상은 여기에서 교시되는 바와 같은 프로세서 컴포넌트들, 집적 회로들 또는 다른 적합한 구조 중 하나 이상을 사용하여 구현될 수 있다.
또한, "제 1", "제 2" 등과 같은 지정표현(designation)을 사용하는 여기에서의 엘리먼트에 대한 임의의 지칭은 일반적으로 이러한 엘리먼트들의 양 또는 순서를 제한하지 않음이 이해되어야 한다. 오히려, 이러한 지정표현들은 둘 이상의 상이한 엘리먼트들을 구별하는 편리한 방법으로서 여기에서 사용된다. 따라서, 제 1 및 제 2 엘리먼트들로의 지칭은 단지 2개의 엘리먼트들이 사용될 수 있거나 제 1 엘리먼트가 소정의 방식으로 제 2 엘리먼트를 선행하여야 함을 의미하지 않는다. 또한, 달리 명시되지 않는 한, 엘리먼트들의 세트는 하나 이상의 엘리먼트들을 포함할 수 있다.
당업자들은 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있음을 이해할 것이다. 예를 들어, 본 명세서 전반에 걸쳐 언급될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장 또는 자기 입자들, 광 필드들 또는 광 입자들, 또는 이들 임의의 조합에 의해 표현될 수 있다.
당업자들은 여기에서 기재된 양상들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 프로세서들, 수단, 회로들 및 알고리즘 단계들 중 임의의 것이 전자 하드웨어(예를 들어, 소스 코딩 또는 소정의 다른 기법을 사용하여 설계될 수 있는 디지털 구현, 아날로그 구현, 또는 이들의 조합), (편의상, 여기에서 "소프트웨어" 또는 "소프트웨어 모듈"로서 지칭될 수 있는) 명령들을 포함하는 프로그램 또는 설계 코드의 다양한 형태들, 또는 이들 조합들로서 구현될 수 있음을 추가적으로 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환성을 보다 명확하게 예시하기 위해서, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들은 일반적으로 이들의 기능적 관점에서 전술되었다. 이러한 기능성이 하드웨어로서 구현되는지, 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 대하여 부가된 설계 제한들에 의존한다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대하여 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 발명의 범위를 벗어나는 것으로 해석되어서는 안된다.
여기에서 기재된 양상들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 집적 회로("IC"), 액세스 단말, 또는 액세스 포인트에 의해 수행되거나 이들 내에서 구현될 수 있다. IC는 범용 프로세서, 디지털 신호 처리기(DSP), 주문형 집적회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA), 또는 다른 프로그램가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 전기적 컴포넌트들, 광학적 컴포넌트들, 기계적 컴포넌트들 또는 이러한 기능들을 수행하도록 설계된 이들의 임의의 조합을 포함할 수 있으며, IC 내부에, IC 외부에, 또는 이 둘 모두에 상주하는 코드들 또는 명령들을 실행할 수 있다. 범용 프로세서는 마이크로프로세서 일 수 있지만, 대안적으로, 이러한 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 프로세서는 예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 이러한 임의의 다른 구성의 조합과 같은 컴퓨팅 디바이스들의 조합으로서 구현될 수도 있다.
임의의 기재된 프로세서에서의 단계들의 임의의 특정 순서 또는 계층(hierarchy)이 예시적인 방법의 일례임이 이해된다. 설계 선호도(preference)에 기초하여, 상기 프로세스들의 단계들의 특정 순서 또는 계층이 재배열될 수 있지만, 본 발명의 범위 내에 있음이 이해된다. 첨부되는 방법 청구항들은 예시적인 순서로 다양한 단계들의 엘리먼트들을 제시하고, 이들은 제시된 특정 순서 또는 계층들로 제한되는 것으로 의미되지 않는다.
여기에서 기재된 양상들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들의 조합에서 직접 구현될 수 있다. (예를 들어, 실행가능한 명령들 및 관련 데이터를 포함하는) 소프트웨어 모듈 및 다른 데이터는 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 휴대용 디스크, CD-ROM, 또는 공지된 컴퓨터-판독가능 저장 매체의 임의의 다른 형태와 같은 데이터 메모리 내에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 상기 저장 매체로부터 정보(예를 들어, 코드)를 판독하고, 상기 저장 매체에 정보를 기록할 수 있도록 예를 들어, (편의상, 여기에서 "프로세서"로서 지칭될 수 있는) 컴퓨터/프로세서와 같은 머신에 결합(couple)될 수 있다. 예시적인 저장 매체는 프로세서의 구성요소일 수 있다. 이러한 프로세서 및 저장매체는 ASIC 내에 상주할 수 있다. ASIC는 사용자 장비 내에 상주할 수 있다. 대안적으로, 이러한 프로세서 및 저장 매체는 사용자 장비에서 이산 컴포넌트들로서 상주할 수 있다. 또한, 일부 양상들에서, 임의의 적합한 컴퓨터-프로그램 물건은 본 발명의 양상들 중 하나 이상과 관련된 코드들(예를 들어, 적어도 하나의 컴퓨터에 의해 실행가능함)을 포함하는 컴퓨터-판독가능 매체를 포함할 수 있다. 일부 양상들에서, 컴퓨터 프로그램 물건은 패키징 물질(packaging material)들을 포함할 수 있다.
기재된 양상들에 대한 상기 설명은 당업자가 본 발명을 제작하거나 또는 사용할 수 있도록 제공된다. 이러한 양상들에 대한 다양한 변형들은 당업자들에게 명백할 것이며, 여기에서 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 양상들에 적용될 수 있다. 따라서, 본 발명은 여기에서 도시된 양상들로 제한되는 것으로 의도되는것이 아니라, 여기에 기재된 원리들 및 신규한 특징들과 일관되는 가장 넓은 범위에 따르는 것으로 해석되어야 할 것이다.

Claims (40)

  1. 신호를 제공하기 위한 장치로서,
    발진 신호(oscillating signal)를 제공하도록 구성되는 발진기 회로;
    출력 신호를 제공하기 위해서 상기 발진 신호를 조정가능한 임계치와 비교하도록 구성되는 비교기; 및
    상기 출력 신호의 위상을 스큐잉(skew)하기 위해서 상기 조정가능한 임계치를 생성하도록 구성되는 임계 회로를 포함하는,
    신호를 제공하기 위한 장치.
  2. 제 1 항에 있어서,
    조정가능한 임계 값들의 세트를 저장하도록 구성되는 데이터 메모리 ― 상기 조정가능한 임계 값들 각각은 상기 출력 신호에 대한 상이한 위상 오프셋과 연관됨 ― 를 더 포함하고,
    상기 임계 회로는 상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계 값들 중 하나를 선택하도록 추가적으로 구성되는,
    신호를 제공하기 위한 장치.
  3. 제 1 항에 있어서,
    적어도 하나의 다른 출력 신호를 제공하기 위해서 상기 발진 신호를 적어도 하나의 다른 조정가능한 임계치와 비교하도록 구성되는 적어도 하나의 다른 비교기를 더 포함하고,
    상기 임계 회로는 상기 적어도 하나의 다른 출력 신호의 각각의 위상을 스큐잉하기 위해서 상기 적어도 하나의 다른 조정가능한 임계치를 생성하도록 추가적으로 구성되는,
    신호를 제공하기 위한 장치.
  4. 제 3 항에 있어서,
    조정가능한 임계 값들의 세트를 저장하도록 구성되는 데이터 메모리 ― 상기 조정가능한 임계 값들 각각은 상이한 위상 오프셋과 연관됨 ― 를 더 포함하고,
    상기 임계 회로는 상기 출력 신호들의 위상들을 스큐잉하기 위해서 상기 조정가능한 임계 값들의 세트 중 적어도 하나를 선택하도록 추가적으로 구성되는,
    신호를 제공하기 위한 장치.
  5. 제 1 항에 있어서,
    상기 비교기는 인버터로 하여금 상기 출력 신호의 극성(polarity)을 스위칭하도록 하는 상기 발진 신호의 레벨을 결정하는 조정가능한 결정 임계치를 가지는 상기 인버터를 포함하고; 그리고
    상기 조정가능한 임계치의 조정은 상기 결정 임계치를 변경하는,
    신호를 제공하기 위한 장치.
  6. 제 1 항에 있어서,
    상기 비교기는 조정가능한 바이어스(bias)를 가지는 트랜지스터 회로를 포함하고; 그리고
    상기 조정가능한 임계치의 조정은 상기 바이어스를 조정하는,
    신호를 제공하기 위한 장치.
  7. 제 1 항에 있어서,
    상기 발진기 회로는 인버터와 병렬로 결합(couple)되는 수정 발진기(crystal oscillator)를 포함하는,
    신호를 제공하기 위한 장치.
  8. 제 1 항에 있어서,
    상기 임계 회로는 트래킹 루프에서 구현되고; 그리고
    상기 트래킹 루프는 다른 신호의 위상을 트래킹하기 위해서 상기 출력 신호의 위상을 스큐잉하도록 구성되는,
    신호를 제공하기 위한 장치.
  9. 제 8 항에 있어서,
    상기 다른 신호는 수신되는 신호로부터 복원되는 클록 신호를 포함하는,
    신호를 제공하기 위한 장치.
  10. 제 1 항에 있어서,
    상기 발진기 회로는 대략 10 이상의 품질 인자를 가지는,
    신호를 제공하기 위한 장치.
  11. 제 1 항에 있어서,
    상기 출력 신호에 기초하여 초-광대역 펄스들로부터 데이터를 복원하도록 구성되는 데이터 복원 회로를 더 포함하는,
    신호를 제공하기 위한 장치.
  12. 제 11 항에 있어서,
    상기 초-광대역 펄스들은 대략 20% 이상의 비 대역폭(fractional bandwidth), 대략 500 MHz 이상의 대역폭, 또는 대략 20% 이상의 비 대역폭 및 대략 500 MHz 이상의 대역폭과 연관되는,
    신호를 제공하기 위한 장치.
  13. 신호를 제공하는 방법으로서,
    발진 신호를 제공하는 단계;
    출력 신호를 제공하기 위해서 상기 발진 신호를 조정가능한 임계치와 비교하는 단계; 및
    상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계치를 생성하는 단계를 포함하는,
    신호 제공 방법.
  14. 제 13 항에 있어서,
    조정가능한 임계 값들의 세트를 저장하는 단계 ― 상기 조정가능한 임계 값들 각각은 상기 출력 신호에 대한 상이한 위상 오프셋과 연관됨 ― 를 더 포함하고,
    상기 조정가능한 임계치의 생성은 상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계 값들 중 하나를 선택하는 것을 포함하는,
    신호 제공 방법.
  15. 제 13 항에 있어서,
    적어도 하나의 다른 출력 신호를 제공하기 위해서 상기 발진 신호를 적어도 하나의 다른 조정가능한 임계치와 비교하는 단계; 및
    상기 적어도 하나의 다른 출력 신호 각각의 위상을 스큐잉하기 위해서 상기 적어도 하나의 다른 조정가능한 임계치를 생성하는 단계를 더 포함하는,
    신호 제공 방법.
  16. 제 15 항에 있어서,
    조정가능한 임계 값들의 세트를 저장하는 단계 ― 상기 조정가능한 임계 값들 각각은 상이한 위상 오프셋과 연관됨 ― 를 더 포함하고,
    상기 적어도 하나의 다른 조정가능한 임계치의 생성은 상기 출력 신호들의 위상들을 스큐잉하기 위해서 상기 조정가능한 임계 값들의 세트 중 적어도 하나를 선택하는 것을 포함하는,
    신호 제공 방법.
  17. 제 13 항에 있어서,
    상기 비교는 인버터로 하여금 상기 출력 신호의 극성을 스위칭하도록 하는 상기 발진 신호의 레벨을 결정하는 조정가능한 결정 임계치를 가지는 상기 인버터에 의해 수행되고; 그리고
    상기 조정가능한 임계치의 조정은 상기 결정 임계치를 변경하는,
    신호 제공 방법.
  18. 제 13 항에 있어서,
    상기 비교는 조정가능한 바이어스를 가지는 트랜지스터 회로에 의해 수행되고; 그리고
    상기 조정가능한 임계치의 조정은 상기 바이어스를 조정하는,
    신호 제공 방법.
  19. 제 13 항에 있어서,
    상기 발진 신호는 인버터와 병렬로 결합되는 수정 발진기를 포함하는 발진기 회로에 의해 제공되는,
    신호 제공 방법.
  20. 제 13 항에 있어서,
    상기 조정가능한 임계의 생성은 트래킹 루프에서 구현되고; 그리고
    상기 트래킹 루프는 다른 신호의 위상을 트래킹하기 위해서 상기 출력 신호의 위상을 스큐잉하는,
    신호 제공 방법.
  21. 제 20 항에 있어서,
    상기 다른 신호는 수신되는 신호로부터 복원되는 클록 신호를 포함하는,
    신호 제공 방법.
  22. 제 13 항에 있어서,
    상기 발진 신호를 제공하는 발진기 회로는 대략 10 이상의 품질 인자를 가지는,
    신호 제공 방법.
  23. 제 13 항에 있어서,
    상기 출력 신호에 기초하여 초-광대역 펄스들로부터 데이터를 복원하는 단계를 더 포함하는,
    신호 제공 방법.
  24. 제 23 항에 있어서,
    상기 초-광대역 펄스들은 대략 20% 이상의 비 대역폭, 대략 500 MHz 이상의 대역폭, 또는 대략 20% 이상의 비 대역폭 및 대략 500 MHz 이상의 대역폭과 연관되는,
    신호 제공 방법.
  25. 신호를 제공하기 위한 장치로서,
    발진 신호를 제공하기 위한 수단;
    출력 신호를 제공하기 위해서 상기 발진 신호를 조정가능한 임계치와 비교하기 위한 수단; 및
    상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계치를 생성하기 위한 수단을 포함하는,
    신호를 제공하기 위한 장치.
  26. 제 25 항에 있어서,
    조정가능한 임계 값들의 세트를 저장하기 위한 수단 ― 상기 조정가능한 임계 값들 각각은 상기 출력 신호에 대한 상이한 위상 오프셋과 연관됨 ― 을 더 포함하고,
    상기 생성하기 위한 수단은 상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계 값들 중 하나를 선택하는,
    신호를 제공하기 위한 장치.
  27. 제 25 항에 있어서,
    상기 비교하기 위한 수단은 적어도 하나의 다른 출력 신호를 제공하기 위해서 상기 발진 신호를 적어도 하나의 다른 조정가능한 임계치와 비교하고; 그리고,
    상기 생성하기 위한 수단은 상기 적어도 하나의 다른 출력 신호의 각각의 위상을 스큐잉하기 위해서 상기 적어도 하나의 다른 조정가능한 임계치를 생성하는,
    신호를 제공하기 위한 장치.
  28. 제 27 항에 있어서,
    조정가능한 임계 값들의 세트를 저장하기 위한 수단 ― 상기 조정가능한 임계 값들 각각은 상이한 위상 오프셋과 연관됨 ― 을 더 포함하고,
    상기 생성하기 위한 수단은 상기 출력 신호들의 위상들을 스큐잉하기 위해서 상기 조정가능한 임계 값들의 세트 중 적어도 하나를 선택하는,
    신호를 제공하기 위한 장치.
  29. 제 25 항에 있어서,
    상기 비교하기 위한 수단은 인버터로 하여금 상기 출력 신호의 극성을 스위칭하도록 하는 상기 발진 신호의 레벨을 결정하는 조정가능한 결정 임계치를 가지는 상기 인버터를 포함하고; 그리고
    상기 조정가능한 임계치의 조정은 상기 결정 임계치를 변경하는,
    신호를 제공하기 위한 장치.
  30. 제 25 항에 있어서,
    상기 비교하기 위한 수단은 조정가능한 바이어스를 가지는 트랜지스터 회로를 포함하고; 그리고
    상기 조정가능한 임계치의 조정은 상기 바이어스를 조정하는,
    신호를 제공하기 위한 장치.
  31. 제 25 항에 있어서,
    상기 제공하기 위한 수단은 인버터와 병렬로 결합되는 수정 발진기를 포함하는,
    신호를 제공하기 위한 장치.
  32. 제 25 항에 있어서,
    상기 생성하기 위한 수단은 트래킹 루프에서 구현되고; 그리고
    상기 트래킹 루프는 다른 신호의 위상을 트래킹하기 위해서 상기 출력 신호의 위상을 스큐잉하도록 구성되는,
    신호를 제공하기 위한 장치.
  33. 제 32 항에 있어서,
    상기 다른 신호는 수신되는 신호로부터 복원되는 클록 신호를 포함하는,
    신호를 제공하기 위한 장치.
  34. 제 25 항에 있어서,
    상기 제공하기 위한 수단은 대략 10 이상의 품질 인자를 가지는,
    신호를 제공하기 위한 장치.
  35. 제 25 항에 있어서,
    상기 출력 신호에 기초하여 초-광대역 펄스들로부터 데이터를 복원하기 위한 수단을 더 포함하는,
    신호를 제공하기 위한 장치.
  36. 제 35 항에 있어서,
    상기 초-광대역 펄스들은 대략 20% 이상의 비 대역폭, 대략 500 MHz 이상의 대역폭, 또는 대략 20% 이상의 비 대역폭 및 대략 500 MHz 이상의 대역폭과 연관되는,
    신호를 제공하기 위한 장치.
  37. 코드들을 포함하는 컴퓨터-판독가능 매체를 포함하는 신호를 제공하기 위한 컴퓨터-프로그램 물건으로서,
    상기 코드들은,
    발진 신호를 제공하고;
    출력 신호를 제공하기 위해서 상기 발진 신호를 조정가능한 임계치와 비교하고; 그리고
    상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계치를 생성하도록 적어도 하나의 컴퓨터에 의해 실행가능한,
    컴퓨터-프로그램 물건.
  38. 헤드셋으로서,
    발진 신호를 제공하도록 구성되는 발진기 회로;
    출력 신호를 제공하기 위해서 상기 발진 신호를 조정가능한 임계치와 비교하도록 구성되는 비교기;
    상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계치를 생성하도록 구성되는 임계 회로; 및
    상기 출력 신호의 사용을 통해 제공되는 데이터에 기초하여 오디오 출력을 제공하도록 적응되는 트랜스듀서(transducer)를 포함하는,
    헤드셋.
  39. 시계로서,
    발진 신호를 제공하도록 구성되는 발진기 회로;
    출력 신호를 제공하기 위해서 상기 발진 신호를 조정가능한 임계치와 비교하도록 구성되는 비교기;
    상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계치를 생성하도록 구성되는 임계 회로; 및
    상기 출력 신호의 사용을 통해 제공되는 데이터에 기초하여 표시를 제공하도록 적응되는 사용자 인터페이스를 포함하는,
    시계.
  40. 무선 통신을 위한 센싱 디바이스로서,
    발진 신호를 제공하도록 구성되는 발진기 회로;
    출력 신호를 제공하기 위해서 상기 발진 신호를 조정가능한 임계치와 비교하도록 구성되는 비교기;
    상기 출력 신호의 위상을 스큐잉하기 위해서 상기 조정가능한 임계치를 생성하도록 구성되는 임계 회로; 및
    상기 출력 신호의 사용을 통해 전송될 데이터를 제공하도록 적응되는 센서를 포함하는,
    센싱 디바이스.
KR1020107008605A 2007-09-21 2007-09-24 조정가능한 위상을 사용하는 신호 생성기 KR101148348B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US11/859,354 US7965805B2 (en) 2007-09-21 2007-09-21 Signal generator with signal tracking
US11/859,723 US8385474B2 (en) 2007-09-21 2007-09-21 Signal generator with adjustable frequency
US11/859,723 2007-09-21
US11/859,335 US8446976B2 (en) 2007-09-21 2007-09-21 Signal generator with adjustable phase
US11/859,335 2007-09-21
US11/859,354 2007-09-21
PCT/US2007/079338 WO2009038588A1 (en) 2007-09-21 2007-09-24 Signal generator with adjustable phase

Publications (2)

Publication Number Publication Date
KR20100054165A true KR20100054165A (ko) 2010-05-24
KR101148348B1 KR101148348B1 (ko) 2012-05-21

Family

ID=39295559

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020107008605A KR101148348B1 (ko) 2007-09-21 2007-09-24 조정가능한 위상을 사용하는 신호 생성기
KR1020107008717A KR20100057693A (ko) 2007-09-21 2007-09-24 조정가능한 주파수를 가진 신호 발생기
KR1020127031126A KR101537012B1 (ko) 2007-09-21 2007-09-24 조정가능한 주파수를 가진 신호 발생기
KR1020107008602A KR101172961B1 (ko) 2007-09-21 2007-09-24 신호 트래킹을 사용하는 신호 생성기

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020107008717A KR20100057693A (ko) 2007-09-21 2007-09-24 조정가능한 주파수를 가진 신호 발생기
KR1020127031126A KR101537012B1 (ko) 2007-09-21 2007-09-24 조정가능한 주파수를 가진 신호 발생기
KR1020107008602A KR101172961B1 (ko) 2007-09-21 2007-09-24 신호 트래킹을 사용하는 신호 생성기

Country Status (6)

Country Link
EP (3) EP2191572A1 (ko)
JP (6) JP5826492B2 (ko)
KR (4) KR101148348B1 (ko)
CN (3) CN101803193B (ko)
TW (3) TW200915725A (ko)
WO (3) WO2009038589A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599272B (zh) * 2012-09-14 2017-09-11 蘭姆研究公司 根據三個或更多狀態之功率及頻率調整
CN103944544B (zh) 2014-02-27 2017-01-04 英特尔公司 多相位信号产生器及多相位信号产生方法
JP6455174B2 (ja) * 2015-01-22 2019-01-23 セイコーエプソン株式会社 回路装置、電子機器、移動体及び物理量検出装置の製造方法
MX2019000888A (es) * 2016-07-22 2019-06-03 Proteus Digital Health Inc Percepcion y deteccion electromagnetica de marcadores de evento ingeribles.
TWI725592B (zh) * 2019-10-29 2021-04-21 新唐科技股份有限公司 測試電路
CN111447161B (zh) * 2020-04-03 2023-03-28 杭州易百德微电子有限公司 判决方法和判决模块
US11894099B2 (en) 2020-12-28 2024-02-06 Micron Technology, Inc. Programmable memory timing
CN112511106A (zh) * 2021-02-04 2021-03-16 南京邮电大学 一种基于多相注入振荡器的晶体振荡器电路

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445558A (en) * 1977-09-17 1979-04-10 Citizen Watch Co Ltd Frequency adjusting set for oscillator
JPS5758214A (en) * 1980-09-24 1982-04-07 Sony Corp Forming circuit of data sampling clock
US5952956A (en) 1984-12-03 1999-09-14 Time Domain Corporation Time domain radio transmission system
JPS61251259A (ja) * 1985-04-26 1986-11-08 Japan Radio Co Ltd 位相制御識別判定回路
JPH01133420A (ja) * 1987-11-18 1989-05-25 Victor Co Of Japan Ltd フェーズ・ロックド・ループ
JPH01205607A (ja) * 1988-02-10 1989-08-18 Nippon Dempa Kogyo Co Ltd 電圧制御型圧電発振器
JPH02206905A (ja) * 1989-02-07 1990-08-16 Fujitsu Ltd 線形増幅器
DE3920008A1 (de) * 1989-06-20 1991-01-10 Philips Patentverwaltung Phasenregelkreis
JP2003091941A (ja) * 1989-10-30 2003-03-28 Hitachi Ltd 記憶装置
JP3077151B2 (ja) * 1990-02-13 2000-08-14 日本電気株式会社 周波数合成方式と周波数合成器
JP2785996B2 (ja) * 1990-04-19 1998-08-13 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
JPH0520407U (ja) * 1991-06-21 1993-03-12 シチズン時計株式会社 温度補償型水晶発振器
JP2993200B2 (ja) * 1991-07-31 1999-12-20 日本電気株式会社 位相同期ループ
JPH0563747A (ja) * 1991-08-30 1993-03-12 Kenwood Corp 高精度移相器
JPH0553330U (ja) 1991-12-13 1993-07-13 日本無線株式会社 位相同期発振回路
US5227679A (en) * 1992-01-02 1993-07-13 Advanced Micro Devices, Inc. Cmos digital-controlled delay gate
JP2880013B2 (ja) * 1992-02-10 1999-04-05 沖電気工業株式会社 クロック発振回路及びクロック抽出回路
JP3884948B2 (ja) * 1992-06-05 2007-02-21 株式会社日立製作所 クロックの分配供給をする回路装置
GB2268647B (en) * 1992-07-02 1996-04-10 Motorola Inc Voltage controlled oscillator
WO1994020888A2 (en) * 1993-03-10 1994-09-15 National Semiconductor Corporation Radio frequency telecommunications transceiver
JPH06276089A (ja) * 1993-03-23 1994-09-30 Fujitsu General Ltd Ｐｌｌ回路
KR960002463B1 (ko) * 1993-12-11 1996-02-17 한국전기통신공사 고속데이타 전송에서의 디지틀 데이타 리타이밍 장치
JPH07202671A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体集積回路
JP3270880B2 (ja) * 1994-06-30 2002-04-02 ソニー株式会社 水晶発振回路
US5677927A (en) 1994-09-20 1997-10-14 Pulson Communications Corporation Ultrawide-band communication system and method
US5459530A (en) * 1994-12-14 1995-10-17 At&T Ipm Corp. Apparatus for matching colors in image signals
JPH08279716A (ja) * 1995-04-07 1996-10-22 Victor Co Of Japan Ltd 角度変調回路
JPH09289439A (ja) * 1996-04-22 1997-11-04 Sony Corp 位相調整回路
JP3176331B2 (ja) * 1997-10-15 2001-06-18 山形日本電気株式会社 Ｐｌｌ回路
US6052036A (en) * 1997-10-31 2000-04-18 Telefonaktiebolaget L M Ericsson Crystal oscillator with AGC and on-chip tuning
JPH11214990A (ja) * 1998-01-21 1999-08-06 Internatl Business Mach Corp <Ibm> フェ−ズ・ロック・ル−プ
JP2000091912A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd 半導体装置
JP2001136061A (ja) * 1999-08-26 2001-05-18 Sanyo Electric Co Ltd Ｐｌｌ装置
US7088795B1 (en) * 1999-11-03 2006-08-08 Pulse-Link, Inc. Ultra wide band base band receiver
JP2001186014A (ja) * 1999-12-22 2001-07-06 Mitsubishi Electric Corp 位相同期装置、位相同期方法および通信装置
JP2001186017A (ja) * 1999-12-27 2001-07-06 Nec Corp Ｐｌｌ回路
JP2002009544A (ja) * 2000-06-19 2002-01-11 Nec Corp 電圧制御発振器
JP2002198808A (ja) * 2000-10-19 2002-07-12 Sony Corp Ｐｌｌ回路および光通信受信装置
FI113112B (fi) * 2000-12-22 2004-02-27 Nokia Corp Menetelmä oskillaattorin säätämiseksi
JP3782952B2 (ja) * 2001-07-06 2006-06-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｐｌｌ回路及びクロック生成方法
JP3762988B2 (ja) * 2002-07-09 2006-04-05 独立行政法人産業技術総合研究所 クロック信号タイミング調整のための遅延回路を有するデジタル回路
JP4164301B2 (ja) * 2002-07-16 2008-10-15 株式会社日立製作所 多周波ｐｌｌ発振器及びそれを用いた多周波ｃｗレーダ
US7187705B1 (en) 2002-12-23 2007-03-06 Cypress Semiconductor Corporation Analog spread spectrum signal generation circuit
JP3901693B2 (ja) * 2003-03-28 2007-04-04 沖電気工業株式会社 発振回路及び発振回路制御方法
JP2005064896A (ja) * 2003-08-13 2005-03-10 Renesas Technology Corp 同期クロック発生回路
DE10345497B4 (de) * 2003-09-30 2006-12-21 Infineon Technologies Ag Oszillatorschaltung, insbesondere für den Mobilfunk
WO2005057840A1 (ja) * 2003-12-08 2005-06-23 Nec Corporation クロックデータ再生回路
US7081789B2 (en) * 2003-12-24 2006-07-25 Telefonaktiebolaget Lm Erisson (Publ) Switched capacitor circuit compensation apparatus and method
US6949981B2 (en) 2004-02-18 2005-09-27 International Business Machines Corporation Dynamic threshold for VCO calibration
JP4050303B2 (ja) 2004-05-17 2008-02-20 三菱電機株式会社 フェイズ・ロックド・ループ（ｐｌｌ）回路及びその位相同期方法及びその動作解析方法
JP4331081B2 (ja) * 2004-09-30 2009-09-16 日本電信電話株式会社 クロック・データリカバリ回路
US7536164B2 (en) * 2004-09-30 2009-05-19 Silicon Laboratories Inc. Controlling the frequency of an oscillator
JP2006135829A (ja) * 2004-11-09 2006-05-25 Renesas Technology Corp 可変インダクタ並びにそれを用いた発振器及び情報機器
CN1815892B (zh) * 2005-01-31 2011-09-28 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路
KR20060091507A (ko) * 2005-02-15 2006-08-21 삼성전자주식회사 병렬구조의 스위치드 가변 인덕터 회로
JP2006303554A (ja) * 2005-04-15 2006-11-02 Renesas Technology Corp 論理レベル変換回路及びそれを用いた位相同期回路
JP4316591B2 (ja) * 2005-08-01 2009-08-19 マーベル ワールド トレード リミテッド 低ノイズ且つ微細な周波数調節
US7375597B2 (en) * 2005-08-01 2008-05-20 Marvell World Trade Ltd. Low-noise fine-frequency tuning
JP2007081593A (ja) * 2005-09-13 2007-03-29 Neuro Solution Corp 発振器、ｐｌｌ回路および受信機、送信機
US7551703B2 (en) * 2006-01-30 2009-06-23 Mcewan Technologies, Llc Rate locked loop radar timing system

Also Published As

Publication number Publication date
KR20100057693A (ko) 2010-05-31
EP2191572A1 (en) 2010-06-02
CN101803195A (zh) 2010-08-11
KR101537012B1 (ko) 2015-07-16
CN101803195B (zh) 2013-03-27
JP2010541322A (ja) 2010-12-24
EP2191571A1 (en) 2010-06-02
WO2009038588A1 (en) 2009-03-26
CN101803194B (zh) 2013-03-27
EP2191571B1 (en) 2013-11-20
WO2009038589A1 (en) 2009-03-26
TW200915725A (en) 2009-04-01
JP2016001884A (ja) 2016-01-07
JP2015015725A (ja) 2015-01-22
CN101803193A (zh) 2010-08-11
CN101803193B (zh) 2016-04-13
KR20120135533A (ko) 2012-12-14
TW200915728A (en) 2009-04-01
KR20100057692A (ko) 2010-05-31
JP5815608B2 (ja) 2015-11-17
KR101172961B1 (ko) 2012-08-09
CN101803194A (zh) 2010-08-11
WO2009038588A8 (en) 2010-04-15
JP5826492B2 (ja) 2015-12-02
EP2201687A1 (en) 2010-06-30
KR101148348B1 (ko) 2012-05-21
TW200914842A (en) 2009-04-01
JP5490699B2 (ja) 2014-05-14
WO2009038587A1 (en) 2009-03-26
JP2010541320A (ja) 2010-12-24
JP2014014081A (ja) 2014-01-23
JP2010541321A (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
JP5815608B2 (ja) 調整可能な周波数を備える信号発生器
US8446976B2 (en) Signal generator with adjustable phase
JP2002524968A (ja) 精密タイミング生成器システムおよび方法
US7965805B2 (en) Signal generator with signal tracking
KR20010111155A (ko) 고속 동기를 갖는 위상동기루프
JP3630092B2 (ja) 位相周波数比較回路
US6915081B2 (en) PLL circuit and optical communication reception apparatus
EP1657813A4 (en) BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL
US8385474B2 (en) Signal generator with adjustable frequency
US9059837B1 (en) Clock data recovery circuit and clock data recovery method
US20080049878A1 (en) Timing of Ultra Wideband Pulse Generator
Kanagavalli et al. PERFORMANCE ANALYSIS OF CLOCK AND DATA RECOVERY CIRCUITS USING MULTILEVEL HALFRATE PHASE DETECTOR
Heo et al. An All-Digital Clock and Data Recovery Circuit for Ultra-Low Power Receiver of Human Body Communication
Yuan Current-Mode Receivers
Fischer et al. 5 Monolithic integrated circuits for UWB transceivers
TW201315163A (zh) 寬操作範圍資料串並轉換器及其方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee