KR20110116996A - 다이싱 테이프 일체형 반도체 이면용 필름 - Google Patents

다이싱 테이프 일체형 반도체 이면용 필름 Download PDF

Info

Publication number
KR20110116996A
KR20110116996A KR1020110035688A KR20110035688A KR20110116996A KR 20110116996 A KR20110116996 A KR 20110116996A KR 1020110035688 A KR1020110035688 A KR 1020110035688A KR 20110035688 A KR20110035688 A KR 20110035688A KR 20110116996 A KR20110116996 A KR 20110116996A
Authority
KR
South Korea
Prior art keywords
film
semiconductor
back surface
semiconductor back
dicing tape
Prior art date
Application number
KR1020110035688A
Other languages
English (en)
Other versions
KR101688236B1 (ko
Inventor
나오히데 다카모토
고지 시가
후미테루 아사이
도시마사 스기무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20110116996A publication Critical patent/KR20110116996A/ko
Application granted granted Critical
Publication of KR101688236B1 publication Critical patent/KR101688236B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/416—Additional features of adhesives in the form of films or foils characterized by the presence of essential components use of irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1467—Coloring agent
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1471—Protective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 피착체 상에 플립 칩 접속된 반도체 소자의 이면을 보호하기 위한 플립 칩형 반도체 이면용 필름, 및 다이싱 테이프를 구비하는 다이싱 테이프 일체형 반도체 이면용 필름으로서, 상기 다이싱 테이프는 기재 및 상기 기재 상에 설치된 점착제층을 포함하고, 상기 플립 칩형 반도체 이면용 필름은 상기 점착제층 상에 형성되어 있고, 상기 점착제층은 방사선의 조사에 의해 플립 칩형 반도체 이면용 필름에 대한 점착력이 저하되는 방사선 경화형 점착제층인 다이싱 테이프 일체형 반도체 이면용 필름을 제공한다.

Description

다이싱 테이프 일체형 반도체 이면용 필름{DICING TAPE-INTEGRATED FILM FOR SEMICONDUCTOR BACK SURFACE}
본 발명은 플립 칩형(flip-chip type) 반도체 이면용 필름을 갖는 다이싱 테이프 일체형 반도체 이면용 필름에 관한 것이다. 플립 칩형 반도체 이면용 필름은, 반도체 칩 등의 반도체 소자의 이면의 보호와, 강도 향상 등을 위해 사용된다. 또한, 본 발명은 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법 및 플립 칩 실장된 반도체 장치에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 박형화, 소형화가 더 한층 요구되고 있다. 그 때문에, 반도체 장치 및 그 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형의 반도체 장치가 널리 이용되고 있다. 상기 플립 칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다. 이러한 반도체 장치 등에서는, 반도체 칩의 이면을 보호 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하는 경우가 있다(특허문헌 1 내지 10 참조).
일본 특허공개 2008-166451호 일본 특허공개 2008-006386호 일본 특허공개 2007-261035호 일본 특허공개 2007-250970호 일본 특허공개 2007-158026호 일본 특허공개 2004-221169호 일본 특허공개 2004-214288호 일본 특허공개 2004-142430호 일본 특허공개 2004-072108호 일본 특허공개 2004-063551호
그러나, 상기 보호 필름에 의해 반도체 칩의 이면을 보호하기 위해서는, 다이싱 공정으로 수득된 반도체 칩에 대하여, 그 이면에 보호 필름을 부착하기 위한 새로운 공정을 추가해야 한다. 그 결과, 공정수가 늘어나, 제조 비용 등이 증가하게 된다. 그래서, 본원 발명자들은, 제조 비용의 저감을 꾀하기 위해, 다이싱 테이프 일체형의 반도체 이면용 필름을 개발했다. 이 다이싱 테이프 일체형 반도체 이면용 필름은, 기재 상에 점착제층을 갖는 다이싱 테이프와, 상기 다이싱 테이프의 점착제층 상에 설치된 플립 칩형 반도체 이면용 필름을 갖는 구조이다. 반도체 장치의 제조에 있어서, 다이싱 테이프 일체형 반도체 이면용 필름은, 다음과 같이 사용된다. 우선, 다이싱 테이프 일체형 반도체 이면용 필름에서의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착한다. 다음으로 이 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성한다. 계속해서, 반도체 소자를 상기 플립 칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하여 픽업한 후, 반도체 소자를 기판 등의 피착체 상에 플립 칩 접속시킨다. 이것에 의해, 플립 칩형의 반도체 장치가 얻어진다. 그러나, 상기에 기재된 다이싱 테이프 일체형 반도체 이면용 필름에서는, 점착제층과 플립 칩형 반도체 이면용 필름의 밀착성이 높은 경우에는, 반도체 소자의 픽업이 곤란하게 되는 경우가 있다.
이 반도체 소자의 픽업성에 관하여, 본원 발명자들은 방사선 경화형의 점착제층으로서 방사선 조사에 의해 미리 경화시킨 것을 갖는 다이싱 테이프 일체형 반도체 이면용 필름을 추가로 개발했다. 상기 다이싱 테이프 일체형 반도체 이면용 필름에서는, 반도체 소자의 픽업시에, 방사선 조사를 행하지 않더라도, 점착제층과 플립 칩형 반도체 이면용 필름 사이에서 양호한 박리성을 나타내기 때문에, 픽업성이 개선된다. 또한, 방사선의 조사 공정도 불필요하기 때문에, 반도체 장치를 제조하기 위한 제조 공정수를 저감할 수 있고, 또한 제조 비용을 삭감할 수 있다.
그러나, 상기에 기재된 다이싱 테이프 일체형 반도체 이면용 필름에서는, 점착제층이 미리 방사선 경화되어 있기 때문에, 점착제층과 플립 칩형 반도체 이면용 필름 사이의 밀착성이 낮다. 그 때문에, 예컨대, 반도체 웨이퍼의 다이싱시에, 반도체 소자의 칩 비산이나 치핑(chipping)이 발생한다고 하는 문제가 있다. 게다가, 다이싱시에 사용되는 절삭수가 점착제층과 플립 칩형 반도체 이면용 필름 사이에 진입한다고 하는 문제도 있다.
본 발명은 상기 문제점에 비추어 이루어진 것으로, 그 목적은, 반도체 소자의 픽업시의 양호한 박리성을 유지하면서, 반도체 웨이퍼의 다이싱시의 반도체 소자의 칩 비산이나 치핑의 발생, 다이싱시에 이용하는 절삭수가 점착제층과 플립 칩형 반도체 이면용 필름 사이에 진입하는 것을 방지하는 것이 가능한 다이싱 테이프 일체형 반도체 이면용 필름 및 반도체 장치의 제조방법을 제공하는 것에 있다.
본원 발명자들은 상기 종래의 문제점을 해결하기 위해 예의 검토한 결과, 하기 구성을 채용함으로써 상기 과제를 해결할 수 있는 것을 알아내어, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 피착체 상에 플립 칩 접속된 반도체 소자의 이면을 보호하기 위한 플립 칩형 반도체 이면용 필름, 및 다이싱 테이프를 구비하는 다이싱 테이프 일체형 반도체 이면용 필름으로서,
상기 다이싱 테이프는 기재 및 상기 기재 상에 설치된 점착제층을 포함하고,
상기 플립 칩형 반도체 이면용 필름은 상기 점착제층 상에 형성되어 있고,
상기 점착제층은 방사선의 조사에 의해 플립 칩형 반도체 이면용 필름에 대한 점착력이 저하되는 방사선 경화형 점착제층인 다이싱 테이프 일체형 반도체 이면용 필름을 제공한다.
상기 구성에 따르면, 점착제층과 플립 칩형 반도체 이면용 필름 사이의 밀착성이 양호하기 때문에, 예컨대, 반도체 웨이퍼의 다이싱시에 반도체 소자의 칩 비산이나 치핑이 발생하는 것을 방지할 수 있다. 여기서, 다이싱시에는, 예컨대, 다이싱 블레이드 등을 고속으로 회전시켜 반도체 웨이퍼를 절단하지만, 냉각, 절단 부스러기(swarf)의 비산 방지를 위해 절삭 부분에 절삭수를 분사하며 행하는 것이 일반적이다. 본 발명에 따르면, 점착제층과 플립 칩형 반도체 이면용 필름 사이의 밀착성이 양호하기 때문에, 양자 사이에 절삭수가 진입하는 것을 방지할 수 있다. 또한, 상기 구성에서는, 점착제층으로서 방사선 조사형 점착제층을 이용하기 때문에, 예컨대, 반도체 소자의 픽업 직전에 방사선 조사를 행하면, 플립 칩형 반도체 이면용 필름에 대한 점착력의 저감을 꾀할 수 있다. 이것에 의해, 플립 칩형 반도체 이면용 필름과 함께 반도체 소자를 픽업할 때에, 접착제 잔존(adhesive residue)을 발생시키는 일 없이 양호하게 픽업할 수 있다. 한편, 상기 반도체 소자의 이면이란, 회로가 형성된 면(회로면)과는 반대측의 면(비회로면)을 의미한다.
상기 플립 칩형 반도체 이면용 필름은 착색제를 함유하는 것이 바람직하다. 이것에 의해, 플립 칩형 반도체 이면용 필름은 우수한 마킹성 및 외관성을 발휘하는 기능을 가질 수 있다. 그 결과, 예컨대, 반도체 소자, 또는 반도체 소자가 사용된 반도체 장치의 비회로면측 면에, 플립 칩형 반도체 이면용 필름을 통해서, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용함으로써 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 또한, 플립 칩형 반도체 이면용 필름과 다이싱 테이프의 구별이 용이해지기 때문에, 작업성 등을 향상시킬 수 있다.
또한, 본 발명은, 상기에 기재된 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법으로서,
상기 다이싱 테이프 일체형 반도체 이면용 필름에서의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정;
상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정;
상기 다이싱 테이프 일체형 반도체 이면용 필름에서의 상기 점착제층에 대하여 상기 기재측으로부터 방사선을 조사하는 공정;
상기 반도체 소자를 상기 플립 칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정; 및
상기 반도체 소자를 상기 피착체 상에 플립 칩 접속시키는 공정을 구비하는 반도체 장치의 제조방법을 제공한다.
상기 방법에 있어서는, 다이싱 테이프 일체형 반도체 이면용 필름에서의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착시켜, 반도체 웨이퍼의 이면을 보호한 상태로 반도체 웨이퍼의 다이싱을 행한다. 이 때, 점착제층은 방사선 조사 등에 의해 미리 경화된 것이 아니기 때문에, 플립 칩형 반도체 이면용 필름과의 사이의 밀착성이 양호한 상태로 되어 있다. 따라서, 반도체 소자의 칩 비산이나 치핑이 발생하는 것을 방지할 수 있다. 또한, 다이싱시에는, 냉각, 절단 부스러기의 비산 방지를 위해 절삭수를 분사하며 행하지만, 상기 방법에 있어서는, 점착제층과 플립 칩형 반도체 이면용 필름 사이의 밀착성이 양호하기 때문에, 양자 사이에 절삭수가 진입하는 것을 방지하면서 다이싱을 행할 수 있다.
또한, 상기 방법에 있어서는, 기재측으로부터 점착제층에 대하여 방사선을 조사함으로써, 플립 칩형 반도체 이면용 필름에 대한 점착력을 저감시킨다. 이것에 의해, 반도체 소자를 플립 칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터, 접착제 잔존을 발생시키는 일 없이, 용이하게 픽업시킬 수 있다. 즉, 상기 제조방법에서는, 다이싱 공정시에는 반도체 소자의 칩 비산이나 치핑, 점착제층과 플립 칩형 반도체 이면용 필름 사이에의 절삭수의 진입을 방지함과 아울러, 픽업 공정 시에는 반도체 소자를 양호하게 픽업시킬 수 있게 된다.
또한, 본 발명은 상기에 기재된 반도체 장치의 제조 방법에 의해 제조된 플립 칩형 반도체 장치를 제공한다.
본 발명에 의하면, 기재 상에 점착제층을 갖는 다이싱 테이프와, 상기 점착제층 상에 설치된 플립 칩형 반도체 이면용 필름을 갖는 다이싱 테이프 일체형 반도체 이면용 필름에 있어서, 상기 점착제층으로서 방사선 조사에 의해 플립 칩형 반도체 이면용 필름에 대한 점착력이 저하되는 방사선 경화형의 것을 채용하기 때문에, 픽업 전에(특히 픽업시에) 상기 점착제층에 방사선을 조사함으로써 반도체 소자의 픽업을 양호하게 행할 수 있다. 또한, 방사선을 조사하지 않은 상태에서는, 점착제층과 플립 칩형 반도체 이면용 필름 사이의 밀착성은 양호하기 때문에, 반도체 웨이퍼의 다이싱시에는 반도체 소자의 칩 비산이나 치핑이 발생하는 것을 방지할 수 있다. 또한, 다이싱시에는, 냉각, 절단 부스러기의 비산 방지를 위해 절삭수를 분사하여 실시되지만, 상기 절삭수가 점착제층과 플립 칩형 반도체 이면용 필름 사이에 진입하는 것도 방지할 수 있다. 즉, 본 발명의 구성에 따르면, 다이싱시의 반도체 소자의 칩 비산이나 치핑, 점착제층과 플립 칩형 반도체 이면용 필름 사이로의 절삭수의 진입을 방지하면서, 픽업시에는 양호한 박리성을 나타내는 것이 가능한 다이싱 테이프 일체형 반도체 이면용 필름을 제공할 수 있다.
도 1은 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다.
도 2는 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름의 다른 예를 게시하는 단면 모식도이다.
도 3a 내지 3e는 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름을 사용한 반도체 장치의 제조방법의 일례를 나타내는 단면 모식도이다.
본 발명의 실시형태에 대하여 도 1 및 도 2를 참조하면서 설명하지만, 본 발명은 이들 실시형태에 한정되지 않는다. 도 1은 본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다. 도 2는 본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 다른 예를 나타내는 단면 모식도이다. 한편, 본 명세서에 있어서, 도면에는, 설명에 불필요한 부분은 생략하고, 또한, 설명을 쉽게 하기 위해서 확대 또는 축소 등을 하여 도시한 부분이 있다.
(다이싱 테이프 일체형 반도체 이면용 필름)
도 1에 나타낸 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(이하, 「다이싱 테이프 일체형 반도체 이면 보호 필름」, 「다이싱 테이프를 갖는 반도체 이면용 필름」, 또는 「다이싱 테이프를 갖는 반도체 이면 보호 필름」이라고 하는 경우가 있음)(1)은, 기재(31) 상에 점착제층(32)이 설치된 다이싱 테이프(3), 및 상기 점착제층(32) 상에 설치된 플립 칩형 반도체 이면용 필름(이하, 「반도체 이면용 필름」 또는 「반도체 이면 보호 필름」이라고 하는 경우가 있음)(2)을 구비하는 구성이다. 상기 반도체 이면용 필름(2)은, 반도체 웨이퍼 부착 부분에 대응하는 부분(32a) 상에만 설치되어 있다. 또한, 본 발명은, 도 2에 나타낸 바와 같이, 점착제층(32)의 전체면에 반도체 이면용 필름(12)이 설치된 구성의 다이싱 테이프 일체형 반도체 이면용 필름(11)이더라도 좋다. 한편, 반도체 이면용 필름(2)의 표면(웨이퍼의 이면에 부착되는 쪽의 표면)은, 웨이퍼 이면에 부착되기까지의 동안에 세퍼레이터 등에 의해 보호되어 있더라도 좋다.
(플립 칩형 반도체 이면용 필름)
반도체 이면용 필름(2, 12)은 필름상의 형태를 갖고 있다. 반도체 이면용 필름(2, 12)은 통상적으로 제품으로서의 다이싱 테이프 일체형 반도체 이면용 필름의 형태로서는 미경화 상태(반경화 상태를 포함한다)이며, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼에 부착시킨 후에 열경화된다(상세에 대해서는 후술한다).
본 실시형태에 따른 반도체 이면용 필름(2, 12)은 수지 조성물로 형성할 수 있고, 열경화성 수지 성분 및 열가소성 수지 성분을 포함하는 수지 조성물로 형성되어 있는 것이 바람직하다. 또한, 반도체 이면용 필름(2, 12)은, 열경화성 수지 성분이 사용되고 있지 않은 열가소성 수지 조성물로 구성되어 있더라도 좋고, 열가소성 수지 성분이 사용되고 있지 않은 열경화성 수지 조성물로 구성되어 있더라도 좋다.
상기 열가소성 수지 성분으로서는, 예컨대, 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지 성분은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 성분 중, 이온성 불순물이 적어 내열성이 높고, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니고, 탄소수 30 이하(바람직하게는 탄소수 4 내지 18, 더욱 바람직하게는 탄소수 6 내지 10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예컨대, 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴수지를 형성하기 위한 다른 모노머(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 모노머)로서는, 특별히 한정되는 것이 아니고, 예컨대, 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산 또는 크로톤산 등과 같은 카복실기 함유 모노머, 무수 말레산 및 무수 이타콘산 등과 같은 산 무수물 모노머, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 및 (4-하이드록시메틸사이클로헥실)-메틸아크릴레이트 등과 같은 하이드록실기 함유 모노머; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로페인설폰산, (메트)아크릴아미도프로페인설폰산, 설포프로필(메트)아크릴레이트 및 (메트)아크릴로일옥시나프탈렌설폰산 등과 같은 설폰산기 함유 모노머; 및 2-하이드록시에틸아크릴로일 포스페이트 등과 같은 인산기 함유 모노머 등을 들 수 있다. 한편, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하고, 본 발명의 (메트)란 모두 같은 의미이다.
또한, 상기 열경화성 수지 성분으로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지 성분은, 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지 성분으로서는, 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예컨대, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, o-크레졸 노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐에테인형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것으로, 예컨대, 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-뷰틸페놀 노볼락 수지, 노닐 페놀 노볼락 수지 등의 노볼락형 페놀 수지; 레졸형 페놀 수지; 폴리-p-옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀 노볼락 수지, 페놀 아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예컨대, 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행하지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
본 발명에서는, 에폭시 수지와 페놀 수지의 열경화 촉진 촉매가 사용되더라도 좋다. 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
상기 반도체 이면용 필름으로서는, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물이나, 에폭시 수지, 페놀 수지 및 아크릴수지를 포함하는 수지 조성물로 형성되어 있는 것이 적합하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는 특별히 제한되지 않지만, 예컨대, 아크릴 수지가 포함되어 있는 경우, 아크릴 수지 성분 100중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10 내지 200중량부의 범위로부터 적절히 선택할 수 있다.
반도체 이면용 필름(2, 12)은, 반도체 웨이퍼의 이면(회로 비형성면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 반도체 이면용 필름(2, 12)은, 예컨대, 열경화성 수지 성분으로서의 에폭시 수지를 포함하는 수지 조성물로 형성할 수 있다. 반도체 이면용 필름(2, 12)을 미리 어느 정도 가교시켜 놓은 경우에는, 제조에 임하여, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 놓을 수 있다. 이것에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 꾀할 수 있다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 예컨대, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 아이소사이아네이트계 가교제로서는, 예컨대, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소첨가 톨릴렌 다이아이소사이아네이트, 수소첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 그 밖에, 트라이메틸올 프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰 폴리우레탄 공업(주)(Nippon Polyurethane Industry Co., Ltd.)제, 상품명 「콜로네이트(COLONATE) L」], 트라이메틸올 프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰 폴리우레탄 공업(주)제, 상품명 「콜로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸글리콜 다이글리시딜 에터, 에틸렌글리콜 다이글리시딜 에터, 프로필렌글리콜 다이글리시딜 에터, 폴리에틸렌글리콜 다이글리시딜 에터, 폴리프로필렌글리콜 다이글리시딜 에터, 소르비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 소르비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레소르신 다이글리시딜 에터, 비스페놀 S-다이글리시딜 에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예컨대, 폴리머 성분(특히, 분자쇄 말단의 작용기를 갖는 중합체) 100중량부에 대하여, 통상 7중량부 이하(예컨대, 0.05 내지 7중량부)로 하는 것이 바람직하다. 가교제의 사용량이 폴리머 성분 100중량부에 대하여 7중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 못하다. 한편, 응집력 향상의 관점에서는, 가교제의 사용량은 폴리머 성분 100중량부에 대하여 0.05중량부 이상인 것이 바람직하다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는, 가교제를 이용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
상기 반도체 이면용 필름(2, 12)은 착색되어 있는 것이 바람직하다. 이것에 의해, 우수한 마킹성 및 외관성을 발휘시킬 수 있어, 부가 가치가 있는 외관의 반도체 장치로 할 수 있게 된다. 이와 같이, 착색된 반도체 이면용 필름(2, 12)은, 우수한 마킹성을 갖고 있기 때문에, 반도체 소자 또는 상기 반도체 소자가 사용되는 반도체 장치의 비회로면측의 면에, 반도체 이면용 필름(2, 12)을 통해서, 인쇄방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용함으로써 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색의 색을 컨트롤함으로써 마킹에 의해 부여된 정보(문자 정보, 도형 정보 등)를 우수한 시인성으로 시인하는 것이 가능하다. 또한, 착색 웨이퍼 이면 보호 필름은 착색되어 있기 때문에, 다이싱 테이프와 반도체 이면용 필름을 용이하게 구별할 수 있어, 작업성 등을 향상시킬 수 있다. 또한, 예컨대 반도체 장치로서, 제품별로 구분하는 것도 가능하다. 반도체 이면용 필름(2, 12)을 착색하는 경우(무색·투명하지 않은 경우), 착색에 의해 나타나는 색으로서는 특별히 제한되지 않지만, 예컨대, 흑색, 청색, 적색 등의 농색(濃色; dark color)인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시형태에 있어서, 농색이란 기본적으로는, L*a*b* 표색계로 규정되는 L*가 60 이하(0 내지 60), 바람직하게는 50 이하(0 내지 50), 더 바람직하게는 40 이하(0 내지 40)가 되는 진한 색을 의미한다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계로 규정되는 L*가, 35 이하(0 내지 35), 바람직하게는 30 이하(0 내지 30), 더 바람직하게는 25 이하(0 내지 25)가 되는 흑색계 색을 뜻한다. 한편, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예컨대, 양쪽 모두 -10 내지 10인 것이 바람직하고, 보다 바람직하게는 -5 내지 5이며, 특히 -3 내지 3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, 본 실시형태에 있어서, L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채색차계(상품명 「CR-200」 미놀타사(Minolta Ltd.)제; 색채색차계)를 이용하여 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는, 국제조명위원회(Commission Internationale de l'Eclairage; CIE)가 1976년에 추장한 색 공간이며, CIE 1976(L*a*b*) 표색계라 지칭되는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본공업규격에서는 JIS Z8729에 규정되어 있다.
반도체 이면용 필름(2, 12)을 착색할 때에는, 목적으로 하는 색에 따라, 색재(착색제)를 이용할 수 있다. 이러한 색재로서는, 흑계 색재, 청계 색재, 적계 색재 등의 각종 농색계 색재를 적합하게 이용할 수 있고, 특히 흑계 색재가 적합하다. 색재로서는, 안료, 염료 등 어느 것이더라도 좋다. 색재는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 한편, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 형태의 염료이더라도 이용하는 것이 가능하다. 또한, 안료도, 그 형태는 특별히 제한되지 않고, 공지된 안료로부터 적절히 선택하여 이용할 수 있다.
특히, 색재로서 염료를 이용하면, 반도체 이면용 필름(2, 12) 중에서 염료가 용해에 의해 균일 또는 거의 균일하게 분산된 상태로 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(나아가서는 다이싱 테이프 일체형 반도체 이면용 필름)을 용이하게 제조할 수 있다. 그 때문에, 색재로서 염료를 이용하면, 다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서의 반도체 이면용 필름(2, 12)은, 착색 농도를 균일 또는 거의 균일하게 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑계 색재로서는, 특별히 제한되지 않지만, 예컨대, 무기 흑계 안료 및 흑계 염료로부터 적절히 선택할 수 있다. 또한, 흑계 색재로서는, 시안계 색재(청록계 색재), 마젠타계 색재(적자계 색재) 및 옐로계 색재(황계 색재)가 혼합된 색재 혼합물이더라도 좋다. 흑계 색재는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 물론, 흑계 색재는, 흑 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑계 색재로서는, 예컨대, 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 써멀 블랙, 램프 블랙 등), 흑연, 산화구리, 이산화망간, 아조계 안료(아조메틴 아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 타이타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트(비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크로뮴, 산화철, 이황화몰리브덴, 크로뮴 착체, 복합 산화물계 흑색 안료, 안트라퀴논계 유기 흑색 안료 등을 들 수 있다.
본 발명에서는, 흑계 색재로서는, C.I. 솔벤트 블랙 3, 7, 22, 27, 29, 34, 43, 70, C.I. 다이렉트 블랙 17, 19, 22, 32, 38, 51, 71, C.I. 애시드 블랙 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154, C.I. 디스퍼스 블랙 1, 3, 10, 24 등의 블랙계 염료; C.I. 피그먼트 블랙 1, 7 등의 블랙계 안료 등도 이용할 수 있다.
이러한 흑계 색재로서는, 예컨대, 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」(오리엔트 화학공업 주식회사(Orient Chemical Industries Co., Ltd.)제) 등이 시판되고 있다.
흑계 색재 이외의 색재로서는, 예컨대, 시안계 색재, 마젠타계 색재, 옐로계 색재 등을 들 수 있다. 시안계 색재로서는, 예컨대, C.I. 솔벤트 블루 25, 36, 60, 70, 93, 95; C.I. 애시드 블루 6, 45 등의 시안계 염료; C.I. 피그먼트 블루 1, 2, 3, 15, 15:1, 15:2, 15:3, 15:4, 15:5, 15:6, 16, 17, 17:1, 18, 22, 25, 56, 60, 63, 65, 66; C.I. 배트 블루 4, 60; C.I. 피그먼트 그린 7 등의 시안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예컨대, C.I. 솔벤트 레드 1, 3, 8, 23, 24, 25, 27, 30, 49, 52, 58, 63, 81, 82, 83, 84, 100, 109, 111, 121, 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 13, 14, 21, 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이직 레드 1, 2, 9, 12, 13, 14, 15, 17, 18, 22, 23, 24, 27, 29, 32, 34, 35, 36, 37, 38, 39, 40: C.I. 베이직 바이올렛 1, 3, 7, 10, 14, 15, 21, 25, 26, 27, 28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예컨대, C.I. 피그먼트 레드 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48:1, 48:2, 48:3, 48:4, 49, 49:1, 50, 51, 52, 52:2, 53:1, 54, 55, 56, 57:1, 58, 60, 60:1, 63, 63:1, 63:2, 64, 64:1, 67, 68, 81, 83, 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144, 146, 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184, 185, 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; C.I. 피그먼트 바이올렛 3, 9, 19, 23, 31, 32, 33, 36, 38, 43, 50; C.I. 배트 레드 1, 2, 10, 13, 15, 23, 29, 35 등을 들 수 있다.
또한, 옐로계 색재로서는, 예컨대, C.I. 솔벤트 옐로 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112, 162 등의 옐로계 염료; C.I. 피그먼트 오렌지 31, 43; C.I. 피그먼트 옐로 1, 2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97, 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138, 139, 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; C.I. 배트 옐로 1, 3, 20 등의 옐로계 안료 등을 들 수 있다.
시안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재는, 각각, 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 한편, 시안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재를 2종 이상 이용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)로서는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
반도체 이면용 필름(2, 12)을 착색시키는 경우, 그 착색 형태는 특별히 제한되지 않는다. 예컨대, 반도체 이면용 필름은, 착색제가 첨가된 단층의 필름상물이더라도 좋다. 또한, 적어도 열경화성 수지 성분로 형성된 수지층과, 착색제층이 적어도 적층된 적층 필름이더라도 좋다. 한편, 반도체 이면용 필름(2, 12)이 수지층과 착색제층의 적층 필름인 경우, 적층 형태의 반도체 이면용 필름(2, 12)으로서는, 수지층/착색제층/수지층의 적층 형태를 갖고 있는 것이 바람직하다. 이 경우, 착색제층 양측의 2개의 수지층은, 동일한 조성의 수지층이더라도 좋고, 다른 조성의 수지층이더라도 좋다.
반도체 이면용 필름(2, 12)에는, 필요에 따라 다른 첨가제를 적당히 배합할 수 있다. 다른 첨가제로서는, 예컨대, 충전제(filler), 난연제, 실레인 커플링제, 이온 트랩제 외에, 증량제, 노화방지제, 산화방지제, 계면활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제 중 어느 것이더라도 좋지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 의해, 반도체 이면용 필름에 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 꾀할 수 있다. 한편, 반도체 이면용 필름(2, 12)으로서는 도전성이더라도, 비도전성이더라도 좋다. 상기 무기 충전제로서는, 예컨대, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 카본 등으로 이루어지는 여러 가지 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그 중에서도 실리카, 특히 용융 실리카가 적합하다. 한편, 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛의 범위내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예컨대, 레이저 회절형 입도 분포 측정 장치에 의해서 측정할 수 있다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100중량부에 대하여 80중량부 이하(0중량부 내지 80중량부)인 것이 바람직하고, 특히 0중량부 내지 70중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예컨대, 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는, 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실레인 커플링제로서는, 예컨대, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, γ-글리시독시프로필메틸다이에톡시실레인 등을 들 수 있다. 실레인 커플링제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 하이드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이온 트랩제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
반도체 이면용 필름(2, 12)은, 예컨대, 에폭시 수지 등의 열경화성 수지 성분, 및 필요에 따라 아크릴 수지 등의 열가소성 수지 성분과, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여 수지 조성물을 조제하여, 필름상의 층으로 형성하는 관용되는 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대, 상기 수지 조성물을, 다이싱 테이프의 점착제층(32) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 수지 조성물을 도포하여 수지층(또는 접착제층)을 형성하고, 이것을 점착제층(32) 상에 전사(이착)하는 방법 등에 의해, 반도체 이면용 필름으로서의 필름상의 층(접착제층)을 형성할 수 있다. 한편, 상기 수지 조성물은, 용액이더라도 분산액이더라도 좋다.
한편, 반도체 이면용 필름(2, 12)이, 에폭시 수지 등의 열경화성 수지 성분을 포함하는 수지 조성물로 형성되어 있는 경우, 반도체 이면용 필름(2, 12)은, 반도체 웨이퍼에 적용하기 전의 단계에서는, 열경화성 수지 성분이 미경화 또는 부분 경화된 상태이다. 이 경우, 반도체 웨이퍼에 적용 후에(구체적으로는, 통상, 플립 칩 본딩 공정에서 봉지재(encapsulating material)를 경화시킬 때에), 반도체 이면용 필름(2, 12) 중의 열경화성 수지 성분을 완전히 또는 거의 완전히 경화시킨다.
이와 같이, 반도체 이면용 필름(2, 12)은, 열경화성 수지 성분을 포함하고 있더라도, 상기 열경화성 수지 성분은 미경화 또는 부분 경화된 상태이기 때문에, 반도체 이면용 필름의 겔분율로서는, 특별히 제한되지 않지만, 예컨대, 50중량% 이하(0중량% 내지 50중량%)의 범위로부터 적절히 선택할 수 있고, 바람직하게는 30중량% 이하(0중량% 내지 30중량%)이며, 특히 10중량% 이하(0중량% 내지 10중량%)인 것이 적합하다. 반도체 이면용 필름(2, 12)의 겔분율의 측정 방법은, 이하의 측정 방법에 의해 측정할 수 있다.
<겔분율의 측정 방법>
반도체 이면용 필름(2, 12)으로부터 약 0.1g을 샘플링하여 정밀하게 칭량하고(시료의 중량), 상기 샘플을 메쉬상 시트로 싼 후, 약 50ml의 톨루엔 중에 실온에서 1주간 침지시켰다. 그 후, 용제 불용분(메쉬상 시트의 내용물)을 톨루엔으로부터 빼내고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 다음 수학식 a로부터 겔분율(중량%)을 산출한다.
[수학식 a]
겔분율(중량%)=[(침지·건조 후의 중량)/(시료의 중량)]×100
반도체 이면용 필름(2, 12)의 겔분율은, 수지 성분의 종류나 그 함유량, 가교제의 종류나 그 함유량 외에, 가열 온도나 가열 시간 등에 의해 제어할 수 있다.
본 발명에 있어서, 반도체 이면용 필름(2, 12)은, 에폭시 수지 등의 열경화성 수지 성분을 포함하는 수지 조성물로 형성된 필름상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
한편, 반도체 웨이퍼의 다이싱 공정에서는 절삭수를 사용하기 때문에, 반도체 이면용 필름(2, 12)이 흡습하여, 정상 상태 이상의 함수율이 되는 경우가 있다. 이러한 고함수율인 채로 플립 칩 본딩을 행하면, 반도체 이면용 필름(2, 12)과 반도체 웨이퍼 또는 그 가공체(반도체)의 부착 계면에 수증기가 괴어, 들뜸(lifting)이 발생하는 경우가 있다. 따라서, 반도체 이면용 필름(2, 12)에서는, 투습성이 높은 코어 재료를 양면에 설치한 구성으로 하는 것에 의해, 수증기가 확산하여, 이러한 문제를 회피하는 것이 가능해진다. 이러한 관점에서, 코어 재료의 한 면 또는 양면에 반도체 이면용 필름(2, 12)을 형성한 다층 구조를 반도체 이면용 필름으로서 사용할 수 있다. 상기 코어 재료로서는, 필름(예컨대 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
반도체 이면용 필름(2, 12)의 두께(적층 필름의 경우는 총 두께)는 특별히 한정되지 않지만, 예컨대, 2㎛ 내지 200㎛ 정도의 범위로부터 적절히 선택할 수 있다. 또한, 상기 두께는 4㎛ 내지 160㎛ 정도가 바람직하고, 6㎛ 내지 100㎛ 정도가 보다 바람직하고, 10㎛ 내지 80㎛ 정도가 특히 바람직하다.
상기 반도체 이면용 필름(2, 12)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 1GPa 이상(예컨대, 1GPa 내지 50GPa)인 것이 바람직하고, 보다 바람직하게는 2GPa 이상이며, 특히 3GPa 이상인 것이 적합하다. 상기 인장 저장 탄성률이 1GPa 이상이면, 반도체 칩을 반도체 이면용 필름(2, 12)과 함께 다이싱 테이프의 점착제층(32)으로부터 박리시킨 후, 반도체 이면용 필름(2, 12)을 지지체 상에 재치하여 수송 등을 행했을 때에, 반도체 이면용 필름이 지지체에 접착하는 것을 유효하게 억제 또는 방지할 수 있다. 한편, 상기 지지체는, 예컨대, 캐리어 테이프에 있어서의 상부(top) 테이프나 하부(bottom) 테이프 등을 말한다. 한편, 반도체 이면용 필름(2, 12)이 열경화성 수지 성분을 포함하는 수지 조성물로 형성되어 있는 경우, 전술한 바와 같이, 열경화성 수지 성분은 통상적으로 미경화 또는 부분 경화된 상태이기 때문에, 반도체 이면용 필름의 23℃에서의 탄성률은 통상적으로 열경화성 수지 성분이 미경화 상태 또는 부분 경화 상태에서의 23℃에서의 탄성률이 된다.
여기서, 반도체 이면용 필름(2, 12)은 단층이라도 좋고 복수의 층이 적층된 적층 필름이더라도 좋지만, 적층 필름의 경우, 상기 인장 저장 탄성률은 적층 필름 전체로서 1GPa 이상(예컨대, 1GPa 내지 50GPa)이면 좋다. 또한, 반도체 이면용 필름의 미경화 상태에서의 상기 인장 저장 탄성률(23℃)은, 수지 성분(열가소성 수지, 열경화성 수지)의 종류나 그 함유량, 실리카 필러 등의 충전재의 종류나 그 함유량을 적절히 설정하는 것 등에 의해 제어할 수 있다. 한편, 반도체 이면용 필름(2, 12)이 복수의 층이 적층된 적층 필름인 경우(반도체 이면용 필름이 적층 형태를 갖고 있는 경우), 그 적층 형태로서는, 예컨대, 웨이퍼 부착층과 레이저 마킹층으로 이루어지는 적층 형태 등을 예시할 수 있다. 또한, 이러한 웨이퍼 부착층과 레이저 마킹층 사이에는, 다른 층(중간층, 광선차단층, 보강층, 착색층, 기재층, 전자파차단층, 열전도층, 점착층 등)이 설치되어 있더라도 좋다. 한편, 웨이퍼 부착층은 웨이퍼에 대하여 우수한 밀착성(접착성)을 발휘하는 층이며, 웨이퍼의 이면과 접촉하는 층이다. 한편, 레이저 마킹층은 우수한 레이저 마킹성을 발휘하는 층이며, 반도체 칩의 이면에 레이저 마킹을 행할 때에 이용되는 층이다.
한편, 상기 인장 저장 탄성률은, 다이싱 테이프(3)에 적층시키지 않고서 미경화 상태의 반도체 이면용 필름(2, 12)을 제작하고, 레오메트릭사(Rheometrics CO., Ltd.)제 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드로, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기하, 소정의 온도(23℃)에서 측정하여 수득된 인장 저장 탄성률의 값으로 했다.
도 1에 나타내는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서, 반도체 이면용 필름(2)의 반도체 웨이퍼에 대한 점착력은, 점착제층(32)의 상기 부분(32a)에 대한 점착력(후술함)보다도 커지도록 설계하는 것이 바람직하다. 반도체 웨이퍼에 대한 점착력은 그 종류에 따라 적당히 설정되는 것이지만, 다이싱시, 픽업시 및 다이 본딩시의 신뢰성, 및 픽업성의 점에서, 0.5N/20mm 내지 15N/20mm의 범위내가 바람직하고, 0.7N/20mm 내지 10N/20mm의 범위내가 보다 바람직하다. 또한, 반도체 이면용 필름(2)의 상기 부분(32a)에 대한 점착력은, 0.02N/20mm 내지 10N/20mm의 범위내가 바람직하고, 0.05N/20mm 내지 5N/20mm의 범위내가 보다 바람직하다. 한편, 상기 점착력은, 상온(23℃), 박리 각도 180도, 박리 속도 300mm/분의 조건하에서 측정한 값이다.
도 2에 나타내는 다이싱 테이프 일체형 반도체 이면용 필름(11)에 있어서, 반도체 웨이퍼 부착 부분(12a)의 반도체 웨이퍼에 대한 점착력은, 점착제층(32)의 부분(32a)에 대한 점착력(후술함)보다도 커지도록 설계하는 것이 바람직하다. 반도체 웨이퍼에 대한 점착력은 그 종류에 따라 적당히 설정되는 것이지만, 다이싱시, 픽업시 및 다이 본딩시의 신뢰성, 및 픽업성의 점에서, 상기와 같이 0.5N/20mm 내지 15N/20mm의 범위내가 바람직하고, 0.7N/20mm 내지 10N/20mm의 범위내가 보다 바람직하다. 또한, 상기 반도체 웨이퍼 부착 부분(12a)의 상기 부분(32a)에 대한 점착력은, 0.02N/20mm 내지 10N/20mm의 범위내가 바람직하고, 0.05N/20mm 내지 5N/20mm의 범위내가 보다 바람직하다. 또, 상기 반도체 웨이퍼 부착 부분(12a) 이외의 다른 부분(12b)의, 상기 부분(32a) 이외의 다른 부분(32b)에 대한 점착력은, 0.50N/20mm 내지 20N/20mm의 범위내가 바람직하고, 0.70N/20mm 내지 15N/20mm의 범위내가 보다 바람직하다. 한편, 상기 점착력은, 상온(23℃), 박리 각도 180도, 박리 속도 300mm/분의 조건하에서 측정한 값이다.
상기 반도체 이면용 필름(2, 12)은, 세퍼레이터(박리라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용될 때까지 반도체 이면용 필름을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는, 추가로, 다이싱 테이프의 기재 상의 점착제층(32)에 반도체 이면용 필름(2, 12)을 전사할 때의 지지 기재로서 이용할 수 있다. 세퍼레이터는 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름 상에 반도체 웨이퍼를 부착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬 아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌테레프탈레이트 등)이나 종이 등도 사용 가능하다. 한편, 세퍼레이터는 종래 공지된 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특별히 제한되지 않는다.
반도체 이면용 필름(2, 12)은, 적어도 한쪽 면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있더라도 좋다.
또한, 반도체 이면용 필름(2, 12)에 있어서의 가시광(파장: 400nm 내지 800nm)의 광선 투과율(가시광 투과율)은, 특별히 제한되지 않지만, 예컨대 20% 이하(0% 내지 20%)의 범위인 것이 바람직하고, 보다 바람직하게는 10% 이하(0% 내지 10%), 특히 바람직하게는 5% 이하(0% 내지 5%)이다. 반도체 이면용 필름(2, 12)은, 가시광 투과율이 20%보다 크면, 광선 통과에 의해 반도체 소자에 악영향을 미치게 할 우려가 있다. 또한, 상기 가시광 투과율(%)은, 반도체 이면용 필름(2, 12)의 수지 성분의 종류나 그 함유량, 착색제(안료나 염료 등)의 종류나 그 함유량, 무기 충전재의 함유량 등에 의해 제어할 수 있다.
반도체 이면용 필름(2, 12)의 가시광 투과율(%)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20㎛의 반도체 이면용 필름(2, 12) 단체를 제작하였다. 다음으로 반도체 이면용 필름(2, 12)에 대하여, 파장: 400nm 내지 800nm의 가시광선[장치: 시마즈 제작소(Shimadzu Corporation)제의 가시광 발생 장치[상품명 「ABSORPTION SPECTRO PHOTOMETR」]]를 소정의 강도로 조사하여, 투과한 가시광선의 강도를 측정한다. 또한, 가시광선이 반도체 이면용 필름(2, 12)을 투과하는 전후의 강도 변화로부터 가시광 투과율의 값을 구할 수 있다. 한편, 20㎛의 두께가 아닌 반도체 이면용 필름(2, 12)의 가시광 투과율(%; 파장: 400nm 내지 800nm)의 값에 의해, 두께 20㎛의 반도체 이면용 필름(2, 12)의 가시광 투과율(%; 파장: 400nm 내지 800nm)을 도출해내는 것도 가능하다. 또한, 본 발명에서는, 두께 20㎛의 반도체 이면용 필름(2, 12)의 경우에 있어서의 가시광 투과율(%)을 구하고 있지만, 본 발명에 따른 반도체 이면용 필름은 두께 20㎛의 것에 한정되는 것은 아니다.
또한, 반도체 이면용 필름(2, 12)으로서는, 그 흡습률이 낮은 편이 바람직하다. 구체적으로는, 상기 흡습률은 1중량% 이하가 바람직하고, 보다 바람직하게는 0.8중량% 이하이다. 상기 흡습률을 1중량% 이하로 하는 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 또한, 예컨대, 리플로우 공정에 있어서, 반도체 이면용 필름(2, 12)과 반도체 소자 사이에서 보이드(void)의 발생 등을 억제 또는 방지할 수도 있다. 한편, 상기 흡습률은, 반도체 이면용 필름(2, 12)을, 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치하는 전후의 중량 변화에 의해 산출한 값이다. 반도체 이면용 필름(2, 12)이 열경화성 수지 성분을 포함하는 수지 조성물로 형성되어 있는 경우, 상기 흡습률은, 열경화 후의 반도체 이면용 필름에 대하여, 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치했을 때의 값을 의미한다. 또한, 상기 흡습률은, 예컨대 무기 충전재의 첨가량을 변화시키는 것에 의해 조정할 수 있다.
또한, 반도체 이면용 필름(2, 12)으로서는, 휘발분의 비율이 적은 편이 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면용 필름(2, 12)의 중량 감소율(중량 감소량의 비율)이 1중량% 이하가 바람직하고, 0.8중량% 이하가 보다 바람직하다. 가열 처리의 조건은, 예컨대, 가열 온도 250℃, 가열 시간 1시간이다. 상기 중량 감소율을 1중량% 이하로 하는 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 또한, 예컨대, 리플로우 공정에 있어서, 플립 칩형의 반도체 장치에 크랙이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은, 예컨대, 무연(lead-free) 땜납 리플로우시의 크랙 발생을 감소시킬 수 있는 무기물을 첨가함으로써 조정할 수 있다. 한편, 반도체 이면용 필름(2, 12)이 열경화성 수지 성분을 포함하는 수지 조성물로 형성되어 있는 경우, 상기 중량 감소율은, 열경화 후의 반도체 이면용 필름에 대하여, 가열 온도 250℃, 가열 시간 1시간의 조건하에서 가열했을 때의 값을 의미한다.
(다이싱 테이프)
상기 다이싱 테이프(3)는, 기재(31) 상에 점착제층(32)이 형성되어 구성되어 있다. 이와 같이, 다이싱 테이프(3)는, 기재(31)와 점착제층(32)이 적층된 구성을 갖고 있으면 좋다. 기재(지지 기재)는 점착제층 등의 지지 모체로서 이용할 수 있다. 상기 기재(31)는 방사선 투과성을 갖고 있는 것이 바람직하다. 상기 기재(31)로서는, 예컨대, 종이 등의 종이계 기재; 천, 부직포, 펠트, 네트 등의 섬유계 기재; 금속 박, 금속 판 등의 금속계 기재; 플라스틱의 필름이나 시트 등의 플라스틱계 기재; 고무 시트 등의 고무계 기재; 발포 시트 등의 발포체나, 이들의 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등] 등의 적당한 박엽체(薄葉體; thin material)를 이용할 수 있다. 본 발명에서는, 기재로서는, 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 적합하게 이용할 수 있다. 이러한 플라스틱재에 있어서의 소재로서는, 예컨대, 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-아세트산 바이닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스터 (랜덤, 교대)공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체; 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리뷰틸렌테레프탈레이트(PBT) 등의 폴리에스터; 아크릴계 수지; 폴리염화바이닐(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌설파이드(PPS); 폴리아마이드(나일론), 전 방향족 폴리아마이드(아라미드) 등의 아마이드계 수지; 폴리에터에터케톤(PEEK); 폴리이미드; 폴리에터이미드; 폴리염화바이닐리덴; ABS(아크릴로나이트릴-뷰타다이엔-스타이렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다.
또한 기재(31)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하더라도 좋고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용할 수도 있다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(31)를 열수축시키는 것에 의해 점착제층(32)과 반도체 이면용 필름(2, 12)의 부착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 꾀할 수 있다
기재(31)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용되는 표면 처리, 예컨대, 크로뮴산 처리, 오존 폭로, 화염 폭로, 고압전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(31)는, 동종 또는 이종의 것을 적당히 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 이용할 수 있다. 또한, 기재(31)에는, 대전 방지 능력을 부여하기 위해서, 상기 기재(31) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도의 도전성 물질의 증착층을 설치할 수 있다. 기재(31)는 단층 또는 2종 이상의 복층이라도 좋다.
기재(31)의 두께(적층체의 경우는 총 두께)는 특별히 제한되지 않고, 강도나 유연성, 사용 목적 등에 따라 적당히 선택할 수 있고, 예컨대, 일반적으로는 1,000㎛ 이하(예컨대, 1㎛ 내지 1,000㎛), 바람직하게는 10㎛ 내지 500㎛, 더 바람직하게는 20㎛ 내지 300㎛, 특히 30㎛ 내지 200㎛ 정도이지만, 이들에 한정되지 않는다.
한편, 기재(31)에는, 본 발명의 효과 등을 손상하지 않는 범위로, 각종 첨가제(착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)이 함유되어 있더라도 좋다.
상기 점착제층(32)은 적어도 방사선 경화형 점착제로 형성되어 있고, 방사선의 조사에 의해 반도체 이면용 필름(2, 12)에 대한 점착력의 저감을 꾀할 수 있다. 픽업시에 경화시키는 부분은 점착제층(32)의 전 영역일 필요는 없다. 반도체 이면용 필름(2), 또는 반도체 이면용 필름(12)에 있어서의 반도체 웨이퍼의 부착 부분(12a)에 대응하는 부분(32a)를 적어도 경화시키면 된다(도 1 및 도 2 참조). 도 1에 나타내는 다이싱 테이프 일체형 반도체 이면용 필름(1)의 경우, 점착제층(32)에서의 다른 부분(32b)에는 다이싱 링(35)을 고정할 수 있다. 다이싱 링(35)은, 예컨대 스테인레스제 등의 금속으로 이루어지는 것이나 수지제의 것을 사용할 수 있다.
다이싱 테이프 일체형 반도체 이면용 필름(1, 11)에서, 반도체 이면용 필름(2, 12)에 대한 점착제층(32)의 점착력은, 웨이퍼의 고정 유지력의 관점에서는, 0.02N/20mm 내지 10N/20mm의 범위내가 바람직하고, 0.05N/20mm 내지 5N/20mm의 범위내가 보다 바람직하다. 상기 점착력이 0.02N/20mm 미만이면, 반도체 소자의 접착 고정이 불충분해지기 때문에, 다이싱시에 칩 비산이나 치핑이 발생하는 경우가 있다. 또한, 점착제층(32)과 반도체 이면용 필름(2, 12) 사이의 밀착성이 저하되기 때문에, 다이싱시에 사용되는 절삭수가 양자 사이에 진입하는 경우가 있다. 한편, 상기 점착력이 10N/20mm를 초과하면, 다이싱 링에 대한 접착제 잔존이 발생하는 경우가 있다. 한편, 상기 점착력은, 상온(23℃), 박리 각도 180도, 박리 속도 300mm/분의 조건하에서 측정한 값이다.
여기서, 반도체 웨이퍼의 직경을 r1로 하고, 점착제층(32)에 있어서의 상기 부분(32a)의 직경을 r2로 하고, 반도체 이면용 필름(2) 또는 반도체 이면용 필름(12)에서의 반도체 웨이퍼 부착 부분(12a)의 직경을 r3으로 한 경우, r1<r2<r3의 관계를 만족시키는 것이 바람직하다. 이것에 의해, 반도체 웨이퍼의 전체면을 반도체 이면용 필름(2, 12) 상에 접착 고정할 수 있다.
상기 방사선 경화형 점착제는, 베이스 폴리머로서, 라디칼 반응성 탄소-탄소 2중 결합을 아크릴계 폴리머의 측쇄 또는 주쇄 중 또는 주쇄 말단에 갖는 것을 이용한 내재형 자외선 경화형 점착제나, 아크릴계 점착제에 자외선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형 방사선 경화형 점착제 등을 이용할 수 있다. 내재형 자외선 경화형 점착제는, 저분자량 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 많이는 포함하지 않기 때문에, 경시적(經時的)으로 올리고머 성분 등이 점착제 중을 이동하는 일 없이, 안정한 층 구조의 점착제층을 형성할 수 있기 때문에, 방사선 경화형 점착제로서는, 내재형 자외선 경화형 점착제를 적합하게 이용할 수 있다. 한편, 자외선 경화형 점착제로서는, 내재형 자외선 경화형 점착제와, 첨가형 자외선 경화형 점착제가 혼합된 자외선 경화형 점착제이더라도 좋다. 구체적으로는, 라디칼 반응성 탄소-탄소 2중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 포함하는 내재형 자외선 경화형 점착제에, 특성을 악화시키지 않는 정도로 자외선 경화성 모노머 성분이나 올리고머 성분이 배합된 자외선 경화형 점착제를 이용할 수도 있다.
본 발명에 있어서, 상기 아크릴계 폴리머로서는, 아크릴산 에스터를 주모노머 성분으로서 이용한 것을 들 수 있다. 상기 아크릴산 에스터로서는, 예컨대, 아크릴산 알킬 에스터(예컨대, 메틸 에스터, 에틸 에스터, 프로필 에스터, 아이소프로필 에스터, 뷰틸 에스터, 아이소뷰틸 에스터, sec-뷰틸 에스터, t-뷰틸 에스터, 펜틸 에스터, 아이소펜틸 에스터, 헥실 에스터, 헵틸 에스터, 옥틸 에스터, 2-에틸헥실 에스터, 아이소옥틸 에스터, 노닐 에스터, 데실 에스터, 아이소데실 에스터, 운데실 에스터, 도데실 에스터, 트라이데실 에스터, 테트라데실 에스터, 헥사데실 에스터, 옥타데실 에스터, 에이코실 에스터 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분기쇄상의 알킬 에스터 등) 및 아크릴산 사이클로알킬 에스터(예컨대, 사이클로펜틸 에스터, 사이클로헥실 에스터 등) 등을 들 수 있다. 이들 모노머는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기에 예시한 아크릴산 에스터 중, 본 발명에 있어서는, 화학식 CH2=CHCOOR(상기 식에서, R은 탄소수 6 내지 10, 보다 바람직하게는 탄소수 8 내지 9의 알킬기이다.)로 표시되는 모노머를 이용하는 것이 바람직하다. 탄소수가 6 이상이면, 박리력이 지나치게 크게 되는 것을 억제하여 픽업성의 저하를 방지할 수 있다. 그 한편, 탄소수가 10 이하이면, 반도체 이면용 필름(2, 12)과의 접착성의 저하를 억제하여, 그 결과, 다이싱시에 칩 비산이 발생하는 것을 방지할 수 있다. 또한, 아크릴산 에스터가 화학식 CH2=CHCOOR로 표시되는 경우, 그 배합 비율은, 아크릴계 폴리머의 아크릴산 에스터 100mol%에 대하여 50 내지 91mol%가 바람직하고, 80 내지 87mol%가 보다 바람직하다. 배합 비율이 50mol% 미만이면, 박리력이 지나치게 커져, 픽업성이 저하되는 경우가 있다. 그 한편, 91mol%를 초과하면, 점착성이 저하되어 다이싱시에 칩 비산이 발생하는 경우가 있다. 또한, 상기 화학식으로 표시되는 모노머 중, 아크릴산 2-에틸헥실, 아크릴산 아이소옥틸, 아크릴산 아이소노닐이 특히 바람직하다.
상기 아크릴계 폴리머는, 모노머 성분으로서, 상기 아크릴산 에스터와 공중합 가능한 하이드록실기 함유 모노머가 사용된 것이더라도 좋다. 하이드록실기 함유 모노머로서는, 예컨대, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴, (4-하이드록시메틸사이클로헥실)메틸 (메트)아크릴레이트 등을 들 수 있다. 상기 하이드록실기 함유 모노머로서는, 하이드록시알킬기에 있어서의 알킬기가 탄소수 2 내지 4인 (메트)아크릴산 하이드록시알킬(예컨대, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산4-하이드록시뷰틸등)이 적합하다. 그중에서도, 하이드록시알킬기에 있어서의 알킬기가 탄소수2 내지 4의 아크릴산 하이드록시알킬(예컨대, 아크릴산 2-하이드록시에틸, 아크릴산 2-하이드록시프로필, 아크릴산 4-하이드록시뷰틸 등)을 적합하게 이용할 수 있다. 상기 하이드록실기 함유 모노머는 단독으로 또는 2종 이상 조합하여 이용할 수 있다.
상기 하이드록실기 함유 모노머의 배합 비율은, 아크릴산 에스터 100mol%에 대하여 10 내지 40mol%의 범위내인 것이 바람직하고, 15 내지 30mol%의 범위내인 것이 보다 바람직하다. 배합 비율이 10mol% 미만이면, 자외선 조사 후의 가교가 부족하여, 픽업성이 저하되는 경우가 있다. 그 한편, 배합 비율이 40mol%를 초과하면, 점착제의 극성이 높아져, 반도체 이면용 필름(2, 12)과의 상호 작용이 높아지는 것에 의해 박리가 곤란하게 된다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 아크릴산 알킬 에스터와 공중합가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있더라도 좋다. 이러한 모노머 성분으로서, 예컨대, 메타크릴산 메틸, 메타크릴산 에틸, 메타크릴산 프로필, 메타크릴산 아이소프로필, 메타크릴산 뷰틸, 메타크릴산 아이소뷰틸, 메타크릴산 t-뷰틸, 메타크릴산 s-뷰틸, 메타크릴산 펜틸 등의 메타크릴산 알킬 에스터; 아크릴산, 메타크릴산, 카복시에틸 (메트)아크릴레이트, 카복시펜틸 (메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산 무수물 모노머; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인 설폰산, (메트)아크릴아마이드프로페인 설폰산, 설포프로필 (메트)아크릴레이트, (메트)아크릴로일옥시 나프탈렌 설폰산 등의 설폰산기 함유 모노머; 2-하이드록시에틸 아크릴로일 포스페이트 등의 인산기 함유 모노머; 아크릴 아마이드, 아크릴로나이트릴, 메타크릴산 사이클로알킬 에스터 등을 들 수 있다. 이들 공중합가능한 모노머 성분은, 1종 또는 2종 이상을 사용할 수 있다. 이들 공중합가능한 모노머의 사용량은, 전 모노머 성분의 40중량% 이하가 바람직하다. 단, 상기 카복실기 함유 모노머의 경우, 그 카복실기와 반도체 이면용 필름(2, 12) 중의 에폭시 수지에서의 에폭시기가 반응함으로써 점착제층(32)과 반도체 이면용 필름(2, 12)의 경계면이 소실하여, 양자의 박리성이 저하되는 경우가 있다. 따라서, 카복실기 함유 모노머의 사용량은, 전 모노머 성분의 0 내지 3중량% 이하가 바람직하다. 또한, 이들 모노머 성분 중, 본 발명의 점착제층(32)을 구성하는 아크릴계 폴리머는 모노머 성분으로서는 아크릴산을 포함하지 않는 편이 바람직하다. 아크릴산은 반도체 이면용 필름(2, 12)에 물질 확산하여, 점착제층(32)과 반도체 이면용 필름(2, 12)과의 경계면을 소실시켜 박리성을 저하시키는 경우가 있기 때문이다.
여기서, 상기 아크릴계 폴리머는, 공중합용 모노머 성분으로서 다작용성 모노머를 포함하지 않는 것이 바람직하다. 이것에 의해, 다작용성 모노머가 다이 본드 필름에 물질 확산을 하는 일이 없게 되어, 점착제층(32)과 반도체 이면용 필름(2, 12)의 경계면이 소실하는 것에 의한 픽업성의 저하를 방지할 수 있다.
또한, 분자내에 라디칼 반응성 탄소-탄소 2중 결합을 갖는 아이소사이아네이트 화합물을 사용함으로써 아크릴계 폴리머(특히 하이드록실기 함유 아크릴계 폴리머)의 측쇄 또는 주쇄중 또는 주쇄 말단에 라디칼 반응성 탄소-탄소 2중 결합이 도입된 아크릴계 폴리머를 얻을 수 있다. 상기 아이소사이아네이트 화합물로서는, 예컨대, 메타크릴로일 아이소사이아네이트, 2-메타크릴로일옥시에틸 아이소사이아네이트, 2-아크릴로일옥시에틸 아이소사이아네이트, m-아이소프로펜일-α,α-다이메틸벤질 아이소사이아네이트 등을 들 수 있다.
상기 분자내에 라디칼 반응성 탄소-탄소 2중 결합을 갖는 아이소사이아네이트 화합물의 배합비율은, 하이드록실기 함유 모노머 100mol%에 대하여 70 내지 90mol%의 범위내인 것이 바람직하고, 75 내지 85mol%의 범위내인 것이 보다 바람직하다. 배합 비율이 70mol% 미만이면, 자외선 조사 후의 가교가 부족하여, 픽업성이 저하되는 경우가 있다. 그 한편, 배합 비율이 90mol%를 초과하면, 점착제의 극성이 높아져 반도체 이면용 필름(2, 12)과의 상호 작용이 높아지는 것에 의해 박리가 곤란해져 픽업성이 저하된다.
상기 아크릴계 폴리머는, 전술한 모노머 혼합물을 중합시키는 것에 의해 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로도 행할 수 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 중량평균 분자량은, 바람직하게는 350,000 내지 1,000,000, 더욱 바람직하게는 450,000 내지 800,000 정도이다. 중량평균 분자량의 측정은, GPC(겔 투과 크로마토그래피)에 의해 행하여, 폴리스타이렌 환산에 의해 산출한 값이다.
본 발명에서는, 내재형 자외선 경화형 점착제에는, 분자내에 라디칼 반응성 탄소-탄소 2중 결합을 2개 이상 갖는 화합물이 배합되어 있더라도 좋다. 분자내에 라디칼 반응성 탄소-탄소 2중 결합을 2개 이상 갖는 화합물은, 가교 정도의 조정, 인장 탄성률의 조정 등을 위해 사용된다. 분자내에 라디칼 반응성 탄소-탄소 2중 결합을 2개 이상 갖는 화합물로서는, 첨가형 방사선 경화형 점착제로 사용되는 자외선 경화성 모노머 성분이나 올리고머 성분 등을 들 수 있다. 구체적으로는, 이러한 분자내에 라디칼 반응성 탄소-탄소 2중 결합을 2개 이상 갖는 화합물의 성분으로서는, 예컨대, 우레탄 올리고머, 우레탄 (메트)아크릴레이트, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 테트라메틸올메테인 테트라(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 펜타에리트리톨 테트라(메타)아크릴레이트, 다이펜타에리트리톨 모노하이드록시펜타(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-뷰테인다이올 다이(메트)아크릴레이트 등의 모노머를 들 수 있다. 또한, 상기 아이소사이아네이트 화합물도 들 수 있다. 또한, 우레탄계, 폴리에터계, 폴리에스터계, 폴리카보네이트계, 폴리뷰타다이엔계 등 여러 가지 자외선 경화성의 올리고머도 들 수 있고, 그 분자량이 100 내지 30,000 정도의 범위인 것이 적당하다. 또한, 분자내에 라디칼 반응성 탄소-탄소 2중 결합을 2개 이상 갖는 화합물의 배합 비율은, 점착제를 구성하는 아크릴계 폴리머 100중량부에 대하여 500중량부 이하(예컨대, 5중량부 내지 500중량부)이며, 바람직하게는 40중량부 내지 150중량부 정도이다. 배합 비율이 5중량부 미만이면, 방사선 조사 후의 가교의 정도가 낮아, 인장 탄성률이 저하된다. 그 결과, 반도체 웨이퍼의 다이싱시에는, 점착제층(32) 상에 다이싱 링을 부착한 경우, 상기 다이싱 링에 대하여 접착제 잔존이 발생하여, 반도체 칩의 픽업시에는 박리력이 지나치게 커져 픽업성이 저하되는 경우가 있다. 그 한편, 배합 비율이 500중량부를 초과하면 인장 탄성률이 높아진다. 그 결과, 다이싱시에 칩 비산이 발생하는 경우가 있다.
상기 아크릴계 폴리머에의 라디칼 반응성 탄소-탄소 2중 결합의 도입법은 특별히 제한되지 않고, 다양한 방법을 채용할 수 있지만, 라디칼 반응성 탄소-탄소 2중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계의 점에서 용이하다. 예컨대, 미리, 아크릴계 폴리머에 하이드록실기를 갖는 모노머를 공중합한 후, 이 하이드록실기와 반응할 수 있는 아이소사이아네이트기 및 라디칼 반응성 탄소-탄소 2중 결합을 갖는 아이소사이아네이트 화합물을, 라디칼 반응성 탄소-탄소 2중 결합의 방사선 경화성을 유지한 채로 결합 또는 부가 반응시키는 방법을 들 수 있다. 아이소사이아네이트기 및 라디칼 반응성 탄소-탄소 2중 결합을 갖는 아이소사이아네이트 화합물로서는, 상기에 예시한 것을 들 수 있다.
상기 방사선 경화형 점착제에 광중합개시제를 함유시키는 것이 바람직하다. 광중합개시제로서는, 예컨대, 4-(2-하이드록시에톡시)페닐(2-하이드록시-2-프로필)케톤, α-하이드록시-α,α'-다이메틸아세토페논, 2-메틸-2-하이드록시프로피오페논, 1-하이드록시사이클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-다이메톡시-2-페닐아세토페논, 2,2-다이에톡시아세토페논, 2-메틸-1-[4-(메틸싸이오)-페닐]-2-모폴리노프로페인-1 등의 아세토페논계 화합물; 벤조인 에틸 에터, 벤조인 아이소프로필 에터, 아니소인 메틸 에터 등의 벤조인 에터계 화합물; 벤질다이메틸케탈 등의 케탈계 화합물; 2-나프탈렌설폰일 클로라이드 등의 방향족 설폰일클로라이드계 화합물; 1-페논-1,1-프로페인다이온-2-(o-에톡시카보닐)옥심 등의 광활성 옥심계 화합물, 벤조페논, 벤조일 벤조산, 3,3'-다이메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 싸이옥산톤, 2-클로로싸이옥산톤, 2-메틸싸이옥산톤, 2,4-다이메틸싸이옥산톤, 아이소프로필싸이옥산톤, 2,4-다이클로로싸이옥산톤, 2,4-다이에틸싸이옥산톤, 2,4-다이아이소프로필싸이옥산톤 등의 싸이옥산톤계 화합물; 캄포퀴논; 할로젠화 케톤; 아실포스핀옥사이드; 아실포스포네이트 등을 들 수 있다. 광중합개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100중량부에 대하여, 예컨대 0.05 내지 20중량부 정도이다.
한편, 방사선 조사 시에, 산소에 의한 경화 저해가 일어나는 경우는, 방사선 경화형 점착제층(32)의 표면에서 산소(공기)를 차단하는 것이 바람직하다. 그 방법으로서는, 예컨대 점착제층(32)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선의 조사를 행하는 방법 등을 들 수 있다.
본 발명에서는, 점착제층(32)에는, 본 발명의 효과를 손상하지 않는 범위로, 각종 첨가제(예컨대, 점착부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)가 포함되어 있더라도 좋다.
상기 가교제는, 자외선 조사 전의 점착력의 조정이나, 자외선 조사 후의 점착력의 조정 등을 위해 이용할 수 있다. 가교제를 이용하는 것에 의해, 외부 가교를 행할 수 있다. 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 가교제로서는, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 아이소사이아네이트계가 교제나 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 한편, 가교제의 사용량은, 특별히 제한되지 않지만, 가교해야 할 베이스 폴리머(특히 아크릴 폴리머)와의 균형에 따라, 추가로는 점착제로서의 사용 용도에 의해서 적절히 결정된다. 일반적으로는, 가교제는, 상기 베이스 폴리머 100중량부에 대하여 20중량부 정도 이하, 더욱이는 0.1중량부 내지 10중량부 배합하는 것이 바람직하다.
상기 아이소사이아네이트계 가교제로서는, 예컨대, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소첨가 톨릴렌 다이아이소사이아네이트, 수소첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 그 밖에, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체부가물[닛폰 폴리우레탄 공업(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰 폴리우레탄 공업(주)제, 상품명 「콜로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸 글리콜 다이글리시딜 에터, 에틸렌글리콜 다이글리시딜 에터, 프로필렌 글리콜 다이글리시딜 에터, 폴리에틸렌 글리콜 다이글리시딜 에터, 폴리프로필렌 글리콜 다이글리시딜 에터, 소르비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 소르비탄 폴리글리시딜 에터, 트라이메틸프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레소르신 다이글리시딜 에터, 비스페놀-S-다이글리시딜 에터 외에, 분자내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
점착제층(32)은, 예컨대, 점착제(감압 접착제)와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여, 시트상의 층에 형성하는 관용되는 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대, 점착제 및 필요에 따라 용매나 그 밖의 첨가제를 포함하는 혼합물을 기재(31) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 혼합물을 도포하여 점착제층 전구체를 형성하고, 이것을 기재(31) 상에 전사(종착)하는 방법 등을 들 수 있다.
점착제층(32)의 두께는 특별히 제한되지 않고, 예컨대, 5㎛ 내지 300㎛, 바람직하게는 5㎛ 내지 200㎛, 더 바람직하게는 5㎛ 내지 100㎛, 특히 바람직하게는 7㎛ 내지 50㎛ 정도이다. 점착제층(32)의 두께가 상기 범위내이면, 적절한 점착력을 발휘할 수 있다. 한편, 점착제층(32)은 단층, 복층의 아무 것이라도 좋다.
한편, 본 발명에서는, 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)에는 대전방지능을 갖게 할 수 있다. 이것에 의해, 그 부착시 및 박리시 등에 정전기의 발생이나 그것에 의한 반도체 웨이퍼 등의 대전으로 회로가 파괴되는 것 등을 방지할 수 있다. 대전방지능의 부여는, 기재(31), 점착제층(32) 내지 반도체 이면용 필름(2, 12)에 대전방지제나 도전성 물질을 첨가하는 방법, 기재(31)에 전하 이동 착체나 금속막 등으로 이루어지는 도전층을 부설하는 방법 등, 적당한 방식으로 행할 수 있다. 이들 방식으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방식이 바람직하다. 도전성의 부여, 열전도성의 향상 등을 목적으로 하여 배합되는 도전성 물질(도전 충전재)로서는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구상, 침상, 플레이크상의 금속분, 알루미나 등의 금속 산화물, 비정질 카본 블랙, 흑연 등을 들 수 있다. 단, 상기 반도체 이면용 필름(2, 12)은, 비도전성인 것이, 전기적으로 누출하지 않도록 할 수 있는 점에서 바람직하다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)은, 롤 형상으로 권회(捲回)된 형태로 형성되어 있더라도 좋고, 시트(필름)가 적층된 형태로 형성되어 있더라도 좋다. 예컨대, 롤 형상으로 권회된 형태를 갖고 있는 경우, 반도체 이면용 필름(2, 12)과 다이싱 테이프(3)의 적층체를, 필요에 따라 세퍼레이터에 의해 보호한 상태로 롤 형상으로 권회하여, 롤 형상으로 권회된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)으로서 제작할 수 있다. 한편, 롤 형상으로 권회된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)으로서는, 기재(31)와, 상기 기재(31)의 한쪽 면에 형성된 반도체층(32)과, 상기 점착제층(32) 상에 형성된 반도체 이면용 필름(2, 12)과, 상기 기재(31)의 다른 쪽 면에 형성된 박리처리층(배면처리층)으로 구성되어 있더라도 좋다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와, 기재(31) 및 점착제층(32)으로 이루어지는 다이싱 테이프의 두께의 총 두께)로서는, 예컨대, 8㎛ 내지 1,500㎛의 범위로부터 선택할 수 있고, 바람직하게는 20㎛ 내지 850㎛(더 바람직하게는 31㎛ 내지 500㎛, 특히 바람직하게는 47㎛ 내지 330㎛)이다.
이와 관련하여, 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)에 있어서, 반도체 이면용 필름(2, 12)의 두께와 다이싱 테이프(3)의 점착제층(32)의 두께의 비나, 반도체 이면용 필름(2, 12)의 두께와 다이싱 테이프(3)의 두께(기재(31) 및 점착제층(32)의 총 두께)의 비를 제어함으로써 다이싱 공정시의 다이싱성, 픽업 공정시의 픽업성 등을 향상시킬 수 있어, 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)을 반도체 웨이퍼의 다이싱 공정 내지 반도체 칩의 플립 칩 본딩 공정에 걸쳐 유효하게 이용할 수 있다.
(다이싱 테이프 일체형 반도체 이면용 필름의 제조방법)
본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 제조방법에 대하여, 도 1에 나타내는 다이싱 테이프 일체형 반도체 이면용 필름(1)을 예로서 설명한다. 우선, 기재(31)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 상기 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
다음으로 기재(31) 상에 점착제 조성물을 도포하고 건조시켜(필요에 따라 가열 가교시켜) 점착제층(32)을 형성한다. 도포 방식으로서는, 롤 도공, 스크린 도공, 그라비어 도공 등을 들 수 있다. 한편, 점착제층 조성물을 직접 기재(31)에 도포하여, 기재(31) 상에 점착제층(32)을 형성할 수도 있고, 또는, 점착제 조성물을 표면에 박리 처리를 행한 박리지 등에 도포하여 점착제층(32)을 형성시킨 후, 상기 점착제층(32)을 기재(31)에 전사시키더라도 좋다. 이것에 의해, 기재(31) 상에 점착제층(32)이 형성된 다이싱 테이프(3)가 제작된다.
한편, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 박리지 상에 건조 후의 두께가 소정 두께로 되도록 도포하고, 또한 소정 조건하에서 건조하여(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조하여), 도포층을 형성한다. 이 도포층을 상기 점착제층(32) 상에 전사함으로써 반도체 이면용 필름(2)을 점착제층(32) 상에 형성한다. 한편, 상기 점착제층(32) 상에, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 직접 도포한 후, 소정 조건하에서 건조하는(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조하는) 것에 의해서도, 반도체 이면용 필름(2)을 점착제층(32) 상에 형성할 수 있다. 이상에 의해, 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름(1)을 얻을 수 있다. 한편, 반도체 이면용 필름(2)을 형성할 때에 열경화를 행하는 경우, 부분 경화의 상태로 되는 정도로 열경화를 행하는 것이 중요하지만, 바람직하게는 열경화를 행하지 않는다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)은, 플립 칩 접속 공정을 구비하는 반도체 장치의 제조시에 적합하게 이용할 수 있다. 즉, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)은, 플립 칩 실장의 반도체 장치를 제조할 때에 사용되고, 반도체 칩의 이면에, 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)의 반도체 이면용 필름(2, 12)이 부착하고 있는 상태 또는 형태로, 플립 칩 실장의 반도체 장치가 제조된다. 따라서, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1, 11)은, 플립 칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에, 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 이용할 수 있다.
(반도체 웨이퍼)
반도체 웨이퍼로서는, 공지 내지 관용된 반도체 웨이퍼이면 특별히 제한되지 않고, 각종 소재의 반도체 웨이퍼로부터 적절히 선택하여 이용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서는, 실리콘 웨이퍼를 적합하게 이용할 수 있다.
(반도체 장치의 제조방법)
본 실시형태에 따른 반도체 장치의 제조방법에 대하여, 도 3a 내지 3e를 참조하면서 이하에 설명한다. 도 3a 내지 3e는, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용한 경우의 반도체 장치의 제조방법을 나타내는 단면 모식도이다.
상기 반도체 장치의 제조방법에서, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용하여 반도체 장치를 제조할 수 있다. 구체적으로는, 상기 반도체 이면용 필름(2) 상에 반도체 웨이퍼(4)를 부착하는 공정, 상기 반도체 웨이퍼(4)를 다이싱하여 반도체 소자를 형성하는 공정, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)에서의 상기 점착제층(32)에 대하여, 상기 기재(31)측으로부터 방사선을 조사하는 공정, 상기 반도체 소자(5)를 상기 반도체 이면용 필름(2)과 함께 다이싱 테이프(3)의 점착제층(32)으로부터 박리하는 공정, 및 상기 반도체 소자(5)를 상기 피착체(6) 상에 플립 칩 접속시키는 공정을 구비한다.
(마운트 공정)
우선, 도 3a에 나타낸 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2) 상에 임의로 설치된 세퍼레이터를 적당히 박리하고, 상기 반도체 이면용 필름(2) 상에 반도체 웨이퍼(4)를 부착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 이 때 상기 반도체 이면용 필름(2)은 미경화 상태(반경화 상태를 포함한다)에 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 반도체 웨이퍼(4)의 이면에 부착된다. 반도체 웨이퍼(4)의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극형성면 등으로도 지칭된다)을 의미한다. 부착 방법은 특별히 한정되지 않지만, 압착(press-bonding)에 의한 방법이 바람직하다. 압착은, 통상적으로 압착(pressing) 롤 등의 프레싱 수단에 의해 프레스하면서 실시된다.
(다이싱 공정)
다음으로 도 3b에 나타낸 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이것에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개편화(소편화)하여, 반도체 칩(5)을 제조한다. 다이싱은, 예컨대, 반도체 웨이퍼(4)의 회로면측에서 통상적 방법에 따라서 실시된다. 또, 본 공정에서는, 예컨대, 다이싱 테이프 일체형 반도체 이면용 필름(1)까지 잘라내는 풀컷트(full-cut)라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다. 또한, 다이싱 블레이드 등을 고속으로 회전시켜 반도체 웨이퍼(4)를 절단하기 때문에, 냉각이나 절단 부스러기의 비산 방지를 위해 절단 부분에 절삭수를 분사하여 행해진다. 여기서, 점착제층(32)은 방사선 경화되어 있지 않으면, 반도체 이면용 필름(2)과의 밀착성이 매우 양호하기 때문에, 양자 사이에 절삭수가 진입하는 것을 확실히 방지할 수 있다. 또한, 반도체 웨이퍼(4)는, 반도체 이면용 필름(2)을 갖는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 크랙이나 킵 비산을 억제할 수 있음과 아울러, 반도체 웨이퍼(4)의 파손도 억제할 수 있다. 한편, 반도체 이면용 필름(2)이 에폭시 수지를 포함하는 수지 조성물로 형성되어 있으면, 다이싱에 의해 절단되더라도, 그 절단면에서 반도체 이면용 필름의 접착제층의 접착제 밀려 나옴이 생기는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리가 재부착(블록킹)하는 것을 억제 또는 방지할 수 있어, 후술하는 픽업을 한층 더 양호하게 행할 수 있다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 팽창을 행하는 경우, 상기 팽창은 종래 공지된 팽창(expand) 장치를 이용하여 행할 수 있다. 팽창 장치는, 다이싱 링을 통해서 다이싱 테이프 일체형 반도체 이면용 필름(1)을 아래쪽으로 밀어 내리는 것이 가능한 도넛 모양의 외부 링과, 외부 링보다도 직경이 작고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내부 링을 갖고 있다. 이 팽창 공정에 의해, 후술하는 픽업 공정에 있어서, 이웃이 되는 반도체 칩끼리가 접촉하여 파손하는 것을 막을 수 있다.
(방사선의 조사 공정)
다음으로 도 3(c)에 나타낸 바와 같이, 상기 점착제층(32)에 대하여, 상기 기재(31)측으로부터 방사선을 조사한다. 이것에 의해, 점착제층(32)의 반도체 이면용 필름(2, 12)에 대한 점착력을 저감시킬 수 있다. 방사선의 조사는 점착제층(32)의 전체면에 행하더라도 좋고, 반도체 이면용 필름(2) 또는 반도체 이면용 필름(12)의 반도체 웨이퍼 부착 부분(12)에 대응하는 부분(32a)에만 행하더라도 좋다. 후자의 경우, 반도체 이면용 필름(2), 또는 반도체 이면용 필름(12)의 반도체 웨이퍼 부착 부분(12a)에 대응하는 부분 이외의 부분의 전부 또는 일부를 차광시켜, 방사선을 조사한다. 차광 재료로서는, 지지 필름 상에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 제작할 수 있다.
상기 방사선의 조사는 50mJ/cm2 내지 2,000mJ/cm2의 범위내에서 실시되는 것이 바람직하고, 더욱이 100mJ/cm2 내지 1,000mJ/cm2의 범위내에서 실시되는 것이 바람직하다. 방사선의 조사를 50mJ/cm2 이상(특히 100mJ/cm2 이상)으로 하는 것에 의해, 점착제층(32)의 경화를 충분하게 하여, 반도체 이면용 필름(2, 12)과의 박리성을 양호하게 한다. 그 결과, 양호한 픽업 성능을 가능하게 하여, 픽업 후에 반도체 이면용 필름(2, 12)에 점착제가 부착(이른바 접착제 잔존)하는 것을 방지할 수 있다. 그 한편, 방사선의 조사를 2,000mJ/cm2 이하(특히 1,000mJ/cm2 이하)로 하는 것에 의해, 기재(31)에 대한 열적 손상을 저감할 수 있다. 또한, 점착제층(32)의 경화가 과도하게 진행하여 인장 탄성률이 커져, 팽창성(expanding property)이 저하되는 것을 방지할 수 있다. 한편, 상기 방사선으로서는, X선, 자외선, 전자선 등을 들 수 있다.
한편, 도 3a 내지 3e에서는, 방사선의 조사 공정은 다이싱 공정과 픽업 공정 사이의 공정으로 되어있지만, 픽업 공정 전이라면, 어느 단계(예컨대, 마운트 공정 전, 마운트 공정과 다이싱 공정 사이 등)에서 행하더라도 좋다.
(픽업 공정)
다이싱 테이프 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위하여, 도 3c에 나타낸 바와 같이, 반도체 칩(5)의 픽업을 행하여, 반도체 칩(5)을 반도체 이면용 필름(2)과 함께 다이싱 테이프(3)로부터 박리시킨다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 여러 가지 방법을 채용할 수 있다. 예컨대, 개개의 반도체 칩(5)을 다이싱 테이프 일체형 반도체 이면용 필름(1)의 기재(31)측으로부터 니들(needle)에 의해서 밀어 올리고, 밀어 올려진 반도체 칩(5)을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다. 단, 본 발명에서는, 점착제층(32)이 방사선의 조사에 의해 미리 경화되어 있기 때문에, 상기 점착제층(32)에 대한 방사선의 조사는 실시되지 않는다. 한편, 픽업된 반도체 칩(5)은, 그 이면이 반도체 이면용 필름(2)에 의해 보호되어 있다.
(플립 칩 접속 공정)
픽업한 반도체 칩(5)은, 도 3d에 나타낸 바와 같이, 기판 등의 피착체(6)에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 지칭된다)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상적 방법에 따라서 고정시킨다. 예컨대, 반도체 칩(5)의 회로면측에 형성되어 있는 범프(bump)(51)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 가압하면서 도전재를 용융시키는 것에 의해, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하고, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립 칩 본딩 공정). 이 때, 반도체 칩(5)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는 일반적으로 30㎛ 내지 300㎛ 정도이다. 한편, 반도체 칩(5)을 피착체(6) 상에 플립 칩 본딩한 후는, 반도체 칩(5)과 피착체(6)의 대향면이나 간극을 세정하여, 상기 간극에 봉지재(봉지 수지 등)을 충전시켜 밀봉하는 것이 중요하다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것이 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대, 에폭시 기판, 비스말레이미드 트라이아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립 칩 본딩 공정(플립 칩 접속 공정)에 있어서, 범프나 도전재의 재질로서는, 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
한편, 플립 칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 범프와 피착체(6) 표면의 도전재를 접속시킨다. 그러나, 이 도전재의 용융시의 온도는 통상적으로 260℃ 정도(예컨대, 250℃ 내지 300℃)이다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등로 형성함으로써 이 플립 칩 본딩 공정에 있어서의 고온에도 견디는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 상기 세정에 사용되는 세정액으로서는, 특별히 제한되지 않고, 예컨대, 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 그 때문에, 전술한 바와 같이, 세정액으로서는, 각종 세정액을 이용할 수 있어, 특별한 세정액을 필요로 하지 않고, 종래의 방법에 의해 세정할 수 있다.
다음으로 플립 칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 실시된다. 이 때의 봉지 조건으로서는 특별히 한정되지 않지만, 통상적으로 175℃에서 60초간 내지 90초간의 가열을 행하는 것에 의해, 봉지 수지의 열경화가 행해진다. 그러나, 본 발명은 이것에 한정되지 않고, 예컨대 165℃ 내지 185℃에서 수분간 경화시킬 수 있다. 상기 공정에서의 열처리에 의해, 봉지 수지가 열경화의 진행에 따라 경화한다. 또한, 상기 공정에 의해, 반도체 이면용 필름(2)을 완전히 또는 거의 완전히 열경화시킬 수 있어, 우수한 밀착성으로 반도체 소자의 이면에 부착시킬 수 있다. 또한, 본 발명에 따른 반도체 이면용 필름(2)은, 미경화 상태이더라도 상기 밀봉 공정시에 봉지재와 함께 열경화시킬 수 있기 때문에, 반도체 이면용 필름(2)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
상기 봉지 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지된 봉지 수지 등의 봉지재로부터 적절히 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 봉지 수지로서는, 예컨대, 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 봉지 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있더라도 좋다. 한편, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
상기 다이싱 테이프 일체형 반도체 이면용 필름(1)이나 반도체 이면용 필름을 이용하여 제조된 반도체 장치(플립 칩 실장의 반도체 장치)는, 반도체 칩의 이면에 반도체 이면용 필름이 부착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이더라도, 우수한 콘트라스트비로 마킹을 실시할 수 있어, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 그래픽 정보 등)를 양호하게 시인하는 것이 가능하다. 한편, 레이저 마킹을 행할 때는, 공지된 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지된 기체 레이저를 이용할 수 있지만, 이산화탄소 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지된 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd:YAG 레이저등), YVO4 레이저가 적합하다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용하여 제조된 반도체 장치는, 플립 칩 실장 방식으로 실장된 반도체 장치이므로, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도 박형화, 소형화된 형상으로 되어 있다. 이것 때문에, 각종의 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 이용할 수 있다. 구체적으로는, 본 발명의 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 이른바 「휴대전화」나 「PHS」, 소형 컴퓨터(예컨대, 이른바 「PDA」(휴대 정보 단말), 이른바 「노트북 컴퓨터」, 이른바 「넷북(상표)」, 이른바 「웨어러블 컴퓨터」 등), 「휴대전화」 및 컴퓨터가 일체화된 형태의 소형 전자 기기, 이른바 「디지털 카메라(상표)」, 이른바 「디지털 비디오 카메라」, 소형 텔레비젼, 소형 게임 기기, 소형 디지털 오디오 플레이어, 이른바 「전자 수첩」, 이른바 「전자 사전」, 이른바 「전자 서적」용 전자 기기 단말, 소형 디지털 타입 시계 등의 모바일형 전자 기기(운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등)의 전자 기기(예컨대, 이른바 「데스크 탑 퍼스널 컴퓨터, 박형 텔레비젼, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이더라도 좋다. 또한, 전자 부품 또는, 전자 기기·전자 부품의 재료·부재로서는 특별히 한정되지 않고, 예컨대, 이른바 「CPU」의 부재, 각종 기억 장치(이른바 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
실시예
이하, 본 발명에 관하여 실시예를 이용하여 구체적으로 설명한다. 그러나, 본 발명은 그 요지를 넘어서지 않는 한, 이하의 실시예에 한정되는 것이 아니다. 또한, 각 예에서 부는 특기하지 않는 한 어느 것이나 중량 기준이다.
실시예 1
<다이싱 테이프의 제작>
냉각관, 질소 도입관, 온도계, 및 교반 장치를 갖춘 반응 용기에, 아크릴산 2-에틸헥실(이하, 「2EHA」라고도 함) 86.4부, 아크릴산 2-하이드록시에틸(이하, 「HEA」라고도 함) 13.6부, 과산화벤조일 0.2부, 및 톨루엔 65부를 넣고, 질소 기류 중에서 61℃에서 6시간 중합 처리를 행하여, 아크릴계 폴리머 A를 얻었다.
아크릴계 폴리머 A에 2-메타크릴로일옥시에틸 아이소사이아네이트(이하, 「MOI」라고도 함) 14.6부를 가하고, 공기 기류 중에서 50℃에서 48시간 동안 부가 반응 처리를 행하여 아크릴계 폴리머 A'를 수득했다.
다음으로 아크릴계 폴리머 A' 100부에 대하여, 폴리아이소사이아네이트 화합물(상품명 「콜로네이트 L」, 닛폰폴리우레탄(주)제) 2부, 및 광중합개시제(상품명 「이르가큐어(IRGACURE) 651」, 지바 스페셜티 케미컬사(Chiba Specialty Chemicals)제) 5부를 가하여, 점착제 조성물 용액 A를 수득했다.
점착제 조성물 용액 A를, PET 박리 라이너의 실리콘 처리를 실시한 면 상에 도포하고, 120℃에서 2분간 가열 건조하여 두께 10㎛의 점착제층을 형성했다. 이어서, 형성한 점착제층 상에, 폴리올레핀 필름을 접합했다. 이 폴리올레핀 필름은 두께 100㎛이며, 프레임 부착 영역에 대응하는 부분에 방사선을 차광하는 인쇄층이 미리 형성된 것이다. 그 후, 50℃에서 24시간 가열하여 가교 처리를 행하여, 칩 유지용 테이프 A를 제작했다.
<플립 칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론(PARACRON) W-197CM」 네가미 공업주식회사(Negami Chemical Industrial Co., Ltd)제) 100부에 대하여, 에폭시 수지(상품명 「에피코트(EPICOAT) 1004」 JER 주식회사제) 113부, 페놀 수지(상품명 「미렉스(MILEX) XLC-4L」 미쓰이 화학 주식회사(Mitsui Chemicals, Inc.)제) 121부, 구상 실리카(상품명 「SO-25R」 주식회사 아드마텍스(Admatechs Co., Ltd.)제) 246부, 염료 1(상품명 「OIL GREEN 502」 오리엔트 화학공업 주식회사제) 5부, 염료 2(상품명 「OIL BLACK BS」 오리엔트 화학공업 주식회사제) 5부를 메틸 에틸 케톤에 용해시켜 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 20㎛의 플립 칩형 반도체 이면용 필름을 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 반도체 이면용 필름을, 상기 다이싱 테이프의 점착제층 상에, 라미네이터를 이용하여 접합하여, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다. 한편, 라미네이터의 조건은 하기와 같다.
<라미네이터 조건>
라미네이터 장치: LPA330/450
라미네이터 온도: 40℃
라미네이트 속도: 1,600mm/min
비교예 1
<다이싱 테이프의 제작>
실시예 1과 같이 하여 다이싱 테이프를 제작했다. 그 후, 점착제층의 반도체 웨이퍼 부착 부분(직경 200mm)에 상당하는 부분(직경 220mm)에만 자외선을 직접 조사하여 자외선 경화시켰다. 이것에 의해, 본 비교예에 따른 다이싱 테이프를 제작했다. 한편, 자외선의 조사 조건은 하기와 같이 했다.
<자외선의 조사 조건>
자외선(UV)조사 장치: 고압 수은등
자외선 조사 적산 광량: 500mJ/cm2
출력: 75W
조사 강도: 150mW/cm2
<플립 칩형 반도체 이면용 필름의 제작>
실시예 1과 같이 하여, 플립 칩형 반도체 이면용 필름을 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립 칩형 반도체 이면용 필름을, 상기 다이싱 테이프의 점착제층 상에 라미네이터를 이용하여 접합하여, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(평가)
실시예 1 및 비교예 1에서 제작한 다이싱 테이프 일체형 반도체 이면용 필름에 대하여, 다이싱성 및 픽업성을 하기의 방법에 의해 평가 및 측정했다. 평가 또는 측정 결과는, 표 1에 병기했다.
<다이싱성의 평가 방법>
실시예 1 및 비교예 1의 다이싱 테이프 일체형 반도체 이면용 필름을 이용하여, 실제로 반도체 웨이퍼의 다이싱을 행하여 다이싱성을 평가했다. 즉, 반도체칩의 칩 비산이나 치핑의 발생의 유무, 및 절삭수의 진입 유무를 평가했다.
우선, 반도체 웨이퍼(직경 8인치, 두께 0.6mm; 실리콘 미러 웨이퍼)를 이면 연마 처리하여 두께 0.2mm의 미러 웨이퍼를 작업편(workpiece)으로서 이용했다. 다음으로 다이싱 테이프 일체형 반도체 이면용 필름으로부터 세퍼레이터를 박리한 후, 미러 웨이퍼(직경 8인치, 두께 200㎛; 실리콘 미러 웨이퍼)를 반도체 이면용 필름 상에 70℃에서 롤 압착하여 접합했다. 추가로, 미러 웨이퍼의 다이싱을 실시했다. 다이싱은 1.0mm각의 칩 크기가 되도록 풀컷트했다. 한편, 접합 조건, 다이싱 조건은 하기와 같다.
(반도체 웨이퍼 연삭 조건)
연삭 장치: 상품명 「DFG-8560」 디스코사(DISCO Corporation)제
반도체 웨이퍼: 8인치 직경(두께 0.6mm로부터 0.2mm로 이면 연삭)
(접합 조건)
부착 장치: 상품명 「MA-3000 III」 닛토 세이키 주식회사(Nitto Seiki Co., Ltd.)제
부착 속도: 10mm/min
부착 압력: 0.15MPa
부착시의 스테이지 온도: 70℃
(다이싱 조건)
다이싱 장치: 상품명 「DFD-6361」 디스코사제
다이싱 링: 「2-8-1」(디스코사제)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1; 디스코사제 「203O-SE 27HCDD」
Z2; 디스코사제 「203O-SE 27HCBB」
다이싱 블레이드 회전 속도:
Z1; 40,000r/min
Z2; 45,000r/min
절단 방식: 스텝 커트
웨이퍼 칩 크기: 10.0mm각
절삭수 공급량: 2.0L/min
[다이싱시의 칩 비산 및 물 침입 평가 기준]
다이싱시의 절삭수의 침입의 유무는, 다이싱 테이프의 기재측으로부터 관찰하여, 점착제층과 반도체 이면용 필름 사이에 절삭수가 확인되지 않은 경우를 「양호」로 하고, 확인된 경우를 「불량」으로 했다. 또한, 칩 비산은, 반도체 웨이퍼를 다이싱함으로써 합계 50개의 반도체 칩을 형성하고, 칩 비산의 발생수가 5개 이하인 경우를 「양호」로 하고, 5개보다 많은 경우를 「불량」으로 했다.
[다이싱시의 치핑 평가 기준]
다이싱에 제작한 50개의 반도체 칩을 수집하여, 이들 반도체 칩의 측면 중, 최후에 절단된 면을 관찰했다. 칩 크랙(치핑)의 깊이를 모두 측정하여, 깊이가 최대인 것을, 그 반도체 칩에 있어서의 치핑의 크기로 했다. 하기 표 1에, 치핑의 크기의 최대치와, 50개의 반도체 칩의 평균치를 나타낸다. 반도체 칩의 두께의 반 이상의 크기의 치핑이 발생한 경우, 즉, 최대치가 100㎛ 미만인 경우를 「양호」로 하고, 100㎛ 이상인 경우를 「불량」으로 했다.
<픽업성의 평가 방법>
다음으로 반도체 칩의 픽업을 행했다. 픽업은, 점착제층에 대한 자외선의 조사 후에 행했다. 조사 조건은 하기와 같다. 자외선의 조사 후, 다이싱 테이프 일체형 반도체 이면용 필름의 다이싱 테이프측으로부터 니들로 밀어올려, 다이싱에 의해 수득된 반도체 칩을 플립 칩형 반도체 이면용 필름과 함께 점착제층으로부터 픽업했다. 이 때의 반도체 칩(전 개수: 400개)의 픽업의 성공률(%)을 구하여, 픽업성을 평가했다. 따라서, 픽업성은, 픽업률이 100%에 가까울 수록 양호하다. 한편, 픽업 조건은 하기와 같다.
<자외선의 조사 조건>
자외선(UV) 조사 장치: 고압 수은등
자외선 조사 적산 광량: 500mJ/cm2
출력: 75W
조사 강도: 150mW/cm2
한편, 자외선 조사는 다이싱 테이프의 기재측으로부터 행했다.
(픽업 조건)
픽업 장치: 상품명 「SPA-300」 주식회사 신카와사(Shinkawa Co., Ltd.)제
픽업 니들 개수: 1개
니들 밀어올림 속도: 20mm/s
니들 밀어올림 거리: 500㎛
픽업 시간: 1초
다이싱 테이프 팽창량: 3mm
절삭수의 침입 유무 칩 비산의 유무 치핑의 유무 픽업 성공률
(%)
실시예 1 양호 양호 양호 100%
비교예 1 불량 불량 불량 100%
(결과)
표 1로부터 알 수 있듯이, 실시예 1에 따른 다이싱 테이프 일체형 반도체 이면용 필름에서는, 점착제층과 플립 칩형 반도체 이면용 필름 사이에의 절삭수의 침입은 확인되지 않았다. 또한, 칩 비산이나 치핑의 발생도 저감할 수 있음이 확인되었다. 또한, 픽업성도 양호했다. 한편, 비교예 1에 따른 다이싱 테이프 일체형 반도체 이면용 필름에서는, 점착제층과 플립 칩형 반도체 이면용 필름 사이에 절삭수의 침입이 확인되었다. 또한, 칩 비산이나 치핑도 발생하고 있었다.
본 발명이 그의 구체적인 실시형태를 참고하여 상세히 설명되었으나, 당업자에게는 그의 범위로부터 벗어나지 않고 다양한 변화 및 변경이 이루어질 수 있음이 명백할 것이다.
본 발명은 2010년 4월 19일자로 출원된 일본 특허출원 2010-096295호에 기초하고 있으며, 그 전체 내용은 본원에 참고로 인용된다.
1, 11: 다이싱 테이프 일체형 반도체 이면용 필름
2, 12: 반도체 이면용 필름
3: 다이싱 테이프 4: 반도체 웨이퍼
5: 반도체 칩 6: 피착체
12a: 반도체 웨이퍼 부착 부분
12b: 반도체 웨이퍼 부착 부분 이외의 다른 부분
31: 기재
32: 점착제층
32a: 반도체 웨이퍼 부착 부분에 대응하는 부분
32b: 반도체 웨이퍼 부착 부분에 대응하는 부분 이외의 다른 부분
51: 반도체 칩(5)의 회로면측에 형성되어 있는 범프
61: 피착체(6)의 접속 패드에 피착된 접합용 도전재

Claims (4)

  1. 피착체 상에 플립 칩 접속된 반도체 소자의 이면을 보호하기 위한 플립 칩형 반도체 이면용 필름, 및 다이싱 테이프를 구비하는 다이싱 테이프 일체형 반도체 이면용 필름으로서,
    상기 다이싱 테이프는 기재 및 상기 기재 상에 설치된 점착제층을 포함하고,
    상기 플립 칩형 반도체 이면용 필름은 상기 점착제층 상에 형성되어 있고,
    상기 점착제층은 방사선의 조사에 의해 플립 칩형 반도체 이면용 필름에 대한 점착력이 저하되는 방사선 경화형 점착제층인 다이싱 테이프 일체형 반도체 이면용 필름.
  2. 제 1 항에 있어서,
    상기 플립 칩형 반도체 이면용 필름은 착색제를 함유하는 다이싱 테이프 일체형 반도체 이면용 필름.
  3. 제 1 항에 기재된 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법으로서,
    상기 다이싱 테이프 일체형 반도체 이면용 필름에서의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정,
    상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정,
    상기 다이싱 테이프 일체형 반도체 이면용 필름에서의 상기 점착제층에 대하여, 상기 기재측으로부터 방사선을 조사하는 공정,
    상기 반도체 소자를 상기 플립 칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정, 및
    상기 반도체 소자를 상기 피착체 상에 플립 칩 접속시키는 공정을 구비하는 반도체 장치의 제조방법.
  4. 제 3 항에 기재된 반도체 장치의 제조방법에 의해 제조된 것인 플립 칩형 반도체 장치.
KR1020110035688A 2010-04-19 2011-04-18 다이싱 테이프 일체형 반도체 이면용 필름 KR101688236B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010096295A JP5681374B2 (ja) 2010-04-19 2010-04-19 ダイシングテープ一体型半導体裏面用フィルム
JPJP-P-2010-096295 2010-04-19

Publications (2)

Publication Number Publication Date
KR20110116996A true KR20110116996A (ko) 2011-10-26
KR101688236B1 KR101688236B1 (ko) 2016-12-20

Family

ID=44779149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110035688A KR101688236B1 (ko) 2010-04-19 2011-04-18 다이싱 테이프 일체형 반도체 이면용 필름

Country Status (5)

Country Link
US (2) US8722517B2 (ko)
JP (1) JP5681374B2 (ko)
KR (1) KR101688236B1 (ko)
CN (2) CN105428293B (ko)
TW (2) TWI591708B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP5681374B2 (ja) * 2010-04-19 2015-03-04 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5641641B2 (ja) * 2010-07-29 2014-12-17 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP5770038B2 (ja) * 2011-07-25 2015-08-26 リンテック株式会社 粘着シート
JP5800728B2 (ja) * 2012-02-16 2015-10-28 日東電工株式会社 耐指紋性粘着テープ
JP6034384B2 (ja) * 2012-08-23 2016-11-30 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
US9530718B2 (en) * 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
JP6091955B2 (ja) * 2013-03-26 2017-03-08 リンテック株式会社 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
PT2980835T (pt) 2013-03-27 2021-01-27 Lintec Corp Folha compósita para formar película protetora
JP6133674B2 (ja) * 2013-04-30 2017-05-24 日東電工株式会社 光学部材の製造方法
WO2015046529A1 (ja) * 2013-09-30 2015-04-02 リンテック株式会社 樹脂膜形成用複合シート
US9953856B2 (en) * 2014-01-22 2018-04-24 Lintec Corporation Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and method of producing manufactured product
SG11201605781WA (en) * 2014-01-22 2016-09-29 Lintec Corp Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and inspection method
JP6280400B2 (ja) * 2014-03-07 2018-02-14 日東電工株式会社 アンダーフィル材、積層シート及び半導体装置の製造方法
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
US20170213765A1 (en) * 2014-05-23 2017-07-27 Hitachi Chemical Company, Ltd. Die bonding/dicing sheet
CN106463370B (zh) * 2014-07-04 2019-06-21 琳得科株式会社 保护膜形成用薄膜
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
TWI705116B (zh) * 2015-06-05 2020-09-21 日商琳得科股份有限公司 保護膜形成用複合片及其製造方法
JP6208398B2 (ja) * 2015-09-10 2017-10-04 三井化学東セロ株式会社 粘着剤組成物及びその製造方法並びに粘着フィルム
JP6800167B2 (ja) * 2015-12-25 2020-12-16 古河電気工業株式会社 半導体加工用テープ
JP6757743B2 (ja) * 2015-12-25 2020-09-23 古河電気工業株式会社 半導体加工用テープ
SG11201808374TA (en) * 2016-03-30 2018-10-30 Mitsui Chemicals Tohcello Inc Method for manufacturing semiconductor device
JP6887766B2 (ja) * 2016-07-19 2021-06-16 日東電工株式会社 粘着シート
JP2018019022A (ja) * 2016-07-29 2018-02-01 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
CN110582839B (zh) * 2017-12-27 2023-06-06 古河电气工业株式会社 辐射固化型切割用粘合带
JP7033003B2 (ja) * 2018-05-23 2022-03-09 日東電工株式会社 ダイシングダイボンドフィルム
JP7160739B2 (ja) * 2019-03-25 2022-10-25 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
JP2004072108A (ja) 2002-08-02 2004-03-04 Suss Microtec Lithography Gmbh 薄く可撓性のある基板を固定する装置
JP2004142430A (ja) 2002-10-04 2004-05-20 Hitachi Chem Co Ltd 表面保護フィルム及びその製造方法
JP2004214288A (ja) 2002-12-27 2004-07-29 Lintec Corp チップ用保護膜形成用シート
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
KR20070043629A (ko) * 2005-10-20 2007-04-25 신에쓰 가가꾸 고교 가부시끼가이샤 접착제 조성물 및 상기 접착제로 이루어지는 접착층을구비한 시트
KR100723980B1 (ko) * 2004-03-15 2007-06-04 히다치 가세고교 가부시끼가이샤 다이싱 다이본드 시트
JP2007158026A (ja) 2005-12-05 2007-06-21 Furukawa Electric Co Ltd:The チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP2007266420A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007261035A (ja) 2006-03-28 2007-10-11 Lintec Corp チップ用保護膜形成用シート
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858007B2 (ja) 1988-03-23 1999-02-17 日東電工株式会社 表面保護体の製造方法
JP2555811B2 (ja) * 1991-09-10 1996-11-20 富士通株式会社 半導体チップのフリップチップ接合方法
US6524881B1 (en) 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
CN1368092A (zh) * 2001-02-05 2002-09-11 杨孟君 纳米麻黄止嗽制剂药物及其制备方法
JP4107417B2 (ja) 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4443962B2 (ja) 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4642436B2 (ja) 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP5046366B2 (ja) * 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
CN101512742B (zh) 2006-09-27 2011-10-19 富士通半导体股份有限公司 半导体器件的制造方法
JP2008124141A (ja) * 2006-11-09 2008-05-29 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着フィルム
JP5026832B2 (ja) * 2007-03-22 2012-09-19 古河電気工業株式会社 半導体デバイス加工用粘着テープ
WO2009060787A1 (ja) * 2007-11-08 2009-05-14 Nitto Denko Corporation ダイシング・ダイボンドフィルム
JP4717051B2 (ja) * 2007-11-08 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2009130320A (ja) * 2007-11-28 2009-06-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP4717085B2 (ja) 2008-01-18 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4553400B2 (ja) 2008-02-18 2010-09-29 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2010031183A (ja) 2008-07-30 2010-02-12 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP4994429B2 (ja) 2008-08-04 2012-08-08 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5885325B2 (ja) * 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP2011159694A (ja) * 2010-01-29 2011-08-18 Hitachi Chem Co Ltd 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いるダイシングフィルム一体型チップ保護フィルム
JP5681374B2 (ja) * 2010-04-19 2015-03-04 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5439264B2 (ja) * 2010-04-19 2014-03-12 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
JP2004072108A (ja) 2002-08-02 2004-03-04 Suss Microtec Lithography Gmbh 薄く可撓性のある基板を固定する装置
JP2004142430A (ja) 2002-10-04 2004-05-20 Hitachi Chem Co Ltd 表面保護フィルム及びその製造方法
JP2004214288A (ja) 2002-12-27 2004-07-29 Lintec Corp チップ用保護膜形成用シート
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
KR100723980B1 (ko) * 2004-03-15 2007-06-04 히다치 가세고교 가부시끼가이샤 다이싱 다이본드 시트
KR20070043629A (ko) * 2005-10-20 2007-04-25 신에쓰 가가꾸 고교 가부시끼가이샤 접착제 조성물 및 상기 접착제로 이루어지는 접착층을구비한 시트
JP2007158026A (ja) 2005-12-05 2007-06-21 Furukawa Electric Co Ltd:The チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP2007261035A (ja) 2006-03-28 2007-10-11 Lintec Corp チップ用保護膜形成用シート
JP2007266420A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム

Also Published As

Publication number Publication date
JP2011228450A (ja) 2011-11-10
JP5681374B2 (ja) 2015-03-04
CN105428293B (zh) 2019-04-16
US9478454B2 (en) 2016-10-25
US20140203458A1 (en) 2014-07-24
US20110256669A1 (en) 2011-10-20
CN105428293A (zh) 2016-03-23
TWI591708B (zh) 2017-07-11
TWI527105B (zh) 2016-03-21
TW201616569A (zh) 2016-05-01
TW201207923A (en) 2012-02-16
CN102222634A (zh) 2011-10-19
CN102222634B (zh) 2016-01-13
US8722517B2 (en) 2014-05-13
KR101688236B1 (ko) 2016-12-20

Similar Documents

Publication Publication Date Title
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101805367B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름 및 그의 제조 방법, 및 반도체 장치의 제조 방법
KR20110116993A (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
KR101312188B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
TWI429034B (zh) 覆晶型半導體背面用膜及其應用
KR101321663B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101823676B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
JP5249290B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
KR20120053966A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치
KR20140012207A (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR20120024386A (ko) 플립 칩형 반도체 이면용 필름 및 그의 용도
KR101539471B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR20110074471A (ko) 플립 칩형 반도체 후면용 필름
KR20120011780A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20120053968A (ko) 다이본드 필름, 다이싱?다이본드 필름, 다이본드 필름의 제조 방법 및 다이본드 필름을 갖는 반도체 장치
KR20120022579A (ko) 플립 칩형 반도체 이면용 필름
JP2018019022A (ja) ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP2014123743A (ja) ダイシングテープ一体型半導体裏面用フィルム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 4