KR20110027631A - 리세스 채널을 구비하는 전해 캐패시터 어셈블리 및 제조방법 - Google Patents

리세스 채널을 구비하는 전해 캐패시터 어셈블리 및 제조방법 Download PDF

Info

Publication number
KR20110027631A
KR20110027631A KR1020100088666A KR20100088666A KR20110027631A KR 20110027631 A KR20110027631 A KR 20110027631A KR 1020100088666 A KR1020100088666 A KR 1020100088666A KR 20100088666 A KR20100088666 A KR 20100088666A KR 20110027631 A KR20110027631 A KR 20110027631A
Authority
KR
South Korea
Prior art keywords
terminal base
terminal
positive electrode
capacitor
anode
Prior art date
Application number
KR1020100088666A
Other languages
English (en)
Inventor
지리 나브라틸
자로슬라브 토마스코
스타니슬라브 제드니섹
Original Assignee
에이브이엑스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이브이엑스 코포레이션 filed Critical 에이브이엑스 코포레이션
Publication of KR20110027631A publication Critical patent/KR20110027631A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/103—Sealings, e.g. for lead-in wires; Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H01G9/10—Sealing, e.g. of lead-in wires

Abstract

고체 전해 캐패시터는 압축된 양극으로부터 형성되는 캐패시터 바디, 유전층과 고체 전해층으로 구성된다. 양극리드는 양극 펠릿으로부터 연장되고 양극단자와 전기적으로 연결된다. 캐패시터 바디의 외면은 음극단자와 전기적으로 연결되는 음극이 된다. 양극단자베이스와 음극단자베이스는 동일 평면에 형성되어 리세스 채널에 의하여 상호 연결된다. 캐패시터 소자는 양극단자 및 음극단자와 연결되어 캡슐화된다. 단일 실장면 상에서 양극단자와 음극단자가 이격되도록 리세스 채널이 제거되고, 양극단자와 음극단자의 사이에 형성된 표면홈이 남겨진다.

Description

리세스 채널을 구비하는 전해 캐패시터 어셈블리 및 제조방법{ELECTROLYTIC CAPACITOR ASSEMBLY AND METHOD WITH RECESSED LEADFRAME CHANNEL}
본 발명은 전해 캐패시터 어셈블리에 관한 것이다.
전통적으로 전해질 캐패시터는 높은 캐패시턴스 값과 소형의 부피로 잘 알려져있다. 이러한 종래의 전해질 캐패시터 및 캐패시터 어레이가 소형임에도 불구하고, 이들의 부피를 더 줄이고 이들을 이용하는 전자제품의 용적효율을 향상시키기 위한 연구는 계속되고 있다.
종래의 전해 캐패시터는 양극(anode)과 음극(cathode)영역이 각각 구비되는 메인 캐패시터 바디, 양극리드(예를들면, 캐패시터 바디 내에 실장되는 양극와이어), 음극리드(예들들면, 음극영역에 연결되는 리드프레임)으로 구성되어 모두가 하나의 레진 패키지 내에 캡슐화로 성형된 구조를 갖는다. 전해 캐패시터의 용적효율은 전체의 캐패시터 패키지에서 메인 캐패시터 바디의 부피가 차지하는 비율로 정의된다. 이러한 캐패시터의 양극리드와 음극리드는 캐패시터 구조물과 각각 전기적으로 양극과 음극으로 연결되어 있다. 때때로, 이러한 전기적 연결은 캐패시터 구조물로부터 길이방향으로 연장되며, 이러한 연결방법은 캐패시터 패키지 내부에서 많은 공간을 차지하게 된다.
다른 종래의 전해 캐패시터 구조에서 양극리드와 음극리드는 전해 캐패시터의 표면에 실장되도록 배치될 수 있으며, 이러한 구조는 직접회로를 사용하는 형태에서 특히 유용하게 채용될 수 있다. 그러므로, 칩-타입의 전해 캐패시터는 용적효율 뿐만 아니라, 기판상에 실장되는 장치에서도 사용가능 하도록 고려되어야 한다. 이러한 장치의 실장은 양극의 단자를 캐패시터의 필요한 표면까지 연장되도록 설정하는 방법에 의하기도 한다. 종래 몇몇은 동일평면에 배열된 단자를 이용함으로써 전해 캐패시터가 기판에 표면 실장되도록 구성되어 있다.
다양한 형태의 표면 실장형 전해 캐패시터 존재함에도 불구하고 용적효율, 장치의 프로파일, 전기적 특성면에서 더욱 향상된 캐패시터 시스템 및 이의 제조방법에 대한 필요성은 계속되고 있다.
본 발명의 일실시예에 따라서, 고체 전해 캐패시터를 제조하는 방법은 캐패시터 바디와 양극리드로 구성되는 캐패시터 소자를 리드프레임에 부착하는 단계를 포함한다. 리드프레임은 캐패시터 바디를 지지하기 위한 양극단자베이스와 양극리드와의 접속을 위한 음극단자베이스가 적어도 구비되는 음극단자와, 캐패시터 바디를 지지하기 위한 음극단자베이스가 적어도 구비되는 음극단자와, 양극단자베이스와 음극단자베이스의 사이에서 양 베이스를 상호 연결하기 위하여 형성되는 리세스 채널으로 구성된다. 본 실시예의 방법은 캐패시터 소자를 케이싱에 수납하여 양극단자베이스와 음극단자베이스 및 리세스 채널의 적어도 일부가 노출된 상태로 남아있도록 하는 단계를 포함한다. 더 나아가, 양극단자와 음극단자를 이격시키기 위하여 리세스 채널을 제거하는 단계를 포함한다.
본 발명의 다른 실시예서, 고체 전해 캐패시터는 고체 전해 캐패시터 소자, 리드프레임, 캡슐화 물질을 포함한다. 고체 전해 캐패시터 소자는 서로 반대편에 배치되는 제1단부면 및 제2단부면이 구비되는 캐패시터 바디와 캐패시터 바디의 제1단부면으로부터 연장되는 양극리드로 구성된다. 리드프레임은 양극단자와 음극단자로 구성된다. 양극단자는 양극단자수직부와, 양극단자수직부에 주로 수직인 양극단자베이스로 구성되고, 양극단자수직부가 양극리드와 전기적으로 연결되어 상기 양극단자수직부는 고체 전해 캐패시터 소자의 제1단부면과 주로 평행하게 형성된다. 음극단자는 캐패시터 바디와 전기적으로 연결되고, 양극단자베이스와 주로 동일 평면상에 형성되는 음극단자베이스를 적어도 구비한다. 캡슐화 물질은 기기 패키지를 제작하기 위하여 고체 전해 캐패시터의 주위를 주로 둘러싸고, 양극단자베이스와 음극단자베이스가 필요한 실장 표면 상에서 캡슐화 물질로부터 노출되도록 한다. 표면홈은 양극단자베이스와 상기 음극단자베이스의 사이에 형성된다.
이하, 본 발명의 다른 특징에 관해서 상세히 설명한다.
본 발명의 결과로, 향상된 용적효율을 가지는 캐패시터 어셈블리가 제조될 수 있다. 또한, 다른 표면은 금속부분으로부터 연결되지 않고 실장되는 표면 상에서만 노출된 단자가 형성되는 장치가 마련될 수 있다. 이러한 장치가 실장된 후에는, 인쇄회로기판의 구성요소 사이에서 회로의 합선위험이 상당히 줄어들거나 없어진다. 나아가, 우수한 전기적 특성을 나타내는 캐패시터 어셈블리가 형성된다. 예를들면, 이러한 캐패시터는 캐패시턴스가 우수하며, 등가직렬저항(ESR)이 작아지는데, 등가직렬저항은 캐패시터가 전기 용량과 직렬로 연결되는 저항성분을 의미하며, 이는 충전 및 방전을 지연시키고 전자회로에서의 손실을 유발한다.
본 기술분야에서 통상의 지식을 가진 자를 위하여, 제시된 도면을 참고로 하여 명세서 나머지 부분에서 최적 실시예를 포함하여 본발명을 충분히 실시가능하도록 개시되었다.
도 1은 본 발명의 전해 캐패시터를 제조하는 방법에서 적용될 수 있는 공정의 플로우 차트의 일 실시예를 도시한 것이고,
도 2는 본 발명에서 적용될 수 있는 양극부분과 음극부분을 포함하는 전해 캐패시터 소자의 일실시예의 사시도이고,
도 3은 캐패시터 소자가 부착되고 그후에 캡슐화되는 캐패시터 소자가 적용되는 리드프레임의 일실시예의 사시도이고,
도 4는 절연채널에 의하여 분리되는 양극단자와 음극단자가 실장되는 개별 캐패시터 소자의 사시도이고,
도 5는 캡슐화 이후에 절연 채널에 의하여 분리되는 양극단자와 음극단자가 실장되는 개별 캐패시터 소자의 상측 사시도이고,
도 6은 캡슐화 이후에 절연 채널에 의하여 분리되는 양극단자와 음극단자가 실장되고, 양극단자와 음극단자를 이격시키도록 채널을 제거하기 위하여 그라인딩 휠이 사용되는 캐패시터 소자의 하측 사시도이고,
도 7은 양극단자와 음극단자를 이격하도록 형성된 홈이 구비되는 개별 캐패시터 소자의 하측 사이도이다.
본 명세서 및 도면에서 반복되는 참조 부호의 사용은 본 발명의 동일 또는 유사 특징 및 요소를 나타내기 위함이다.
본 기술분야의 당업자는 본 명세서에서는 일실실예에 관한 설명을 기재하는 것이고, 본 발명의 광범위한 태양을 제한하고자 하는 것은 아니며, 광범위한 태양이 포함될 수 있음을 이해할 것이다.
일반적으로 말해서, 본 발명은 표면장착이 가능하고 용적효율이 향상되는 고체 전해 캐패시터에 관한 것이다. 캐패시터는 밸브 금속 조성물로부터 제조되는 양극과 양극의 상면에 배치되는 유전필름 및 유전필름상에 배치되는 고체 전해질을 포함하여 구성된다. 고체 전해질이나 다른 외부의 표면이 캐패시터 소자의 음극을 구성한다. 캐패시터 소자에는 제1단부면과 제2단부면이 대향되게 형성된다. 양극리드(예를들면, 양극 와이어)는 양극에 매립되어 캐패시터 소자의 제1단부면까지 연장된다.
리드 프레임에는 캐패시터가 실장되기 위하여 양극단자와 음극단자가 형성된다. 양극단자는 양극리드와 전기적으로 연결되며, 양극단자베이스부와 양극단자수직부가 형성된다. 양극단자수직부는 양극리드와 전기적으로 연결되고 캐패시터 본체의 제1단부면과 대체적으로 평행하게 배치된다. 양극단자베이스부는 표면 실장 위치상에 구비되고, 음극단자수직부와 대체적으로 수직을 형성한다. 캐패시터에 합선이 일어나지 않도록 캐패시터 바디와 양극단자의 사이에는 절연체가 개재되며, 양극단자베이스부는 캐패시터 바디의 일영역을 지지한다. 음극단자에는 캐패시터 바디의 일영역을 지지하고 캐패시터 바디의 음극(외면)과 연결되기 위하여 음극단자베이스부가 마련된다. 선택적으로 음극단자수직부가 음극단자베이스부와 대체적으로 수직을 이루며 캐패시터 바디의 제2단부면에 인접하여 배치될 수 있다. 음극단자베이스부와 양극단자베이스부는 대체적으로 동일평면상에 배치되는 것이 바람직하다.
리드프레임은 양극단자베이스부와 음극단자베이스부의 사이에서 양부재를 연결하는 리세스 채널을 포함하여 구성된다. 예를들면, 리세스 채널은 캐패시터 바디로부터 소정의 폭만큼 연장되는 영역과 양극단자베이스부 및 음극단자베이스부에 의하여 형성되는 면 중 적어도 하나를 포함할 수 있다. 일반적으로 리세스 채널은 사각형 형태, U-형 형태, V-형 형태 등의 단면으로 형성될 수 있다.
캡슐화 재질(성형 레진 패키지와 같은)이 디바이스 패키지를 구성하기 위하여 사용된다. 대체적으로 캐패시터 바디의 주위를 둘러싸며 캡슐화 함으로써 양극단자베이스부와 음극단자베이스부와 리드프레임의 리세스 채널만이 외부에 노출되도록 한다. 그리고나서, 양극단자와 음극단자를 격리시키기 위하여 리세스 채널의 적어도 일부영역이 제거될 수 있다. 일실시예에서, 디바이스 패키지를 따라서 리드프레임의 리세스 채널에는 양극단자베이스부와 음극단자베이스부의 사이에 표면홈(surface groove)이 형성된다. 선택적으로는 노출된 음극단자베이스부와 양극단자베이스부의 상측에 별도의 외부단자가 설치될 수도 있다. 이러한 실시예의 구성은 합선의 위험을 줄이기 위하여 금속재질의 구성으로부터 이격되는 표면에 실장 및 회로 부착이 가능한 구성이 제공된다.
본 발명은 다양한 방법을 이용하여 고체 전해 캐패시터를 제조하는 방법과도 관계가 있다. 본 발명의 일실시예에 따른 공정순서가 도 1에 도시되어 있다. 이러한 공정순서들은 캐패시터 소자를 제조하는 제1단계(100)부터 순서대로 설명한다. 후술하는 바와 같이, 이러한 캐패시터 소자는 서로 맞은편에 배치되는 제1단부면과 제2단부면을 형성하고 제1단부면으로부터 연장되는 양극와이어를 포함하는 특징의 고체 전해 캐패시터일 수 있다. 일반적으로, 캐패시터 소자를 제작하는 방법은 양극체(anode body)를 압착하고, 양극체의 적어도 일부분을 양극산화(anodically oxidizing)하여 유전층을 형성하며, 유전층 일부분의 상측에 고체 전해질을 배치하는 단계로 구성된다. 캐패시터 소자를 제조하는 방법의 각 단계의 구체적인 내용에 대해서 설명한다.
고체 전해 캐패시터를 제조하는 다양한 방법들이 제시될 수 있다. 예를들면, 이러한 캐패시터는 전형적으로 밸브 금속 조성물로부터 제작될 수 있다. 밸브 금속 조성물(valve metal composition)은 높은 비전하(specific charge)를 갖는다. 몇몇 실시예에서 비전하는 약 10000μF*V/g에서 약 500000 μF*V/g의 범위이고, 다른 실시예에서는 약 20000 μF*V/g 내지 약 400000 μF*V/g 의 범위내이고, 또다른 실시예에서는 약 35000 μF*V/g 내지 250000μF*V/g 의 범위내이다. 밸브 금속 조성물은 탄탈륨(tantalum), 니오븀(niobium), 알루미늄(aluminum), 하프늄(hafnium), 티타늄(titanium), 이들의 합금, 이들의 산화물, 이들의 질화물 등과 같이 밸브 금속(즉, 산화가 가능한 금속) 또는 밸브 금속 기본의 합성물을 포함한다. 예를 들면, 밸브 금속 조성물은 1:1.0±1.0의 니오븀 대 산소 원자비를 가지는 산화 니오븀과 같이 니오븀의 전기적 전도성 산화물을 포함할 수 있다. 다른 실시예에서 산화 니오븀은 1:1.0±0.3의 니오븀 대 산소 원자비를 가질 수 있으며, 또 다른 실시예에서는 1:1.0±0.05의 니오븀 대 산소 원자비를 가질 수 있다. 예를 들면, 산화 니오븀은 NbO0 .7, NbO1 .0, NbO1 .1, NbO2 이 될 수 있다. 바람직한 실시예에서, 조성물은 고온에서 소결된 후에도 화학적으로 안정적으로 유지될 수 있는 전도성 산화 니오븀인 NbO1 .0 을 포함할 수 있다. 이러한 밸브 금속 조성물의 예는, "Fife"에게 허여된 미국 특허 제6,322,912호, "Fife" 등에게 허여된 제6,391,275호, "Fife" 등에게 허여된 제6,416,730호, "Fife"에게 허여된 제6,527,937호, "Kimmel" 등에게 허여된 제6,576,099호, "Fife" 등에게 허여된 제6,592,740호, "Kimmel" 등에게 허여된 제6,639,787호, "Kimmel" 등에게 허여된 제7,220,397호 뿐 아니라, "Schnitter"의 미국 특허출원 공개공보 제2005/0019581호, "Schnitter" 등의 제2005/0103638호, "Thomas" 등의 제2005/0013765호에 기술되며, 이들은 전체로서 본 명세서에서 참고문헌으로서 포함한다.
일반적으로 종래의 제작(fabricating) 공정이 양극체를 형성하는데 이용될 수 있다. 일 실시예에서, 임의의 입자크기로 구성되는 탄탈륨 또는 니오븀 산화물 파우더가 먼저 선택된다. 예를들면, 입자들은 플레이크(flaked), 앵귤러(angular), 노듈러(nodular) 형상 또는 이들의 조합으로 형성될 수 있다. 입자들은 전형적으로 적어도 약 60 메쉬(mesh)의 스크린 크기분포를 가지며, 일부 실시예에서는 약 60 내지 약 325 메쉬, 일부 실시예에서는 약 100 내지 약 200 메쉬로 형성된다. 또한, 비표면적(the specific surface area)은 약 0.1 내지 약 10.0 m2/g이고, 일부 실시예에서는 약 0.5 내지 약 5.0 m2/g이고, 다른 실시예에서는 약 1.0 내지 2.0 m2/g 이다. "비표면적(the specific surface area)" 용어는 "Bruanauer", "Emmet", "Teller" 에 이해 저술된 "Journal of American Chemical Society" 제60권(1938년)의 309페이지의 질소를 흡착가스로 하는 물리적 가스 흡착(physical gas adsorption)(B.E.T.) 방법에 의해 결정되는 표면적으로 정의된다. 마찬가지로, 벌크(또는 스캇) 밀도는 통상적으로 약 0.1 내지 약 5.0 g/cm3 이고, 다른 실시예에서는 약 0.2 내지 약 4.0 g/cm3 이며, 또다른 실시예에서는 약 0.5 내지 약 3.0 g/cm3 이다.
양극체의 구성을 용이하게 하기 위하여, 전기 전도성 입자외에도 다른 성분이 추가될 수 있다. 예를들면, 양극체의 형성을 위하여 전기 전도성 입자가 가압될 때 입자들이 상호 적당하게 접합되도록 바인더(binder) 및/또는 윤활제와 선택적으로 혼합될 수도 있다. 적합한 바인더(binder)로는 캄포(camphor), 스테아린산 및 기타 비누질 지방산(soapy fatty acid), Carbowax(유니온 카바이드사), Glyptal(제너럴 일렉트릭사), 나프탈렌, 식물왁스(vegetable wax) 및 마이크로왁스(microwax)(정제파라핀), 폴리머 바인더(예를들면, 폴리비닐알콜, 폴리에틸-2-옥사졸린 등) 등등이 포함될 수 있다. 바인더는 용매에 의해 용해되어 분산될 수 있다. 용매의 예로서, 물, 알콜 등이 이용될 수 있다. 이러한 용매가 사용될 때, 전체에서 바인더 및/또는 윤활제가 차지하는 질량비는 약 0.1% 내지 8%에서 변경될 수 있다. 그러나, 바인더와 윤활제는 본 발명에서 필수적인 것은 아님이 이해되어야 한다.
생성된 파우더는 종래의 어떠한 파우더 프레스 주형에 의하여 압축될 수 있다. 예를 들면, 프레스 주형은 다이(die)와 단일 또는 멀티 펀치를 이용하는 단일 스테이션 압축성형 프레스(single station compaction press)가 사용될 수 있다. 다르게는, 다이와 단일 하부 펀치만을 사용하는 모두형(anvil-type) 압축성형 프레스 주형이 사용될 수 있다. 단일 스테이션 압축형 프레스 주형은 단일 작동, 이중 작동, 플로팅 다이(floating die), 이동식 플래튼(movable platen), 대향하는 램(ram), 스크류(screw), 임팩트(impact), 핫 프레스(hot press), 코이닝(coining) 또는 사이징(sizing)과 같이 다양한 기능을 갖춘 캠(cam), 토글/노클(toggle/knuckle) 및 편심/크랭크(eccentric/crank) 프레스와 같은 몇몇의 기본 형식에서 이용될 수 있다. 필요하다면, 압축 후에 진공에서 펠릿(pellet)을 수분 동안 소정의 온도(예를들면, 약 150℃ 내지 500℃)에서 가열함으로써 어떠한 바인더/윤활제라도 제거될 수 있다. 또한, "Bishop" 등에게 허여된 미국특허 제6,197,252호에서 설명된 바와 같이, 바인더/윤활제는 수용액에 펠릿을 접촉시킴으로써 제거될 수 있으며, 이는 전체로서 본 명세서에서 참조로서 포함된다.
압축된 양극체의 두께는 약 4밀리미터 이하로서 상대적으로 얇게 형성될 수 있으며, 다른 실시예에서는, 약0.05 내지 약 2밀리미터일 수 있으며, 또 다른 실시예에서는 약 0.1 내지 1 밀리미터일 수 있다. 생성된 캐패시터의 전기적 특성을 향상시키기 위하여 양극의 형상 역시 선택될 수 있다. 예를들면, 양극체는 만곡형(curved), 싸인형(sinusoidal), 직사각형(rectangular), U-자형, V-자형 등의 형상을 가질 수 있다. 양극체는 "플루트형(fluted)" 형상을 가질 수 있는데, 이는 하나 이상의 고랑(furrows), 홈(grooves), 침하부(depression) 또는 오목부(indentation)를 포함함으로써 체적 대 표면비를 증가시켜 등가직렬저항(ESR)을 최소화하고 캐패시턴스의 주파수 반응을 증가시킬 수 있다. 이러한 "플루트형" 양극은, 예를들면, "Webber" 등에게 허여된 미국특허 제6,191,936호, "Maeda" 등에게 허여된 제5,949,639호 및 "Bourgault"등에게 허여된 미국특허 제3,345,545호 뿐 아니라 "Hahn" 등의 미국 특허출원 공개공보 제2005/0270725호에 기술되어 있으며, 이들은 모두 전체로서 본 명세서에서 참조로서 포함된다.
일단 리드에 부착되면, 양극체는 유전층이 양극 및/또는 양극 내부에 형성되도록 양극화(anodized)될 수 있다. 양극화는 양극이 비교적 높은 유전율을 가지는 물질을 형성하도록 산화하는 전기화학적 처리과정이다. 예를들면, 탄탈륨 양극은 오산화 탄탈륨(Ta2O5)으로 양극화될 수 있다. 일반적으로, 양극화는 양극을 전해질에 담그는 방법과 같이 초기에 양극에 전해질을 공급함으로써 행해진다. 전해질은 일반적으로 용액(예를들면, 수성 또는 비수성, 산성, 알칼리성), 분산액, 용해물 등과 같이 액상으로 존재한다. 일반적으로 용매는 물[예를들면, 탈이온수(deionized water)], 에테르[예를들면, 디에틸 에테르 및 테트라히드로푸란(tetrahydrofuran)], 알콜(예를들면, 메탄올, 에탄올, n-프로판올, 이소프로판올 및 부탄올), 트리글리세리드(triglycerides), 케톤(ketones)(예를들면, 아세톤, 메틸 에틸 케톤, 메틸 이소부틸 케톤), 에스테르[예를들면, 아세트산 에틸, 아세트산 부틸, 아세트산 디에틸렌 글리콜 에테르(diethylene glycol ether acetate), 아세트산 메톡시프로필(methoxypropyl acetate)], 아미드[예를들면, 디메틸포름아미드, 디메틸아세트아미드, 디메틸카프릴릭/카프릭 지방산 아미드(dimethylcaprylic/capric fatty acid amide), N-알킬피롤리돈(N-alkylpyrrolidone)], 니트릴[예를들면, 아세토니트릴(acetonitrile), 프로피오니트릴(propionitrile), 부티로니트릴(butyronitrile), 벤조니트릴(benzonitrile)], 술폭사이드 또는 술폰[예를들면, 디메틸 술폭사이드(dimethyl sulfoxide, DMSO), 술폴레인(sulfolane)] 등과 같은 전해질에 채용된다. 용매는 전체 전해질의 중량비 50% 내지 약 99.9% 의 범위로 구성되며, 일부 실시예에서는, 약 75% 내지 99%의 비율로 구성되며, 다른 실시예에서는 약80% 내지 95% 비율로 구성될 수 있다. 필수적이지는 않으나, 수용성 용매(예를 들면, 물)가 종종 필요한 만큼의 산화를 위하여 이용될 수도 있다. 실제로, 물은 전해질의 약 50% 이상의 중량 백분율으로 구성되며, 일부 실시예에서는 약 70% 이상으로, 다른 실시예에서는 약90% 내지 100% 범위내에서 구성된다. 추가인 실시예에서 다른 전해질로는 금속염, 알칼리염, 글리콜과 혼합된 알칼리염, 유기용매와 혼합된 산성염 또는 글리콜과 혼합된 인산을 포함할 수도 있다.
전해질은 이온 전도성(ionically conductive)을 띄고, 25℃에서 측정한 경우에 약 1밀리지멘스 퍼 센티미터("mS/cm") 이상의 이온 전도도를 가질 수 있으며, 일부 실시예에서는 약 30 mS/cm 이상, 다른 실시예에서는 약 40 mS/cm 내지 100 mS/cm의 이온 전도도를 가질 수 있다. 전해질의 이온전도도를 향상시키기 위하여 이온을 형성하도록 용매 내에서 해리 가능한 화합물이 포함될 수 있다. 이러한 목적을 위한 적절한 이온 화합물은, 예를 들면, 염산, 질산, 황산, 인산, 폴리인산, 붕산, 보론산(boronic acid) 등의 산과 아클릴산, 메타크릴산, 말론산, 숙신산, 살리실산, 설포살리실산, 아디핀산, 말레산, 말산, 올레산, 갈산, 타르타르산, 시트르산, 포름산, 아세트산, 글리콜산, 옥살산, 프로피온산, 프탈산, 이소프탈산, 글루타르산, 글루콘산, 젖산, 아스파르트산, 글루타민산, 이타콘산, 트리플루오로 아세트산, 바르비투르산, 계피산, 벤조산, 4-히드록시벤조산, 아미노벤조산 등과 같은, 카르복실산을 포함하는 유기산과, 메탄술폰산(methanesulfonic acid),벤젠술폰산(benzenesulfonic acid), 톨루엔술폰산(toluenesulfonic acid), 트리플루오로메탄술폰산(trifluoromethanesulfonic acid), 스티렌술폰산(styrenesulfonic acid), 나프탈렌 디술폰산(naphthalene disulfonic acid), 히드록시벤젠술폰산(hydroxybenzenesulfonic acid), 도데실술폰산(dodecylsulfonic acid), 도데실벤젠술폰산(dodecylbenzenesulfonic acid) 등과 같은 술폰산과 폴리(아크릴)산 또는 폴리(메타크릴)산 및 이들의 공중합체(copolymer)[예를 들어, 말레-아크릴(maleic-acrylic), 술폰-아크릴(sulfonic-acrylic), 및 스티렌-아크릴(styrene-acrylic) 공중합체], 카라지닉 애시드(carageenic acid), 카르복시메틸 셀룰로오스, 알긴산 등과 같은 폴리메릭 애시드(polymericacids) 등을 포함할 수 있다. 이온 화합물의 농도는 목표하는 이온 전도도를 달성하기 위하여 선택될 수 있다. 예를들면, 산(예를 들어, 인산)은 전해질의 약 0.01 중량백분율 내지 약 5 중량백분율로 구성될 수 있고, 일부 실시예에서 약 0.05 중량백분율 내지 약 0.8 중량백분율, 일부 실시예에서 약 0.1 중량백분율 내지 약 0.5 중량백분율로 구성될 수 있다. 또한, 필요하다면 이온 화합물의 블렌드(blend)가 전해질에 채용될 수 있다.
전류는 유전층을 형성하기 위하여 전해질을 통과한다. 전압은 유전층의 두께에 따라 결정된다. 예를들면, 전원은 초기에 필요한 전압에 도달할 때까지 갈바노스테틱 모드(galvanostatic mode)로 설정될 수 있다. 그 후에, 전원은 양극의 표면위에 목표하는 유전층 두께가 형성되도록 포텐시오스테틱 모드(potentiostatic mode)로 전환될 수 있다. 물론, 펄스(pulse) 또는 스템(step) 포텐시오스테틱 방법과 같은 다른 방법이 채용될 수도 있다. 전압은 보통 약 4 내지 약 200V 의 범위에서 변화되며, 몇몇 실시예에서는, 약 9 내지 100V 범위에서 설정될 수 있다. 양극산화(anodic oxidation) 동안 전해질은 약 30℃ 이상의 상승된 온도가 유지되며, 일부 실시예에서 온도는 40℃ 내지 200℃ 의 범위에서, 다른 실시예에서 온도는 50℃ 내지 100℃ 의 범위에서 유지될 수 있다. 또한, 양극 산화는 실온 이하에서도 수행될 수 있다. 생성된 유전층은 양극의 표면 또는 세공(pore) 내부에 형성될 수 있다.
유전층이 형성되면, 비교적 절연성을 띄는 수지(resinous) 재료(천연 또는 합성)등의 보호코팅이 도포될 수 있다. 이러한 재료는 약 0.05Ω/cm 초과의 비저항(specific resistivity)을 가질 수 있으며, 몇몇 실시예에서의 비저항은 5Ω/cm 초과, 다른 실시예에서 비저항은 1000Ω/cm초과, 일부 실시예에서 비저항은 1×105Ω/cm 초과, 일부 실시예에서 비저항은 1×1010Ω/cm을 초과할 수 있다. 본 실시예에서 사용될 수 있는 몇몇 수지재료들은 폴리우레탄, 폴리스티렌, 불포화 지방산 또는 포화 지방산의 에스테르(예를들면, 글리세리드) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를들면, 적절한 지방산의 에스테르는 라우르산, 미리스트산, 팔미트산, 스테아린산, 엘레오스테아린산, 올레산, 린올레익 애시드(linoleic acid), 리놀렌산, 알류리틱 애시드(aleuritic acid), 쉘로릭 애시드(shellolic acid) 등의 에스테르를 포함하되 이에 한정되지 않는다. 이러한 지방산의 에스테르는 생성된 막이 안정한 층으로 빠르게 중합되게 하는 "건조오일(drying oil)"을 형성하는 비교적 복잡한 조합으로 사용되는 경우에 특히 유용하다는 것이 발견되었다. 이러한 건조오일은 모노글리세리드, 디글리세리드 및/또는 트리글리세리드르 포함할 수 있으며, 이들은 각각 에스테르화된(esterified) 1개, 2개, 3개 지방 아실 잔기(fatty acyl residue)를 갖는 글리세롤 백본(backbone)을 갖는다. 예컨대, 사용될 수 있는 일부 적절한 건조 오일은 올리브 오일, 아마인 오일(linseed oil), 해리오일(castor oil), 유동오일(tung oil), 콩 오일(soybean oil), 셸락(shellac)을 포함할 수 있으며, 이에 제한되지는 않는다. 이러한 보호코팅 및 다른 보호코팅 재료들은 "Fife" 등에 허여된 미국 특허 제6,674,635호에 상세히 개시되어 있으며, 이는 전체로서 본 명세서에서 참조로서 포함한다.
양극화(anodized)된 부분은 이산화망간, 전도성 폴리머 등과 같은 고체 전해질을 포함하는 음극을 형성하는 단계를 거친다. 예를 들면, 이산화 망간 고체 전해질은 질산망간(manganous nitrate;Mn(NO3)2]의 열분해에 의해 형성될 수 있다. 이와같은 기술은 ,예컨대, "Sturmer" 등에 허여된 미국 특허 제4,945,452호에 기술되며, 이는 전체로서 본 명세서에서 참조로서 포함된다. 다르게는, 하나 이상의 폴리헤테로사이클(polyheterocycles)[예를들면, 폴리피롤(polypyrroles), 폴리티오펜(polythiophenes), 폴리(3,4-에틸렌디옥시티오펜){poly(3,4-ethylenedioxythiophene);PEDT},폴리아닐린], 폴리아세틸렌, 폴리-피-페닐린(poly-p-phenylene), 폴리페놀리에트(polyphenolate) 및 이들의 유도체를 포함하는 전도성 폴리머 코팅이 채용될 수 있다. 또한, 필요하다면, 전도성 폴리머 코팅도 복수의 전도성 폴리머층으로 형성될 수 있다. 예를 들면, 일실시예에서, 전도성 폴리머 음극은 PEDT로 형성된 층과 폴리피롤로 형성되는 층을 포함하여 구성될 수 있다. 양극부분의 상측에 전도성 폴리머 코팅을 하기 위하여 다양한 방법이 사용될 수 있다. 예를들면, 전기변색법(electropolymerization), 스크린프린팅(screen-printing), 딥핑(dipping), 전기영동 코팅(electrophoretic coating), 및 스프레잉(spraying)과 같은 종래의 기술이 전도성 폴리머 코팅을 형성하는 데 사용될 수 있다. 예를 들어, 일 실시예에서, 전도성 폴리머(예를 들어, 3,4-에틸렌디옥시-티오펜)를 형성하는 데 사용되는 모노머(monomer)가 초기에 중합 촉매와 혼합되어 용액을 형성할 수 있다. 예를 들어, 적절한 중합 촉매 중 하나는 "CLEVIOS C"로서, 이는 철 3 톨루엔-술폰산염(iron III toluene-sulfonate)이며 "H.C. Starck"에 의해 판매된다. "CLEVIOS C"는, 3,4-에틸렌 디옥시티오펜으로서 역시 "H.C. Starck"에 의해 판매되는 PEDT 모노머인 "CLEVIOS M"에 대한 상용으로 입수할 수 있는 촉매이다. 일단 촉매 분산이 형성되고 나면, 양극 부분은 분산 내로 담가져 폴리머가 양극 부분의 표면상에 형성될 수 있다. 다르게는, 촉매와 모노머도 양극 부분에 분리되어 적용될 수 있다. 예를 들어, 일 실시예에서, 촉매는 용매(예를 들어, 부탄올)에 용해되고 난 후 양극 부분에 딥핑 용액(dipping soluton)으로서 적용될 수 있다. 그리고 나서 양극은 양극으로부터 용매를 제거하기 위해 건조될 수 있다. 그 후, 양극 부분은 적절한 모노머를 포함하는 용액내로 담겨질 수 있다. 일단 모노머가 촉매를 포함하는 양극 부분의 표면에 접촉되면 양극 표면 상에서 화학적으로 중합된다. 상술한 방법과 같은 기술들은, "Biler"의 미국 특허출원 공개공보 제2008/232037호에서 상술하게 기술된다.
또한, 촉매(예를 들면, "CLEVIOS C")도 선택적인 보호 코팅(예를 들면, 수지질 재료)을 형성하기 위하여 사용된 재료와 혼합될 수 있다. 그리고 나서, 양극부분은 모노머("CLEVIOS M")를 포함하는 용액에 담겨질 수 있다. 그 결과, 모노머는 보호코팅의 표면 위 및/또는 내부의 촉매와 접촉하고 보호 코팅의 표면과 반응하여 전도성 폴리머 코팅을 형성할 수 있다. 상술한 방법과 같은 기술들은 "Biler"에게 허여된 미국특허 제7,460,358호에 의하여 상세히 기술될 수 있다. 상기에서 다양한 방법이 제시되었으나, 전도성 코팅을 양극부분에 적용하는 다른 모든 방법이 본 발명에 적용될 수 있음을 인식하여야 한다. 예를 들면, 이러한 전도성 폴리머 코팅을 적용하는 다른 방법은 "Sakata" 등에게 허여된 미국 특허 제5,457,862호, "Sakata" 등에게 허여된 제 5,473,503호, "Sakata" 등에게 허여된 제5,729,428호, 및 "Kudoh" 등에게 허여된 제5,812,367호에 기술될 수 있으며, 이들은 전체로서 본 명세서에서 참조로서 포함된다.
일단 적용되면, 고체 전해질은 정화(healed)된다. 정화는 고체 전해층의 각각의 적용 후 또는 전체 코팅 후에 발생할 수 있다. 예를 들면, 일실시예에서, 고체 전해질은 인산 및/또는 황산 용액과 같은 전해질 용액 내부에 펠릿을 담그고 난 후에, 정해진 기준 레벨로 전류가 감소될 때까지 전해질에 일정한 전압을 가함으로써 정화될 수 있다. 필요한 경우에는, 이러한 정화는 다수의 단계를 거쳐 수행될 수 있다. 상술한 층의 일부 또는 전체를 적용한 후에 여러 부산물, 잉여 촉매 등을 제거하기 위하여 펠릿이 세척될 수 있다. 또한, 일부 경우에는, 상술환 담금 작업 후에는 건조작업이 수행될 수도 있다. 예를들면, 촉매가 적용되고 난 후 및/또는 펠릿을 세척한 후에 건조과정이 수행될 수 있으며, 이는 펠릿의 세공(pores)을 개방하여 이후의 담금 단계에서 액체가 수용되도록 하기 위함이다.
필요하다면, 부분은 선택적으로 탄소층[예를들면, 그래파이트(graphite)]과 은에 각각 적용될 수 있다. 예를들면, 은코팅은 납땜이 가능한 전도체, 접촉층 및/또는 캐패시터를 위한 전하 컬렉터(charge collector)로 이용될 수 있고, 탄소 코팅은 은 코팅이 고체 전해질과 접촉하는 것을 제한할 수 있다. 이러한 코팅은 고체 전해질의 일부 또는 전체에 적용될 수 있다.
일반적으로, 원하는 캐패시터의 기능이 구현되기 위해서는 음극단자로부터 양극단자가 분리될 필요가 있다. 양 구성을 분리하기 위해서, 다양한 방법이 수행될 수 있다. 일실시예에서, 단자에 형성되는 일부 산화층 및/또는 음극층은 에칭(예를 들면, 화학적, 레이저 등)에 의하여 간단히 제거될 수도 있다. 또한, 양극화공정 전 또는 후에 고체전해질과 접촉되는 것을 방지하기 위하여 양극화된 세공체(porous body) 및/또는 양극리드 상에 보호코팅이 형성될 수 있다. 이러한 벙법이 적용되면, 코팅은 약 10Ω/cm 초과의 비저항을 가지고 절연성을 가질 수 있으며, 일부 실시예에서 비저항은 100Ω/cm을 초과할 수 있고, 몇몇 실시예에서는 1000Ω/cm을 초과할 수 있으며, 다른 실시에에서는 1×105Ω/cm을 초과할 수 있고, 또 다른 실시예에서는 1×1010Ω/cm을 초과할 수도 있다. 이러한 절연성 물질의 예로서, 폴리우레탄(polyurethane), 폴리스티렌, 불포화 지방산 또는 포화 지방산의 에스테르(예를들면, 글리세리드), 폴리테트라플루오로에틸렌(예를들면, 테프론TM) 등의 폴리머가 이용될 수 있다.
상술한 바와 같이, 본 발명의 전해 캐패시터는 캐패시터 소자의 양극리드와 전기적으로 연결되는 양극단자와 캐패시터 소자의 음극과 전기적으로 연결되는 음극단자를 포함할 수 있다. 양극단자와 음극 단자 및 다른 부분들은 기본적으로 리드프레임 상에서 구성된다. 전도성 금속(예를들면, 구리, 니켈, 은, 니켈, 아연, 주석, 팔라듐, 납, 구리, 알루미늄, 몰리브덴, 티타늄, 철, 지르코늄, 마그네슘, 및 이들의 합금)과 같은 모든 전도성 재료가 단자를 형성하는 데 이용될 수 있다. 특히 적절한 전도성 금속은, 예를들면, 구리, 구리 합금(예를들면, 구리-지르코늄, 구리-마그네슘, 구리-아연, 또는 구리-철), 니켈, 및 니켈 합금(예를 들어, 니켈-철)을 포함한다. 단자의 기본 금속은, 예를들면, 니켈도금, 은 등의 추가적인 금속층으로 코팅될 수도 있다. 단자의 두께는 일반적으로 커패시터의 두께를 최소화하도록 선택된다. 예컨데, 단자의 두께는 약 0.05 내지 약 1밀리미터, 일부 실시예에서 약 0.05 내지 약 0.5밀리미터, 약 0.07내지 약 0.2밀리미터의 범위에 있을 수 있다.
단자들은 용접, 접착 등과 같이 본 기술분야에서 알려진 기술에 의하여 연결될 수 있다. 예를 들면, 일실시예에서, 양극 리드/와이어는 양극 단자부와 레이저 접합에 의하여 전기적으로 연결될 수 있으며, 음극단자와 캐패시터 바디의 사이에 전도성 접착제를 도포함으로써 음극단자와 캐패시터 바디의 외면(예를 들면, 음극)이 전기적으로 연결될 수 있다. 그 후에 전도성 접착제는 경화된다. 전도성 접착제로는, 예를 들면, 수지 조성물이 포함된 전도성 금속입자가 이용될 수 있다. 금속 입자는 은, 구리, 금, 백금, 니켈, 아연, 비스머스(bismuth) 등이 될 수 있다. 수지 조성물은 열경화성 수지(예를 들면, 에폭시 수지), 경화제[예를 들면, 언하이드라이드(anhydride)] 및 커플링제(coupling agent)[예를들면, 실란계 커플링제(silane coupling agents)] 등이 이용될 수 있다. 적합한 전도성 접착제로는 "Osaka" 등의 미국 특허출원 공개공보 2006/0038304호에서 상술하게 기술될 수 있으며, 이들은 전체로서 본 명세서에서 참조로서 포함된다.
캐패시터 소자가 부착되면, 리드 프레임은 케이싱의 내부에 수납되고, 그리고 나서 케이싱은 이산화규소 또는 기타 모든 공지의 밀봉재료로 충진될 수 있다. 케이스의 폭과 길이는 적용되는 제품에 따라서 변화할 수 있다. 적합한 케이싱은, 예를들면, AVX Corporation 의 "A", "B", "F", "G", "H", "J", "K", "L", "M", "N", "P", "R", "S", "T", "W", "Y" 또는 "X" 케이스가 이용될 수 있으며, 이는 폭 0.XX 인치 및 길이 0. YY 인치의 XXYY 크기의 다양한 구성에 사용될 수 있음을 본 기술분야의 통상의 지식을 가진자라면 이해해야 할 것이다. 적용되는 케이스의 크기에 상관없이, 캐패시터 소자는 둘러싸여지고, 적어도 양극단자와 음극단자의 일부분이 리세스 채널 상에 장착될 수 있도록 노출된다. 양극단자와 음극단자를 전기적으로 분리하기 위하여 리세스 채널의 적어도 일영역은 제거되고, 선택적으로 기기 장착 표면상의 양극단자와 음극단자의 사이에는 표면홈이 형성될 수 있다. 양극단자와 음극단자의 노출된 부분은 일반적으로 회로기판에 실장되기 위하여 캐패시터의 하면에 "아래로 향하도록(facedown)" 위치한다. 이는 캐패시터의 용적효율을 향상시키고, 회로기판 상에서 캐패시터가 차지하는 면적을 감소시킨다. 이러한 캡슐화 단계 이후에, 양극단자 및 음극단자의 노출된 부분은 목표하는 크기로 에이징(age)되고, 스크리닝(screened)되고, 트리밍(trimmed)될 수 있다.
몇몇 실시예에서, 노출된 양극단자와 음극단자의 상측으로 외부단자가 구비될 수도 있다. 일실시예에서, 이러한 외부단자는 기기 실장표면에만 형성되어 모든기기의 면이 금속부와 접촉하지 않도록 함으로써 실장시에 포텐셜 합선이 발생하는 것을 줄인다. 다른 실시예에서, 랩-어라운드(warp-around) 형상의 단자가 노출된 양극단자 및 음극단자 부분을 덮고, 하나 이상의 인접표면을 덮을 수도 있다.
외부단자는 임의의 전도성 물질로 형성되는 하나 이상의 층으로 구성될 수 있으며, 예를들면, 전도성 금속(예를들면, 구리, 니켈, 은, 아연, 주석, 팔라듐, 납, 구리, 알루미늄, 몰리브덴, 티타늄, 철, 지르코늄, 마그네슘, 및 이들의 합금)이 이용될 수 있으며, 이에 제한되는 것은 아니다. 일부 적합한 전도성 금속으로는, 예를들면, 구리, 구리합금(예를들면, 구리-지르코늄, 구리-마그네슘, 구리-아연, 구리-철), 니켈, 니켈합금(예를들면, 니켈-철)이 이용될 수 있다. 일례로, 외부단자는 침출저항력을 키우기 위하여 니켈로 된 제1층과, 은으로된 제2층과, 하부층의 산화를 방지하고 집적회로(IC) 환경에서 단자가 용이하게 접합되도록 주석 또는 남땜합금으로 된 제3층으로 이루어진다.
외부단자는 프린팅, 기상증착. 스크린 마스킹, 스퍼터링, 전기도금, 무전해 또는 침지도금 등의 방식에 의하여 형성될 수 있다. 한 방법은 전기도금 또는 전기화학도금과 관련이 있으며, 이는 전자부품의 노출된 전도성 부분을 전해니켈 또는 전해주석과 같은 도금액에 전기 바이어스를 가하면서 노출시키는 방식이다. 그리고나서, 전자부품은 도금액의 극성과 반대극성으로 편향되고, 전자부품의 노출된 금속이 도금액의 전도성 물질을 끌어당긴다. 무전해 도금은 극성 바이어스를 인가하지 않고 전자부품 전체를 담근다. 외부단자를 형성하기 위한 또다른 방법은 도금물질의 자기흡인(magnetic attraction), 전기영동(electrophoretics) 또는 정전방식(electrostatic) 등이 포함될 수 있다.
도면들을 다시 살펴보면, 도 1의 단계(100)에서 언급하는 캐패시터 소자의 형성 및/또는 공급방법을 통하여 도 2에서 도시된 바와 같은 결과 구조물이 제작된다. 도 2를 참조하면, 캐패시터 소자(30)는 음극(32)과 양극와이어(34)를 포함한다. 캐패시터 소자(30)는 상호 맞은편에 위치하는 제1단부면(36)과 제2단부면(38)을 포함한다. 상술한 바와 같이, 캐패시터 소자(30)의 외장표면 코팅은 캐패시터의 음극(32) 역할을 하며, 이는 캐패시터 소자와의 제1전기적 접점이 되고, 음극와이어(34)는 캐패시터 소자(30)와의 제2전기적 접점 역할을 한다. 캐패시터 소자(30)는 음극과 양극와이어가 상호 직접적인 접촉이 일어나지 않도록 형성됨을 알 수 있다. 이는 캐패시터 바디를 형성하기 위해 도포되는 유전성 코팅 또는 도 4에서 도시된 절연와셔(40)와 같이 양극와이어(34)의 아래부분 주위를 둘러싸는 절연캡 또는 다른 물질에 의하여 수행될 수 있다.
도 1을 다시한번 참조하면, 제2공정(102)은 리드프레임에 캐패시터 소자를 장착하는 단계를 포함한다. 본 기술분야에 널리 알려진 바와 같이, 리드프레임은 다수의 행과 열로 구성되며, 각각은 개별 캐패시터 소자가 수용되기 위한 영역을 형성한다. 이러한 리드프레임의 구성은 캐패시터의 대량생산을 가능하게 하지만, 단일 캐패시터 소자의 수용을 위한 영역만을 포함하는 리드프레임 역시 이용될 수 있음을 인식하여야 한다. 여기서 몇몇의 구성과 공정은 다수의 캐패시티를 가지는 장치를 형성하기 위한 리드프레임에 관하여 설명하고 있으나, 본 발명이 대량 생산을 위한 공정 및 방법에 불필요하게 한정되지 않음을 인식하여야 한다.
도 3은 다수의 캐패시터 소자(30)가 다수의 개별 수용영역에 설치 가능하도록 구성되는 예시적인 리드프레임(50)의 일부분을 보여준다. 리드프레임(50)의 각 수용영역은 양극단자(52), 음극 단자(54) 및 양극 단자(52)와 음극단자(54)의 사이에서 길게 연장되는 리세스 채널(56)을 포함할 수 있다.
양극단자(52)는 일반적으로 상호 수직인 베이스부분(58)과 수직부분(60)을 포함할 수 있다. 양극단자수직부(60)는 양극 리드/와이어(34)와 연결된다. 일실례로, 양극단자수직부(60)에는 캐패시터 소자(30)의 양극 리드/와이어(34)가 수용되는 노치형(notched) 홈(62)이 형성된다. 그리고 나서, 양극 와이어(34)는 양극단자수직부(60)와 접합(예를들면, 레이저 용접)될 수 있다. 장착후에는, 캐패시터 소자(30)의 단부면[예를들면, 면(36)]일 일반적으로 양극단자수직부(60)와 평행을 이룬다. 형성되는 양극단자베이스(58)가 캐패시터 바디 일부를 수용 및 구조적으로 지지하지만, 캐패시터 바디와 양극단자베이스 사이에 개재되는 절연물질(64)에 의하여 캐패시터 바디와는 전기적으로 절연된다. 일례로, 절연물질(64)의 일부는 리드프레임(50)에 설치된 채로 양극단자베이스(58) 상에 코팅된다. 선택적으로 절연물질(64)은 캐패시터 소자에 먼저 도포될 수도 있음을 인식하여야 한다. 절연물질(64)는 필요한 리드프레임의 위치에 기상증착, 분사(dispensing), 스크린 마스킹과 같이 기술분야에서 알려진 적합한 방법에 의하여 도포되는 절연테이프 또는 절연 또는 비전도성 물질로 구성될 수 있다.
음극단자(54)는 일반적으로 상호 수직인 베이스부분(66)과 수직부분(68)을 포함할 수 있다. 음극단자베이스(66)와 양극단자베이스(58)은 주로 동일평면 상에서 배치될 수 있다. 음극단자베이스(66)는 캐패시터 바디의 일부를 수용 및 구조적으로 지지하고 캐패시터 바디와 전기적으로 연결되는데, 예를 들면, 제한되지는 않으나 은함유 에폭시(silver-loaded epoxy)와 같은 전도성 접착제에 의하여 연결된다. 음극단자수직부(68)는 필수는 아니나, 캐패시터 소자의 단부면[예를들면 면(38)]이 음극단자수직부(68)와 접하도록 하는 캐패시터 소자의 유리한 배치를 유도한다. 그리고나서, 리드프레임(50)상에 캐패시터 소자가 접착되도록 접착제가 사용됨으로써, 캐패시터 소자(30)의 하면과 음극단자베이스(66)이 결합될 수 있다.
도 4에 잘 볼 수 있듯이, 양극단자베이스(58)와 음극단자베이스(66)의 ㅅ사사이에서 양 부재를 상호 연결하도록 형성되는 리세스 채널(56)는 적어도 일부가 캐패시터 바디로부터 주어진 폭(70)만큼 어느정도 이격되는 영역과 양극단자베이스(58)와 음극단자베이스(66)가 형성하는 면이 포함되어 구성될 수 있다. 도면을 참조하면, 리세스 채널(56)은 일반적으로 직사각형의 단면을 가지나, U-자형, V-자형 또는 다른 형상의 단면이 적용될 수 있다. 일반적인 직사각형의 단면을 가지고, 리세스 채널은 제1연장부(72)와 제2연장부(74)와 양극단자베이스(58)와 음극단자베이스(66)가 형성되는 면이 아닌 면에 형성되는 리세스 면(76)를 포함하여 구성된다.
공정(102)를 참조하면, 리드프레임과 캐패시터의 결합은 양극 와이어(34)와 양극단자, 다시말해, 양극단자수직부(60)와의 전기적 접속을 포함한다. 이는 기계적인 용접, 레이저 용접, 전도성 접착제 등의 기술분야에서 널리 알려진 방법에 의하여 수행될 수 있다. 예를들면, 양극와이어(34)는 양극단자수직부(60)에 형성되는 노치형 홈(62) 내부에 용접될 수 있다. 레이저는 유도방출(stimulated emission)에 의하여 광자의 방출을 가능하게 하는 레이저 매질과 레이저 매질의 입자를 흥분시키기 위한 에너지 소스를 포함하는 공진기(resonator)를 포함한다. 레이저의 적합한 일형태는, 네오디뮴(Nd)으로 도핑된 YAG(aluminum and yttrium garnet) 레이저 매질을 갖는 레이저이다. 여기된 입자는 네오디뮴 이온(ND3 +)이다. 에너지 소스는 레이저 매질에 연속적으로 에너지를 제공하여 레이저 빔을 방출하게 하거나, 에너지 방출기(energy discharge)에 연속적으로 에너지를 제공하여 펄스 레이저 빔을 방출시킨다. 양극와이어(34)를 양극단자수직부(60)와 전기적으로 접속시키고 나서, 양극을 양극단자에 접합시키는데 이용되는 전도성 접착제는 경화될 수 있다. 예를들면, 접착제에 의하여 캐패시터 소자(30)가 양극단자에 적절하게 접합되도록 열과 압력을 가하기 위하여 열 프레스(heat press)가 이용될 수 있다.
도 1을 참조하면, 또다른 공정(104)에서는 각 캐패시터 소자를 캡슐화하는 단계를 포함하고, 예를들면, 도 3 및 도 5에서와 같이 레진 케이싱(78)의 내부에 캡슐화된다. 일례로, 각 캐패시터 소자(30)와 리드프레임(50)의 각 영역들은 레진 케이싱에 수납되고, 그 후에는 레진 케이싱은 이산화 규소 또는 기타 모든 공지의 밀봉재료로 충진될 수 있다. 적합한 케이싱은, 예를들면, AVX Corporation 의 "F", "G", "H", "J", "K", "L", "N", "P", "R", "S", "T", "W", "Y" 또는 "X" 케이스가 이용될 수 있다. 캡슐화용 케이스(78)은 완성된 캐패시터의 추가적인 구조적 및 열적 저항력을 제공한다. 일례로, 각 캡슐화용 케이스(78)는 리드프레임(50)의 일부분 뿐만 아니라 캐패시터 소자(30)의 전체를 주로 덮는다. 도 5 및 도 6을 참조하면, 일부 실시예에서, 캡슐화용 케이스는 리세스 채널(56) 뿐만 아니라 양극단자베이스(58)와 음극단자베이스(66)의 일영역을 적어도 노출시킨다. 그리고 나서, 다음 공정(106)에서는 양극단자와 음극단자를 분리하기 위하여 리세스 채널(56)의 적어도 일부를 제거한다. 일례로, 도 6을 참조하면, 전체 리세스 채널은 평탄면(80)의 하방으로 제거되며, 실장을 위해 양극단자베이스(58)와 음극단자베이스(66)만이 노출된다. 일례로, 리세스 채널(56)을 제거하기 위하여 그라인딩 휠(grinding wheel)이 이용될 수 있다. 톱질, 레이저 커팅, 에칭, 그라인딩 또는 그 밖의 알려진 방법들이 추가적인 제거 방법으로 본 공정(106)에서 이용될 수 있다.
남겨진 양극단자베이스(58) 및 음극단자베이스(66)의 노출면은 완성된 캐패시터의 서로 다른 극성의 제1 및 제2전기 접속부로 바로 이용될 수 있다. 일부 실시예에서, 선택적으로 수행되는 공정(108)에서 언급한 바와 같이, 분리된 제1 및 제2 외부단자가 양극단자베이스 및 음극단자베이스에 각각 적용될 수 있다.
추가적인 공정(도 1에서는 미도시)에서는 트리밍(trimming)단계, 커팅(cutting)단계를 통하여 다수의 개별적인 캐패시터가 분리되는 단계가 포함될 수 있다. 노출된 단자 부분은 불필요한 부분을 제거하기 위하여 에이징(age)되고, 스크리닝(screened)되고, 트리밍(trimmed)될 수 있다.
본 발명의 결과로, 향상된 용적효율을 가지는 캐패시터 어셈블리가 제조될 수 있다. 또한, 다른 표면은 금속부분으로부터 연결되지 않고 실장되는 표면 상에서만 노출된 단자가 형성되는 장치가 마련될 수 있다. 이러한 장치가 실장된 후에는, 인쇄회로기판의 구성요소 사이에서 회로의 합선위험이 상당히 줄어들거나 없어진다. 나아가, 우수한 전기적 특성을 나타내는 캐패시터 어셈블리가 형성된다. 예를들면, 이러한 캐패시터는 캐패시턴스가 우수하며, 등가직렬저항(ESR)이 작아지는데, 등가직렬저항은 캐패시터가 전기 용량과 직렬로 연결되는 저항성분을 의미하며, 이는 충전 및 방전을 지연시키고 전자회로에서의 손실을 유발한다. 본 발명은 후술하는 실시예를 참조함으로써 쉽게 이해될 수 있다.
테스트 절차
등가직렬저항(ESR), 캐패시턴스 및 손실계수(dissipation factor):
등가직렬저항은 휴렛 패커드 4192A LCZ 측정기를 이용하여 0볼트 바이어스 및 1 볼트 시그널을 인가하는 방법으로 측정되었다. 작동 주파수는 100 kHz 였다. 캐패시턴스 및 손실계수는 휴렛 패커드 4192A LCZ 측정기를 이용하여 2볼트 바이아스 및 1 볼트 시그널을 인가하여 측정되었다. 작동 주파수는 120 Hz 였고 온도는 23℃±2℃ 였다.
누설전류(Leakage Current):
Keithley 2400 소스 측정기에 의하여 누설전류("DCL")이 측정되었다. Keithley 2400은 30초의 23℃±2℃온도 및 30초 후의 1.1배 정격전압에서 누설전류를 측정하였다.
실시예 1
캐패시터는 상술한 본 발명에 따라서 제작되었다. 상세하게는, 캐패시터는 1210 "T" 케이스 사이즈와 약 150μF 및 6.3 볼트의 특성을 가지도록 제작되었다. 양극은 H.C 스타크(약150,000μFV/g의 비전하의 비율로)에서 제조된 STA150KA 탄탈륨 파우더를 사이드 프레스(side presses)상에서 압축되었다. 양극의 크기는 길이가 약 2.3mm, 폭이 약 2.3mm, 두께가 약 0.85mm이며, 양극의 중심부에는 약 0.17mm의 와이어가 구비되었다. 전통적인 양극산화 공정을 이용하여 양극의 상측에 유전층을 형성하고, 그 상측에는 음극층을 형성하기 위하여 전도성 폴리머 PEDT가 코팅되었다. 도 3에서 보는 바와 같이, 양극은 리드프레임과 용접되며, 니켈-은 플래시가 도금된 히타치 합금 42 NILO 가 이용되었다. 용접하기 전에, 양극단자베이스와 캐패시터 소자 외부의 음극의 사이에는 비전도성 페이스트(예를 들면, Henkel/Loctite QMI534)가 코팅되고 이를 50℃에서 15분 동안 경화시킴으로써 상호 단절시켰다. 음극단자베이스 상에는 은함유 에폭시(Protavic ACE10131)이 도포됨으로써 은 코팅된 캐패시터 영역과 리드 프레임간의 전도성을 향상시켰다. 양극와이어를 양극단자에 레이저 용접시키고, 캐패시터 소자의 음극층을 음극단자에 접합시키기 위하여 전도성 접착제를 사용함으로써 캐패시터 소자와 리드프레임을 결합시켰다. 전도성 접착제는 195+10 -5의 온도에서 40초 동안 경화시킨 은함유 에폭시가 사용된다. 1210 "T" 케이스 사이즈(최대 높이 1.2mm의 EIA "B" 케이스 면적)를 포함한 노란색 Henkel/Loctite GR2710 를 이용하여 리드프레임과 캐패시터 소자를 캡슐화한다. 양극단자와 음극단자 사이의 홈은 폭 0.5mm, 깊이 0.3mm의 하부로부터 시작하여 중간을 절단하고, 분리된 양극성의 단자를 생성하고, 전기적인 테스트가 가능하도록 하였다. 그리고나서, 전통적인 리플로우(reflow), 디플래쉬(deflash), 코딩(coding) 공정이 수행되었다. 완성된 제품은 약 2시간 동안 125℃의 온도에서 1.0배 정격전압으로 에이징(aged)되며, 그 이후에 다양한 전기적 특성을 측정하였다. 측정결과는 하기의 [표 1]에 기재되어 있다. 마지막으로, 홈부분은 스트라이프(stripe)형태로 그라인딩(grinded)하였다. 그리고나서, 스트라이프는 일반적인 릴테입 기술을 이용하여 수거하였다.
전기적 특성[측정된 값의 중간값(Median of Measured Values)]
특성(Parameter) 값(Value)
캐패시턴스(μF) 137.2
손실계수(%) 0.042
등가직렬저항(Ω) 0.127
누설전류-DCL(μA) 9.6
본 발명의 사상 및 범위에서 벗어나지 않고 본 발명을 변경하는 것에 의하여 본 기술분야의 통상의 지식을 가진자는 실시할 수 있을 것이다. 또한, 다양한 실시태양의 측면은 전체 또는 일부가 변경되어 사용될 수 있음이 이해되어야 한다. 또한, 본 기수분야의 당업자는 상기 설명이 단순한 예시에 불과하며, 첨부된 특허청구범위에서 기술되는 본 발명의 범위를 제한하는 것은 아니다.
30 : 캐패시터 소자 32 : 양극
34 : 음극와이어 36 : 제1단부면
38 : 제2단부면 40 : 절연와셔
50 : 리드프레임 52 : 양극단자
54 : 음극단자 56 : 리세스 채널
58 : 양극단자베이스 60 : 양극단자수직부
62 : 노치형 홈 64 : 절연물질
66 : 음극단자베이스 68 : 음극단자수직부
72 : 제1연장부 74 : 제2연장부
76 : 리세스 면 78 : 레진 케이싱
80 : 평탄면 82 : 그라인딩 휠

Claims (21)

  1. 고체 전해 캐패시터를 제조하는 방법에 있어서,
    적어도 캐패시터 바디를 지지하기 위한 양극단자베이스와 양극리드와의 접속을 위한 양극단자수직부를 구비하는 양극단자와, 적어도 상기 캐패시티 바디를 지지하기 위한 음극단자베이스를 구비하는 음극단자와, 상기 양극단자베이스와 상기 음극단자베이스의 사이에서 상기 양극단자베이스와 상기 음극단자베이스를 상호 연결하기 위하여 형성되는 리드프레임 리세스 채널을 포함하는 리드프레임에 상기 캐패시티 바디와 상기 양극리드로 구성되는 캐패시터 소자를 부착하는 단계;
    상기 캐패시터 소자를 케이싱의 내부에 캡슐화(encapsulating)하여 상기 양극단자베이스와 상기 음극단자베이스 및 리드프레임 리세스 채널의 적어도 일부가 노출된 상태로 남아있도록 하는 단계;
    상기 양극단자와 음극단자를 이격시키기 위하여 상기 리세스 채널을 제거하는 단계;를 포함하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  2. 제1항에 있어서,
    상기 양극단자베이스와 상기 캐패시터 바디의 사이에는 절연물질이 도포되는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  3. 제1항에 있어서,
    상기 리드프레임에 상기 캐패시터 소자를 부착하는 단계는 상기 양극단자베이스와 캐패시터 바디의 사이에 절연물질을 도포하는 단계; 상기 음극단자베이스와 캐패시터 바디의 사이에 전도성 물질을 도포하는 단계; 상기 양극단자수직부에 상기 양극을 접합하는 단계;를 더 포함하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  4. 제1항에 있어서,
    캐패시터 소자를 제작하는 단계를 더 포함하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  5. 제4항에 있어서,
    상기 캐패시터 소자를 제작하는 단계는 유전층을 형성하기 위하여 양극체의 적어도 일부분을 양극산화하는 단계; 상기 유전층의 적어도 일부분 상에 고체 전해질을 형성하는 단계;를 포함하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  6. 제5항에 있어서,
    상기 양극체는 탄탈륨, 니오븀, 또는 이들의 전기적 전도성 산화물을 포함하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  7. 제5항에 있어서,
    상기 고체 전해질은 이산화망간 또는 전도성 폴리머를 포함하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  8. 제1항에 있어서,
    상기 리세스 채널을 제거하는 단계는 상기 리세스 채널을 커팅, 그라인딩, 톱질(sawing) 중 어느 하나의 방법으로 처리하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  9. 제1항에 있어서,
    상기 양극단자베이스와 음극단자베이스는 일반적으로 동일평면상에 형성되는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  10. 제1항에 있어서,
    상기 양극단자베이스와 음극단자베이스의 사이의 상기 캐패시터의 표면상에 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  11. 제1항에 있어서,
    상기 양극단자베이스 상에 제1외부단자를 형성하고, 상기 음극단자베이스 상에 제2외부단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 고체 전해 캐패시터 제조방법.
  12. 제1항 내지 제11항 중 어느 하나의 방법에 의하여 제조되는 고체 전해 캐패시터.
  13. 서로 반대편에 배치되는 제1단부면 및 제2단부면이 구비되는 캐패시터 바디와 상기 캐패시터 바디의 제1단부면으로부터 연장되는 양극리드로 구성되는 고체 전해 캐패시터 소자;
    양극단자와 음극단자로 구성되는 리드프레임;을 포함하고,
    상기 양극단자는 양극단자수직부와 상기 양극단자수직부와 주로 수직을 형성하는 양극단자베이스로 구성되고, 상기 양극단자수직부가 상기 양극리드와 전기적으로 연결되어 상기 양극단자수직부는 상기 고체 전해 캐패시터 소자의 상기 제1단부면과 주로 평행하게 배치되며,
    상기 음극단자는 적어도 상기 캐패시터 바디와 전기적으로 연결되고 상기 양극단자베이스와 주로 동일 평면상에 형성되는 음극단자베이스를 구비하며,
    기기 패키지를 형성하기 위하여 상기 고체 전해 캐패시터의 주위를 주로 둘러싸되, 상기 양극단자베이스와 상기 음극단자베이스가 정해진 실장표면 상에서 노출되도록 하는 캡슐화용 물질;
    상기 양극단자베이스와 음극단자베이스의 사이에 형성되는 표면홈;을 포함하는 것을 특징으로 하는 고체 전해 캐패시터.
  14. 제13항에 있어서,
    상기 고체 전해 캐패시터 소자는 밸브 금속 조성물로부터 형성되어 압축된 양극과 상기 양극 상에 배치되는 유전필름과 상기 유전필름의 상에 배치되는 고체 전해질을 포함하는 것을 특징으로 하는 고체 전해 캐패시터.
  15. 제14항에 있어서,
    상기 밸브 금속 조성물은 탄탈륨, 니오븀, 이들의 전기전도성 산화물을 포함하는 것을 특징으로 하는 고체 전해 캐패시터.
  16. 제14항에 있어서,
    상기 고체 전해질은 이산화망간 또는 전도성 폴리머를 포함하는 것을 특징으로 하는 고체 전해 캐패시터.
  17. 제14항에 있어서,
    상기 압축된 양극은 약 10000 μFV/g 내지 약 500000μFV/g 범위의 비전하(specific charge)를 가지는 탄탈륨 파우더를 포함하는 것을 특징으로 하는 고체 전해 캐패시터.
  18. 제13항에 있어서,
    상기 캐패시터 바디와 상기 양극단자베이스의 사이에 마련되는 절연물질 부분을 더 포함하는 것을 특징으로 하는 고체 전해 캐패시터.
  19. 제13항에 있어서,
    상기 양극단자베이스의 상측에 배치되는 제1외부단자; 및
    상기 음극단자베이스의 상측에 배치되는 제2외부단자;를 더 포함하는 것을 특징으로 하는 고체 전해 캐패시터.
  20. 제13항에 있어서,
    상기 캐패시터 바디와 상기 양극단자베이스의 사이에 마련되는 절연물질을 더 포함하는 것을 특징으로 하는 고체 전해 캐패시터.
  21. 제13항에 있어서,
    상기 음극단자는 상기 음극단자베이스와 주로 수직을 형성하는 음극단자수직부를 더 포함하고, 상기 음극단자수직부는 상기 캐패시터 바디의 제2단부면과 인접하게 배치되는 것을 특징으로 하는 고체 전해 캐패시터.
KR1020100088666A 2009-09-10 2010-09-10 리세스 채널을 구비하는 전해 캐패시터 어셈블리 및 제조방법 KR20110027631A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/556,688 2009-09-10
US12/556,688 US8139344B2 (en) 2009-09-10 2009-09-10 Electrolytic capacitor assembly and method with recessed leadframe channel

Publications (1)

Publication Number Publication Date
KR20110027631A true KR20110027631A (ko) 2011-03-16

Family

ID=42931516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088666A KR20110027631A (ko) 2009-09-10 2010-09-10 리세스 채널을 구비하는 전해 캐패시터 어셈블리 및 제조방법

Country Status (6)

Country Link
US (1) US8139344B2 (ko)
JP (1) JP5767455B2 (ko)
KR (1) KR20110027631A (ko)
CN (1) CN102024576B (ko)
DE (1) DE102010044585A1 (ko)
GB (1) GB2473532A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5879491B2 (ja) * 2012-02-28 2016-03-08 パナソニックＩｐマネジメント株式会社 固体電解コンデンサ
WO2014116843A1 (en) * 2013-01-25 2014-07-31 Kemet Electronics Corporation Solid electrolytic capacitor and method of manufacture
US9892860B2 (en) 2014-11-24 2018-02-13 Avx Corporation Capacitor with coined lead frame
DE102016105696A1 (de) * 2016-03-29 2017-10-19 Epcos Ag Elektrolytkondensator
CN109637811B (zh) * 2018-12-13 2021-03-23 福建国光电子科技有限公司 一种超薄型聚合物片式叠层固体铝电解电容器及制备方法
US11270847B1 (en) * 2019-05-17 2022-03-08 KYOCERA AVX Components Corporation Solid electrolytic capacitor with improved leakage current
KR102333082B1 (ko) * 2020-01-07 2021-12-01 삼성전기주식회사 탄탈 커패시터
CN113053679B (zh) * 2021-03-29 2022-05-20 中山隆科机械制造有限公司 一种全自动电容器组立机
CN114121493B (zh) * 2021-11-12 2023-07-28 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种无极性片式钽电容器及其制造方法
CN114883119B (zh) * 2022-07-12 2022-11-08 深圳市凯琦佳科技股份有限公司 一种铝电解电容的铝板老化系统及方法

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US247122A (en) * 1881-09-13 Bosom-board
US62617A (en) * 1867-03-05 Improved shutteb-bolt
US104923A (en) * 1870-07-05 Improved instep-stretcher for boots and shoes
US2936514A (en) * 1955-10-24 1960-05-17 Sprague Electric Co Electrolytic device
US3345545A (en) * 1964-11-27 1967-10-03 Johnson Matthey & Mallory Ltd Solid electrolytic capacitor having minimum anode impedance
US3588628A (en) * 1969-05-07 1971-06-28 Sprague Electric Co Encapsulated electrical component with planar terminals
GB1328780A (en) * 1971-05-26 1973-09-05 Matsuo Electric Co Method of manufacturing capacitors
US3789274A (en) * 1972-07-24 1974-01-29 Sprague Electric Co Solid electrolytic capacitors having hard solder cathode coating
US3828227A (en) * 1973-04-09 1974-08-06 Sprague Electric Co Solid tantalum capacitor with end cap terminals
US4085435A (en) * 1976-06-14 1978-04-18 Avx Corporation Tantalum chip capacitor
US3997821A (en) * 1974-01-02 1976-12-14 Telefonaktiebolaget L M Ericsson Solid electrolytic capacitor with planar cathode lead
US4017773A (en) * 1975-05-27 1977-04-12 Sprague Electric Company Solid valve-metal capacitor with buried graphite in the particles in the electrolyte
US4107762A (en) * 1977-05-16 1978-08-15 Sprague Electric Company Solid electrolyte capacitor package with an exothermically-alloyable fuse
US4247883A (en) * 1978-07-31 1981-01-27 Sprague Electric Company Encapsulated capacitor
US4288842A (en) * 1979-06-11 1981-09-08 Emhart Industries, Inc. Solid chip capacitor and method of manufacture
JPS58191417A (ja) * 1982-04-30 1983-11-08 松下電器産業株式会社 チツプ状固体電解コンデンサの製造法
JPS58196829U (ja) 1982-06-24 1983-12-27 松尾電機株式会社 固体電解コンデンサ
JPS5934625A (ja) * 1982-08-20 1984-02-25 松尾電機株式会社 チツプ型固体電解コンデンサの製造方法
GB2141583A (en) * 1983-06-17 1984-12-19 Standard Telephones Cables Ltd Leadless capacitors
US4488204A (en) * 1983-11-01 1984-12-11 Union Carbide Corporation Device for use in making encapsulated chip capacitor assemblies
US4675790A (en) * 1986-01-21 1987-06-23 Union Carbide Corporation Three terminal electrolytic capacitor for surface mounting
JPS6429050A (en) 1987-07-24 1989-01-31 Toshiba Corp Electronic exchange system
US4972299A (en) * 1987-12-09 1990-11-20 Nippon Chemi-Con Corporation Chip type capacitor and manufacturing thereof
JP2540578B2 (ja) 1988-01-21 1996-10-02 株式会社川上製作所 延反機のおもり操作装置
JPH01276613A (ja) 1988-04-27 1989-11-07 Matsuo Denki Kk 固体電解コンデンサの製造方法
US4945452A (en) * 1989-11-30 1990-07-31 Avx Corporation Tantalum capacitor and method of making same
US5390074A (en) * 1991-09-30 1995-02-14 Matsushita Electric Industrial Co., Ltd. Chip-type solid electrolytic capacitor and method of manufacturing the same
JP3084895B2 (ja) 1992-02-20 2000-09-04 日立エーアイシー株式会社 固体電解コンデンサの製造方法
JP2770636B2 (ja) * 1992-03-03 1998-07-02 日本電気株式会社 チップ型固体電解コンデンサ
US5198968A (en) * 1992-07-23 1993-03-30 Avx Corporation Compact surface mount solid state capacitor and method of making same
US5357399A (en) * 1992-09-25 1994-10-18 Avx Corporation Mass production method for the manufacture of surface mount solid state capacitor and resulting capacitor
US5394295A (en) * 1993-05-28 1995-02-28 Avx Corporation Manufacturing method for solid state capacitor and resulting capacitor
JP2765462B2 (ja) * 1993-07-27 1998-06-18 日本電気株式会社 固体電解コンデンサおよびその製造方法
JPH0745481A (ja) * 1993-07-29 1995-02-14 Nec Corp 固体電解コンデンサ及びその製造方法
US5495386A (en) * 1993-08-03 1996-02-27 Avx Corporation Electrical components, such as capacitors, and methods for their manufacture
JP3433478B2 (ja) 1993-09-29 2003-08-04 昭和電工株式会社 固体電解コンデンサ
JPH07135126A (ja) * 1993-11-10 1995-05-23 Nec Corp 固体電解コンデンサ及びその製造方法
US5840086A (en) * 1995-04-05 1998-11-24 Rohm Co., Ltd. Method for manufacturing packaged solid electrolytic capacitor
JP3068430B2 (ja) * 1995-04-25 2000-07-24 富山日本電気株式会社 固体電解コンデンサ及びその製造方法
US6017367A (en) * 1995-08-15 2000-01-25 Matsushita Electric Industrial Co., Ltd. Chip type aluminum electrolytic capacitor
US5812367A (en) * 1996-04-04 1998-09-22 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitors comprising a conductive layer made of a polymer of pyrrole or its derivative
JP3863232B2 (ja) * 1996-09-27 2006-12-27 ローム株式会社 固体電解コンデンサに使用するコンデンサ素子の構造及びコンデンサ素子におけるチップ体の固め成形方法
GB9700566D0 (en) * 1997-01-13 1997-03-05 Avx Ltd Binder removal
JPH11288844A (ja) 1998-04-03 1999-10-19 Matsuo Electric Co Ltd 樹脂封止型電子部品及びその製造方法
JP3536722B2 (ja) * 1998-06-18 2004-06-14 松下電器産業株式会社 チップ形固体電解コンデンサおよびその製造方法
US6391275B1 (en) * 1998-09-16 2002-05-21 Cabot Corporation Methods to partially reduce a niobium metal oxide and oxygen reduced niobium oxides
US6322912B1 (en) * 1998-09-16 2001-11-27 Cabot Corporation Electrolytic capacitor anode of valve metal oxide
US6416730B1 (en) * 1998-09-16 2002-07-09 Cabot Corporation Methods to partially reduce a niobium metal oxide oxygen reduced niobium oxides
US6238444B1 (en) * 1998-10-07 2001-05-29 Vishay Sprague, Inc. Method for making tantalum chip capacitor
US6191936B1 (en) * 1999-04-12 2001-02-20 Vishay Sprague, Inc. Capacitor having textured pellet and method for making same
JP3942000B2 (ja) * 1999-06-01 2007-07-11 ローム株式会社 パッケージ型固体電解コンデンサの構造及びその製造方法
JP3312246B2 (ja) * 1999-06-18 2002-08-05 松尾電機株式会社 チップコンデンサの製造方法
JP2001006978A (ja) * 1999-06-18 2001-01-12 Matsuo Electric Co Ltd チップコンデンサ
DE19941094A1 (de) * 1999-08-30 2003-07-10 Epcos Ag Kondensator und Verfahren zum Herstellen eines Anodenkörpers und eines Anodenableiters hierfür
JP2001085273A (ja) * 1999-09-10 2001-03-30 Matsushita Electric Ind Co Ltd チップ形固体電解コンデンサ
JP3881480B2 (ja) * 1999-10-14 2007-02-14 ローム株式会社 固体電解コンデンサおよびその製法
US6576099B2 (en) * 2000-03-23 2003-06-10 Cabot Corporation Oxygen reduced niobium oxides
JP3349133B2 (ja) * 2000-04-07 2002-11-20 エヌイーシートーキン株式会社 チップ型コンデンサ及びその製造方法並びにモールド金型
JP3276113B1 (ja) * 2000-05-26 2002-04-22 松下電器産業株式会社 固体電解コンデンサ
JP3486679B2 (ja) * 2000-05-29 2004-01-13 松尾電機株式会社 チップコンデンサ
JP3542115B2 (ja) * 2000-06-29 2004-07-14 Ｎｅｃトーキン富山株式会社 固体電解コンデンサおよびその製造方法
JP2002025852A (ja) * 2000-07-07 2002-01-25 Matsushita Electric Ind Co Ltd 電子部品
JP2002175943A (ja) * 2000-09-29 2002-06-21 Nippon Chemicon Corp チップ型固体電解コンデンサ
JP2004513514A (ja) * 2000-11-06 2004-04-30 キャボット　コーポレイション 酸素を低減した改質バルブ金属酸化物
JP3532519B2 (ja) * 2000-11-22 2004-05-31 Ｎｅｃトーキン株式会社 チップ型コンデンサの製造方法およびその製造装置
US6625009B2 (en) * 2001-04-05 2003-09-23 Rohm Co., Ltd. Solid electrolytic capacitor and method of making the same
JP3899417B2 (ja) * 2001-04-09 2007-03-28 Ｎｅｃトーキン株式会社 表面実装型コンデンサ
JP4014819B2 (ja) * 2001-05-14 2007-11-28 Ｎｅｃトーキン株式会社 チップ型コンデンサおよびその製造方法
US20030104923A1 (en) 2001-05-15 2003-06-05 Showa Denko K.K. Niobium oxide powder, niobium oxide sintered body and capacitor using the sintered body
US6674635B1 (en) * 2001-06-11 2004-01-06 Avx Corporation Protective coating for electrolytic capacitors
TW559845B (en) * 2001-07-30 2003-11-01 Matsushita Electric Ind Co Ltd Solid electrolytic capacitor and its manufacturing method
JP2003068576A (ja) * 2001-08-30 2003-03-07 Rohm Co Ltd 面実装型固体電解コンデンサの構造及びその製造方法
JP4477287B2 (ja) * 2002-03-15 2010-06-09 Ｎｅｃトーキン株式会社 陽極端子板およびチップ型コンデンサの製造方法
JP4454916B2 (ja) * 2002-07-22 2010-04-21 Ｎｅｃトーキン株式会社 固体電解コンデンサ
JP4000956B2 (ja) * 2002-08-28 2007-10-31 松下電器産業株式会社 固体電解コンデンサ
JP2004103981A (ja) * 2002-09-12 2004-04-02 Sanyo Electric Co Ltd 固体電解コンデンサの製造方法及びこの方法によって製造される固体電解コンデンサ
US6870727B2 (en) * 2002-10-07 2005-03-22 Avx Corporation Electrolytic capacitor with improved volumetric efficiency
JP2004247594A (ja) * 2003-02-14 2004-09-02 Nec Tokin Corp チップ型コンデンサ及びその製造方法並びにモールド金型
JP2005005642A (ja) * 2003-06-16 2005-01-06 Nec Tokin Corp チップ型固体電解コンデンサ及びその製造方法
JP4083091B2 (ja) * 2003-07-04 2008-04-30 Ｎｅｃトーキン株式会社 チップ型固体電解コンデンサ及びその製造方法並びにそれに用いるリードフレーム
DE502004011120D1 (de) * 2003-07-15 2010-06-17 Starck H C Gmbh Niobsuboxidpulver
DE10333156A1 (de) * 2003-07-22 2005-02-24 H.C. Starck Gmbh Verfahren zur Herstellung von Niobsuboxid
JP4201721B2 (ja) * 2003-09-05 2008-12-24 三洋電機株式会社 固体電解コンデンサ
DE10347702B4 (de) * 2003-10-14 2007-03-29 H.C. Starck Gmbh Sinterkörper auf Basis Niobsuboxid
KR100568280B1 (ko) * 2003-11-14 2006-04-05 삼성전기주식회사 고체전해 콘덴서 및 그 제조방법
JP2005166833A (ja) * 2003-12-01 2005-06-23 Rohm Co Ltd 面実装型固体電解コンデンサ及びその製造方法
US6995972B2 (en) * 2004-01-28 2006-02-07 Sanyo Electric Co., Ltd. Solid electrolytic capacitor and method for manufacturing the same
US6870728B1 (en) * 2004-01-29 2005-03-22 Tdk Corporation Electrolytic capacitor
US7116548B2 (en) * 2004-04-23 2006-10-03 Kemet Electronics Corporation Fluted anode with minimal density gradients and capacitor comprising same
CN1737072B (zh) * 2004-08-18 2011-06-08 播磨化成株式会社 导电粘合剂及使用该导电粘合剂制造物件的方法
JP4492265B2 (ja) * 2004-09-13 2010-06-30 パナソニック株式会社 チップ形固体電解コンデンサ
JP4450378B2 (ja) * 2004-10-27 2010-04-14 Ｎｅｃトーキン株式会社 表面実装型コンデンサ及びその製造方法
JP2006190965A (ja) * 2004-12-10 2006-07-20 Nec Tokin Corp 下面電極型固体電解コンデンサ、その製造方法及びそれらに用いるリードフレーム
US7161797B2 (en) * 2005-05-17 2007-01-09 Vishay Sprague, Inc. Surface mount capacitor and method of making same
US7468882B2 (en) * 2006-04-28 2008-12-23 Avx Corporation Solid electrolytic capacitor assembly
US7460358B2 (en) * 2007-03-21 2008-12-02 Avx Corporation Solid electrolytic capacitor containing a protective adhesive layer
US7515396B2 (en) * 2007-03-21 2009-04-07 Avx Corporation Solid electrolytic capacitor containing a conductive polymer
US20080247122A1 (en) 2007-04-06 2008-10-09 Vishay Sprague, Inc. Capacitor with improved volumetric efficiency and reduced cost
JP5006744B2 (ja) * 2007-09-27 2012-08-22 Ｎｅｃトーキン株式会社 コンデンサの製造方法
JP4862204B2 (ja) * 2007-12-06 2012-01-25 三洋電機株式会社 固体電解コンデンサ

Also Published As

Publication number Publication date
CN102024576B (zh) 2016-05-11
US8139344B2 (en) 2012-03-20
JP5767455B2 (ja) 2015-08-19
CN102024576A (zh) 2011-04-20
US20110058310A1 (en) 2011-03-10
GB2473532A (en) 2011-03-16
JP2011061213A (ja) 2011-03-24
DE102010044585A1 (de) 2011-03-17
GB201013520D0 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
US7468882B2 (en) Solid electrolytic capacitor assembly
US8075640B2 (en) Diced electrolytic capacitor assembly and method of production yielding improved volumetric efficiency
US8139344B2 (en) Electrolytic capacitor assembly and method with recessed leadframe channel
JP2019047130A (ja) 密封されたコンデンサアセンブリ
US8199462B2 (en) Solid electrolytic capacitor for embedding into a circuit board
US7532457B2 (en) Fused electrolytic capacitor assembly
US9916935B2 (en) Solid electrolytic capacitor with increased volumetric efficiency
US9966196B2 (en) Tantalum embedded microchip
JP2009177174A (ja) 電解コンデンサに使用するために有機酸でエッチングされた焼結アノードペレット
US8125769B2 (en) Solid electrolytic capacitor assembly with multiple cathode terminations
US8339771B2 (en) Conductive adhesive for use in a solid electrolytic capacitor
US9545008B1 (en) Solid electrolytic capacitor for embedding into a circuit board
US10123425B2 (en) Solid electrolytic capacitor module with improved planarity
US11257629B2 (en) Solid electrolytic capacitor for a tantalum embedded microchip
US11222754B2 (en) Solid electrolytic capacitor for a tantalum embedded microchip

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid