KR20100112109A - 비휘발성 반도체 메모리 디바이스 - Google Patents

비휘발성 반도체 메모리 디바이스 Download PDF

Info

Publication number
KR20100112109A
KR20100112109A KR1020107009049A KR20107009049A KR20100112109A KR 20100112109 A KR20100112109 A KR 20100112109A KR 1020107009049 A KR1020107009049 A KR 1020107009049A KR 20107009049 A KR20107009049 A KR 20107009049A KR 20100112109 A KR20100112109 A KR 20100112109A
Authority
KR
South Korea
Prior art keywords
memory
memory device
data
nonvolatile memory
row decoders
Prior art date
Application number
KR1020107009049A
Other languages
English (en)
Inventor
진기 김
다니엘 알버트 해몬드
Original Assignee
모사이드 테크놀로지스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모사이드 테크놀로지스 인코퍼레이티드 filed Critical 모사이드 테크놀로지스 인코퍼레이티드
Publication of KR20100112109A publication Critical patent/KR20100112109A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Non-Volatile Memory (AREA)

Abstract

2 의 거듭제곱이 아닌 메모리 용량을 갖는 비휘발성 메모리가 개시되어 있다. 이 비휘발성 메모리 디바이스는 적어도 하나의 평면을 포함한다. 이 적어도 하나의 평면은 복수의 블록을 포함하고, 복수의 블록 각각은 다수의 페이지로 분할되며, 복수의 블록 각각은, 데이터를 저장하기 위한 제 1 개수의 메모리 셀에 의해 제 1 차원을 따라 그리고 데이터를 저장하기 위한 제 2 개수의 메모리 셀에 의해 제 2 차원을 따라 정의된다. 이 비휘발성 메모리는, 적어도 하나의 평면에서의 메모리 셀의 총 수에 관련하여 비례적으로 2 의 거듭제곱이 아닌 용량을 갖는다. 또한, 이 비휘발성 메모리는 복수의 로우 디코더를 포함한다. 이 비휘발성 메모리 디바이스에서, 페이지의 개수에 대한 로우 디코더의 개수에 대해, 적어도 실질적으로 일대일 관계가 존재한다. 복수의 로우 디코더 각각은, 이 비휘발성 메모리 디바이스의 연관된 페이지에 대한 판독 동작을 용이하게 하도록 구성된다.

Description

비휘발성 반도체 메모리 디바이스{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE}
본 개시물의 배경
오늘날, 다수의 전자 디바이스는 정보를 저장하기 위해서 메모리 시스템을 포함한다. 예를 들어, 몇몇 메모리 시스템은 각각의 미디어 플레이어에 의한 재생을 위해 디지털화된 오디오 또는 비디오 정보를 저장한다. 다른 메모리 시스템은 상이한 타입의 처리 기능을 수행하기 위해서 소프트웨어 및 관련 정보를 저장한다. 또한, 예를 들어 DRAM (Dynamic Random Access Memory) 시스템 및 SRAM (Static Random Access Memory) 시스템과 같은 몇몇 타입의 메모리 시스템은, 전력이 오프되는 경우에 저장된 데이터가 유지되지 않는 휘발성 메모리 시스템인 한편, 예를 들어 NAND 플래시 메모리 시스템 및 NOR 플래시 메모리 시스템과 같은 다른 타입의 메모리 시스템은, 전력이 오프되는 경우에 저장된 데이터가 유지되는 비휘발성 메모리 시스템이다.
통상적으로, 메모리 시스템의 메모리 용량은, 이 시스템이 "휘발성" 인지 또는 "비휘발성" 인지에 상관 없이, 컴퓨팅 시스템에서 이진 어드레스 비트 구조의 속성 때문에 모든 발생마다 2 배로 된다. 당업자들 사이에서, 2 배로 된 메모리 용량 (2 의 거듭제곱인 메모리 용량) 은, 메인 메모리 시스템에서 사용되는 경우에 따라야 하는 요건이라는 것이 일반적으로 이해된다. 또한, 휘발성 메모리 시스템에서는, 2 의 거듭제곱이 아닌 메모리 용량을 갖는 것에 대한 몇몇 이전의 제안이 있었지만, 적어도 비휘발성 메모리 시스템의 콘텍스트에서는, 현재 2 의 거듭제곱이 아닌 메모리 용량을 갖는 메모리 시스템을 생산하는 어떠한 실용적인 방식도 명백히 존재하지 않는다.
물론, 2 의 거듭제곱이 아닌 메모리 용량을 갖는 비휘발성 메모리 시스템을 생산할 수 있는 것이 유용할 것이다. 이와 관련하여, 프로세스 기술의 규모 축소 없이 메모리 용량을 2 배로 하는 것에 대한 하나의 문제점은, 일반적으로 보다 큰 크기의 연관된 회로 및 컴포넌트가, 예를 들어 물리적 크기 증가가 1 차원으로의 증가에 제한될 수도 있는 것, 및 필요한 크기 증가가 임의의 잠재적인 크기 증가에 대한 한정적인 제한 밖일 수 있는 것과 같은 물리적 제약 때문에 더 이상 동일한 패키지 내에 피팅될 수 없다는 것이다. 또한, 패키지의 변경은 옵션이 아닐 수도 있는데, 그 이유는 산업계가 예를 들어 48-핀 TSOP-1 과 같은 표준 패키지를 채택하기 때문이다. 따라서, 표준 패키지로부터 비표준 패키지로 스위칭하는 영향은 몇몇 경우에 전체 인쇄 회로 기판을 재설계해야 하는 것과 같은 결과를 발생시킬 수도 있다.
이들 문제점이 동일한 패키지 내에 유지되면서 물리적 크기를 증가시킴으로써 제기되는 경우, 프로세스 기술의 규모 축소는 고려되는 나머지 대안적인 옵션이지만; 프로세스 기술의 규모 축소는 거대한 투자이다. 다수의 상황에 있어서, 프로세스 기술을 규모 축소할 필요 없이 메모리 용량을 증가시키기 위해서 실질적으로 보다 많은 비용이 들 것이다.
개 요
본 발명의 목적은, 개선된 비휘발성 메모리를 제공하는 것이다.
본 발명의 일 양태에 따르면, 적어도 하나의 평면을 포함하는 비휘발성 메모리 디바이스가 제공된다. 이 적어도 하나의 평면은 복수의 블록을 포함하고, 복수의 블록 각각은 다수의 페이지로 분할되며, 복수의 블록 각각은, 데이터를 저장하기 위한 제 1 개수의 메모리 셀에 의해 제 1 차원을 따라 그리고 데이터를 저장하기 위한 제 2 개수의 메모리 셀에 의해 제 2 차원을 따라 정의된다. 이 비휘발성 메모리는, 적어도 하나의 평면의 데이터 섹션에서의 메모리 셀의 총 수에 관련하여 비례적으로 2 의 거듭제곱이 아닌 용량을 갖는다. 또한, 이 비휘발성 메모리는 복수의 로우 디코더를 포함한다. 이 비휘발성 메모리 디바이스에서, 페이지의 개수에 대한 로우 디코더의 개수에 대해, 적어도 실질적으로 일대일 관계가 존재한다. 복수의 로우 디코더 각각은, 이 비휘발성 메모리 디바이스의 연관된 페이지에 대한 판독 동작을 용이하게 하도록 구성된다.
본 발명의 다른 양태에 따르면, 적어도 하나의 평면을 갖는 적어도 하나의 비휘발성 메모리 디바이스를 포함하는 메모리 시스템이 제공된다. 이 적어도 하나의 평면은 복수의 블록을 포함하며, 복수의 블록 각각은 다수의 페이지로 분할된다. 복수의 블록 각각은, 데이터를 저장하기 위한 제 1 개수의 메모리 셀에 의해 제 1 차원을 따라 그리고 데이터를 저장하기 위한 제 2 개수의 메모리 셀에 의해 제 2 차원을 따라 정의된다. 이 적어도 하나의 비휘발성 메모리 디바이스는, 적어도 하나의 평면의 데이터 섹션에서의 메모리 셀의 총 수에 관련하여 비례적으로 2 의 거듭제곱이 아닌 용량을 갖는다. 제어기는 이 적어도 하나의 비휘발성 메모리 디바이스와 통신한다. 제어기는 스토리지 및 관리 모듈을 포함한다. 스토리지는 맵 테이블을 저장한다. 관리 모듈은, 논리 어드레스의 물리 어드레스로의 변환을 수행하기 위해서 맵 테이블에 액세스하도록 구성된다. 이 적어도 하나의 비휘발성 메모리 디바이스의 2 의 거듭제곱이 아닌 용량에 기인하는 무효 물리 어드레스는 맵 테이블에서 매핑 아웃 (mapping out) 된다.
본 발명의 또다른 양태에 따르면, 메모리 제어기 테이블을 데이터로 채우는 방법이 제공된다. 이 메모리 제어기 테이블은 메모리 제어기의 RAM (Random Access Memory) 에 저장된다. 메모리 제어기는, 메모리 제어기의 관리 기능을 위해 데이터를 저장하는 적어도 하나의 메모리 셀 어레이를 갖는 적어도 하나의 비휘발성 메모리 디바이스와 통신한다. 적어도 하나의 메모리 셀 어레이는 2 의 거듭제곱이 아닌 용량을 갖는다. 이 메모리 제어기 테이블을 데이터로 채우는 방법은, 적어도 하나의 메모리 셀 어레이로부터 데이터를 취득하는 단계를 포함한다. 또한, 이 메모리 제어기 테이블을 데이터로 채우는 방법은, 메모리 제어기에서 데이터를 처리하여, 적어도 하나의 메모리 셀 어레이의 2 의 거듭제곱이 아닌 용량에 기인하는 무효 물리 어드레스를 결정하는 단계를 포함한다. 또한, 이 메모리 제어기 테이블을 데이터로 채우는 방법은, 메모리 제어기 테이블을 변경하여, 무효 물리 어드레스를 매핑 아웃하는 단계를 포함한다.
본 발명의 또다른 양태에 따르면, 인터넷을 통해 전송되는 통신물을 송신 및 수신할 수 있는 네트워크가 제공된다. 이 네트워크는, 적어도 하나의 서버, 및 이 적어도 하나의 서버와 통신하는 적어도 하나의 데이터 저장소를 포함한다. 이 적어도 하나의 서버는, 2 의 거듭제곱이 아닌 용량을 갖는 적어도 하나의 비휘발성 메모리 칩을 포함하는 적어도 하나의 아이템에 대한 주문에 대응하는 정보를 포함하는 데이터를 수신할 수 있다. 또한, 이 적어도 하나의 서버는, 데이터를 처리하여, 이 데이터를 적어도 하나의 데이터 저장소에서의 저장에 적합하게 할 수 있다. 또한, 이 적어도 하나의 서버는, 주문 수신의 확인을 고객에게 제공하기 위해서 인터넷을 통한 전송에 적합한 전자 통지를 발생시킬 수 있다.
따라서, 개선된 비휘발성 메모리가 제공되었다.
이하, 실시예로서 첨부 도면에 대한 참조가 이루어질 것이다.
도 1 은 예시적인 NAND 플래시 칩 플로어 플랜의 블록도이다.
도 2 는 예시적인 NAND 플래시 메모리의 기능 블록도이다.
도 3 은 호스트 시스템 및 메모리 시스템의 블록도이며, 이 메모리 시스템은, 몇몇 실시예에 있어서 도 2 에 도시된 플래시 메모리에 각각 대응하는 다수의 메모리 디바이스를 포함한다.
도 4a 는 예시적인 NAND 플래시 디바이스에서의 판독 동작을 나타내는 블록도이다.
도 4b 는 예시적인 NAND 플래시 디바이스에서의 프로그램 동작을 나타내는 블록도이다.
도 5 는 일 예시적인 실시형태에 따라 제조된 NAND 플래시 칩에 대한 예시적인 플로어 플랜의 블록도이다.
도 6 은 다른 예시적인 실시형태에 따라 제조된 NAND 플래시 칩에 대한 예시적인 플로어 플랜의 블록도이다.
도 7 은 또다른 예시적인 실시형태에 따라 제조된 NAND 플래시 칩에 대한 예시적인 플로어 플랜의 블록도이다.
도 8 은 NAND 플래시 칩의 예시적인 평면의 블록도이며, 이 블록도는 이 평면의 리던던트 섹션 및 다른 섹션을 나타낸다.
도 9 는 메모리 디바이스 제조 회사와 고객 회사 사이의 통신 배열의 블록도이다.
도 10 은 고객과 메모리 제품을 판매하는 회사 사이의 통신 배열의 블록도이다.
도 11 은 몇몇 예시적인 실시형태에 따라 메모리 디바이스 또는 메모리 제품을 주문하는 방법의 흐름도이다.
도 12 는 일 예시적인 실시형태에 따른 일 예시적인 그래픽 사용자 인터페이스 (GUI) 의 부분을 도시한 도면이다.
도 13 은 다른 예시적인 실시형태에 따른 다른 예시적인 GUI 의 부분을 도시한 도면이다.
도 14 는 몇몇 예시적인 실시형태에 따른 비휘발성 메모리 매체 업데이트를 용이하게 하는 통신 배열의 블록도이다.
유사하거나 동일한 참조부호가 유사한 컴포넌트를 표시하기 위해서 상이한 도면에 사용되었을 수도 있다.
예시적인 실시형태의 상세한 설명
다수의 전자 디바이스에 있어서, 메모리 시스템은 종종 제어기 및 하나 이상의 대응하는 플래시 메모리 디바이스를 포함한다. 통상적으로, 제어기는, 플래시 메모리 디바이스로부터의 데이터의 취득 및 저장을 위해 메모리 디바이스에 대한 신호를 발생시키도록 구성된 회로를 포함한다.
이하, 도면을 참조하면, 도 1 은 플래시 메모리 디바이스의 칩 영역 내의 주요 컴포넌트의 실제 배치를 나타내는 예시적인 NAND 플래시 칩 플로어 플랜 (100) 의 블록도이다. 이 플로어 플랜 (100) 에 있어서, 2 개의 로우 디코더 영역 (110 및 112) 이 인접 메모리 셀 어레이 영역들 (114 와 116 및 118 과 120) 사이에 각각 연장된다. 로우 디코더 영역 (110 및 112) 에 관하여, 이들 로우 디코더 영역 내에서, 플래시 메모리 디바이스의 로우 디코더가 발견될 수 있다. 메모리 셀 어레이 영역 (114, 116, 118 및 120) 에 관하여, 이들 메모리 셀 어레이 영역 내에서, 플래시 메모리 디바이스의 메모리 셀 어레이가 발견될 수 있다.
입/출력 패드 영역 (124 및 126) 은 플로어 플랜 (100) 의 폭방향 에지를 따라 연장되며, 고전압 발생기 영역 (130 및 132) 및 주변 회로 영역 (134) 은 플로어 플랜 (100) 의 길이방향 에지를 따라 연장된다. 입/출력 패드 영역 (124 및 126) 에 관하여, 이들 입/출력 패드 영역 내에서, 플래시 메모리 디바이스의 입/출력 패드가 발견될 수 있다. 고전압 발생기 영역 (130 및 132) 에 관하여, 이들 고전압 발생기 영역 내에서, 예를 들어 차지 펌프 (charge pump) 와 같이 플래시 메모리 디바이스의 고전압 발생기가 발견된다. 주변 회로 영역 (134) 에 관하여, 이 주변 회로 영역 내에서, 예를 들어 제어 회로와 같이 디바이스 동작에 중요한 다른 회로가 발견될 수 있다. 또한, 주변 회로 영역 (134) 에 인접하여 부가적인 회로 영역 (140 및 142) 이 존재한다. 이들 부가적인 회로 영역 내에서, 플래시 메모리 디바이스의 페이지 버퍼 및 칼럼 디코더가 발견될 수 있다.
당업자라면, 비휘발성 메모리에 대한 칩 플로어 플랜이 작동 제약 및 규격 내에서 설계자의 선택에 종속하여 변한다는 것을 인식할 것이다. 예를 들어, 도시바 코포레이션은, 몇몇 2 개의 평면의, 이들 평면의 영역의 2 개의 비교적 인접한 에지들 사이에서 연장되는 로우 디코더 영역을 갖는 비휘발성 메모리 디바이스를 생산한다. 플로어 플랜 (100) 과 도시바 메모리 디바이스의 플로어 플랜을 비교하면, 다음의 차이점 (모든 것을 망라하지는 않은 리스트) 이 발견될 수도 있다: 주변 회로 영역에 인접한 에지를 따라 연장되는 입/출력 패드 영역, 단 하나의 고전압 발생기 영역, 2 개의 이격된 로우 디코더 영역을 갖는 것보다는, 로우 디코더 영역이 플로어 플랜의 중심 아래로 연장된다.
이하, 도 2 를 참조하면, 예시적인 NAND 플래시 메모리 디바이스 (200) 의 기능 블록도가 도시되어 있다. 이 NAND 플래시 메모리 디바이스 (200) 는, 디바이스 (200) 로의 그리고 디바이스 (200) 로부터의 입/출력 데이터, 커맨드 및 어드레스를 전송하기 위한 공통 입/출력 포트 (I/O 핀 0 내지 I/O 핀 7) 를 갖는다. 또한, 예시된 디바이스 (200) 는 커맨드 래치 인에이블 (Command Latch Enable: CLE) 포트를 포함한다. 이 포트로의 CLE 입력 신호는 내부 커맨드 레지스터 (210) 로의 동작 모드 커맨드의 로딩을 제어하는데 이용된다. CLE 가 논리 하이인 동안에 /WE 신호의 상승 에지에서 I/O 포트로부터 커맨드 레지스터 (210) 로 커맨드가 래치된다. 또한, 예시된 디바이스 (200) 는 어드레스 래치 인에이블 (Address Latch Enable: ALE) 포트를 포함한다. 이 포트로의 ALE 신호는 내부 어드레스 레지스터 (212) 로의 어드레스 정보의 로딩을 제어하는데 이용된다. ALE 가 논리 하이인 동안에 /WE 신호의 상승 에지에서 I/O 포트로부터 어드레스 레지스터 (212) 로 어드레스 정보가 래치된다. 어드레스 래치 인에이블 (ALE) 포트와 함께, 예시된 디바이스 (200) 는 칩 인에이블 (/CE) 포트를 더 포함한다. 특히, 이 디바이스 (200) 는, 디바이스가 준비 상태에 있을 때에는 /CE 가 논리 하이로 되는 경우에 저전력 대기 모드에 진입한다. 이에 반해, 프로그램 동작 또는 소거 동작 또는 판독 동작 중과 같이 디바이스 (200) 가 비지 상태에 있을 때에는 (즉, /R-B 가 논리 로우임) /CE 신호는 무시되며, /CE 입력이 논리 하이로 될 지라도 디바이스 (200) 는 대기 모드에 진입하지 않을 것이다.
또한, 예시된 디바이스 (200) 는 기록 동작 및 판독 동작을 인에이블하기 위한 포트를 포함한다. 기록 인에이블 (/WE) 포트는 /WE 신호를 수신하는데, 이 신호는 I/O 포트로부터의 데이터의 획득을 제어하는데 이용된다. 판독 인에이블 (/RE) 포트는 직렬 데이터 출력을 제어하기 위한 RE 신호를 수신한다. /RE 의 하강 에지 이후에 데이터가 입수가능하다. 또한, 이 하강 에지에서 내부 칼럼 어드레스 카운터 [명백하게 도시되지 않음] 가 증분된다 (어드레스 = 어드레스 + 1).
또한, 예시된 디바이스 (200) 는 기록 보호 (/WP) 포트를 포함한다. /WP 포트는, 우발적인 프로그래밍 또는 소거로부터 디바이스 (200) 를 보호하는데 이용되는 /WP 신호를 수신한다. /WP 가 논리 로우인 경우에 내부 전압 조절기 (고전압 발생기 (218)) 가 리셋된다. 일반적으로, /WP 신호는, 입력 신호가 무효인 경우에 전력 온/오프 시퀀스 중에 데이터를 보호하는데 이용된다. 기록 보호 (/WP) 포트와 함께, 예시된 디바이스 (200) 는 준비/비지 (Ready/Busy: /R-B) 포트를 더 포함한다. /R-B 포트는 개방 드레인 핀을 포함하며, 그 송신된 출력 신호는 이 디바이스의 동작 상태를 나타내는데 이용된다. 프로그램 동작, 소거 동작 및 판독 동작 중에 /R-B 신호는 비지 상태에 있고 (/R-B 가 논리 로우임), 이 동작의 완료 이후에 준비 상태로 복귀할 것이다 (/R-B 가 논리 하이임).
여전히 도 2 를 참조하면, 예시된 디바이스 (200) 의 메모리 코어는 메모리 셀 어레이 (222), 로우 디코더 (226), 감지 증폭기 및 페이지 버퍼 (230), 및 칼럼 디코더 (234) 를 포함한다. 로우 디코더 (226) 에 관하여, 판독 동작 또는 프로그램 동작 중 어느 하나의 동작에 대한 페이지가 이 로우 디코더에 의해 선택된다. 소거 동작에 있어서, 로우 디코더 (226) 는, 데이터를 저장하는 제 1 개수의 메모리 셀에 의해 제 1 차원을 따라 그리고 제 2 개수의 다른 메모리 셀에 의해 제 2 차원을 따라 정의된 메모리 셀 어레이 (222) 의 세분인 블록을 선택한다. 또한, 플래시 및 다른 유사한 비휘발성 메모리의 콘텍스트에 있어서, 블록은 페이지보다 큰 메모리 셀 어레이 (222) 의 세분이라는 것이 이해될 것이다. 세분 계층에 관하여, 메모리 디바이스의 평면은 복수의 블록을 포함하는데, 이들 블록 각각은 다수의 페이지로 분할된다.
동작의 설명에 대해 계속하면, 판독 동작과 관련하여 로우 디코더 (226) 에 의해 선택되는 페이지의 데이터에 관하여, 이 데이터는 판독 동작 중에 감지 증폭기 및 페이지 버퍼 (230) 로 감지 및 래치된다. 그 이후에, 페이지 버퍼에 저장된 데이터는 칼럼 디코더 (234) 및 글로벌 버퍼 (238) 를 통해 순차적으로 판독되어진다. 글로벌 버퍼 (238) 는 공통 I/O 핀을 통한 입력 및 출력 데이터를 일시적으로 유지 및 버퍼링한다. 프로그래밍 중에, 글로벌 버퍼 (238) 로부터의 입력 데이터는 칼럼 디코더 (234) 를 통해 페이지 버퍼로 순차적으로 로딩된다. 최종적으로, 페이지 버퍼에 래치된 입력 데이터가 선택된 페이지로 프로그래밍된다.
메모리 셀 어레이 (222) 에 전기적으로 접속되어, 고전압 발생기 (218) 는 판독 동작, 프로그램 동작 및 소거 동작 중에 필요한 고전압 및 기준 전압을 제공한다. 판독 동작, 프로그램 동작 또는 소거 동작 중에 디바이스 상태를 추적하기 위해서, 예시된 디바이스 (200) 는 상태 레지스터 (244) 를 포함한다. 또한, /준비-비지 (/R-B) 회로 (246) 와 접속된 /R-B 핀은 함께 디바이스 상태에 대해 다른 표시자를 제공한다. 적어도 일부 실시예에 있어서, /R-B 회로 (246) 는 개방 드레인 트랜지스터 [명백하게 도시되지 않음] 를 포함한다.
또한, 예시된 디바이스 (200) 는, 적어도 일부 실시예에 있어서 중앙 유닛인 제어 회로 (250) 를 포함한다. 제어 회로 (250) 는 각종 동작 모드 중에 디바이스 (200) 의 제어를 가능하게 한다. 제어 회로 (250) 에 대한 버퍼의 역할을 하는 제어 버퍼 (252) 는 제어 회로 (250) 와 전기적 통신한다.
또한, 예시된 디바이스 (200) 는 로우 프리디코더 (254) 및 칼럼 프리디코더 (256) 를 포함한다. 로우 프리디코더 (254) 는 어드레스 레지스터 (212) 와 로우 디코더 (226) 의 중간에 있다. 로우 프리디코더 (254) 는 어드레스 레지스터 (212) 에 저장된 로우 어드레스를 다중화하여 로우 디코더 (226) 로 전송한다. 칼럼 프리디코더 (256) 는 어드레스 레지스터 (212) 와 칼럼 디코더 (234) 의 중간에 있다. 칼럼 프리디코더 (256) 는 어드레스 레지스터 (212) 에 저장된 칼럼 어드레스를 다중화하여 칼럼 디코더 (234) 로 전송한다.
이하, 도 3 에 대한 참조가 이루어질 것이다. 도 3 은 서로 통신할 수 있는 호스트 시스템 (302) 및 메모리 시스템 (306) 의 블록도이다. 이 메모리 시스템 (306) 은 다수의 메모리 디바이스 (308) 를 포함한다. 몇몇 실시예에 있어서, 메모리 디바이스 (308) 각각은 도 2 에 도시된 플래시 메모리 (200) 에 대응한다. 다른 실시예에 있어서, 메모리 디바이스 (308) 의 일부만이 도 2 에 도시된 플래시 메모리 (200) 에 대응하고, 나머지 메모리 디바이스 (308) 는 메모리 시스템 (306) 내에서 기능할 수 있는 일부 다른 타입 (또는 타입들) 의 비휘발성 메모리 디바이스이다. 또다른 실시예에 있어서, 어떠한 메모리 디바이스 (308) 도 도 2 에 도시된 플래시 메모리 (200) 에 대응하지 않고, 대신에 메모리 디바이스 (308) 모두는 메모리 시스템 (306) 내에서 기능할 수 있는 일부 다른 타입 (또는 타입들) 의 비휘발성 메모리 디바이스이다.
또한, 메모리 시스템 (306) 은 몇몇 실시예에 따른 것과 같이 도시된 메모리 제어기 (312) 를 포함한다. 예시된 메모리 제어기 (312) 는 물리 인터페이스 (316), 호스트 인터페이스 (318) 및 제어 모듈 (322) 을 포함한다. 물리 인터페이스 (316) 는 메모리 제어기 (312) 가 메모리 디바이스 (308) 와 통신하는 것을 가능하게 하며, 또한 메모리 디바이스 (308) 가 메모리 제어기 (312) 와 통신하는 것을 가능하게 한다. 호스트 인터페이스 (318) 는 메모리 제어기 (312) 가 호스트 시스템 (302) 과 통신하는 것을 가능하게 하며, 또한 호스트 시스템 (302) 이 메모리 제어기 (312) 와 통신하는 것을 가능하게 한다. 예시된 호스트 인터페이스 (318) 는 메모리 제어기 (312) 내에 도시되어 있지만; 대안적인 실시예에 있어서, 호스트 인터페이스는 메모리 제어기 (312) 와 통신하는 시스템 내부에 또는 개별 디바이스로서 구현될 수도 있다.
여전히 도 3 을 참조하면, 예시된 제어 모듈 (322) 은 파일/메모리 관리 서브모듈 (330) 을 포함한다. 다른 가능한 기능들 중에서, 파일/메모리 관리 서브모듈 (330) 은 논리 어드레스의 물리 어드레스로의 매핑을 제공하여, 요구된 데이터의 물리 어드레스가 결정될 수 있다. 이 매핑은, 디바이스에 저장된 데이터를 분배 및 재분배하여 성능을 개선하거나 소위 "웨어-레벨링 (wear-leveling)" 을 수행하고, 요구되는 경우에, 불량 메모리 셀에 대응하는 물리 어드레스가 호스트 시스템에 의해 이용되지 않거나 이용가능하게 되지 않는다는 것을 보장하는 알고리즘을 더 포함할 수도 있다. 이 후자의 매핑 양태는 일반적으로 "매핑 아웃" 으로 언급되는데, 이는 예시적인 실시형태의 콘텍스트에 있어서 불량 메모리 셀이 매핑 아웃되는 것에 제한되지는 않는다. 특히, 본 개시물에서의 나중에, 이 "매핑 아웃" 이 2 의 거듭제곱이 아닌 용량 메모리 디바이스에서의 무효 어드레스의 핸들링 시에 어떻게 역할을 수행할 수 있는지의 설명이 존재한다.
메모리 제어기 (312) 의 적어도 일부 실시예에 있어서, 제어 모듈 (322) 은 다음의 서브 모듈 (그 적어도 일부는 파일/메모리 관리 서브모듈 (330) 의 컴포넌트인 것으로 보여짐): 할당기, 클리너 및 정적 웨어-레벨러를 포함할 수도 있다. 할당기는, 예를 들어 NAND 플래시 변환 계층 (NFTL) 과 같이 당업자에 의해 이해되는 공지된 변환 메커니즘 중 임의의 하나의 메커니즘에 따라 논리 어드레스의 물리 어드레스로의 변환을 핸들링한다. 클리너에 관하여, 이 클리너는 당업자에 의해 이해되는 방식으로 무효 데이터의 페이지를 리클레임 (reclaim) 하기 위해서 가비지 수집 (garbage collection) 을 핸들링한다. 정적 웨어-레벨러에 관하여, 이 정적 웨어-레벨러는, (블록에 대한 소거의 개수에 대한 제한 때문에) 각 블록에 대한 소거의 개수를 고르게 분배하는 의도된 목적을 달성하는 것과 일관된 방식으로 수행되는 데이터 재분배를 특징으로 하는 웨어-레벨링을 핸들링한다. 정적 웨어-레벨링의 동기는, ("핫 (hot)" 데이터와 대조하여) 임의의 "콜드 (cold)" 데이터가 긴 시간 주기 동안 임의의 블록에 유지되는 것을 방지하기 위한 것이다. 이 동기는, 플래시 메모리의 수명이 연장될 수도 있도록 임의의 2 개의 블록의 최대 소거-카운트 차를 최소화하기 위한 것이다.
이하, 도 4a 에 대한 참조가 이루어질 것이다. 도 4a 는 예시적인 NAND 플래시 디바이스에서의 판독 동작을 나타내는 블록도이다. NAND 플래시 디바이스의 내부 메모리 어레이 (410) 는 페이지 (예시적인 선택된 페이지 (414) 를 주목하라) 에 기초하여 액세스된다. 도 2 및 도 4a 의 예시된 실시예에 있어서, READ 커맨드 다음에 어드레스를 공통 I/O 핀 (I/O 0 내지 I/O 7) 을 통해 디바이스 (200) 로 기록한 이후에, 판독 동작이 시작된다. 감지 증폭기 및 페이지 버퍼 (230) 는 tR (플래시 어레이로부터 페이지 버퍼로의 데이터 전송 시간) 이내에 선택된 페이지 (414) 내의 4,224 바이트의 데이터를 감지 및 전송한다. 일단 4,224 바이트의 데이터가 셀 어레이 (410) 에서의 선택된 페이지 (414) 로부터 페이지 버퍼로 감지 및 전송되면, 페이지 버퍼에서의 데이터는 디바이스 (200) 로부터 순차적으로 판독될 수 있다. 도 4a 에 도시된 바와 같이, 데이터의 모든 페이지에 대해, 스페어 필드 (예시된 실시예에서는, 스페어 필드는 128 바이트이지만; 다른 실시예에서는, 스페어 필드는 임의의 적합한 바이트 수일 수 있음) 가 존재할 것이다. 스페어 필드의 목적은 다음과 같다: 메모리 시스템 (306) 및 메모리 제어기 (312) (도 3 참조) 의 파워업 시에, 제어 모듈 (322) 은 메모리 디바이스 (308) 에 대한 일정하지 않은/가변 정보 (예를 들어, 웨어-레벨링 및 어드레스 매핑 관련 정보) 를 얻는 것을 원할 것이다. 이는 스페어 필드에 저장된 데이터의 적어도 일부를 메모리 제어기 (312) 내의 SRAM 스토리지 [명백하게 도시되지 않음] 로 덤핑함으로써 수행된다. 일단 스페어 필드로부터의 데이터가 메모리 제어기 (312) 내에 로컬 저장되면, 제어 모듈 (322) 은 이 데이터를 이용하여 그 기능을 적절하게 수행할 수 있다. 예를 들어, SRAM 스토리지 내의 맵 테이블은 논리 어드레스의 물리 어드레스로의 변환의 수행과 관련하여 액세스된다.
메모리 제어기 (312) 가 스페어 필드로부터 판독할 수 있는 것에 부가하여, 메모리 제어기 (312) 는 또한 스페어 필드에서 데이터를 업데이트할 수 있다. 도 4b 는 예시적인 NAND 플래시 디바이스에서의 프로그램 동작을 나타내는 블록도이다. 예시된 실시예의 프로그램 동작과 관련하여, PROGRAM 커맨드 다음에 4,224 바이트의 입력 데이터 및 어드레스가 공통 I/O 핀 (I/O 0 내지 I/O 7) 을 통해 디바이스 (200) (도 2 참조) 로 발행된다. 4,224 바이트의 데이터는 입력 데이터 로딩 사이클 중에 페이지 버퍼로 전송되고, 최종적으로 tPROG (페이지 프로그램 시간) 이내에 셀 어레이 (434) 의 선택된 페이지 (430) 로 프로그래밍된다. 예시된 바와 같이, 4,224 바이트의 데이터는 128 바이트의 스페어 필드 데이터를 포함하고, 또한 메모리 제어기 (312) (도 3 참조) 가 이 부가적인 데이터의 발신 발생기 (또는 발신 변경자) 여서, 도 4b 의 경우에는 스페어 필드 데이터는 메모리 제어기 (312) 로부터 메모리 디바이스 (308) 로 통신되는 한편, 도 4a 의 경우에는 스페어 필드 데이터는 메모리 디바이스 (308) 로부터 메모리 제어기 (312) 로 통신된다.
이하, 도 5 에 대한 참조가 이루어지는데, 도 5 는 일 예시적인 실시형태에 따라 제조된 NAND 플래시 칩에 대한 예시적인 플로어 플랜 (500) 의 블록도이다. 도 5 와 관련하여, 예시의 용이성을 위해, 평면 및 비트 라인과 같은 메모리의 몇몇 대표적인 분할 유닛은 도시되었지만, 예를 들어 페이지 및 블록과 같은 다른 대표적인 분할 유닛은 도시되지 않았음이 확인될 것이다.
도 1 과 관련하여 유사하게 설명된 바와 같이, 도 5 의 플로어 플랜 (500) 에 있어서, 2 개의 로우 디코더 영역 (510 및 512) 이 인접 메모리 셀 어레이 영역들 (514 와 516 및 518 과 520) 사이에 각각 연장된다. 또한, 메모리 셀 영역의 에지를 따라 신장 영역 (528 및 529) 이 연장되는데, 그 내부에서 (전술한 바와 같은) 플래시 메모리 디바이스의 페이지 버퍼 및 칼럼 디코더가 발견될 수 있다. 이 영역 (528 및 529) 의 길이에 수직으로 복수의 상당히 긴 비트 라인 (532) 이 연장된다. 당업자에 의해 인식되는 바와 같이, 통상적으로 이 비트 라인 (532) 은 분배적으로 비례하는 방식으로 영역 (528 및 529) 내의 페이지 버퍼에 전기적으로 접속된다.
2 의 거듭제곱인 메모리 용량 디바이스라면 이 메모리 디바이스에서 발견되는 비트 라인보다 이 비트 라인 (532) 이 상당히 길기 때문에, 대응하여 증가한 용량이 가능하다. 특히, 보다 긴 비트 라인은 보다 다수의 워드 라인 및 그에 따른 보다 다수의 블록을 갖는 디바이스의 제조를 용이하게 한다는 것이 이해될 것이다. 예를 들어, 2 의 거듭제곱인 메모리 용량 디바이스에서의 각 평면은 2048 개의 블록 (즉, 이진수의 블록) 을 가질 수도 있는 한편, 보다 긴 비트 라인 (532) 을 갖는 2 의 거듭제곱이 아닌 메모리 용량 디바이스에서의 각 평면은 2560 개의 블록 (또는 일부 다른 적합한 비-이진수의 블록) 을 가질 수도 있다.
보다 긴 비트 라인 (532) 에 대한 제조의 영향은 보다 효율적인 칩 영역 이용일 수도 있다는 것이 확인될 것이다. 특히, 적어도 일부 예시적인 실시형태에 관하여, 메모리 셀 어레이의 일부가 아닌 각종 칩 영역의 크기는, 메모리 셀 어레이 영역 (514, 516, 518 및 520) 의 크기가 증가함에 따라 비례하여 증가하지는 않는다. 이와 관련하여, 비트 라인 (532) 이 도 1 에 도시된 메모리 셀 어레이 내의 비트 라인보다 상당히 길지라도, 도 5 에 도시된 다음의 영역: 고전압 발생기 영역 (540 및 542), 주변 회로 영역 (543) 및 영역 (528 및 529) 은 도 1 에 도시된 대응하는 영역과 비교하여 크기에 있어서 적어도 유사할 수도 있다 (그렇지 않으면, 동일할 수도 있다). 다수의 애플리케이션에 있어서, Vcc 측의 보다 높은 전류가 예상될 수도 있지만; 이러한 보다 높은 전류는 중대 관심사인 것으로 그렇게 상당한 크기여서는 안 된다.
이하, 도 6 에 대한 참조가 이루어지는데, 도 6 은 다른 예시적인 실시형태에 따라 제조된 NAND 플래시 칩에 대한 예시적인 플로어 플랜 (600) 의 블록도이다. 도 6 과 관련하여, 예시의 용이성을 위해, 평면 및 워드 라인과 같은 메모리의 몇몇 대표적인 분할 유닛은 도시되었지만, 예를 들어 페이지 및 블록과 같은 다른 대표적인 분할 유닛은 도시되지 않았음이 확인될 것이다.
예시된 예시적인 실시형태에 있어서, 평면 0, 평면 1 및 평면 2 로 라벨링된 평면 각각에 대해 하나씩, 3 개의 로우 디코더 (610-612) 가 존재한다는 것이 주목될 것이다. 따라서, 도 6 의 예시적인 실시형태에 있어서, 2 개의 로우 디코더 및 평면 (즉, 그 수는 2 의 거듭제곱임) 을 갖는 도 1 에 예시된 NAND 플래시 칩과 대조하여 2 의 거듭제곱이 아닌 개수의 로우 디코더 및 평면 (3 개) 이 존재한다. 예시된 예시적인 실시형태에 있어서, 2 의 거듭제곱이 아닌 개수는 3 개인 한편, 다른 예시적인 실시형태에 있어서, 2 의 거듭제곱이 아닌 개수의 로우 디코더 및 평면은 예를 들어 5 개, 6 개, 7 개, 9 개 등과 같이 일부 다른 개수일 수도 있다는 것이 이해될 것이다. 또한, 예시된 예시적인 실시형태의 NAND 플래시 디바이스에 대해, 워드 라인 (620) 의 총 수는 3n (여기서, n 은 평면당 워드 라인의 총 수임) 이고, 그에 따라 워드 라인의 총 수는 2 의 거듭제곱이 아닌 수인데, 그 이유는 승산 계수 (multiplication factor) 3 이 2 의 거듭제곱이 아닌 수이기 때문이라는 것이 이해될 것이다. 워드 라인의 총 수가 2 의 거듭제곱이 아닌 수이기 때문에, 예시된 예시적인 실시형태에 따라 제조된 메모리 디바이스는, 당업자에 의해 용이하게 수행될 수 있는 용량 계산으로 나타낼 수 있는 바와 같이 2 의 거듭제곱이 아닌 용량을 가져야 한다.
여전히 도 6 에 예시된 예시적인 실시형태를 참조하면, 칩 영역 이용 관점으로부터, 주변 회로 영역 (134) (도 1 참조) 에 관한 주변 회로 영역 (640) 의 치수 차이가 두드러진다. (하나의 입/출력 패드로부터 다른 입/출력 패드까지 측정된 바와 같은) 주변 회로 영역 (640) 의 길이는 주변 회로 영역 (134) 의 길이보다 크다. 또한, 주변 회로 영역 (640) 의 반대 치수는 주변 회로 영역 (134) 의 대응하는 치수보다 작다. 피자 반죽이나 팬케이크와 유사하게, 주변 회로 영역은 평평해졌다 (스퀴징되었다).
이하, 도 7 에 대한 참조가 이루어지는데, 도 7 은 또다른 예시적인 실시형태에 따라 제조된 NAND 플래시 칩에 대한 예시적인 플로어 플랜 (700) 의 블록도이다. 역시, 평면 0, 평면 1 및 평면 2 로 라벨링된 평면 각각에 대해 하나씩, 예시된 예시적인 실시형태에 도시된 3 개의 로우 디코더 (710-712) 가 존재한다. 마찬가지로, 워드 라인 (720) 의 총 수는 3n (여기서, n 은 평면당 워드 라인의 총 수임) 이고, 그에 따라 워드 라인의 총 수는 2 의 거듭제곱이 아닌 수인데, 그 이유는 승산 계수 3 이 2 의 거듭제곱이 아닌 수이기 때문이다. 도 7 의 예시적인 실시형태와 도 6 의 예시적인 실시형태 사이의 주요한 차이점은, 3 개의 고전압 발생기 영역 (750-752) 대 2 개의 고전압 발생기 영역 (650-651) 의 존재이다. 따라서, 도 6 의 예시적인 실시형태와 비교하여 도 7 의 예시적인 실시형태에 부가적인 고전압 발생기가 존재한다. 이 부가적인 고전압 발생기 때문에, 당업자라면, 이러한 설계가, 다른 설계에 대해 메모리 디바이스 동작에 관하여 달성되는 보다 높은 성능의 이익이 총 칩 영역에 대한 메모리 셀을 포함하는 칩 영역에 관하여 측정된 바와 같은 보다 덜 효율적인 칩 영역 이용을 능가하는 경우와 같이, 특정 경우에 보다 적은 전압 발생기를 갖는 다른 설계에 대해 선택될 수도 있다는 것을 인식할 것이다. 다수의 애플리케이션에 있어서, 도 7 의 예시적인 실시형태와 관련하여 Vcc 및 Vpp 모두에 대해 보다 높은 전류가 예상될 수도 있지만; 이들 보다 높은 전류는 중대 관심사인 것으로 그렇게 상당한 크기여서는 안 된다.
평면의 개수와 고전압 발생기의 개수의 다른 조합이 예상된다. 예를 들어, 5 개의 평면과 3 개, 4 개 또는 5 개의 고전압 발생기, 6 개의 평면과 4 개, 5 개 또는 6 개의 고전압 발생기 등.
2 의 거듭제곱인 메모리 용량 디바이스로부터 보다 높은 용량의 2 의 거듭제곱이 아닌 메모리 용량 디바이스로의 진행에 있어서, 적어도 1 비트만큼의 어드레스 길이에서의 증가가 예상된다는 것이 이해될 것이다. 일 실시예로서, 24 비트 길이의 어드레스가 2 의 거듭제곱인 메모리 용량을 갖는 제 1 메모리 디바이스에서 이용된다고 하면, 제 1 디바이스보다 크며 2 의 거듭제곱이 아닌 메모리 용량을 갖는 제 2 메모리 디바이스에 대해, 어드레스는 적어도 25 비트 길이라는 것이 예상될 것이다.
2 의 거듭제곱인 메모리 용량 디바이스와 관련하여, 이론적으로는 각각의 모든 논리 어드레스가 유효 물리 어드레스에 대응하는 것이 가능하다 (실제로는 예를 들어 불량 셀의 매핑 아웃 때문에 가능하지 않음). 그러나, 2 의 거듭제곱이 아닌 메모리 용량 디바이스에 대해서는, 그럴 리 없다. 논리 어드레스가 이진이기 때문에, 모든 가능한 논리 어드레스의 총 카운트는 대략 2 의 거듭제곱인 수일 것이다. 그래서, 예를 들어 24 GB (2 의 거듭제곱이 아닌) 용량 메모리 디바이스에 대해, 대략 320억 개가 모든 가능한 논리 어드레스의 총 카운트일 것이며, 이는 대략 80억 개 이상의 논리 어드레스가 대응하는 유효 물리 어드레스를 갖지 않는다고 예상될 것이다. 그럼에도 불구하고, 무효 물리 어드레스의 매핑 아웃은, 당업자에 의해 이해되는 바와 같이 불량 셀의 매핑 아웃과 유사한 방식으로, 도 3 에 도시된 파일/메모리 관리 서브모듈 (330) 에 의해 제어기측에서 처리될 수 있다.
본 명세서에 이용된 바와 같은 용어 "용량" 은 비-데이터 용량 또는 대체 용량을 제외한 용량이라는 것이 이해될 것이다. 이와 관련하여, 도 8 은 NAND 플래시 칩의 예시적인 평면 (800) 의 블록도이며, 이 블록도는 비-데이터 용량 (또는 대체 용량) 과 상이한 데이터 용량을 명백하게 하기 위해서 도면에 포함되었다. 예시된 예시적인 평면 (800) 은 4 개의 섹션: 데이터 섹션 (802), 스페어 필드 섹션 (804), 리던던트 칼럼(들) 섹션 (806) 및 리던던트 블록(들) 섹션 (808) 을 포함한다 (대안적인 실시예에 있어서, 이 평면은 리던던트 칼럼(들) 섹션 (806) 을 갖지 않을 수도 있거나, 리던던트 블록(들) 섹션 (808) 을 갖지 않을 수도 있거나, 섹션 (806, 808) 중 어느 하나의 섹션을 갖지 않을 수도 있거나, 또는 현재 기재된 이차 섹션과 유사한 관련 목적을 갖는 일부 다른 타입의 이차 섹션이 존재할 수도 있다는 것이 주목되어야 한다). 스페어 필드 섹션 (804) 은 전술한 바와 같은 메모리 페이지의 스페어 필드에 대응하는 평면 (800) 의 섹션이다. 스페어 필드 섹션 (804) 이 연관된 비-데이터 용량을 갖는다는 것이 이해될 것이다. 리던던트 칼럼(들) 섹션 (806) 은, 결함이 발생하는 경우에, 데이터 섹션 (802) 내의 칼럼에 대한 대체 칼럼으로서 기능할 수 있는 평면 (800) 의 리던던트 칼럼(들)에 대응하는 평면 (800) 의 섹션이다. 리던던트 칼럼(들) 섹션 (806) 이 연관된 대체 용량을 갖는다는 것이 이해될 것이다. 리던던트 블록(들) 섹션 (808) 은, 리던던트 칼럼(들) 섹션 (806) 내의 리던던트 칼럼(들)과 유사한 목적을 제공하는 리던던트 블록(들)에 대응하는 평면 (800) 의 섹션이다. 리던던트 블록(들) 섹션 (808) 이 연관된 대체 용량을 갖는다는 것이 이해될 것이다. 나머지 섹션은 데이터 섹션 (802) 이다. 통상적인 NAND 플래시에 있어서, 다음이 유지된다: 1) 데이터 섹션 (802) 은 2 의 거듭제곱인 용량을 갖고; 2) 스페어 필드를 제외한 페이지의 부분인 데이터 섹션 (802) 내의 데이터 필드는 2 의 거듭제곱인 용량을 갖는다.
본 명세서에 기재된 몇몇 예시적인 실시형태는, 비휘발성 메모리 시스템이 사용될 수도 있는 특정 애플리케이션에 상관 없이 2 의 거듭제곱이 아닌 메모리 용량을 갖는 비휘발성 메모리 시스템에 관한 것이다. 본 명세서에 기재된 다른 예시적인 실시형태는, 특정 애플리케이션에서의 2 의 거듭제곱이 아닌 메모리 용량을 갖는 비휘발성 메모리 시스템의 사용, 또는 특정 대형 시스템이나 제품에 사용되며 통상적으로 2 의 거듭제곱인 메모리 용량을 갖는 비휘발성 메모리 시스템의 2 의 거듭제곱이 아닌 메모리 용량을 갖는 비휘발성 메모리 시스템으로의 대체에 관한 것이다.
이하, 도 9 에 대한 참조가 이루어질 것이다. 메모리 디바이스 제조 회사와 고객 회사 사이의 통신 배열의 블록도가 도시되어 있다. 고객 회사는, 통신 네트워크 (908) (예를 들어, 인터넷) 를 통해 메모리 디바이스 제조 회사의 컴퓨터 시스템 (906) 과 통신하는 컴퓨터 시스템 (902) 을 갖는다.
고객 회사의 컴퓨터 시스템 (902) 에 대해, 이들 컴퓨터 시스템 (902) 은 네트워크 (912) 및 복수의 클라이언트 컴퓨터 (916) 를 포함한다. 네트워크 (912) 는, LAN (Local Area Network), VPN (Virtual Private Network), 서버, 데이터 저장소 (예를 들어, 데이터베이스) 등의 임의의 적합한 조합을 포함할 수도 있다. 클라이언트 컴퓨터 (916) 각각은, 퍼스널 컴퓨터, 모바일 컴퓨팅 디바이스, 스마트폰, 또는 적어도 네트워크 (912) 에 의해 용이해지는 바와 같이 통신물을 송신 및 수신할 수 있는 다른 컴퓨터를 포함할 수도 있다.
유사하게, 메모리 디바이스 제조 회사의 컴퓨터 시스템 (906) 에 대해, 이들 컴퓨터 시스템 (906) 은 네트워크 (920) 및 복수의 클라이언트 컴퓨터 (926) 를 포함한다. 네트워크 (920) 는, LAN (Local Area Network), VPN (Virtual Private Network), 서버, 데이터 저장소 (예를 들어, 데이터베이스) 등의 임의의 적합한 조합을 포함할 수도 있다. 클라이언트 컴퓨터 (926) 각각은, 퍼스널 컴퓨터, 모바일 컴퓨팅 디바이스, 스마트폰, 또는 적어도 네트워크 (920) 에 의해 용이해지는 바와 같이 통신물을 송신 및 수신할 수 있는 다른 컴퓨터를 포함할 수도 있다.
몇몇 실시예에 있어서, 컴퓨터 시스템 (906) 을 구동하는 제조 회사는, 컴퓨터 시스템 (902) 을 구동하는 고객 회사에 의해 제조되거나, 조립되거나 또는 생산되는 대형 제품으로 집적되는 메모리 칩, 메모리 시스템 등을 제조하는 사업에 종사한다. 일 실시예로서, 고객 회사는 제조 회사로부터 플래시 메모리 칩을 구매할 수도 있는데, 이는 다음에 휴대용 미디어 플레이어의 생산 시에 사용된다. 다른 실시예로서, 고객 회사는 제조 회사로부터 플래시 메모리 칩을 구매할 수도 있는데, 이는 다음에 무선 가능 전화기의 생산 시에 사용된다.
몇몇 실시예에 있어서, 전술한 컴퓨터 시스템 (902, 906) 및 통신 네트워크 (908) 를 구현하는데 사용되는 하드웨어는 통상적인 것이다. 그러나, 일 예시적인 실시형태에 따르면, 도 9 의 통신 배열 내에서 수행되는 메모리 디바이스의 신규 주문 방법이 제공된다. 이 방법은 대안적인 통신 배열의 아래의 설명에서 보다 상세하게 기재될 것이다.
이하, 도 10 에 대한 참조가 이루어질 것이다. 고객과, 예를 들어 메모리 스틱, SD (Secure Digital) 플래시 카드, SSD (Solid State Drive) 등과 같은 메모리 제품을 판매하는 회사 사이의 통신 배열의 블록도가 도시되어 있다. 또한, 몇몇 경우에, 판매되는 비휘발성 매체는 블랭크이지만; 다른 경우에, 비휘발성 매체에 대한 콘텐츠가 포함될 것이다. 예를 들어, 이 회사는, 예를 들어 비휘발성 메모리 게임 카트리지, 또는 사전설치된 모바일 디바이스 애플리케이션(들)을 갖는 플래시 메모리 카드를 판매하고 있을 수도 있다. 메모리 제품을 포함하는 대형 제품의 판매도 또한 예상된다. 예를 들어, 이 회사는, 예를 들어 플래시 카드를 포함하는 MP3 플레이어, 플래시 카드를 포함하는 셀폰, SSD 를 포함하는 데스크톱/모바일 컴퓨터 등을 판매하고 있을 수도 있다.
여전히 도 10 을 참조하면, 고객은, 통신 네트워크 (908) (예를 들어, 인터넷) 를 통해 메모리 제품 회사의 컴퓨터 시스템 (1006) 과 통신하는 클라이언트 컴퓨터 (1002) 를 갖는다. 또한, 클라이언트 컴퓨터 (1002) 는, 퍼스널 컴퓨터, 모바일 컴퓨팅 디바이스, 스마트폰, 또는 적어도 통신 네트워크 (908) 에 의해 용이해지는 바와 같이 통신물을 송신 및 수신할 수 있는 다른 컴퓨터를 포함할 수도 있다는 것이 이해될 것이다.
메모리 제품 회사의 컴퓨터 시스템 (1006) 에 대해, 이들 컴퓨터 시스템 (1006) 은 네트워크 (1020) 및 복수의 클라이언트 컴퓨터 (1026) 를 포함한다. 네트워크 (1020) 는, LAN (Local Area Network), VPN (Virtual Private Network), 서버, 데이터 저장소 (예를 들어, 데이터베이스) 등의 임의의 적합한 조합을 포함할 수도 있다. 클라이언트 컴퓨터 (1026) 각각은, 퍼스널 컴퓨터, 모바일 컴퓨팅 디바이스, 스마트폰, 또는 적어도 네트워크 (1020) 에 의해 용이해지는 바와 같이 통신물을 송신 및 수신할 수 있는 다른 컴퓨터를 포함할 수도 있다.
네트워크 (920 또는 1020) 가 서버를 포함하는 경우, 당업자라면, 이러한 서버가 통상적으로 인터넷을 통해 전송되는 통신물을 송신 및 수신할 수 있다고 인식할 것이다. 몇몇 예시적인 실시형태에 따르면, 서버는 (다음에 보다 상세하게 기재되는 바와 같이) 적어도 하나의 아이템에 대한 주문에 대응하는 정보를 포함하는 데이터를 수신할 수 있다. 이들 예시적인 실시형태에 있어서, 서버는 또한 데이터를 처리하여 이 데이터를 적어도 하나의 데이터 저장소에서의 저장에 적합하게 할 수 있다. 당업자라면, 어떻게 데이터가 저장에 적합하게 될 필요가 있는지를 이해할 것이다. 단 하나의 단순한 실시예로서, 서버에서 수신된 데이터는 적어도 하나의 데이터 저장소에 저장되지 않는 부분(들)을 포함할 수도 있다. 예를 들어, 데이터는 인터넷을 통한 전송 중에 보안을 보장하기 위해서 이 데이터에 존재하는 하나 이상의 암호화 부분을 포함할 수도 있다. 이러한 암호화 부분(들)은 서버에 의해 처리될 수도 있다.
도 9 및 도 10 과 관련하여 기재된 통신 배열 이외의 통신 배열에 대한 변형예가 예상된다는 것이 이해될 것이다. 예를 들어, 도 10 에 도시되어 있는 것으로부터의 변형예로서, 사람 (고객) 은, 네트워크 (912) (도 9 참조) 와 유사한 고객측 네트워크가 존재하지 않을 수도 있는 그 집으로부터 그 클라이언트 컴퓨터 (1002) 를 동작시키지 않을 수도 있다. 대신에, 사람은 그 사무실에서, 인터넷 카페에서 컴퓨터를 사용하고 있거나, 또는 비행기 등과 같은 공공 영역의 WiFi 핫 스폿에서 모바일 컴퓨터를 사용하고 있을 수도 있다. 이러한 상황에 있어서, 네트워크 (912) 와 유사한 고객측 네트워크가 존재할 수도 있다.
이하, 도 11 에 대한 참조가 이루어지는데, 도 11 은 몇몇 예시적인 실시형태에 따라 메모리 디바이스 또는 메모리 제품을 주문하는 방법 (1100) 의 흐름도이다. 이 방법 (1100) 은, 예시된 동작으로부터의 일부 변동이 예상되는 것을 고려하여 "시작" 부터 아래의 "종료" 까지 기재되어 있다. 예를 들어, 몇몇 경우에, 이들 동작 중 일부 동작은 예시된 순서와 상이한 순서로 발생할 수도 있다. 또한, 아래의 설명에서의 "고객" 에 대한 임의의 언급은, 넓은 의미에서, 예를 들어 도 9 에 대응하는 실시예의 콘텍스트에서의 고객 회사, 또는 도 10 에 대응하는 실시예의 콘텍스트에서의 사람을 포함하는 용어이다. 유사하게, 아래의 설명에서의 "벤더" 에 대한 임의의 언급은, 넓은 의미에서, 예를 들어 도 9 에 대응하는 실시예의 콘텍스트에서의 메모리 디바이스 제조 회사, 또는 도 10 에 대응하는 실시예의 콘텍스트에서의 메모리 제품 회사를 포함하는 용어이다.
"시작" 직후에 도시되어 있는 동작 1104 에서, 고객은 클라이언트 컴퓨터 (916) (도 9 참조) 또는 클라이언트 컴퓨터 (1002) (도 10 참조) 상에 애플리케이션을 로딩한다. 몇몇 실시예에 있어서, 이 애플리케이션은 인터넷 브라우저-기반 애플리케이션 (예를 들어, 마이크로소프트의 Internet Explorer®) 일 수도 있지만, 다른 실시예에 있어서, 이 애플리케이션은 인터넷 브라우저의 로딩을 요구하지 않는 애플리케이션을 포함하는 일부 다른 형태를 취할 수도 있다. 또한, 동작 1104 에서, 클라이언트 컴퓨터와 벤더의 네트워크 사이에 통신이 확립된다. 일 실시예로서, 이와 관련하여, 벤더의 네트워크 서버 상에 저장된 정보로부터 구성되는 형태-기반 그래픽 사용자 인터페이스 (GUI) 가 고객의 컴퓨터의 디스플레이 상에 나타날 수도 있다.
동작 1108 에서, 고객이 주문하기를 희망하는 아이템, 즉 비휘발성 메모리 디바이스(들) 또는 비휘발성 메모리 제품(들)에 대한 선택이 고객에게 프리젠테이션된다. 몇몇 실시예에 따르면, 이는 디스플레이 스크린 상에 프리젠테이션되는 대화식의 채울 수 있는 형태로서 달성된다.
도 12 를 참조하면, 하나의 가능한 채울 수 있는 형태의 부분 (1202) 이 디스플레이 스크린 (1204) 상에 도시되어 있다. (채울 수 있는 주문 형태는 통상적으로 적어도 수개의 주문 상세의 입력을 위해 제공되며, 또한 하나의 주문 상세에 대한 형태의 일부만이 현재 도시되어 있지만, 이는 단순히 예시의 편리를 위한 것이라는 것이 이해되어야 한다.)
여전히 도 12 를 참조하면, "메모리 디바이스의 용량을 선택하라" 라는 요구로부터, 고객은, 고객이 어떤 용량의 메모리 디바이스(들)를 원하는지에 대한 상세를 그 주문의 일부로서 입력할 필요가 있다는 것이 명백할 것이다. 예시된 실시예에 있어서, 고객은, 고객이 원하는 메모리 디바이스(들)의 용량에 대한 5 가지 선택 (1210a-1210e) 을 갖는다. 선택 (1210a 및 1210e) 은 2 의 거듭제곱인 용량이다. 선택 (1210b, 1210c 및 1210d) 은 2 의 거듭제곱이 아닌 용량이다.
이하, 도 11 을 참조하면, 예시된 주문 방법에서의 동작 1112 에서, 고객은 비휘발성 메모리 디바이스(들) 또는 비휘발성 메모리 제품(들)에 대한 그 주문을 입력한다. 도 12 의 예시된 예시적인 GUI 에 있어서, 동작 1112 는 채울 수 있는 형태를 완성하는 것을 수반한다. 이 프로세스의 일부로서, 고객은 라디오 버튼 (1222a-1222e) (그 각각은 선택 (1210a-1210e) 각각에 대응함) 중 하나의 버튼 위로 커서 (1220) 를 이동시켜 선택할 수 있다. 그런 다음, 고객은 그 주문에 관한 부가적인 상세를 입력하기 위해서 채울 수 있는 형태의 다른 부분으로 커서 (1220) 를 이동시킬 수 있다. 기재된 바와 같이, 채울 수 있는 주문 형태는 통상적으로 적어도 수개의 주문 상세의 입력을 위해 제공된다. 다른 가능한 주문 상세의 단 하나의 실시예로서, 고객은, 고객이 주문하기를 희망하는 비휘발성 메모리 디바이스(들) 또는 비휘발성 메모리 제품(들)의 개수를 입력가능할 수도 있다. 이와 관련하여, 회사 고객은 비교적 다수의 디바이스(들)/제품(들)을 주문할 가능성이 높을 수도 있는 한편, 개인 고객은 비교적 소수의 디바이스(들)/제품(들)을 주문할 가능성이 높을 수도 있다.
도 12 의 실시예에서 입력된 상세는 라디오 버튼을 통한 것이지만, GUI 설계의 당업자라면, 라디오 버튼에 대한 각종 대안이 동일하거나 유사한 상세를 입력하기 위해 존재한다는 것을 인식할 것이다. 도 13 은 이러한 하나의 대안을 나타낸다.
도 13 에 있어서, 대안적인 채울 수 있는 형태의 부분 (1302) 이 디스플레이 스크린 (1204) 상에 도시되어 있다. 역시, 고객은, 고객이 어떤 용량의 메모리 디바이스(들)를 원하는지에 대한 상세를 그 주문의 일부로서 입력할 필요가 있다. 예시된 실시예에 있어서, 고객은 커서 (1314) 에서 텍스트 필드 (1310) 내에 그 용량을 타이핑한다. 선택적으로, GUI 는, 그 상세가 타이핑되고 있는 동시에, 입력된 용량이 유효 입력이라는 것 (즉, 고객에 의해 요구되는 용량과 부합하는 메모리 디바이스 또는 디바이스들이 구매 가능하다는 것) 을 검증하기 위해서 대화식 로직을 포함할 수도 있다. 입력된 용량이 유효 입력이 아닌 경우에, 예를 들어 텍스트 필드 (1310) 근처에 소수의 워드의 텍스트와 같은 통지가 나타날 수도 있다.
전술한 차이점 이외에, 도 13 의 실시예는 도 12 의 실시예와 유사할 수도 있다. 예를 들어, 고객이 텍스트 필드 (1310) 내에 용량 상세를 입력하는 것을 완료한 이후, 고객은 다음에 그 주문에 관한 부가적인 상세를 입력하기 위해서 채울 수 있는 형태의 다른 부분으로 커서 (1220) 를 이동시킬 수 있다.
모든 예시적인 실시형태가 GUI 를 통한 주문 입력에 제한되지는 않는다. 사실상, 고객이 디스플레이 스크린을 전혀 찾을 필요가 없을 수도 있다는 것이 예상된다. 적어도 하나의 예시적인 실시형태에 있어서, 고객은, 그 주문을, 음성 프롬프트에 응답하여 터치 톤 키패드를 사용함으로써 발생된 DTMF (Dual-Tone Multi-Frequency) 시그널링을 통해 고객 입력이 수락되는 종류의 전화 서비스-타입 애플리케이션을 통하여 입력할 수 있다. 이러한 예시적인 실시형태에 있어서, 주문의 상세는 하나씩 연속적인 음성 프롬프트 이후에 입력될 것이다. (이 타입의 주문은 예를 들어 주식 주문 및 홈쇼핑 주문과 같은 다른 콘텍스트에서 존재하는 것으로 공지되어 있다.) 또한, 다른 대안의 예시적인 실시형태도 예상된다.
이하, 역시 도 11, 특히 동작 1112 이후의 흐름도에서의 다음의 예시된 동작인 동작 1116 에 대한 참조가 이루어질 것이다. 이 동작에서, 고객은 지불 정보를 입력한다. 몇몇 실시예에 있어서, 고객은 예를 들어 그 신용 카드 번호 및 만료 일자를 GUI 의 필드로 입력함으로써 신용 카드로 지불할 수도 있다. 다른 실시예에 있어서, 고객은 예를 들어 PayPal™ 과 같은 일부 다른 지불 형태를 이용함으로써 지불할 수도 있다. 대안적인 변형예가 예상된다. 예를 들어, 벤더의 컴퓨터 시스템이 고객의 ID (Identity) 와의 연관을 통해 그 신용 카드 정보를 취득하는 몇몇 방식을 갖는 경우에 고객이 그 신용 카드 정보를 입력할 필요가 없을 수도 있다. 예를 들어, Hartman 등의 미국 특허 제5,960,411호 (소위 "원클릭" 특허) 를 참조하라. 다른 실시예로서, 고객이 구매 시점에 지불하지 않을 수도 있다. 예를 들어, 고객은 인보이스 일자로부터 일 시간 주기 내에 후속 주문을 하기 위한 명령으로 나중에 인보이스할 수도 있다.
동작 1120 에서, 주문을 완료하는데 필요한 정보가 획득되었고, 그에 따라 이 주문이 나중 처리를 위해 저장된다. 상세하게는, 주문은 통상적으로 벤더의 컴퓨터 시스템 내의 적합한 스토리지에 저장될 것이다. 이 적합한 스토리지는 컴퓨터 판독가능 매체 상의 데이터베이스의 형태를 취할 수도 있지만; 당업자에게 이해되는 바와 같이 다른 형태의 적합한 스토리지도 가능할 수도 있다.
동작 1124 에서, 주문의 확인이 고객에게 송신된다. 통상적으로, 이 확인은 고객에게 송신되는 하나 이상의 전자 통지(들)의 형태를 취할 것이다. 전자 통지(들)의 예로는, 예를 들어 e-메일 메시지, 텍스트 메시지, 고객에게 디스플레이가능한 브라우저 페이지 등이 포함된다. 도 9 및 도 10 을 참조하면, 주문의 수신을 확인하는 전자 통지는, 몇몇 경우에, 통신 네트워크 (908) 를 통한 송신 이후에, 클라이언트 컴퓨터 (916 또는 1002) 각각에 의한 즉시 또는 최후 수신을 위해 네트워크 (920 또는 1020) 내의 서버에 의해 발생된다.
이하, 도 14 에 대한 참조가 이루어지는데, 도 14 는 몇몇 예시적인 실시형태에 따른 비휘발성 메모리 매체 업데이트를 용이하게 하는 통신 배열의 블록도이다. 이 도 14 에 있어서, 컴퓨터 (1402) 는 통신 네트워크 (1406) (예를 들어, 인터넷) 를 통해 원격 컴퓨터 시스템(들) (1404) 과 통신할 수 있다. 대안적으로, 컴퓨터 (1402) 는 로컬 네트워크 (1408) 및 통신 네트워크 (1406) 모두를 통해 원격 컴퓨터 시스템(들) (1404) 과 통신할 수 있다.
컴퓨터 (1402) 에 관하여, 이 컴퓨터 (1402) 는, (하나 이상의 다른 통신가능하게 연결된 컴퓨터 (1402) 와 공동으로 이루어지든지 개별적으로 이루어지든지 간에) 퍼스널 컴퓨터, 모바일 컴퓨팅 디바이스, 모바일 GPS (Global Positioning System) 디바이스, 스마트폰, 모바일 (핸드헬드) 게이밍 시스템, 넌-모바일 게이밍 시스템, 또는 적어도 통신 네트워크 (1406) 에 의해 용이해지는 바와 같이 통신물을 송신 및 수신할 수 있는 다른 컴퓨터를 포함할 수도 있다. 컴퓨터 (1402) 는, 컴퓨터 (1402) 가 메모리 제품 (1424) 과 통신가능하게 인터페이스하는 것을 허용하는 인터페이스 장치 (1420) 를 포함한다. 예시적인 가능한 인터페이스 장치의 모든 것을 망라하지는 않은 리스트에는, USB (Universal Serial Bus) 포트, 플래시 카드 리더, 카트리지 리더, 이더넷 포트, Wi-fi 트랜시버 등이거나 또는 이들의 임의의 적합한 조합이 포함된다. 메모리 제품 (1424) 에 관하여, 예로는, 비휘발성 메모리 스틱, 플래시 카드, 비휘발성 메모리 게임 카트리지, 사유 비휘발성 메모리 디바이스, SSD (Solid State Drive) 등이 포함된다.
예시된 메모리 제품 (1424) 은 2 의 거듭제곱이 아닌 용량을 갖는 적어도 하나의 비휘발성 메모리 칩 (1430) 을 포함한다. 몇몇 예시적인 실시형태에 따르면, 메모리 칩 (1430) 의 용량 전부가 아니라 일부를 차지하는 상당량의 파일 (데이터 및/또는 컴퓨터 판독가능 명령들) 이 메모리 칩 (1430) 상에 사전설치된다 ("사전설치" 는, 제품 사용자로의 메모리 제품 (1424) 의 판매 시에 또는 그 이전에 메모리 칩 (1430) 상에 저장되거나 또는 메모리 제품 (1424) 의 제조, 조립 및 패키징 스테이지 중의 일정 시점에 메모리 칩 (1430) 상에 저장되는 것을 의미한다). 통상적으로, 메모리 칩 (1430) 상에 저장된 파일은 소프트웨어 코드를 포함할 것이다. 제 1 실시예로서 이하 언급되는 일 실시예로서, 컴퓨터 (1402) 가 모바일 GPS 디바이스를 포함하는 경우, GPS 애플리케이션 및/또는 로드 맵이 메모리 칩 (1430) 상에 저장될 수도 있다. 제 2 실시예로서 이하 언급되는 다른 실시예로서, 컴퓨터 (1402) 가 게이밍 시스템을 포함하는 경우, 비디오 게임이 메모리 칩 (1430) 상에 저장될 수도 있다. 다른 유사한 실시예도 예상된다.
여전히 전술한 예시적인 실시형태에 관하여, 편리하게도 메모리 제품 (1424) 의 사용자는, 2 의 거듭제곱이 아닌 용량을 갖는 비휘발성 메모리 칩 (1430) 중 하나 이상의 비휘발성 메모리 칩 상의 저장을 위해 원격 컴퓨터 시스템(들)으로부터 부가적인 파일(들)을 다운로딩하는데 컴퓨터 (1402) 를 사용함으로써 이를 개선할 수도 있다. 역시 제 1 실시예에 관하여, 부가적인 파일(들)은 예를 들어 부가적인 로드 맵일 수도 있다. 제 2 실시예에 관하여, 부가적인 파일(들)은 예를 들어 비디오 게임에서의 부가적인 레벨일 수도 있다. 또한, 적어도 하나의 예시적인 실시형태에 따르면, 부가적인 파일(들) 중 하나 또는 모두가 사전설치된 파일을 저장하는 동일한 메모리 칩 (1430) 상에 저장되는 것이 가능한데, 그 이유는 전술한 바와 같이 사전설치된 파일이 메모리 칩 (1430) 의 용량 전부를 차지하지는 않기 때문이다. 부가적으로, 메모리 칩 (1430) 이 2 의 거듭제곱인 용량을 갖는 메모리 칩들 중에서 선택될 필요가 없다는 점에서 메모리 칩 (1430) 이 플렉시블하게 크기화되기 때문에, 각종 경우에, 메모리 칩 (1430) 상에 저장되는 파일 및 애플리케이션의 제작자 (저작자) 는 2 의 거듭제곱인 용량 메모리 칩에 대해 애플리케이션 및 파일의 크기를 최적화하려고 하는 것에 관하여 덜 제약적이라고 예상된다.
기재된 실시형태의 특정 적응 및 변형이 이루어질 수 있다. 그러므로, 전술한 실시형태는 제한적이 아니라 예시적인 것으로 고려된다.

Claims (26)

  1. 비휘발성 메모리 디바이스로서,
    적어도 하나의 평면으로서, 상기 적어도 하나의 평면은 복수의 블록을 포함하고, 상기 복수의 블록 각각은 다수의 페이지로 분할되고, 상기 복수의 블록 각각은, 데이터를 저장하기 위한 제 1 개수의 메모리 셀에 의해 제 1 차원을 따라 그리고 데이터를 저장하기 위한 제 2 개수의 메모리 셀에 의해 제 2 차원을 따라 정의되며, 상기 비휘발성 메모리 디바이스는, 상기 적어도 하나의 평면의 데이터 섹션에서의 메모리 셀의 총 수에 관련하여 비례적으로 2 의 거듭제곱이 아닌 용량 (capacity) 을 갖는, 상기 적어도 하나의 평면; 및
    복수의 로우 디코더로서, 상기 비휘발성 메모리 디바이스에서, 페이지의 개수에 대한 로우 디코더의 개수에 대해, 적어도 실질적으로 일대일 관계가 존재하며, 상기 복수의 로우 디코더 각각은, 상기 비휘발성 메모리 디바이스의 연관된 페이지에 대한 판독 동작을 용이하게 하도록 구성되는, 상기 복수의 로우 디코더를 포함하는, 비휘발성 메모리 디바이스.
  2. 제 1 항에 있어서,
    상기 복수의 로우 디코더는 2 의 거듭제곱이 아닌 개수의 로우 디코더인, 비휘발성 메모리 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 적어도 하나의 평면은 3 개 이상의 평면인, 비휘발성 메모리 디바이스.
  4. 제 3 항에 있어서,
    상기 판독 동작과 같은 상기 비휘발성 메모리 디바이스의 동작 중에 필요한 고전압을 제공하며 상기 평면의 개수보다 적은 개수의 고전압 발생기를 더 포함하는, 비휘발성 메모리 디바이스.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 3 개 이상의 평면은 2 의 거듭제곱이 아닌 개수의 평면인, 비휘발성 메모리 디바이스.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 판독 동작과 같은 상기 비휘발성 메모리 디바이스의 동작 중에 필요한 고전압을 제공하며 상기 평면의 개수와 동등한 개수의 고전압 발생기를 더 포함하는, 비휘발성 메모리 디바이스.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 비휘발성 메모리 디바이스는 플래시 메모리 디바이스인, 비휘발성 메모리 디바이스.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 비휘발성 메모리 디바이스는 NAND 플래시 메모리 디바이스인, 비휘발성 메모리 디바이스.
  9. 메모리 시스템으로서,
    적어도 하나의 평면을 갖는 적어도 하나의 비휘발성 메모리 디바이스로서, 상기 적어도 하나의 평면은 복수의 블록을 포함하고, 상기 복수의 블록 각각은 다수의 페이지로 분할되고, 상기 복수의 블록 각각은, 데이터를 저장하기 위한 제 1 개수의 메모리 셀에 의해 제 1 차원을 따라 그리고 데이터를 저장하기 위한 제 2 개수의 메모리 셀에 의해 제 2 차원을 따라 정의되며, 상기 적어도 하나의 비휘발성 메모리 디바이스는, 상기 적어도 하나의 평면의 데이터 섹션에서의 메모리 셀의 총 수에 관련하여 비례적으로 2 의 거듭제곱이 아닌 용량을 갖는, 상기 적어도 하나의 비휘발성 메모리 디바이스; 및
    상기 적어도 하나의 비휘발성 메모리 디바이스와 통신하는 제어기로서, 상기 제어기는 스토리지 및 관리 모듈을 포함하고, 상기 스토리지는 맵 테이블을 저장하고, 상기 관리 모듈은, 논리 어드레스의 물리 어드레스로의 변환을 수행하기 위해서 상기 맵 테이블에 액세스하도록 구성되며, 상기 적어도 하나의 비휘발성 메모리 디바이스의 2 의 거듭제곱이 아닌 용량에 기인하는 무효 물리 어드레스는 상기 맵 테이블에서 매핑 아웃 (mapping out) 되는, 상기 제어기를 포함하는, 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 적어도 하나의 비휘발성 메모리 디바이스는 복수의 로우 디코더를 포함하고,
    상기 적어도 하나의 비휘발성 메모리 디바이스에서, 페이지의 개수에 대한 로우 디코더의 개수에 대해, 적어도 실질적으로 일대일 관계가 존재하며,
    상기 복수의 로우 디코더 각각은, 상기 적어도 하나의 비휘발성 메모리 디바이스의 연관된 페이지에 대한 판독 동작을 용이하게 하도록 구성되는, 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 복수의 로우 디코더는 2 의 거듭제곱이 아닌 개수의 로우 디코더인, 메모리 시스템.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 평면은 3 개 이상의 평면인, 메모리 시스템.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 비휘발성 메모리 디바이스는, 상기 적어도 하나의 비휘발성 메모리 디바이스의 판독 동작 및 다른 동작 중에 필요한 고전압을 제공하며 상기 평면의 개수보다 적은 개수의 고전압 발생기를 포함하는, 메모리 시스템.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 3 개 이상의 평면은 2 의 거듭제곱이 아닌 개수의 평면인, 메모리 시스템.
  15. 제 9 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 비휘발성 메모리 디바이스는 NAND 플래시 메모리 디바이스이고,
    상기 스토리지는 SRAM (Static Random Access Memory) 이며,
    상기 관리 모듈은, NAND 플래시 변환 계층 (NFTL) 에 따라 논리 어드레스의 물리 어드레스로의 변환을 핸들링하는 할당기를 포함하는, 메모리 시스템.
  16. 제 9 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 비휘발성 메모리 디바이스는 플래시 메모리 디바이스인, 메모리 시스템.
  17. 메모리 제어기 테이블을 데이터로 채우는 방법으로서,
    상기 메모리 제어기 테이블은 메모리 제어기의 RAM (Random Access Memory) 에 저장되고, 상기 메모리 제어기는, 상기 메모리 제어기의 관리 기능을 위해 상기 데이터를 저장하는 적어도 하나의 메모리 셀 어레이를 갖는 적어도 하나의 비휘발성 메모리 디바이스와 통신하고,
    상기 메모리 제어기 테이블을 데이터로 채우는 방법은,
    2 의 거듭제곱이 아닌 용량을 갖는 상기 적어도 하나의 메모리 셀 어레이로부터 상기 데이터를 취득하는 단계;
    상기 메모리 제어기에서 상기 데이터를 처리하여, 상기 적어도 하나의 메모리 셀 어레이의 2 의 거듭제곱이 아닌 용량에 기인하는 무효 물리 어드레스를 결정하는 단계; 및
    상기 메모리 제어기 테이블을 변경하여, 상기 무효 물리 어드레스를 매핑 아웃하는 단계를 포함하는, 메모리 제어기 테이블을 데이터로 채우는 방법.
  18. 제 17 항에 있어서,
    상기 적어도 하나의 메모리 셀 어레이는 2 개보다 많은 개수의 메모리 셀 어레이이며,
    상기 2 개보다 많은 개수는 2 의 거듭제곱이 아닌 개수인, 메모리 제어기 테이블을 데이터로 채우는 방법.
  19. 제 17 항 또는 제 18 항에 있어서,
    동일한 상기 메모리 제어기 테이블을 변경하여, 불량 메모리 셀을 매핑 아웃하는 단계를 더 포함하는, 메모리 제어기 테이블을 데이터로 채우는 방법.
  20. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 데이터는 상기 적어도 하나의 메모리 셀 어레이의 페이지의 스페어 필드로부터 취득되는, 메모리 제어기 테이블을 데이터로 채우는 방법.
  21. 인터넷을 통해 전송되는 통신물을 송신 및 수신할 수 있는 네트워크로서,
    적어도 하나의 서버; 및
    상기 적어도 하나의 서버와 통신하는 적어도 하나의 데이터 저장소를 포함하고,
    상기 적어도 하나의 서버는, ⅰ) 2 의 거듭제곱이 아닌 용량을 갖는 적어도 하나의 비휘발성 메모리 칩을 포함하는 적어도 하나의 아이템에 대한 주문에 대응하는 정보를 포함하는 데이터를 수신하고; ⅱ) 상기 데이터를 처리하여, 상기 데이터를 상기 적어도 하나의 데이터 저장소에서의 저장에 적합하게 하며; ⅲ) 주문 수신의 확인을 고객에게 제공하기 위해서 상기 인터넷을 통한 전송에 적합한 전자 통지를 발생시키기 위한 것인, 네트워크.
  22. 제 21 항에 있어서,
    상기 적어도 하나의 서버는 메모리 디바이스 제조 회사의 서버인, 네트워크.
  23. 제 21 항에 있어서,
    상기 전자 통지는 e-메일인, 네트워크.
  24. 제 21 항에 있어서,
    상기 고객은 기업 엔티티인, 네트워크.
  25. 제 21 항에 있어서,
    상기 적어도 하나의 비휘발성 메모리 칩은 2 의 거듭제곱이 아닌 개수의 로우 디코더를 갖는, 네트워크.
  26. 제 21 항에 있어서,
    상기 적어도 하나의 비휘발성 메모리 칩은 2 의 거듭제곱이 아닌 개수의 평면을 갖는, 네트워크.
KR1020107009049A 2008-01-17 2008-12-16 비휘발성 반도체 메모리 디바이스 KR20100112109A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US2166208P 2008-01-17 2008-01-17
US61/021,662 2008-01-17
US12/042,551 2008-03-05
US12/042,551 US7813212B2 (en) 2008-01-17 2008-03-05 Nonvolatile memory having non-power of two memory capacity

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20157005512A Division KR20150031496A (ko) 2008-01-17 2008-12-16 비휘발성 반도체 메모리 디바이스

Publications (1)

Publication Number Publication Date
KR20100112109A true KR20100112109A (ko) 2010-10-18

Family

ID=40877399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107009049A KR20100112109A (ko) 2008-01-17 2008-12-16 비휘발성 반도체 메모리 디바이스

Country Status (7)

Country Link
US (2) US7813212B2 (ko)
EP (1) EP2235721A4 (ko)
JP (1) JP2011510427A (ko)
KR (1) KR20100112109A (ko)
CN (1) CN101911202A (ko)
TW (2) TW201519252A (ko)
WO (1) WO2009089612A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7742335B2 (en) 2007-10-31 2010-06-22 Micron Technology, Inc. Non-volatile multilevel memory cells
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US8244960B2 (en) * 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
US8094500B2 (en) 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8700840B2 (en) * 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
FR2951310B1 (fr) * 2009-10-13 2011-11-18 St Microelectronics Rousset Dispositif de memoire a protocole serie et procede d'adressage correspondant
KR101085724B1 (ko) * 2010-05-10 2011-11-21 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
WO2012001917A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US9164886B1 (en) * 2010-09-21 2015-10-20 Western Digital Technologies, Inc. System and method for multistage processing in a memory storage subsystem
JP5426600B2 (ja) * 2011-03-30 2014-02-26 株式会社東芝 半導体メモリ
KR102062705B1 (ko) 2013-06-14 2020-01-06 삼성에스디아이 주식회사 리튬 금속인산화물의 제조방법
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US10491667B1 (en) 2015-03-16 2019-11-26 Amazon Technologies, Inc. Customized memory modules in multi-tenant service provider systems
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9552163B1 (en) 2015-07-03 2017-01-24 Qualcomm Incorporated Systems and methods for providing non-power-of-two flash cell mapping
US9921909B2 (en) 2015-07-03 2018-03-20 Qualcomm Incorporated Systems and methods for providing error code detection using non-power-of-two flash cell mapping
US9910594B2 (en) * 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
JP6433933B2 (ja) * 2016-03-14 2018-12-05 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR102512988B1 (ko) * 2016-05-11 2023-03-22 삼성전자주식회사 비아 플러그를 포함하는 반도체 소자
US10403333B2 (en) * 2016-07-15 2019-09-03 Advanced Micro Devices, Inc. Memory controller with flexible address decoding
KR102620562B1 (ko) * 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
US11016667B1 (en) * 2017-04-05 2021-05-25 Pure Storage, Inc. Efficient mapping for LUNs in storage memory with holes in address space
US10785301B2 (en) * 2017-08-03 2020-09-22 Toshiba Memory Corporation NVM express over fabrics
US11232849B2 (en) * 2019-12-03 2022-01-25 Micron Technology, Inc. Memory device with a repair match mechanism and methods for operating the same
CN117935707A (zh) * 2022-10-25 2024-04-26 华为技术有限公司 驱动芯片及电子设备

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906458A (en) * 1974-08-28 1975-09-16 Burroughs Corp Odd-sized memory having a plurality of even-sized storage elements of the same capacity
JPH01282796A (ja) * 1988-05-07 1989-11-14 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH07105154B2 (ja) * 1989-09-19 1995-11-13 三洋電機株式会社 Ｅｐｒｏｍの書き込み回路
US5220518A (en) * 1990-06-07 1993-06-15 Vlsi Technology, Inc. Integrated circuit memory with non-binary array configuration
US5093805A (en) * 1990-06-20 1992-03-03 Cypress Semiconductor Corporation Non-binary memory array
JPH04132087A (ja) * 1990-09-21 1992-05-06 Hitachi Ltd 半導体集積回路装置
US5200518A (en) * 1991-02-21 1993-04-06 Kangweon National University Anti-inflammatory carboxycyclic acetal pregnane derivatives
JPH10124381A (ja) * 1996-10-21 1998-05-15 Mitsubishi Electric Corp 半導体記憶装置
US5854763A (en) * 1997-01-31 1998-12-29 Mosaid Technologies Inc. Integrated circuit with non-binary decoding and data access
NZ503311A (en) * 1997-09-12 2003-05-30 Amazon Single action method and system for placing a purchase order via a communications network
US5960411A (en) 1997-09-12 1999-09-28 Amazon.Com, Inc. Method and system for placing a purchase order via a communications network
DE69840877D1 (en) 1998-01-06 2009-07-16 Macronix Int Co Ltd Icher
JP2001143480A (ja) * 1999-11-15 2001-05-25 Fujitsu Ltd 半導体記憶装置とその制御方法
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US6480943B1 (en) * 2000-04-29 2002-11-12 Hewlett-Packard Company Memory address interleaving and offset bits for cell interleaving of memory
JP3916862B2 (ja) * 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
EP1207471A1 (en) 2000-11-17 2002-05-22 Mitac International Corporation Method of collaboration commerce
US6577535B2 (en) 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
JP2002329396A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd バンク構成を変更可能なフラッシュメモリ
CN1393812A (zh) * 2001-06-28 2003-01-29 神达电脑股份有限公司 协同商务交易方法
JP3943352B2 (ja) * 2001-07-27 2007-07-11 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および情報処理装置
DE60127125D1 (de) * 2001-09-28 2007-04-19 St Microelectronics Srl Verfahren zum Speichern und Lesen von Daten in einem nichtflüchtigen Mehrpegelspeicher mit einer nichtbinären Anzahl von Pegeln und dazugehörige Schaltungsarchitektur
JP3851865B2 (ja) * 2001-12-19 2006-11-29 株式会社東芝 半導体集積回路
JP2003203494A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2003263892A (ja) * 2002-03-11 2003-09-19 Toshiba Corp 半導体記憶装置
JP4559738B2 (ja) * 2002-04-10 2010-10-13 ハイニックス セミコンダクター インコーポレイテッド 非四角形メモリバンクを有するメモリチップアーキテクチャ、及びメモリバンク配置方法
KR100472460B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 메모리의 결함 복구 방법 및 그에 적합한 장치
KR100437468B1 (ko) * 2002-07-26 2004-06-23 삼성전자주식회사 9의 배수가 되는 데이터 입출력 구조를 반도체 메모리 장치
JP2005100538A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
JP4237648B2 (ja) 2004-01-30 2009-03-11 株式会社東芝 不揮発性半導体記憶装置
KR100590388B1 (ko) * 2005-03-10 2006-06-19 주식회사 하이닉스반도체 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법
JP4643315B2 (ja) * 2005-03-11 2011-03-02 株式会社東芝 半導体集積回路装置
US7272052B2 (en) 2005-03-31 2007-09-18 Sandisk 3D Llc Decoding circuit for non-binary groups of memory line drivers
JP5130646B2 (ja) * 2005-06-06 2013-01-30 ソニー株式会社 記憶装置
KR100712533B1 (ko) * 2005-09-21 2007-04-27 삼성전자주식회사 펌핑 전압을 재충전하는 플래쉬 메모리 장치 및 그 펌핑전압 재충전 방법
JP4843336B2 (ja) * 2006-03-06 2011-12-21 株式会社東芝 不揮発性半導体記憶装置
JP4901286B2 (ja) * 2006-04-24 2012-03-21 株式会社東芝 半導体装置及びメモリ回路システム
KR100816761B1 (ko) * 2006-12-04 2008-03-25 삼성전자주식회사 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
US20090046512A1 (en) * 2007-08-17 2009-02-19 Munif Farhan Halloush Reliability System for Use with Non-Volatile Memory Devices
US8339865B2 (en) * 2007-11-01 2012-12-25 Spansion Israel Ltd Non binary flash array architecture and method of operation

Also Published As

Publication number Publication date
WO2009089612A1 (en) 2009-07-23
US20090187798A1 (en) 2009-07-23
WO2009089612A8 (en) 2010-08-05
TWI482173B (zh) 2015-04-21
US7813212B2 (en) 2010-10-12
EP2235721A1 (en) 2010-10-06
TW200945365A (en) 2009-11-01
CN101911202A (zh) 2010-12-08
EP2235721A4 (en) 2011-08-17
TW201519252A (zh) 2015-05-16
JP2011510427A (ja) 2011-03-31
US20100306482A1 (en) 2010-12-02
US8533405B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
KR20100112109A (ko) 비휘발성 반도체 메모리 디바이스
US10866740B2 (en) System and method for performance-based multiple namespace resource allocation in a memory
US10122840B2 (en) Displaying information about files stored in a plurality of storage devices
CN101142581B (zh) 向便携式数据存储装置的用户传递消息作为其使用条件
US10387064B2 (en) Storage device, host communicating with the storage device, and electronic device including the storage device
CN101427225B (zh) 数据区段尺寸不同于存储器页面和/或区块尺寸之非易失性存储器系统的操作技术
CN100454273C (zh) 用于块内页面分组的方法及设备
JP5002201B2 (ja) メモリシステム
US8433879B1 (en) RFID tag semiconductor chip with memory management unit (MMU) to make only one time programmable (OTP) memory appear multiple times programmable (MTP)
CN100468307C (zh) 存储卡和搭载在存储卡中的卡用控制器以及存储卡的处理装置
CN108804023A (zh) 数据存储装置及其操作方法
US20190266096A1 (en) Data storage device, method of operating the same, and storage system having the same
TWI841113B (zh) 記憶體定址方法及相關聯的控制器
CN108932107A (zh) 数据存储装置及其操作方法
KR20190120573A (ko) 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법
CN109785882A (zh) 具有虚拟体化架构的sram及包括其的系统和方法
US20010012222A1 (en) Memory controller for flash memory system and method for accessing flash memory device
KR20150093004A (ko) 불휘발성 저장 장치의 동작 방법 및 불휘발성 저장 장치를 액세스하는 컴퓨팅 장치의 동작 방법
CN111625182A (zh) 通用闪存存储器模块、控制器、电子装置及操作方法
CN110047553B (zh) 数据处理系统及其操作方法
TWI408692B (zh) 記憶體控制器及外部記憶體裝置之間的位址轉換
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN110489056A (zh) 控制器以及包括该控制器的存储器系统
CN109426453A (zh) 数据存储装置及其操作方法
CN113778322A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E601 Decision to refuse application