TWI482173B - 具有非二次方記憶體容量之非揮發性記憶體 - Google Patents

具有非二次方記憶體容量之非揮發性記憶體 Download PDF

Info

Publication number
TWI482173B
TWI482173B TW097151473A TW97151473A TWI482173B TW I482173 B TWI482173 B TW I482173B TW 097151473 A TW097151473 A TW 097151473A TW 97151473 A TW97151473 A TW 97151473A TW I482173 B TWI482173 B TW I482173B
Authority
TW
Taiwan
Prior art keywords
memory device
volatile memory
memory
high voltage
planes
Prior art date
Application number
TW097151473A
Other languages
English (en)
Other versions
TW200945365A (en
Inventor
Jin-Ki Kim
Daniel Albert Hammond
Original Assignee
Conversant Intellectual Property Man Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Man Inc filed Critical Conversant Intellectual Property Man Inc
Publication of TW200945365A publication Critical patent/TW200945365A/zh
Application granted granted Critical
Publication of TWI482173B publication Critical patent/TWI482173B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Description

具有非二次方記憶體容量之非揮發性記憶體
現今，許多電子器件包括用以儲存資訊的記憶體系統。例如，某些記憶體系統儲存數位化音訊或視訊資訊以藉由個別媒體播放器來播放。其他記憶體系統儲存軟體以及相關資訊以執行不同類型的處理功能。另外，某些類型之記憶體系統，例如動態隨機存取記憶體(DRAM)系統及靜態隨機存取記憶體(SRAM)系統係揮發性記憶體系統，因為當電源關閉時不保留已儲存資料，而其他類型之記憶體系統，例如NAND快閃記憶體系統及NOR快閃記憶體系統，係非揮發性記憶體系統，因為當電源關閉時保留已儲存資料。
通常，記憶體系統之記憶體容量，不論系統是"揮發性"還是"非揮發性"，皆由於計算系統內之二進制位址位元結構的性質而於每一代加倍。在熟習本技術之人士中，一般瞭解若用於主要記憶體系統中，加倍記憶體容量(非二次方記憶體容量)係應符合之要求。另外，儘管對揮發性記憶體系統內之非二次方記憶體容量已有某些先前提議，至少在非揮發性記憶體系統之環境下，目前顯然不存在產生具有非二次方記憶體容量之記憶體系統的任何實際方式。
當然，能夠產生具有非二次方記憶體容量之非揮發性記憶體系統將很有用。就此方面，加倍記憶體容量而不比例縮小程序技術的一問題係較大大小的相關聯電路及組件由於實體約束可不再擬合於相同封裝內，例如由於實體大小增加可能限於在一維度上增加，並且大小之所需增加可能超出用於任何潛在大小增加的確定性限制。另外，由於產業採用標準封裝，例如48接針TSOP-1，改變封裝可能非一選項。因此，從標準封裝轉換至非標準封裝之的影響在某些情形中可能必然導致必須重新設計整個印刷電路板。
假定問題係由增加實體大小同時停留在相同封裝內引起，比例縮小程序技術係考慮之剩餘替代選項；然而，比例縮小程序技術係巨量投資。在許多情況中，增加記憶體容量而不必比例縮小程序技術在成本上實質上更可行。
本發明之一目的係提供改良非揮發性記憶體。
依據本發明之一態樣，提供包括至少一平面之非揮發性記憶體器件。該平面包括複數個區塊，且該等區塊之每一者係分成若干頁面，以及該等區塊之每一者係沿一第一維度藉由用於儲存資料的一第一數目之記憶體單元並且沿一第二維度藉由用於儲存資料的一第二數目之記憶體單元定義。該非揮發性記憶體具有一非二次方容量，其與該平面內之資料區段之記憶體單元的一總數成比例相關。該非揮發性記憶體亦包括複數個列解碼器。在該記憶體器件內，對於列解碼器數目對頁面數目，存在一至少實質一對一關係。該等列解碼器之每一者經組態用以促進該記憶體器件之一相關聯頁面上的一讀取操作。
依據本發明之另一態樣，提供包括具有至少一平面之至少一非揮發性記憶體器件的記憶體系統。該平面包括複數個區塊，且該等區塊之每一者係分成若干頁面。該等區塊之每一者係沿一第一維度藉由用於儲存資料的一第一數目之記憶體單元並且沿一第二維度藉由用於儲存資料的一第二數目之記憶體單元定義。該記憶體器件具有一非二次方容量，其與該平面之資料區段內之記憶體單元的一總數成比例相關。一控制器與記憶體器件通信。該控制器包括儲存器及管理模組。儲存器儲存一映射表。管理模組經組態用以存取映射表以執行邏輯位址至實體位址之轉譯。在映射表內向外映射可歸因於記憶體器件之非二次方容量的無效實體位址。
依據本發明之另一態樣，提供以資料填充記憶體控制器表之方法。該表係儲存於記憶體控制器之隨機存取記憶體內。記憶體控制器與至少一非揮發性記憶體器件通信，其具有針對記憶體控制器之管理功能儲存資料之至少一記憶體單元陣列。該至少一記憶體單元陣列具有非二次方容量。該方法包括從至少一記憶體單元陣列提取資料。該方法亦包括處理該記憶體控制器內之該資料以決定可歸因於該至少一記憶體單元陣列之該非二次方容量的無效實體位址。該方法亦包括修改記憶體控制器表以向外映射無效實體位址。
依據本發明之另一態樣，提供能夠發送及接收透過網際網路傳送之通信的網路。該網路包括至少一伺服器及與伺服器通信之至少一資料儲存區。伺服器能夠接收資料，其包括對應於用於至少一項目之訂單的資訊，該至少一項目包括具有非二次方容量之至少一非揮發性記憶體晶片。伺服器亦能夠處理資料以使資料適合儲存於該至少一資料儲存區內。伺服器亦能夠產生電子通知，其經調適用於透過網際網路之傳輸，以便向一客戶提供訂單接收之確認。
因此，已提供一改良非揮發性記憶體。
在許多電子器件中，記憶體系統通常包含一控制器以及一或多個對應快閃記憶體器件。該控制器通常包含電路，其經組態用以產生信號至用於儲存資料並從快閃記憶體器件提取資料的記憶體器件。
現在參考圖式，圖1係範例NAND快閃晶片平面圖100的方塊圖，其解說快閃記憶體器件之晶片區域內的主要組件之實際放置。在平面圖100中，兩個列解碼器區域110及112分別在相鄰記憶體單元陣列區域114與116以及118與120間延伸。關於列解碼器區域110及112，在該等區域內可找到快閃記憶體器件之列解碼器。關於記憶體單元陣列區域114、116、118及120，在該等區域內可找到快閃記憶體器件之記憶體單元陣列。
輸入/輸出觸點區域124及126沿平面圖100之寬度方向邊緣延伸，並且高電壓產生器區域130及132以及周邊電路區域134沿平面圖100之長度方向邊緣延伸。關於輸入/輸出觸點區域124及126，在該等區域內可找到快閃記憶體器件之輸入/輸出觸點。關於高電壓產生器區域130及132，在該等區域內吾人可找到快閃記憶體器件之高電壓產生器，例如充電幫浦。關於周邊電路區域134，在此區域內可找到對器件操作重要的其他電路，例如控制電路。另外，相鄰周邊電路區域134係額外電路區域140及142。在該等區域內可找到快閃記憶體器件之頁面緩衝器及行解碼器。
熟習本技術之人士將明白用於非揮發性記憶體之晶片平面圖將根據設計者之選擇在工作約束及規格內變化。例如，Toshiba Corporation生產一些兩平面、非揮發性記憶體器件，其具有在平面區域之兩個相對相鄰邊緣間延伸的列解碼器區域。將Toshiba記憶體器件之平面圖與平面圖100相比較，吾人可找到以下差異(非完全列表)：列解碼器區域自平面圖之中心向下延伸而非具有兩個隔開列解碼器區域、僅單一高電壓產生器區域、輸入/輸出觸點區域，其沿鄰近周邊電路區域之邊緣延伸。
現在參考圖2，顯示範例NAND快閃記憶體器件200之功能方塊圖。器件200具有用於傳輸位址、命令及輸入/輸出資料至器件200並且從器件200傳輸位址、命令及輸入/輸出資料的共同輸入及輸出埠(I/O接針0至7)。所解說器件200亦包括命令鎖存器啟用(CLE)埠。至埠之CLE輸入信號用於控制操作模式命令至內部命令暫存器210內之載入。在/WE信號之上升邊緣上從I/O埠將命令鎖存至命令暫存器210內，同時CLE係邏輯高。所解說器件200亦包括位址鎖存器啟用(ALE)埠。至埠之ALE信號用於控制將位址資訊載入至內部位址暫存器212內。在/WE信號之上升邊緣上從I/O埠將位址資訊鎖存至位址暫存器212內，同時ALE係邏輯高。連同位址鎖存器啟用(ALE)埠，所解說之器件200亦包括晶片啟用(/CE)埠。特定言之，當/CE在器件200處於就緒狀態下時為邏輯高時，器件200進入低功率待命模式。相反地，當器件200處於忙碌狀態(即/R-B係邏輯低)下時忽略/CE信號，例如在程式化或抹除或讀取操作期間，並且即使/CE輸入為邏輯高，器件200也不會進入待命模式。
所解說之器件200亦包括用於啟用寫入及讀取操作之埠。寫入啟用(/WE)埠接收/WE信號，其用於控制資料從I/O埠之擷取。讀取啟用(/RE)埠接收用於控制串列資料輸出之RE信號。資料在/RE之下降邊緣後可用。亦在此下降邊緣上遞增(位址=位址+1)內部行位址計數器[未明確顯示]。
所解說之器件200亦包括寫入保護(/WP)埠。/WP埠接收用於保護器件200免於意外程式化或抹除之/WP信號。當/WP為邏輯低時，重設內部電壓調節器(高電壓產生器218)。當輸入信號無效時，/WP信號通常用於在電源開啟/關閉序列期間保護資料。連同寫入保護(/WP)埠，所解說之器件200亦包括就緒/忙碌(/RB)埠。/R-B埠包含開放汲極接針，並且傳射之輸出信號用於指示器件之操作條件。/R-B信號在程式化、抹除及讀取操作期間處於忙碌狀態下(/R-B為邏輯低)，並且在操作完成後將返回就緒狀態(/R-B為邏輯高)。
仍然參考圖2，所解說之器件200之記憶體核心包含記憶體單元陣列222、列解碼器226、感測放大器及頁面緩衝器230以及行解碼器234。關於列解碼器226，藉由其選擇用於讀取或程式化操作之頁面。對於抹除操作，列解碼器226選擇一區塊，其係沿第一維度藉由儲存資料的第一數目之記憶體單元並且沿第二維度藉由第二數目之其他記憶體單元定義的記憶體單元陣列222之細分。另外，應瞭解，在快閃及其他類似非揮發性記憶體之環境下，區塊係大於頁面的記憶體單元陣列222之細分。就細分階層而言，記憶體器件之平面包括複數個區塊，且區塊之每一者係分成若干頁面。
繼續操作之描述，關於藉由列解碼器226結合讀取操作選擇的頁面之資料，資料係在讀取操作期間經感測並且鎖存至感測器放大器及頁面緩衝器230內。之後，資料係儲存於頁面緩衝器內並且透過行解碼器234及總體緩衝器238循序讀出。總體緩衝器238暫時經由共同I/O接針保持及緩衝輸入及輸出資料。在程式化期間，來自總體緩衝器238之輸入資料係經由行解碼器234循序載入至頁面緩衝器內。鎖存於頁面緩衝器內之輸入資料最終係程式化至選定頁面內。
電連接至記憶體單元陣列222之高電壓產生器218在讀取、程式化及抹除操作期間提供需要的高電壓及參考電壓。為了在讀取、程式化或抹除操作期間追蹤器件狀態，所解說之器件200包括狀態暫存器244。另外，/讀取-忙碌(/R-B)電路246及連接之/R-B接針一起為器件狀態提供另一指示器。在至少某些範例中，/R-B電路246包括開放汲極電晶體[未明確顯示]。
所解說之器件200亦包括控制電路250，其在至少某些範例中係中央單元。控制電路250在各種操作模式期間啟用器件200之控制。用作用於控制電路250之緩衝器的控制緩衝器252與控制電路250電通信。
所解說之器件200亦包括列預先解碼器254及行預先解碼器256。列預先解碼器254位於位址暫存器212與列解碼器226中間。列預先解碼器254向列解碼器226傳輸儲存於位址暫存器212內之多工化列位址。行預先解碼器256位於位址暫存器212與行解碼器234中間。行預先解碼器256向行解碼器234傳輸儲存於位址暫存器212內之多工化行位址。
現在參考圖3。圖3係可彼此通信之主機系統302及記憶體系統306之方塊圖。記憶體系統306包括若干記憶體器件308。在一些範例中，記憶體器件308之每一者對應於圖2內所示之快閃記憶體200。在其他範例中，僅記憶體器件308之某些對應於圖2內所示之快閃記憶體200，並且剩餘記憶體器件308係某一(些)其他類型之非揮發性記憶體器件，其可在記憶體系統306內運作。在其他範例中，無記憶體器件308對應於圖2內所示之快閃記憶體200，並且相反所有記憶體器件308係某一(些)其他類型之非揮發性記憶體器件，其可在記憶體系統306內運作。
記憶體系統306亦包括根據某些範例顯示的記憶體控制器312。所解說之記憶體控制器312包括實體介面316、主機介面318及控制模組322。實體介面316使記憶體控制器312能與記憶體器件308通信，並且其亦使記憶體器件308能與記憶體控制器312通信。主機介面318使記憶體控制器312能與主機系統302通信，並且其亦使主機系統302能與記憶體控制器312通信。所解說之主機介面318係顯示於記憶體控制器312內；然而，在替代範例中，主機介面可實施為分離器件或在與記憶體控制器312通信之系統內部。
仍然參考圖3，所解說之控制模組322包括檔案/記憶體管理子模組330。在其他可能功能中，檔案/記憶體管理子模組330提供邏輯位址至實體位址之映射，以便可決定所請求資料之實體位址。映射可進一步包括分配及重新分配儲存於器件之資料以改良性能或在需要時實行所謂的"磨損平衡"之演算法，從而確保對應於不良記憶體單元之實體位址不會變得可用或由主機系統使用。此後者之映射態樣通常稱為"向外映射(mapping out)"，其在範例具體實施例之環境下不限於向外映射不良記憶體單元。特定言之，在本揭示內容稍後，將描述此"向外映射"在非二次方容量記憶體器件中處置無效位址上扮演何種作用。
在記憶體控制器312之至少某些範例中，控制模組322可包括以下子模組，其中至少某些將視作檔案/記憶體管理子模組330之組件：配置器、清理器及靜態磨損平衡器。配置器根據熟悉本技術之人士所瞭解的任一熟知轉譯機制處置邏輯位址至實體位址之轉譯，例如NAND快閃轉譯層(NFTL)。至於清理器，其係處置垃圾收集以按熟習本技術之人士所瞭解之方式回收無效資料之頁面。關於靜態磨損平衡器，其處置磨損平衡，特徵為按與實現期望目的一致的方式執行之資料重新分配，由於用於區塊之抹除數目的限制，該期望目的係針對每一區塊均勻地分配抹除數目。靜態磨損平衡之動機係防止任何"冷"資料(與"熱"資料相對)長時間週期地停留於任何區塊處。其係最小化任何兩個區塊之最大抹除-計數差異，以便可延長快閃記憶體之壽命。
現在參考圖4A。圖4A係解說一範例NAND快閃器件內之讀取操作的方塊圖。NAND快閃器件之內部記憶體陣列410係以頁面為基礎加以存取(注意範例選定頁面414)。在圖2及4A之所解說範例中，讀取操作在經由共同I/O接針(I/O 0至I/O 7)寫入READ命令並接著寫入位址至器件200後開始。感測放大器及頁面緩衝器230在小於tR(從快閃陣列至頁面緩衝器之資料傳輸時間)內感測並傳輸選定頁面414內之4,224位元組之資料。一旦感測並將4,224位元組之資料從單元陣列410內之選定頁面414傳輸至頁面緩衝器，可循序從器件200讀取頁面緩衝器內之資料。如圖4A內所示，對於資料之每一頁面將存在備用欄位(在所解說之範例中備用欄位係128位元組；然而在其他範例中備用欄位可係任何適當數目之位元組)。備用欄位之目的如下：在記憶體系統306及記憶體控制器313之電力開啟時(圖3)，控制模組322將需要得到關於記憶體器件308之非恆定/可變資訊(例如磨損平衡及位址映射相關資訊)。藉由將儲存於備用欄位內之資料的至少某些傾印至記憶體控制器312內之SRAM儲存器[未明確顯示]內實行此點。一旦來自備用欄位之資料係本機儲存於記憶體控制器312內，控制器模組322可使用資料以正確執行其功能。例如，結合邏輯至實體位址轉譯之執行存取SRAM儲存器內之映射表。
除記憶體控制器312能夠從備用欄位讀取外，記憶體控制器312亦能夠更新備用欄位內之資料。圖4B係解說一範例NAND快閃器件內之程式化操作的方塊圖。結合所解說之範例的程式化操作，PROGRAM命令後隨4,224位元組之位址及輸入資料，其係透過命令I/O接針(I/O 0至I/O 7)發出至器件200(圖2)。在輸入資料載入循環期間將4,224位元組之資料傳輸至頁面緩衝器，並且最終在小於tPROG(頁面程式化時間)內程式化至單元陣列434之選定頁面430。如上所解說，4,224位元組之資料包括128位元組之備用欄位資料，並且另外記憶體控制器312(圖3)係此額外資料之發源產生器(或發源修改器)，以便在圖4B之情形中將備用欄位資料從記憶體控制器312傳達至記憶體器件308，而在圖4A之情形中將備用欄位資料從記憶體器件308傳達至記憶體控制器312。
現在參考圖5，其係用於根據一範例具體實施例製造之NAND快閃晶片的範例平面圖500之方塊圖。例如結合圖5，可看出為易於解說，已顯示記憶體之某些代表性劃分單元，例如平面及位元線，而未顯示其他代表性劃分單元，例如頁面及區塊。
如結合圖1同樣地解釋，在圖5之平面圖500中，兩個列解碼器區域510及512分別在相鄰記憶體單元陣列區域514與516以及518與520間延伸。另外，沿記憶體單元區域之邊緣延伸的係延長區域528及529，其中可找到快閃記憶體器件之頁面緩衝器及行解碼器(如先前所解釋)。垂直於區域528及529之長度延伸的係複數個顯著長位元線532。如熟習本技術之人士所明白，位元線532通常係以分散成比例方式電連接至區域528及529內之頁面緩衝器。
由於位元線532顯著長於若此記憶體器件係二次方記憶體容量器件則可另外在其中找到之位元線，可有對應增加之容量。特定言之，應瞭解較長位元線促進具有較大數目之字線從而具有較大數目區塊之器件的製造。例如，儘管二次方記憶體容量器件內之每一平面可能具有(例如)2048個區塊(即二進制數目之區塊)，具有較長位元線532之非二次方記憶體容量器件內之每一平面可能具有(例如)2560個區塊(或某一其他適當非二進制數目之區塊)。
可看出具有較長位元線532之製造的影響可係更有效之晶片區域使用。特定言之，關於至少某些範例具體實施例，非記憶體單元陣列之部分的各種晶片區域不會隨記憶體單元陣列區域514、516、518及520增加大小而成比例地增加大小。就此方面，即使位元線532顯著長於圖1內所示之記憶體單元陣列內的位元線，圖5內顯示的以下區域：高電壓產生器區域540及542、周邊電路區域543及區域528及529，與圖1內所示之對應區域相比可係至少類似(若不相同)大小。對於許多應用，可期望Vcc 側上之較高電流，但此較高電流不應如此大以致係重要問題。
現在參考圖6，其係用於根據另一範例具體實施例製造之NAND快閃晶片的範例平面圖600之方塊圖。結合圖6，可看出為易於解說，已顯示記憶體之某些代表性劃分單元，例如平面及字線，而未顯示其他代表性劃分單元，例如頁面及區塊。
應注意，在所解說之範例具體實施例中，存在三個列解碼器610至612，其各用於標記為平面0、平面1及平面2之平面的每一者。因此，對於圖6之範例具體實施例，與圖1內所解說之NAND快閃晶片相對，其具有兩個列解碼器及平面(即係二次方之數目)，存在非二次方數目之列解碼器及平面(三)。應瞭解，雖然用於所解說之範例具體實施例的非二次方數目係三，在其他範例具體實施例中，列解碼器及平面之非二次方數目可係某一其他數目，例如五、六、七、九等。另外，應瞭解，對於所解說之範例具體實施例的NAND快閃器件，字線620之總數係3n(其中n係每平面之字線之總數)，因此由於乘法因數(三)係非二次方數目，字線之總數係非二次方數目。由於字線之總數係非二次方數目，根據所解說之範例具體實施例製造之記憶體器件應具有非二次方之容量，如藉由熟習本技術之人士可容易地執行之容量計算可顯示。
仍然參考圖6內所解說之範例具體實施例，從晶片區域使用觀點看，周邊電路區域640相對於周邊電路區域134(圖1)之尺寸差異值得注意。周邊電路區域640之長度(從一輸入/輸出觸點區域至另一個測量)大於周邊電路區域134之長度。另外，周邊電路區域640之相對尺寸小於周邊電路區域134之對應尺寸。類似於比薩餅麵糰或薄烤餅，周邊電路區域已變平坦(擠扁)。
現在參考圖7，其係用於根據另一範例具體實施例製造之NAND快閃晶片的範例平面圖700之方塊圖。同樣，在所解說之範例具體實施例中，顯示三個列解碼器710至712，其各用於標記為平面0、平面1及平面2之平面的每一者。同樣，字線720之總數係3n(其中n係每平面之字線之總數)並且因此由於乘法因數(三)係非二次方數目，字線之總數係非二次方數目。圖7之範例具體實施例與圖6之範例具體實施例間的主要差異係三個高電壓產生器區域750至752對兩個高電壓產生器區域650至651之存在。因此，與圖6之範例具體實施例相比，圖7之範例具體實施例中存在額外高電壓產生器。由於額外高電壓產生器，熟習本技術之人士應明白此一設計在特定實例中可優於具有較少電壓產生器之其他設計而選擇，例如當關於記憶體器件操作實現的高於其他設計之性能優點超過相對於總晶片區域就含有記憶體單元之晶片區域測量的較低效之晶片區域使用時。對於許多應用，可結合圖7之範例具體實施例期望用於Vcc 及Vpp 兩者之較高電流；然而該等較高電流不應如此大以致係重要問題。
預期平面數目及高電壓產生器數目的其他組合。例如，五個平面及三個、四個或五個高電壓產生器，六個平面及四個、五個或六個高電壓產生器等。
應瞭解，在從二次方記憶體容量器件至更高容量非二次方記憶體容量器件的過程中，期望位址長度增加至少一位元。作為一範例，例如，24位元之長度的位址用於具有二次方記憶體容量之第一記憶體器件內，則對於具有非二次方且大於第一器件之記憶體容量的第二記憶體器件，期望位址長度將係至少25位元。
結合二次方記憶體容量器件，每一及每個邏輯位址理論上可能(儘管由於(例如)不良單元之向外映射實際上不會)對應於有效實體位址。然而對於非二次方記憶體容量器件，無法係此情形。由於邏輯位址係二進制，所有可能邏輯位址之總計數將係某一二次方之數目。因此，例如，將期望對於24GB(非二次方)容量記憶體器件，大約320億將係所有可能邏輯位址之總計數，其意味著大約80億或更多邏輯位址將無對應有效實體位址。然而，可藉由圖3內所示之檔案/記憶體管理子模組330，以類似於熟習本技術之人士所瞭解的不良單元之向外映射的方式在控制器側上注意無效實體位址之向外映射。
應瞭解，本文所使用之"術語"容量係除非資料容量或替代容量外之容量。就此方面，圖8係NAND快閃晶片之範例平面800的方塊圖，並且該圖已包括在圖式中以明確闡述不同於非資料容量(或替代容量)之資料容量。所解說之範例平面800包含四個區段：資料區段802、備用欄位區段804、冗餘行區段806及冗餘區塊區段808(應注意在替代範例中，平面可不具有冗餘行區段806，或者其可不具有冗餘區塊區段808，或者其可不具有區段806、808，甚或仍可存在某一其他類型之次要區段，其具有類似於目前所描述之次要區段的相關目的)。備用欄位區段804係平面800之一區段，其對應於先前所解釋之記憶體頁面的備用欄位。應瞭解，備用欄位區段804具有相關聯非資料容量。冗餘行區段806係對應於平面800之冗餘行的平面800之一區段，其在缺陷出現之情形中可用作資料區段802內之行的替代行。應瞭解，冗餘行區段806具有相關聯替代容量。冗餘區塊區段808係對應於冗餘區塊的平面800之一區段，其出於類似目的用作冗餘行區段806內之冗餘行。應瞭解，冗餘區塊區段808具有相關聯替代容量。剩餘區段係資料區段802。在傳統NAND快閃記憶體中，保持以下條件：1)資料區段802具有二次方容量；以及2)資料區段802內之資料欄位，其係除備用欄位外之頁面之部分，具有二次方容量。
本文所描述之某些範例具體實施例係關於具有非二次方記憶體容量之非揮發性記憶體系統，而不考慮其中可使用非揮發性記憶體系統之特定應用。本文所描述之其他範例具體實施例係關於具有非二次方記憶體容量之非揮發性記憶體系統在特定應用中之使用，或者非揮發性記憶體系統之更換，其係在特定較大系統或產品中使用並且傳統上具有二次方記憶體容量，並且非揮發性記憶體系統具有非二次方記憶體容量。
現在參考圖9。顯示的係記憶體器件製造公司與客戶公司間之通信配置的方塊圖。客戶公司具有電腦系統902，其在通信網路908上(例如網際網路)與記憶體器件製造公司之電腦系統906通信。
至於客戶公司之電腦系統902，其包括網路912及複數個用戶端電腦916。網路912可包括區域網路(LAN)、虛擬專用網路(VPN)、伺服器、資料儲存區(例如資料庫)等之任何適當組合。用戶端電腦916之每一者可包含個人電腦、行動計算器件、智慧型電話或能夠傳送及接收至少藉由網路912促進的通信之其他電腦。
同樣對於記憶體器件製造公司之電腦系統906，其包括網路920及複數個用戶端電腦926。網路920可包括區域網路(LAN)、虛擬專用網路(VPN)、伺服器、資料儲存區(例如資料庫)等之任何適當組合。用戶端電腦926之每一者可包含個人電腦、行動計算器件、智慧型電話或能夠傳送及接收至少藉由網路920促進的通信之其他電腦。
在某些範例中，運行電腦系統906之製造公司從事製造記憶體晶片、記憶體系統等之生意，其係整合於藉由運行電腦系統902之客戶公司製造、裝配或另外生產的較大產品內。作為一範例，客戶公司可從製造公司購買快閃記憶體晶片，接著將其用於可攜式媒體播放器之生產。作為另一範例，客戶公司可從製造公司購買快閃記憶體晶片，接著將其用於無線啟用電話之生產。
在某些範例中，用於實施先前所描述之電腦系統902、906及通信網路908的硬體係傳統的。然而，根據範例具體實施例，提供在圖9之通信配置中執行的訂購記憶體器件之新穎方法。此方法將在替代通信配置之以下描述後詳細加以描述。
現在參考圖10。顯示的係客戶與銷售記憶體產品(例如記憶棒、安全數位(SD)快閃卡、固態驅動器(SSD)等)之公司間的通信配置之方塊圖。另外，在某些情形中，銷售之非揮發性媒體將係空白的；然而，在其他情形中，內容將包括在非揮發性媒體上。舉例而言，公司可銷售(例如)非揮發性記憶體遊戲卡匣或者具有預先安裝之行動器件應用程式之快閃記憶卡。亦預期包括記憶體產品之較大產品之銷售。舉例而言，公司可銷售(例如)包括快閃卡之MP3播放器、包括快閃卡之行動電話、包括SSD之桌上型/行動電腦等。
仍然參考圖2，客戶具有用戶端電腦1002，其在通信網路908(例如網際網路)上與記憶體產品公司之電腦系統1006通信。另外，應瞭解用戶端電腦1002可包含個人電腦、行動計算器件、智慧型電話或能夠傳送及接收至少藉由通信網路908促進的通信之其他電腦。
至於記憶體產品公司之電腦系統1006，其包括網路1020及複數個用戶端電腦1026。網路1020可包括區域網路(LAN)、虛擬專用網路(VPN)、伺服器、資料儲存區(例如資料庫)等之任何適當組合。用戶端電腦1026之每一者可包含個人電腦、行動計算器件、智慧型電話或能夠傳送及接收至少藉由網路1020促進的通信之其他電腦。
當網路920或1020包括伺服器時，熟習本技術之人士將明白此一伺服器通常將能夠發送及接收透過網際網路傳送之通信。根據某些範例具體實施例，伺服器能夠接收資料，其包括對應於用於至少一項目之訂單的資訊(如隨後所詳細描述)。在該等範例具體實施例中，伺服器亦能夠處理資料以使資料適合儲存於至少一資料儲存區內。熟習本技術之人士將瞭解資料如何需要可適用於儲存。僅作為一簡單範例，在伺服器接收之資料可包括未儲存於至少一資料儲存區內的(多個)部分。舉例而言，資料可包括存在於資料內之一或多個加密部分以確保網際網路上傳輸期間的安全性。此類加密部分可藉由伺服器處理出來。
應瞭解，預期除結合圖9及10所描述者以外的對通信配置之變更。舉例而言，作為圖10內所示者的變更，一人(客戶)可能未從他的家中操作他的用戶端電腦1002，其中可能不存在類似於網路912(圖9)的客戶側網路。相反，該人可能正在辦公室中、網咖中使用電腦，或者正在公共區域(例如機場等)之WiFi熱點中使用行動電腦等。在此類情況中，可存在類似於網路912之客戶側網路。
現在參考圖11，其係用於根據某些範例具體實施例訂購記憶體器件或記憶體產品之方法1100的流程圖。方法1100在下文係從"開始"至"結束"加以描述，同時考慮預期所解說動作之某些變異。例如，在某些實例中，某些動作可按不同於所解說順序之順序發生。另外，以下描述中對"客戶"之任何參考係術語之廣泛意義，例如，包括在對應於圖9之範例環境中的客戶公司或在對應於圖10之範例環境中的一人。同樣，以下描述中對"供應商"之任何參考係術語之廣泛意義，例如，包括在對應於圖9之範例環境中的記憶體器件製造公司或在對應於圖10之範例環境中的記憶體產品公司。
在動作1104處，其係直接顯示於"開始"後，客戶將應用程式載入至用戶端電腦916上(圖9)或用戶端電腦1002上(圖10)。在某些範例中，應用程式可以是以網際網路瀏覽器為基礎之應用程式(例如Microsoft的Internet Explorer)，但在其他範例中應用程式可採用某一其他形式，包括不需要載入網際網路瀏覽器之應用程式。另外在動作1104處，在用戶端電腦與供應商之網路間建立通信。作為此情形之一範例，可使根據儲存於供應商之網路伺服器上的資訊所建構之表單式圖形使用者介面(GUI)，顯現於客戶之電腦的顯示器上。
在動作1108處，為客戶呈現(視覺上透過顯示螢幕，或透過其他構件)關於期望訂購哪些項目之選擇，即非揮發性記憶體器件或非揮發性記憶體產品。根據某些範例，此係藉由呈現於顯示螢幕上的互動式可填寫表單實現。
參考圖12，一可行的可填寫表單之一部分1202係顯示於顯示螢幕1204上。(應瞭解，可填寫訂購單通常提供至少數個訂單細節之輸入，即使目前僅顯示關於訂單之一細節的表單之一部分，此僅為了便於解說起見)。
仍然參考圖12，從"請選擇記憶體器件之容量"之請求明顯可見，客戶需要輸入關於需要哪種記憶體器件容量的細節作為訂單之部分。在所解說之範例中，客戶對於其需要何種記憶體器件容量，有五個選擇1210a至1210e可選。選擇1210a至1210e係二次方容量。選擇1210b、1210c及1210d係非二次方容量。
現在參考圖11，在動作1112處，於所解說之訂購方法中，客戶輸入訂單以訂購非揮發性記憶體器件或非揮發性記憶體產品。在圖12之所解說之範例GUI中，動作1112表示完成可填寫表單之填寫。作為此程序之一部分，客戶可在選項按鈕1222a至1222e(其每一者對應於選擇1210a至1210e之個別選擇)上移動游標1220並且加以選擇。客戶接著可將游標1220移動至可填充表單之其他部分以輸入有關他的訂單的額外細節。如上所述，可填充訂購單通常提供至少數個訂單細節之輸入。僅作為另一可能訂單細節之一範例，客戶能輸入他期望訂購的非揮發性記憶體器件或非揮發性記憶體產品之數目。就此方面，公司客戶更可能訂購相對較大數目之器件/產品，而個人客戶更可能訂購相對較小數目之器件/產品。
儘管在圖12之範例中輸入的細節係藉由選項按鈕方式，熟習GUI設計技術之人士會明白存在選項按鈕之各種替代方案以輸入相同或相似細節。圖13解說一此類替代方案。
在圖13中，一替代可填充表單之一部分1302係顯示於顯示螢幕1204上。同樣，客戶需要輸入關於他需要哪種記憶體器件容量的細節作為他的訂單之一部分。在所解說之範例中，客戶在位於游標1314的文字欄位1310內鍵入容量。視需要，GUI可包括交互邏輯以在鍵入細節的同時驗證輸入之容量係有效輸入(即匹配客戶所需容量的記憶體器件可供購買)。例如，在輸入之容量非有效輸入的情形中可出現一通知，例如文字欄位1310附近的數個文字。
除以上描述之差異外，圖13之範例可另外類似於圖12之範例。舉例而言，在客戶完成在文字欄位1310內輸入容量細節後，客戶接著可移動游標1220至可填充表單之其他部分以輸入有關他的訂單的額外細節。
並非所有範例具體實施例均限於透過GUI之訂單輸入。事實上，預期客戶甚至可能根本不需要觀看顯示螢幕。在至少一範例具體實施例中，客戶能夠透過一種電話服務型應用輸入他的訂單，其中回應語音提示而藉由利用按鍵式數字鍵盤產生的雙音多頻(DTMF)發信接受客戶輸入。在此一範例具體實施例中，將在連續語音提示後逐一輸入訂單細節。(此類型之訂購已知存在於其他環境中，例如股票訂購及在家購物訂購)。亦預期其他替代範例具體實施。
現在再次參考圖11，且特定言之係在流程圖中動作1112後的下一解說之動作，其係動作1116。在此動作處，客戶輸入付款資訊。在某些範例中，客戶可藉由信用卡透過將(例如)他的信用卡號碼及到期日期輸入至GUI欄位內付款。在其他範例中，客戶可藉由使用某一其他付款形式付款，例如PayPalTM 。預期替代變更。例如，若供應商之電腦系統具有透過與客戶身分之關聯提取信用卡資訊的某一方式，客戶可能不需要輸入他的此資訊。舉例而言，參見Hartman等人之美國專利第5,960,411號(所謂的"一點即通(One-Click)"專利)。作為另一範例，客戶可不在購買時完成付款。舉例而言，稍後可用指令為客戶開發票以便在從發票日期起的時間週期內完成隨後付款。
在動作1120處，已獲得完成訂單所需要之資訊，並且因此儲存訂單以供稍後處理。明確而言，訂單通常係儲存於供應商之電腦系統內的適當儲存器內。此適當儲存器可採用電腦可讀取媒體上的資料庫之形式；然而，也可能是熟習本技術之人士瞭解的其他形式之適當儲存器。
在動作1124處，將訂單之確認發送至客戶。通常，確認將採用發送至客戶的一或多個電子通知之形式。例如，電子通知之範例包括可對客戶顯示之電子郵件訊息、文字訊息、瀏覽器頁面等。參考圖9及10，確認訂單接收之電子通知在某些實例中係藉由網路920或1020內之伺服器產生，以便在透過通信網路908之傳輸後分別藉由用戶端電腦916或1002立即或最後接收。
現在參考圖14，其係根據某些範例具體實施例促進非揮發性記憶體媒體更新的通信配置之方塊圖。在此圖中，電腦1402可經由通信網路1406(例如網際網路)與遠端電腦系統1404通信。或者，電腦1402可經由區域網路1408及通信網路1406與遠端電腦系統1404通信。
關於電腦1402，此可包含(不論單獨還是與一或多個其他通信鏈接電腦1402組合)個人電腦、行動計算器件、行動全球定位系統(GPS)器件、智慧型電話、行動(手持式)遊戲系統、非行動遊戲系統或能夠傳送及接收至少藉由通信網路1406促進之通信的其他電腦。電腦1402包括介面裝置1420，其允許電腦1402以通信方式介接記憶體產品1424。範例可能介面裝置之非完全列表包括通用串列匯流排(USB)埠、快閃卡讀取器、卡匣讀取器、乙太網路埠、Wi-fi收發器等，或該等裝置之任何適當組合。關於記憶體產品1424，範例包括非揮發性記憶棒、快閃卡、非揮發性記憶體遊戲卡匣、專屬非揮發性記憶體器件、固態驅動器(SSD)等。
所解說之記憶體產品1424包括具有非二次方容量之至少一非揮發性記憶體晶片1430。根據某些範例具體實施例，於記憶體晶片1430上預先安裝大量檔案(資料及/或電腦可讀取指令)，其佔用記憶體晶片1430之一些但非全部容量("預先安裝"意味著在將記憶體產品1424銷售給產品使用者時或之前儲存於記憶體晶片1430上，或者在記憶體產品1424之製造、裝配及封裝階段期間的某一點儲存於記憶體晶片1430上)。儲存於記憶體晶片1430上之檔案通常將包含軟體碼。作為下文稱為第一範例之一範例，若電腦1402包括行動GPS器件，GPS應用程式及/或路圖可能係儲存於記憶體晶片1430上。作為下文稱為第二範例之另一範例，若電腦1402包括遊戲系統，視訊遊戲可能係儲存於記憶體晶片1430上。預期其他類似範例。
仍然關於以上描述之範例具體實施例，記憶體產品1424之使用者可藉由使用電腦1402以從遠端電腦系統下載額外檔案方便地加以改良，以便儲存於具有非二次方容量之非揮發性記憶體晶片1430的一或多者上。再次參考第一範例，舉例而言，額外檔案可能係額外路圖。就第二範例而言，舉例而言，額外檔案可能係視訊遊戲內之額外等級。另外，根據至少一範例具體實施例，額外檔案之一或全部可能係儲存於儲存預先安裝之檔案的相同記憶體晶片1430上，因為如前所述，預先安裝之檔案不會佔用記憶體晶片1430之全部容量。此外，因為記憶體晶片1430由於不需要僅從具有二次方容量之該等記憶體晶片中選擇而係靈活地調整大小，預期在各種實例中，欲儲存於記憶體晶片1430上的應用程式及檔案之生產者(作者)就嘗試最佳化用於二次方容量記憶體晶片的應用程式及檔案之大小而言較少受約束。
可對所描述的具體實施例進行某些調適及修改。因此，以上論述的具體實施例係視為說明性而非限制性。
110．．．列解碼器區域
112．．．列解碼器區域
114．．．記憶體單元陣列區域
116．．．記憶體單元陣列區域
118．．．記憶體單元陣列區域
120．．．記憶體單元陣列區域
124．．．輸入/輸出觸點區域
126．．．輸入/輸出觸點區域
130．．．高電壓產生器區域
132．．．高電壓產生器區域
134．．．周邊電路區域
140．．．電路區域
142．．．電路區域
200．．．NAND快閃記憶體器件
210．．．內部命令暫存器
212．．．內部位址暫存器
218．．．高電壓產生器
222．．．記憶體單元陣列
226．．．列解碼器
230．．．感測放大器及頁面緩衝器
234．．．行解碼器
238．．．總體緩衝器
244．．．狀態暫存器
246．．．/R-B電路
250．．．控制電路
252．．．控制緩衝器
254．．．列預先解碼器
256．．．行預先解碼器
302．．．主機系統
306．．．記憶體系統
308．．．記憶體器件
312．．．記憶體控制器
316．．．實體介面
318．．．主機介面
322．．．控制模組
330．．．檔案/記憶體管理子模組
410．．．內部記憶體陣列
414．．．選定頁面
430．．．選定頁面
434．．．單元陣列
510．．．列解碼器區域
512．．．列解碼器區域
514．．．記憶體單元陣列區域
516．．．記憶體單元陣列區域
518．．．記憶體單元陣列區域
520．．．記憶體單元陣列區域
528．．．延長區域
529．．．延長區域
532．．．位元線
540．．．高電壓產生器區域
542．．．高電壓產生器區域
543．．．周邊電路區域
610．．．列解碼器
611．．．列解碼器
612．．．列解碼器
620．．．字線
640．．．周邊電路區域
650．．．高電壓產生器區域
651．．．高電壓產生器區域
710至712．．．列解碼器
720．．．字線
750至752．．．高電壓產生器區域
800．．．平面
802．．．資料區段
804．．．備用欄位區段
806．．．冗餘行區段
808．．．冗餘區塊區段
902．．．電腦系統
906．．．電腦系統
908．．．通信網路
912．．．網路
916．．．用戶端電腦
920．．．網路
926．．．用戶端電腦
1002．．．用戶端電腦
1006．．．電腦系統
1020．．．網路
1026．．．用戶端電腦
1202．．．部分
1204．．．顯示螢幕
1210a至1210e．．．選擇
1220．．．游標
1222a至1222e．．．選項按鈕
1302．．．部分
1310．．．文字欄位
1314．．．游標
1402．．．電腦
1404．．．遠端電腦系統
1406．．．通信網路
1408．．．區域網路
1420．．．介面裝置
1424．．．記憶體產品
1430．．．非揮發性記憶體晶片
現在藉由範例參考附圖：
圖1係範例NAND快閃晶片平面圖之方塊圖；
圖2係範例NAND快閃記憶體之功能方塊圖；
圖3係主機系統及記憶體系統之方塊圖，記憶體系統包括若干記憶體器件，其在某些範例中各對應於圖2內所示之快閃記憶體；
圖4A係解說一範例NAND快閃器件內之讀取操作的方塊圖；
圖4B係解說一範例NAND快閃器件內之程式化操作的方塊圖；
圖5係用於根據一範例具體實施例製造之NAND快閃晶片的範例平面圖之方塊圖；
圖6係用於根據另一範例具體實施例製造之NAND快閃晶片的範例平面圖之方塊圖；
圖7係用於根據另一範例具體實施例製造之NAND快閃晶片的範例平面圖之方塊圖；
圖8係NAND快閃晶片之範例平面的方塊圖，該圖解說平面之冗餘及其他區段；
圖9係記憶體器件製造公司與客戶公司間之通信配置的方塊圖；
圖10係客戶與銷售記憶體產品之公司間之通信配置的方塊圖；
圖11係用於根據某些範例具體實施例訂購記憶體器件或記憶體產品之方法的流程圖；
圖12顯示根據一範例具體實施例之範例圖形使用者介面(GUI)的一部分；
圖13顯示根據另一範例具體實施例之另一範例GUI的一部分；以及
圖14係根據某些範例具體實施例促進非揮發性記憶體媒體更新的通信配置之方塊圖。
在不同圖式中所用的類似或相同參考數字係表示類似組件。
610．．．列解碼器
611．．．列解碼器
612．．．列解碼器
620．．．字線
640．．．周邊電路區域
650．．．高電壓產生器區域
651．．．高電壓產生器區域

Claims (13)

  1. 一種非揮發性記憶體器件，其包含：總數為三、五、六或七之複數個平面，該複數個平面之每一者包括一資料區段、一備用欄位區段及一冗餘行或行區段，及該複數個平面之每一者包含複數個區塊，其中該等區塊之每一者係分成若干頁面，且該等區塊之每一者係沿一第一維度藉由用於儲存資料的一第一數目之記憶體單元及沿一第二維度藉由用於儲存資料的一第二數目之記憶體單元而定義，該非揮發性記憶體器件具有一非二次方容量；小於該等平面之數目的複數個高電壓產生器，該複數個高電壓產生器之一第一者用於提供高電壓結合發生在該複數個平面之一第一者中之操作，該複數個高電壓產生器之一第二者用於提供高電壓結合發生在該複數個平面之一第二者中之操作；以及在該複數個平面之每一者中之複數個列解碼器，在該非揮發性記憶體器件內，列解碼器數目對頁面數目存在一至少實質一對一關係，且該等列解碼器之每一者經組態用以促進該非揮發性記憶體器件之一相關聯頁面上的一讀取操作。
  2. 如請求項1之非揮發性記憶體器件，其中該複數個列解碼器係一非二次方數目之列解碼器。
  3. 如請求項1之非揮發性記憶體器件，其中該複數個平面之一第三者係經組態以從該複數個高電壓產生器之該第 一者接收高電壓。
  4. 如請求項1之非揮發性記憶體器件，其中該非揮發性記憶體器件係一快閃記憶體器件。
  5. 如請求項1之非揮發性記憶體器件，其中該非揮發性記憶體器件係一NAND快閃記憶體器件。
  6. 如請求項1之非揮發性記憶體器件，其中該複數個高電壓產生器包含複數個充電幫浦。
  7. 如請求項1之非揮發性記憶體器件，其中該非揮發性記憶體器件合於一48接針TSOP-1封裝中。
  8. 一種記憶體系統，其包含：如請求項1所述之非揮發性記憶體器件；以及一控制器，其與該非揮發性記憶體器件通信，該控制器包括儲存器及一管理模組，該儲存器儲存一映射表，該管理模組經組態用以存取該映射表以執行邏輯位址至實體位址之轉譯，且歸因於該非揮發性記憶體器件之該非二次方容量的無效實體位址係在該映射表內向外映射(mapped out)。
  9. 如請求項8之記憶體系統，其中該非揮發性記憶體器件具有一非二次方數目之列解碼器。
  10. 如請求項8之記憶體系統，其中該非揮發性記憶體器件係一NAND快閃記憶體器件，且該管理模組包括一配置器，其用於根據NAND快閃轉譯層(NFTL)處置邏輯位址至實體位址之轉譯。
  11. 如請求項8之記憶體系統，其中該非揮發性記憶體器件 係一快閃記憶體器件。
  12. 如請求項8之記憶體系統，其中該非揮發性記憶體器件係一NAND快閃記憶體器件。
  13. 如請求項8之記憶體系統，其中該非揮發性記憶體器件合於一48接針TSOP-1封裝中。
TW097151473A 2008-01-17 2008-12-30 具有非二次方記憶體容量之非揮發性記憶體 TWI482173B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2166208P 2008-01-17 2008-01-17
US12/042,551 US7813212B2 (en) 2008-01-17 2008-03-05 Nonvolatile memory having non-power of two memory capacity

Publications (2)

Publication Number Publication Date
TW200945365A TW200945365A (en) 2009-11-01
TWI482173B true TWI482173B (zh) 2015-04-21

Family

ID=40877399

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104101212A TW201519252A (zh) 2008-01-17 2008-12-30 具有非二次方記憶體容量之非揮發性記憶體
TW097151473A TWI482173B (zh) 2008-01-17 2008-12-30 具有非二次方記憶體容量之非揮發性記憶體

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104101212A TW201519252A (zh) 2008-01-17 2008-12-30 具有非二次方記憶體容量之非揮發性記憶體

Country Status (7)

Country Link
US (2) US7813212B2 (zh)
EP (1) EP2235721A4 (zh)
JP (1) JP2011510427A (zh)
KR (1) KR20100112109A (zh)
CN (1) CN101911202A (zh)
TW (2) TW201519252A (zh)
WO (1) WO2009089612A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US7742335B2 (en) 2007-10-31 2010-06-22 Micron Technology, Inc. Non-volatile multilevel memory cells
US8244960B2 (en) * 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
US8700840B2 (en) * 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
US8094500B2 (en) 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
FR2951310B1 (fr) 2009-10-13 2011-11-18 St Microelectronics Rousset Dispositif de memoire a protocole serie et procede d'adressage correspondant
KR101085724B1 (ko) * 2010-05-10 2011-11-21 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
WO2012001917A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US9164886B1 (en) * 2010-09-21 2015-10-20 Western Digital Technologies, Inc. System and method for multistage processing in a memory storage subsystem
JP5426600B2 (ja) 2011-03-30 2014-02-26 株式会社東芝 半導体メモリ
KR102062705B1 (ko) 2013-06-14 2020-01-06 삼성에스디아이 주식회사 리튬 금속인산화물의 제조방법
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US10491667B1 (en) 2015-03-16 2019-11-26 Amazon Technologies, Inc. Customized memory modules in multi-tenant service provider systems
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9921909B2 (en) 2015-07-03 2018-03-20 Qualcomm Incorporated Systems and methods for providing error code detection using non-power-of-two flash cell mapping
US9552163B1 (en) 2015-07-03 2017-01-24 Qualcomm Incorporated Systems and methods for providing non-power-of-two flash cell mapping
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
JP6433933B2 (ja) * 2016-03-14 2018-12-05 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR102512988B1 (ko) * 2016-05-11 2023-03-22 삼성전자주식회사 비아 플러그를 포함하는 반도체 소자
US10403333B2 (en) * 2016-07-15 2019-09-03 Advanced Micro Devices, Inc. Memory controller with flexible address decoding
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
KR102620562B1 (ko) * 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
US11016667B1 (en) * 2017-04-05 2021-05-25 Pure Storage, Inc. Efficient mapping for LUNs in storage memory with holes in address space
US10785301B2 (en) * 2017-08-03 2020-09-22 Toshiba Memory Corporation NVM express over fabrics
US11232849B2 (en) * 2019-12-03 2022-01-25 Micron Technology, Inc. Memory device with a repair match mechanism and methods for operating the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093805A (en) * 1990-06-20 1992-03-03 Cypress Semiconductor Corporation Non-binary memory array
US5220518A (en) * 1990-06-07 1993-06-15 Vlsi Technology, Inc. Integrated circuit memory with non-binary array configuration
US5854763A (en) * 1997-01-31 1998-12-29 Mosaid Technologies Inc. Integrated circuit with non-binary decoding and data access
US6480943B1 (en) * 2000-04-29 2002-11-12 Hewlett-Packard Company Memory address interleaving and offset bits for cell interleaving of memory
US6816407B2 (en) * 2001-09-28 2004-11-09 Stmicroelectronics S.R.L. Method for storing and reading data in a multilevel nonvolatile memory, and architecture therefor
US20070201279A1 (en) * 2001-12-19 2007-08-30 Hiroshi Nakamura Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US20070206419A1 (en) * 2006-03-06 2007-09-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20070246807A1 (en) * 2006-04-24 2007-10-25 Takahiko Hara Semiconductor device having charge accumulation layers and control gates and memory circuit system
US7313022B2 (en) * 2000-10-03 2007-12-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906458A (en) 1974-08-28 1975-09-16 Burroughs Corp Odd-sized memory having a plurality of even-sized storage elements of the same capacity
JPH01282796A (ja) 1988-05-07 1989-11-14 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH07105154B2 (ja) 1989-09-19 1995-11-13 三洋電機株式会社 Ｅｐｒｏｍの書き込み回路
JPH04132087A (ja) 1990-09-21 1992-05-06 Hitachi Ltd 半導体集積回路装置
US5200518A (en) * 1991-02-21 1993-04-06 Kangweon National University Anti-inflammatory carboxycyclic acetal pregnane derivatives
JPH10124381A (ja) 1996-10-21 1998-05-15 Mitsubishi Electric Corp 半導体記憶装置
US5960411A (en) 1997-09-12 1999-09-28 Amazon.Com, Inc. Method and system for placing a purchase order via a communications network
NZ503311A (en) 1997-09-12 2003-05-30 Amazon Single action method and system for placing a purchase order via a communications network
EP1058930B1 (en) 1998-01-06 2009-06-03 Macronix International Co., Ltd. A memory supporting multiple address protocols
JP2001143480A (ja) 1999-11-15 2001-05-25 Fujitsu Ltd 半導体記憶装置とその制御方法
US7102671B1 (en) * 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
EP1207471A1 (en) 2000-11-17 2002-05-22 Mitac International Corporation Method of collaboration commerce
US6577535B2 (en) 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
JP2002329396A (ja) 2001-04-26 2002-11-15 Fujitsu Ltd バンク構成を変更可能なフラッシュメモリ
CN1393812A (zh) * 2001-06-28 2003-01-29 神达电脑股份有限公司 协同商务交易方法
JP3943352B2 (ja) 2001-07-27 2007-07-11 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および情報処理装置
JP2003203494A (ja) 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2003263892A (ja) 2002-03-11 2003-09-19 Toshiba Corp 半導体記憶装置
DE10392539T5 (de) 2002-04-10 2005-06-02 Hynix Semiconductor Inc., Ichon Speicherchiparchitektur mit nichtrechteckigen Speicherbänken und Verfahren zum Anordnen von Speicherbänken
KR100472460B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 메모리의 결함 복구 방법 및 그에 적합한 장치
KR100437468B1 (ko) 2002-07-26 2004-06-23 삼성전자주식회사 9의 배수가 되는 데이터 입출력 구조를 반도체 메모리 장치
JP2005100538A (ja) 2003-09-25 2005-04-14 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
JP4237648B2 (ja) 2004-01-30 2009-03-11 株式会社東芝 不揮発性半導体記憶装置
KR100590388B1 (ko) 2005-03-10 2006-06-19 주식회사 하이닉스반도체 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법
JP4643315B2 (ja) 2005-03-11 2011-03-02 株式会社東芝 半導体集積回路装置
US7272052B2 (en) 2005-03-31 2007-09-18 Sandisk 3D Llc Decoding circuit for non-binary groups of memory line drivers
JP5130646B2 (ja) 2005-06-06 2013-01-30 ソニー株式会社 記憶装置
KR100712533B1 (ko) 2005-09-21 2007-04-27 삼성전자주식회사 펌핑 전압을 재충전하는 플래쉬 메모리 장치 및 그 펌핑전압 재충전 방법
KR100816761B1 (ko) * 2006-12-04 2008-03-25 삼성전자주식회사 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
US20090046512A1 (en) * 2007-08-17 2009-02-19 Munif Farhan Halloush Reliability System for Use with Non-Volatile Memory Devices
US8339865B2 (en) * 2007-11-01 2012-12-25 Spansion Israel Ltd Non binary flash array architecture and method of operation

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220518A (en) * 1990-06-07 1993-06-15 Vlsi Technology, Inc. Integrated circuit memory with non-binary array configuration
US5093805A (en) * 1990-06-20 1992-03-03 Cypress Semiconductor Corporation Non-binary memory array
US5854763A (en) * 1997-01-31 1998-12-29 Mosaid Technologies Inc. Integrated circuit with non-binary decoding and data access
US6480943B1 (en) * 2000-04-29 2002-11-12 Hewlett-Packard Company Memory address interleaving and offset bits for cell interleaving of memory
US7313022B2 (en) * 2000-10-03 2007-12-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory
US6816407B2 (en) * 2001-09-28 2004-11-09 Stmicroelectronics S.R.L. Method for storing and reading data in a multilevel nonvolatile memory, and architecture therefor
US6965523B2 (en) * 2001-09-28 2005-11-15 Stmicroelectronics S.R.L. Multilevel memory device with memory cells storing non-power of two voltage levels
US20070201279A1 (en) * 2001-12-19 2007-08-30 Hiroshi Nakamura Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US20070206419A1 (en) * 2006-03-06 2007-09-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20070246807A1 (en) * 2006-04-24 2007-10-25 Takahiko Hara Semiconductor device having charge accumulation layers and control gates and memory circuit system

Also Published As

Publication number Publication date
TW201519252A (zh) 2015-05-16
US20090187798A1 (en) 2009-07-23
WO2009089612A8 (en) 2010-08-05
US8533405B2 (en) 2013-09-10
WO2009089612A1 (en) 2009-07-23
KR20100112109A (ko) 2010-10-18
TW200945365A (en) 2009-11-01
EP2235721A4 (en) 2011-08-17
CN101911202A (zh) 2010-12-08
JP2011510427A (ja) 2011-03-31
EP2235721A1 (en) 2010-10-06
US7813212B2 (en) 2010-10-12
US20100306482A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
TWI482173B (zh) 具有非二次方記憶體容量之非揮發性記憶體
US10866740B2 (en) System and method for performance-based multiple namespace resource allocation in a memory
CN101427225B (zh) 数据区段尺寸不同于存储器页面和/或区块尺寸之非易失性存储器系统的操作技术
US8055833B2 (en) System and method for increasing capacity, performance, and flexibility of flash storage
CN107229417A (zh) 数据存储设备及其操作方法
CN101142581B (zh) 向便携式数据存储装置的用户传递消息作为其使用条件
US8433879B1 (en) RFID tag semiconductor chip with memory management unit (MMU) to make only one time programmable (OTP) memory appear multiple times programmable (MTP)
CN104205232A (zh) 用于存储器设备的芯片上冗余修复
CN103597443A (zh) 存储设备固件以及制造软件
CN107103256A (zh) 存储装置、与其通信的主机以及包括其的电子装置
CN107533442A (zh) 用于对异构系统存储器中的存储器功率消耗进行优化的系统和方法
CN108932107A (zh) 数据存储装置及其操作方法
US9772937B2 (en) Data processing method, memory controller and memory storage apparatus
US20010012222A1 (en) Memory controller for flash memory system and method for accessing flash memory device
US10410917B2 (en) Semiconductor device including standard cell and electronic design automation method thereof
US7328301B2 (en) Dynamically mapping block-alterable memories
CN107590080B (zh) 映射表更新方法、存储器控制电路单元及存储器存储装置
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN106959818A (zh) 数据写入方法、内存控制电路单元与内存储存装置
EP4180977A1 (en) Parameter change command for storage device interface tuning
US7046540B2 (en) Semiconductor integrated circuit device and information storage method therefor
CN110083480A (zh) 一种可配置的多功能数据处理单元
KR20150031496A (ko) 비휘발성 반도체 메모리 디바이스
JP7438432B1 (ja) 電子情報記憶媒体、ｉｃチップ、ｉｃカード、レコード書き込み方法、及びプログラム
US20220283734A1 (en) Memory storage device, method for operating the storage device and method for operating a host device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees