CN107229417A - 数据存储设备及其操作方法 - Google Patents

数据存储设备及其操作方法 Download PDF

Info

Publication number
CN107229417A
CN107229417A CN201710189503.1A CN201710189503A CN107229417A CN 107229417 A CN107229417 A CN 107229417A CN 201710189503 A CN201710189503 A CN 201710189503A CN 107229417 A CN107229417 A CN 107229417A
Authority
CN
China
Prior art keywords
data
storage device
memory devices
data storage
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710189503.1A
Other languages
English (en)
Other versions
CN107229417B (zh
Inventor
尹恩振
张实完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107229417A publication Critical patent/CN107229417A/zh
Application granted granted Critical
Publication of CN107229417B publication Critical patent/CN107229417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0692—Multiconfiguration, e.g. local and global addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了数据存储设备及其操作方法。数据存储设备包括：第一非易失性存储器设备、第二非易失性存储器设备、以及管理模块。管理模块从主机接收包括彼此不同的第一和第二物理地址的多访问命令，生成并向第一非易失性存储器设备发送包括第一物理地址的第一访问命令，以及生成并向第二非易失性存储器设备发送包括第二物理地址的第二访问命令。数据存储设备分别在第一和第二物理地址上执行第一和第二访问命令。

Description

数据存储设备及其操作方法
对相关申请的交叉引用
本申请要求于2016年3月25日提交的第10-2016-0036386号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体并入于此。
技术领域
本公开的实施例涉及数据存储设备，并且更具体地，涉及用于提高主机(host)和数据存储设备之间的传输效率的数据存储设备和方法，以及包括其的数据处理系统。
背景技术
具有大容量的存储设备通常包括多个存储器设备(memory device)。存储器设备用于存储数据。存储器设备被分为易失性存储器设备和非易失性存储器设备。
数据复制或备份经常用于在存储设备或电源出现故障的情况下恢复数据。数据镜像就是一种这样的数据复制方案。其是在至少一个设备中重复地存储数据的技术。主机通常针对相同的数据在存储设备上运行多个写入命令以执行数据镜像，或者运行具有由存储设备接收的单个地址并在存储设备中转换(translate)的单个写入命令以执行复制。因此，典型的数据复制可能需要由主机生成的更多数量(例如，两倍之多)的命令，或者可能需要在存储设备处执行地址转换和/或处理。这两者都可能需要额外的处理。
发明内容
一些实施例提供了用于提高在主机和数据存储设备之间的数据效率并且降低功耗的数据存储系统、方法、以及设备。
在一些实施例中，数据存储设备包括：第一非易失性存储器设备；第二非易失性存储器设备；以及管理电路，其连接到第一非易失性存储器设备和第二非易失性存储器设备。所述管理电路被配置为：接收外部多访问命令(multi-access command)，所述外部多访问命令从所述数据存储设备的外部接收，并且包括第一地址和第二地址，基于所述外部多访问命令和第一地址，生成第一内部访问命令并将第一内部访问命令和第一地址提供给第一非易失性存储器设备，以及基于所述外部多访问命令和第二地址，生成第二内部访问命令并将第二内部访问命令和第二地址提供给第二非易失性存储器设备。
在一些实施例中，其可以包括上述或其它实施例，访问数据存储设备的方法包括：在所述数据存储设备处从在所述数据存储设备外部的设备接收外部多访问命令，所述外部多访问命令包括第一地址和第二地址；将基于所述外部多访问命令的第一访问命令提供给第一非易失性存储器设备，第一访问命令包括第一地址；使用第一访问命令和第一地址在第一非易失性存储器设备上运行第一访问操作；将基于所述外部多访问命令的第二访问命令提供给第二非易失性存储器设备，第二访问命令包括第二地址；以及使用第二访问命令和第二地址在第二非易失性存储器设备上运行第二访问操作。
在一些实施例中，其可以包括上述或其它实施例，用于数据存储设备的多访问方法包括：通过生成多访问请求在主机设备上启动多访问操作；对所述多访问请求执行映射操作以生成多访问命令，所述多访问命令包括至少命令类型指示符、复制/拆分标志、以及多个地址；以及从所述主机向所述数据存储设备发送所述多访问命令。
在一些实施例中，其可以包括上述或其它实施例，用于包括管理电路和多个非易失性存储器设备的数据存储设备的多访问方法包括：从所述数据存储设备外部的设备接收外部多访问命令，所述外部多访问命令包括命令类型指示符和至少第一地址和第二地址；使用第一地址将基于所述外部多访问命令的第一内部多访问命令传输到所述数据存储设备的第一非易失性存储器设备；使用第二地址将基于所述外部多访问命令的第二内部多访问命令传输到所述数据存储设备的第二非易失性存储器设备；使用第一地址访问第一非易失性存储器设备；以及使用第二地址访问第二非易失性存储器设备。
附图说明
通过参考附图详细描述其示例性实施例，上述和其它特征和优点将变得更加明显，其中：
图1是根据一些实施例的数据处理系统的框图；
图2是根据一些实施例的图1中所示的主机和数据存储设备的框图；
图3是根据一些实施例的图2中所示的存储器设备集群(cluster)的框图；
图4是根据一些实施例的主机的层级(hierarchical)结构的示图；
图5A和图5B是图1中所示的数据存储设备的示例的框图；
图6是根据一些实施例的数据处理系统的多访问方法的流程图；
图7是根据一些实施例的数据处理系统的多写入方法的流程图；
图8A是根据一些实施例的诸如图7中所示的多写入命令的示图；
图8B是根据本发明构思的其它实施例的诸如图7中所示的另一多写入命令的示图；
图9是根据一些实施例的用于说明数据处理系统的多写入操作的示图；
图10是根据其它实施例的用于说明数据处理系统的多写入操作的示图；
图11是根据一些实施例的数据处理系统的多读取方法的流程图；
图12是根据其它实施例的数据处理系统的多读取方法的流程图；
图13是根据一些实施例的用于说明数据处理系统的多读取操作的示图；
图14是根据一些实施例的用于说明数据处理系统的多擦除方法的示图；
图15是根据一些实施例的数据处理系统的框图；以及
图16和图17是根据一些实施例的包括数据存储设备的数据处理系统的框图。
相同的数字始终指代相同的元素。虽然不同的附图示出了示例性实施例的变型，并且可以使用诸如“在一个实施例中”的语言来指代，但是这些附图不一定旨在彼此相互排斥。相反，如从下面的详细描述的上下文中将看到的，当将附图及其描述作为整体考虑时，不同附图中描绘和描述的某些特征可以与其它附图中的其它特征组合以得到各种实施例。并且这些各种实施例也应当在本发明构思的范围内。
具体实施方式
图1是根据一些实施例的数据处理系统100的框图。图2是根据一些实施例的图1中所示的主机200和数据存储设备300的框图。图3是根据一些实施例的图2中所示的存储器设备集群400a的框图。
参考图1至图3，数据处理系统100可以包括主机200和数据存储设备300，数据存储设备300可以通过接口110与主机200通信命令和/或数据。数据处理系统100可以被实现为，例如，个人计算机(PC)、工作站、数据中心、互联网数据中心(IDC)、存储区域网络(SAN)、网络附接存储(NAS)或移动计算设备，但是本发明构思不限于这些示例。移动计算设备可以是膝上型计算机、蜂窝电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静止照相机、数字摄像机、便携式多媒体播放器(PMP)、个人导航设备或便携式导航设备(PND)、手持游戏控制台、移动互联网设备(MID)、可穿戴计算机、物联网(IoT)设备，万物互联(IoE)设备、无人机或电子书，但不限于此。
接口110可以被实现为，例如，串行高级技术附件(SATA)接口、高速SATA(SATAe)接口、SAS(串行附接小型计算机系统接口(SCSI))、高速外围组件互连(PCIe)接口、高速非易失性存储器(NVMe)接口、高级主机控制器接口(AHCI)或多媒体卡(MMC)接口，但是本发明构思不限于这些示例。接口110可以在主机200和数据存储设备300之间传输电信号或光学信号。
主机200可以通过接口110控制数据存储设备300的数据处理操作(例如，写入或读取操作)。主机200可以指代主机控制器。
数据存储设备300可以包括管理模块310和多个非易失性存储器(NVM)设备410-1至410-m，其中“m”是至少为2的整数。为了在描述中方便起见，NVM设备410-1至410-m将被称为存储器设备集群400。图2中所示的数据存储设备300a还可以包括缓冲器360和电源管理集成电路(PMIC)370。
数据存储设备300可以是非易失性存储器设备，诸如基于闪存的存储器设备或相变随机访问存储器(PRAM)设备，但是其不限于这些示例。数据存储设备300可以被实现为，例如，固态驱动器或固态盘(SSD)、嵌入式SSD(eSSD)、通用闪速存储器(UFS)、MMC、嵌入式MMC(eMMC)或受管理(managed)NAND，但是本发明构思不限于这些示例。
在数据存储设备300包括一个或多个基于闪存的存储器设备的情况下，每个基于闪存的存储器设备可以包括存储器单元阵列。存储器单元阵列可以包括多个存储器单元。存储器单元阵列可以是二维或三维存储器单元阵列。
三维存储器单元阵列可以在具有布置在硅衬底上或上方的有源区域的存储器单元的阵列中的一个或多个物理级(physical level)处单体地(monolithically)形成，并且可以包括与存储器单元的操作相关的电路。电路可以形成在硅衬底中、硅衬底上、或硅衬底的上方。术语“单体的(monolithic)”意指阵列中的每一级(level)处的层(layer)直接沉积在阵列中的基础级(underlying level)处的层上。三维存储器单元阵列可包括垂直取向的垂直NAND串，使得至少一个存储器单元置于另一存储器单元上或上方。所述至少一个存储器单元可以包括电荷捕获层。以下专利文献(其通过引用整体并入本文)描述了用于三维存储器阵列的合适配置，其中三维存储器阵列被配置为多个级，其中字线和/或位线在各级之间共享：专利号为7,679,133、8,553,466、8,654,587和8,559,235的美国专利以及公开号为2011/0233648的美国专利申请。
可替换地，数据存储设备300可以被实现为硬盘驱动器(HDD)、PRAM设备、磁阻RAM(MRAM)设备、自旋力矩传输MRAM(STT-MRAM)设备、铁电RAM(FRAM)设备或电阻式RAM(RRAM)设备。
可以包括各种电路元件并且可以包括集成电路的管理模块310可以被称为管理电路310，并且可以控制在主机200和NVM设备410-1至410-m之间传输的命令和/或数据的传递或处理。在NVM设备410-1至410-m是NAND设备的情况下，管理电路310可以被指代为NAND管理电路。管理模块310可以在例如IC或片上系统(SoC)中实现。图2中所示的主机200a可以包括总线架构210、中央处理单元(CPU)220、存储器225和第一接口230。主机200a可以在数据存储设备300a的外部。主机200a(包括其各种组件)和数据存储设备300(包括其各种组件)可被配置以执行这里所描述的各种操作和方法。
CPU 220、存储器225和第一接口230可以经由总线架构210彼此通信命令和/或数据。尽管主机200a包括总线架构210、CPU 220、存储器225以及图2中所示的实施例中的第一接口230，但是本发明构思不限于图2中所示的主机200a。
主机200可以被实现为IC、主板、SoC、应用处理器(AP)、移动AP、web服务器、数据服务器或数据库服务器，但是本发明构思不限于这些示例。总线架构210可以被实现为高级微控制器总线架构(AMBA)、高级高性能总线(AHB)、高级外围总线(APB)、高级可扩展接口(AXI)、高级系统总线(ASB)、AXI一致性扩展(ACE)或其组合，但是本发明构思不限于这些示例。
CPU 220可以生成用于控制数据存储设备300的写入操作的写入命令、用于控制数据存储设备300的读取操作的读取命令或用于控制数据存储设备300的擦除操作的擦除命令。写入命令可以包括写入地址(例如，逻辑地址或物理地址)。读取命令可以包括读取地址(例如，逻辑地址或物理地址)。CPU 220还可以生成用于控制数据存储设备300的多写入操作的多写入命令(N-Write)、用于控制数据存数设备300的多读取操作的多读取命令(N-Read)或用于控制数据存储设备300的多擦除操作的多擦除命令(N-Erase)。由主机生成的命令在这里被称为与存储设备300相关的外部命令。
为了在描述中方便起见，N-Write、N-Read和N-Erase各自通常被称为多访问命令或外部多访问命令。外部多访问命令是在各种实施例中最初在主机200和数据存储设备300之间传递的命令，使得使用单个命令相对于至少两个地址(例如，物理地址)执行数据写入、读取或擦除操作。例如，所述至少两个地址可以与单个多访问命令相关联并且可以与所述单个多访问命令一起传输。多访问命令可以包括N-Write、N-Read和N-Erase，但是本发明构思不限于这些示例。包括多个地址的其它命令也可以被描述为多访问命令。
CPU 220可以包括至少一个内核(core)。
存储器225可以存储用于CPU 220的操作的数据、将要传输到数据存储设备300的数据或者从数据存储设备300接收的数据。存储器225还可以存储可以由CPU 220运行的闪存转换层(flash translation memory，FTL)代码。FTL代码可以被简单地称为FTL。下面将参考图4详细描述主机200和FTL中的示例层级(hierarchy)。
第一接口230可以改变将要传输到数据存储设备300的命令和/或数据的格式，并且可以将所述命令和/或数据以改变的格式通过接口110传输到数据存储设备300。第一接口230还可以改变从数据存储设备300接收的响应和/或数据的格式，并且可以将所述响应和/或数据以改变的格式通过总线架构210传输到CPU 220。例如，第一接口230可以包括传输和接收命令和/或数据的收发器。第一接口230的结构和操作可以被配置为与这些接口110的结构和操作兼容。
图2中所示的管理模块310a可以包括：总线架构311、内部存储器(例如，SRAM)315、第二接口320、CPU 330、缓冲器控制器340和第三接口350。管理模块310a的总线架构311可以被实现为AMBA、AHB、APB、AXI、ASB、ACE或其组合，但是本发明构思不限于这些示例。
内部存储器315可以存储用于管理模块310a的操作的数据或者从由管理模块310a执行的数据处理操作(例如写入或读取操作)生成的数据。内部存储器315可以存储可以由CPU 330运行的FTL的部分代码。FTL的部分功能(或用于执行部分功能的代码)可以在主机200中被实现，FTL的另一部分功能(或用于执行另一部分功能的代码)可以在数据存储设备300的管理模块310a中被实现。然而，在这里描述的各种实施例中，FTL没有完全在数据存储设备300上被实现。在一些情况下，FTL没有任何部分在数据存储设备300上被实现。
内部存储器315可以被实现为RAM、动态RAM(DRAM)、静态RAM(SRAM)、缓冲器、缓冲存储器、高速缓冲存储器或紧凑耦合存储器(TCM)，但不限于这些示例。
第二接口320可以改变将要传输到主机200a的响应和/或数据的格式，并且可以将所述响应和/或数据以改变的格式通过接口110传输到主机200a。第二接口320还可以从主机200a接收命令和/或数据，改变所述命令和/或数据的格式，并且将所述命令和/或数据以改变的格式发送到CPU 330和/或缓冲器控制器340。第二接口320可以包括传输和接收信号和/或数据的收发器。
第二接口320的结构和操作可以被配置为与这些接口110的结构和操作兼容。第二接口320可以是，例如，SATA接口、SATAe接口、SAS、PCIe接口、NVMe接口、AHCI、MMC接口、NAND型闪速存储器接口或NOR型闪速存储器接口，但不限于此。
CPU 330可以通过总线架构311控制内部存储器315、第二接口320、缓冲器控制器340和第三接口350。CPU 330可以包括至少一个内核。CPU 330可以控制PMIC 370。
缓冲器控制器340可以根据CPU 330的控制将数据写入缓冲器360或从缓冲器360读取数据。缓冲器控制器340可以被称为控制器或缓冲器管理器，其可以控制在缓冲器360上的写入和读取操作。
第三接口350可以根据CPU 330的控制通过通道CHA至CHD来控制在存储器设备集群400a上的数据处理操作(例如，写入或读取操作)。第三接口350可以是，例如，SATA接口、SATAe接口、SAS、PCIe接口、NVMe接口、AHCI、MMC接口、NAND型闪速存储器接口或NOR型闪速存储器接口，但不限于此。
缓冲器360可以写入从主机200接收的数据或读取根据缓冲器控制器340的控制已经存储的数据。缓冲器360可以被实现为易失性存储器，诸如缓冲存储器、RAM、SRAM或DRAM，但是本公开不限于这些示例。
当管理模块310和缓冲器360分别形成在不同的半导体芯片中时，管理模块310和缓冲器360可以使用层叠封装(PoP)、多芯片封装(MCP)或系统内封装(SiP)在单个封装中实现，但是本公开不限于这些示例。包括缓冲器360的第一芯片可以例如使用诸如凸块(bump)或球(ball)的堆叠端子(stacking terminal)堆叠在包括管理模块310的第二芯片的上方。
PMIC 370可以控制施加到管理模块310、缓冲器360、和/或存储器设备集群400a的操作电压。施加到管理模块310的第一操作电压、施加到缓冲器360的第二操作电压和施加到存储器设备集群400a的第三操作电压可以彼此相同或不同。
图2中所示的存储器设备集群400a可以包括通过各自的通道CHA至CHD传输和接收数据的多个存储器设备410-1至410-m。如图3所示，存储器设备410-1至410-m可以分别包括多个存储器元件或存储器芯片CA0至CA2、CB0至CB2、CC0至CC2和CD0至CD2。虽然在图3中所示的实施例中三个存储器芯片连接到四个通道CHA到CHD中的每一个，但是当前的实施例仅仅是示例，并且通道的数量以及连接到每条通道上的存储器芯片的数量可以被改变。每个存储器芯片可以是，例如，非易失性存储器芯片，诸如NAND存储器。如这里所述，半导体芯片是指从晶圆形成的晶片(die)并且其上包括集成电路。可以堆叠半导体芯片以形成诸如芯片堆叠和/或半导体封装的半导体设备。半导体芯片也可以被称为半导体设备。
存储器设备410-1、410-2、410-3或410-4中的存储器元件或存储器芯片CA0至CA2、CB0至CB2、CC0至CC2或CD0至CD2可以在单个封装中实现或安装在单个模块上。每个存储器芯片可以包括多个块；每个块可以包括多个页面。
第一存储器设备410-1可以连接到第一通道CHA；第二存储器设备410-2可以连接到第二通道CHB；第m存储器设备410-m可以连接到第m通道CHD。可以根据不同的情况适当地确定存储器设备410-1至410-m的数量和通道的数量。存储器设备410-1至410-m中的每一个中的存储器芯片或存储器元件的数量也可以根据不同的情况适当地确定。
这里所使用的通道可以指代存在于管理模块310(例如，第三接口350)与存储器设备之间的独立数据通路。数据通路可以包括可以传递数据和/或控制信号的传输线。
图4是根据本发明构思的一些实施例的主机的层级结构240的示图。参考图4，层级结构240可以包括应用层250、FTL 260和存储接口层270。FTL260可以执行地址映射261、垃圾收集(GC)263、损耗平衡(wear-leveling，WL)265和坏块管理(BBM)267。
例如，在一个实施例中，地址映射261包括将逻辑地址映射到与数据存储设备300中的物理位置相对应的物理地址。FTL 260可以使用将逻辑地址链接到物理地址的地址转换映射表(未示出)，将逻辑块地址转换为对应于数据存储设备300中的物理位置的物理块地址。地址映射方法可以是扇区映射、块映射或混合映射，但不限于这些示例。此外，地址映射可以将逻辑地址(例如，单个逻辑地址)映射到多个物理地址，诸如数据存储或存储器设备集群的两个不同的非易失性存储器设备的两个物理地址。
WL 265是管理数据存储设备300的技术，使得写入操作不集中在数据存储设备300中的特定块上，例如，每个块具有统一的写入计数。FTL 260可以记录并管理对于每个块或页的写入计数并且可以执行管理，使得基于写入计数执行写入操作。
GC 263是均衡数据存储设备300中的块的擦除计数的技术。BBM 267可以指代管理数据存储设备300的坏块信息的功能或代码。
FTL 260可以是存储在主机200的存储器225中并在CPU 220中运行的软件或固件代码。FTL 260可以被实现为主机200的操作系统(OS)的一部分。如上所述，在一些实施例中，FTL 260可以部分地在主机200中实现并且部分地在数据存储设备300中实现。例如，地址映射261、GC 263和WL 265可以在主机200中实现以及BBM 267可以在数据存储设备300中实现，但是本发明构思不限于该示例。
存储接口层270可以对应于图2中所示的第一接口230。
图5A和图5B是图1中所示的数据存储设备300的示例300b和300c的框图。图5A中所示的数据存储设备300b的结构和操作类似于图2中所示的数据存储设备300a的结构和操作。因此，描述将集中在数据存储设备300a和300b之间的差异以避免冗余。与图2中所示的数据存储设备300a的管理模块310a相比，图5A中所示的数据存储设备300b的管理模块310b还可以包括也被称为纠错码(ECC)电路的纠错码(ECC)引擎325和/或数据运算器335。
ECC引擎325可以纠正将要存储在存储器设备集群400b中的数据中的错误和/或从存储器设备集群400b输出的数据中的错误。ECC引擎325可以在管理模块310b内的任何地方实现。例如，ECC引擎325可以在第三接口350内实现。
数据运算器335或数据运算电路，可以压缩将要存储在存储器设备集群400b中的数据，并且可以解压缩从存储器设备集群400b输出的数据。数据运算器335还可以从将要存储在存储器设备集群400b中的数据生成奇偶校验数据。因此，数据运算器335也可以更具体地被称为数据压缩/解压缩电路。
图5B中所示的数据存储设备300c的结构和操作类似于图2中所示的数据存储设备300a的结构和操作。因此，描述将集中在数据存储设备300a和300c之间的差别以避免冗余。与图2中所示的数据存储设备300a的管理模块310a相比，图5B中所示的数据存储设备300c的管理模块310c不包括缓冲器控制器340。因此，数据存储设备300c不包括缓冲器360。
在主机200c和数据存储设备300c之间的接口110’可以与NVM接口(例如，NAND接口)兼容。因此，主机200c可以根据与NVM接口兼容的接口110’向管理模块310c发送命令(例如，NAND命令)和地址(或多个地址)，并且可以将数据直接传输(130)到存储器设备集群400c。
管理模块310c可以从主机200c接收命令和地址(或多个地址)，并将它们施加到存储器设备集群400c。管理模块310c可以将从主机200c接收的命令和地址(或多个地址)转换为适合于存储器设备集群400c。在本实施例中，来自主机200c的命令和地址(或多个地址)可以经由管理模块310c被施加到存储器设备集群400c，但是所述数据可以不经过管理模块310c而直接从主机200c传输到存储器设备集群400c。
图6是根据本发明构思的一些实施例的数据处理系统100的多访问方法的流程图。参考图1至图6，在操作S101中，主机200向数据存储设备300发送多访问命令(N-Access)，并且数据存储设备300接收N-Access。
相对于数据存储设备300被称为外部多访问命令的N-Access指定至少两个地址(例如，至少两个物理块地址)，使得使用单个命令在所述至少两个物理块地址上执行访问操作。例如，所述至少两个物理块地址可以是同一芯片上的不同块、不同芯片上的不同块或不同封装上的不同块。为了在所述至少两个物理块地址上执行访问操作，通常需要至少两个单独的命令或至少两次命令。然而，根据本发明构思的各种实施例，使用最初在主机200和数据存储设备300之间定义的N-Access，使得使用单个命令在所述至少两个不同的物理块地址上能够执行访问操作(例如，写入操作、读取操作或擦除操作)。
N-Access可以包括N个地址(例如，物理地址)的地址列表Add_list，其中N是至少为2的整数。根据命令的形式或类型，N-Access可以包括或可以不包括数据。稍后将参照图8A和8B详细描述N-Access。N-Access命令可以源自于在所述主机处生成的包括单个逻辑地址的初始命令，所述单个逻辑地址可以是目的地址。例如，主机可以包括将与在主机处发起的命令(也称为请求)相关联的逻辑地址转换为包括两个物理地址的命令的闪存转换层。如上所述，所述两个物理地址可以基于所述单个逻辑地址和所述闪存转换层操作。
数据存储设备300的管理模块310可以将N-Access存储在缓冲器360中。管理模块310可以将N-Access转换为适合于NVM设备(例如，NAND闪存存储器设备)的访问命令NVM_Access。
当第一物理地址PBA1和第二物理地址PBA2被包括在N-Access的地址列表Add_list中时，管理模块310可以在操作S103中生成并向第一NVM设备发送包括第一物理地址PBA1的第一访问命令NVM_Access，并且可以在操作S105中生成并向第二NVM设备发送包括第二物理地址PBA2的第二访问命令NVM_Access。每个访问命令NVM_Access可以是写入命令NVM_Write、读取命令NVM_Read或擦除命令NVM_Erase，但不限于此。相对于数据存储设备300，每个访问命令NVM_Access可以被称为内部访问命令。
在向第一NVM设备发送第一访问命令NVM_Access以及向第二NVM设备发送第二访问命令NVM_Access之后，在操作S107中，管理模块310可以向主机200发送N-Access的确认ACK。
以上述方式，数据存储设备300可以从数据存储设备(例如，主机200)外部的设备接收外部多访问命令，其中所述外部多访问命令包括第一地址和第二地址。基于所述外部多访问命令，将第一访问命令提供给第一非易失性存储器，第一访问命令包括第一地址，以及将第二访问命令提供给第二非易失性存储器，第二访问命令包括第二地址。然后，使用第一访问命令和第一地址在第一非易失性存储器设备上运行第一访问操作，以及使用第二访问命令和第二地址在第二非易失性存储器设备上运行第二访问操作。
图7是根据本发明构思的一些实施例的数据处理系统100的多写入方法的流程图。图8A是根据本发明构思的一些实施例的多访问命令(诸如图7中所示的N-Write)的示图。图8B是根据本发明构思的其它实施例的多访问命令(诸如图7中所示的N-Write)的示图。
参考图1至图8B，在操作S110中，主机200向数据存储设备300发送多访问命令(N-Write)，并且数据存储设备300的管理模块310从主机200接收N-Write。多访问命令指定至少两个地址(例如，物理块地址)，使得使用单个命令在所述至少两个物理块地址上执行操作。为了在至少两个物理块地址执行数据写入、读取或擦除操作，通常需要至少两个单独的命令或至少两次命令。然而，根据本发明构思的实施例，使用最初在主机200和数据存储设备300之间定义的多访问命令(例如，N-Write)，使得使用单个命令在至少两个不同的物理块地址上能够执行访问操作。例如，在主机200和数据存储设备300之间传输的写入命令可以包括与两个不同的各自存储器块相关联的至少两个不同的物理地址。
例如，主机200可以使得数据存储设备300能够使用单个命令(例如，N-Write)在N个不同的物理块地址上执行访问操作。参考图8A，命令40a可以包括命令标识符41、操作码(opcode)42、数据指针43、复制/拆分标志47和地址列表。命令40a还可以包括可选的压缩标志(未示出)和/或芯片地址(例如，芯片使能，也未示出)。
命令标识符41可以是被唯一定义的数据，以识别命令。例如，每个命令可以用数字标识，使得它以后可以与相应的数据匹配。例如，来自主机的写入或擦除命令可以包括命令标识符，这样，当确认被返回到主机时，其具有相同的标识符，使得主机知道该确认是针对哪个命令/请求的响应。可替代地，来自主机的读取命令可以包括命令标识符，这样，当数据被返回到主机时，它具有相同的标识符，使得主机知道确认是针对哪个命令/请求的响应。
操作码42可指定对应于命令的操作。例如，操作可以是正常(例如，单个)读取操作、多读取操作、正常(例如，单个)写入操作、多写入操作等。操作码42可以指定命令的类型，使得管理模块310知道如何处理所述命令。例如，如果操作码用于正常读取(例如，使用单个地址)，则管理模块310能够适当地转换用于单访问的命令、地址和任何数据。然而，如果操作码用于多读取，则管理模块310可以转换用于多访问的命令、地址和任何数据。操作码在本文中还可以被描述为命令类型指示符。
数据指针43可以是指示数据在主机200的存储器225中的位置的地址信息。数据指针43可以以链表结构连接，但是本发明构思不限于该实施例。数据存储设备300的管理模块310可以基于数据指针43从主机200的存储器225读取数据或向主机200的存储器225写入数据。
可以包括复制/拆分标志47，以便在多访问的情况下指示相关联的数据是重复数据还是拆分数据，或者指示两者都不是(例如，如果命令是单访问命令)。如下面进一步讨论的，在一些情况下，与写入命令相关联的数据将被复制并存储在两个不同的物理位置。或者，与写入命令相关联的数据可以被拆分，使得其一部分存储在第一物理位置，并且剩余部分存储在第二物理位置。尽管描述了两个位置，但是这仅是示例，并且可以使用更多位置(例如，三个或更多个)以将数据复制或拆分成三个或更多个位置。类似地，对于读取命令，能够读取的数据是存储在多个位置中的重复数据，或者可替代地，是存储在多个位置中的分割数据。基于复制/拆分标志47的值，管理模块310控制如何处理输入或输出的命令和/或数据。
地址列表可以包括至少两个，即，N个物理地址。例如，地址列表可以包括第一物理地址44和第二物理地址45。物理地址44和45中的每一个可以包括数据存储设备300中将被写入数据的物理块的起始地址(Start_Address)441或451和物理块的数量443或453。可替代地，每个物理地址44或45可以包括数据存储设备300中将被写入数据的物理块的Start_Address 441或451以及结束地址(未示出)。因此，包括在地址列表中的每个物理地址可以以各种形式包括用于指定将被写入数据的物理块的位置的信息。
虽然未示出，但是命令中的附加字段可以指示芯片地址(例如，以芯片使能数据的形式)。因此，如果与外部多访问命令相关联的两个物理地址对应于第一芯片处的第一物理地址和第二芯片处的第二物理地址，则两个芯片地址可以包括在命令40a中。在一个实施例中，这样的芯片地址被包括在与Start_Addresses相同的字段中，例如作为附加到开始地址的附加位。然而，芯片地址不需要不同，并且在外部多访问命令中的不同的物理地址是用于同一芯片中的不同块的情况下，芯片地址可以是相同的芯片地址。在一些实施例中，不同的物理地址对应于两个不同芯片内的相同的相对(relative)物理地址，但是两个不同的芯片地址。
同样未示出，命令中的附加字段可以包括压缩/解压缩代码。例如，基于响应于多访问命令是否以及如何压缩或解压缩数据，能够使用数据压缩/解压缩代码。
参考图8B，N-Write 40b可以包括命令标识符41、操作码42、地址列表和数据46。尽管未示出，但其也可以包括诸如图8A中所示的多访问标志、以及芯片地址/多芯片地址，和/或压缩/解压缩标志。图8B中所示的N-Write 40b类似于图8A中所示的N-Write 40a，因此将描述它们之间的差异以避免冗余。
尽管图8A中所示的N-Write 40a包括数据指针43时，图8B中所示的N-Write 40b包括将要被写入数据存储设备300的数据46。N-Write 40a或40b可以具有数据包(packet)形式，但是本发明构思不限于这些实施例。
返回参考图7，数据存储设备300的管理模块310可以接收N-Write，并且还可以接收并且将包括在N-Write中的写入数据WDAT存储在缓冲器360中。N-Write可以是包括单个命令标识符的单个命令。可替代地，管理模块310可以从由图8A中所示的N-Write中包括的数据指针43指定的主机200的存储器225中读取写入数据WDAT，并且可以将写入数据WDAT存储在缓冲器360中。
管理模块310将N-Write(外部命令)转换为适合于NVM设备(例如，NAND闪存设备)的写入命令NVM_Write(例如，内部命令)。当第一和第二物理地址PBA1和PBA2包括在N-Write的地址列表Add_list中时，在操作S120中，管理模块310可以生成并向第一NVM设备发送包括第一物理地址PBA1的第一写入命令NVM_Write，并且可以在操作S130中生成并向第二NVM设备发送包括第二物理地址PBA2的第二写入命令NVM_Write。第一和第二NVM设备可以是分别连接到不同通道(例如，如图2中所示的CHA和CHB)的NVM设备，例如410-1和410-2。因此，操作S120和S130可以并行(例如，同时)执行。
写入第一NVM设备的第一数据DAT1和写入第二NVM设备的第二数据DAT2是基于从主机200接收的写入数据WDAT。例如，第一数据DAT1和第二数据DAT2可以是存储在缓冲器360中的数据，并且可以从缓冲器360提供给各自的第一和第二非易失性存储器设备。第一和第二数据DAT1和DAT2中的每一个可以与写入数据WDAT相同，可以是写入数据WDAT的一部分，可以是写入数据WDAT的压缩数据，或者可以是写数据WDAT的奇偶校验数据，但是本发明构思不限于这些示例。写入数据WDAT的压缩数据或奇偶校验数据可以由图5A中所示的数据运算器335生成。
更具体地，在一些实施例中，外部多访问命令是包括写入数据的多写入命令，并且所述写入数据的第一部分包括在第一内部访问命令中(例如，在由管理模块310转换并使用第一地址的第一命令中)，并且所述写入数据的第二部分而不是所述写入数据的第一部分包括在第二内部访问命令中(例如，在由管理模块310转换并使用第二地址的第二命令中)。在这种情况下，复制/拆分标志47可以指示拆分数据。
在一些实施例中，外部多访问命令是包括写入数据的多写入命令，并且与所述多写入命令相关联的所有写入数据被包括在第一内部访问命令中，以及与所述多写入命令相关联的所有数据也被包括在第二内部访问命令中。在这种情况下，复制/拆分标志47可以指示复制数据。
根据上述描述，可以在主机200处发起并生成多访问请求，并且可以首先在主机200处(例如，在主机的闪存转换层处)处理所述多访问请求以形成多访问命令。例如，可以执行映射操作(例如，使用映射表和电路)，其将诸如逻辑地址的第一地址转换为两个或更多个第二地址，例如物理地址。所述两个或更多个第二地址可以彼此不同，并且可以使用诸如结合图4所描述的闪存转换层控制来选择。之后，在数据存储设备处，多访问命令可以由，例如，管理模块310，转换成单独的第一和第二内部访问命令。以这种方式，主机200可以向数据存储设备300提供多访问命令，并且数据存储设备300可以经由管理模块310基于从主机200接收到的命令向数据存储设备300的多个分别的存储器设备(例如，向多个存储器设备的不同的物理地址)提供分别的内部多访问命令。
图9是用于说明根据本发明构思的一些实施例的数据处理系统的多写入操作的示图。这里，第一数据DAT1和第二数据DAT2中的每一个可以与从主机200接收到的写入数据WDAT相同。
管理模块310可以根据多写命令(N-Write)中的操作码42和复制/拆分标志47将与从主机200接收到的写入数据WDAT相同的数据存储在不同的物理地址(即，第一物理地址和第二物理地址)中。在一些实施例中，操作码42和复制/拆分标志47可以是相同字段的一部分。由于相同的写入数据WDAT存储在不同的物理地址中，因此可以执行所述写入数据WDAT的复制或镜像。
可替代地，第一和第二数据DAT1和DAT2中的一个与所述写入数据WDAT相同，另一个可以是所述写入数据WDAT的压缩数据或奇偶校验数据。例如，压缩/解压缩标志和/或甚至另外的奇偶校验/错误纠正标志可以指示这些。此时，在操作S120中，管理模块310可以将从主机200接收到的写入数据WDAT存储在第一物理地址中，并且在操作S130中可以将所述写入数据WDAT的压缩数据或奇偶校验数据存储在第二物理地址中。应当注意，当由管理模块执行纠错或压缩时，可以在数据被复制/拆分之前执行，或者在数据被复制/拆分之后执行。通常，以远小于用于SSD的页面/块的大小为单位(例如，1k的单位)执行纠错(例如，使用纠错码，“ECC”)。因此，在这种情况下，可以在复制或拆分数据之前或之后以多个步骤执行ECC。
图10是用于解释根据本发明构思的其它实施例的数据处理系统的多写入操作的示图。管理模块310可以根据多写入命令(N-Write)中的操作码42和复制/拆分标志47将从主机200接收到的写入数据WDAT分为至少两段DAT1’和DAT2’，并且可以将段DAT1’和DAT2’分别存储在不同的物理地址中，即，第一物理地址和第二物理地址(在操作S120和S130中)。例如，复制/拆分标志47可以指示与多访问命令相关联的数据的第一部分应当被写入数据存储设备的第一存储器设备而不是数据存储设备的第二存储器设备，以及与所述多访问命令相关联的数据的第二部分应当被写入第二存储器设备而不是第一存储器设备。第一段DAT1’可以是所述写入数据WDAT的前半部分，第二段DAT2’可以是所述写入数据WDAT的后半部分。
在操作S120中将第一写入命令NVM_Write发送到第一NVM设备并且在操作S130中将第二写入命令NVM_Write发送到第二NVM设备之后，管理模块310可以将N_Write的确认ACK发送到主机200。
图11是根据本发明构思的一些实施例的数据处理系统的多读取方法的流程图。参考图1至图5B以及图11，在操作S210中，主机200向数据存储设备300发送多读取命令(N-Read)，并且数据存储设备300的管理模块310在操作S210中从主机200接收N-Read。主机可以首先生成多读取请求，并且例如使用诸如上述的映射表和电路将所述多读取请求转换为包括两个地址的多读取命令。
N-Read指定至少两个(例如，N个)物理块地址，使得使用单个命令在所述至少两个物理块地址上执行读取操作。根据本发明构思的实施例，使用最初在主机200和数据存储设备300之间定义的N-Read，使得利用单个命令(例如，具有单个命令标识符)在至少两个不同的物理块地址上能够执行读取操作。
N-Read可以类似于图8A或8B中所示的N-Write。类似于图8A或8B中所示的N-Write40a或40b，N-Read可以包括命令标识符41、操作码42、复制/拆分标志47、压缩/解压缩标志以及地址列表44和45(以及可选的芯片地址字段)。然而，N-Read可以不同于N-Write，因为N-Read不包括数据指针43以及将要被写入数据存储设备300的数据46。
数据存储设备300的管理模块310可以接收N-Read并将其存储在缓冲器360中。管理模块310可以将N-Read转换为适合于NVM设备(例如，NAND闪存器件)的读取命令NVM_Read。
当第一和第二物理地址PBA1和PBA2被包括在N-Read的地址列表Add_list中时，在操作S220中，管理模块310可以生成并向第一NVM设备发送包括第一物理地址PBA1的第一读取命令NVM_Read，并且在操作S240中可以生成并向第二NVM设备发送包括第二物理地址PBA2的第二读取命令NVM_Read。第一和第二NVM设备可以是分别连接到不同通道(例如，如图2所示的CHA和CHB)的NVM设备，例如410-1和410-2。因此，操作S220和S240可以并行(例如，同时)执行。
在操作S230中，第一NVM设备可以响应于第一读取命令NVM_Read从第一物理地址PBA1读取第一数据DAT1，并且将第一数据DAT1发送到管理模块310。在操作S250中，第二NVM装置可以响应于第二读取命令NVM_Read从第二物理地址PBA2读取第二数据DAT2，并且将第二数据DAT2发送到管理模块310。操作S230和S250可以并行执行。
管理模块310可以将分别从第一和第二NVM设备读取的第一和第二数据DAT1和DAT2临时存储在缓冲器360中。在操作S260中，管理模块310可以基于第一和第二数据DAT1和DAT2，将读取数据RDAT传输到主机200。
传输到主机200的读取数据RDAT可以是第一和第二数据DAT1和DAT2的组合。例如，当根据N-Write和指示拆分数据的复制/拆分标志，从主机200接收到的写入数据WDAT已经被分成第一和第二数据DAT1和DAT2，并且被分别存储在第一和第二物理地址PBA1和PBA2处时，主机200可以在将N-Read发送到数据存储设备300之前将N-Read中的操作码42设置为特定值。在操作S260中，根据N-Read，数据存储设备300可以分别从第一和第二物理地址PBA1和PBA2读取第一和第二数据DAT1和DAT2，并且将通过组合第一和第二数据DAT1和DAT2而获得的读取数据RDAT发送到主机200。
图12是根据本发明构思的其它实施例的数据处理系统的多读取方法的流程图。图12中所示的多读取方法类似于图11中所示的多读取方法；因此将主要描述它们之间的差异。
在图12中所示的实施例中，传输到主机200的读取数据RDAT可以是第一数据DAT1或第二数据DAT2。在这种情况下，当相同的数据被存储在不同的物理地址用于数据复制或镜像(例如，复制/拆分标志指示复制)时，只有从所述不同的物理地址读取的数据之一被传输到主机200。同时，管理模块310可以将来自不同的物理地址的数据DAT1和DAT2中最早读取的数据(例如，具有更快的读取速度的数据)发送到主机200。以这种方式，管理电路被配置为基于第一非易失性存储器设备的数据读取速度和第二非易失性存储器设备的数据读取速度，在将从第一非易失性存储器设备读取的第一数据发送到主机以及将从第二非易失性存储器设备读取的第二数据发送到主机之间进行选择。
在一个实施例中，例如，在操作S255中，不使用复制/拆分标志，管理模块310可以比较从不同的物理地址读取的第一和第二数据DAT1和DAT2。当第一和第二数据DAT1和DAT2彼此相同时，在操作S260’中，可以仅将第一和第二数据DAT1和DAT2中的一个传输到主机200。当第一和第二数据DAT1和DAT2彼此不同时，两个数据可以作为重新组合、先前分割的数据被发送到主机200。
管理模块310可以使用图5A中所示的ECC引擎325来纠正将要存储在存储器设备集群400中的数据中的错误和/或从存储器设备集群400输出的数据中的错误。
管理模块310可以对第一数据DAT1或第二数据DAT2执行预定的数据处理。例如，当第二数据DAT2是第一数据DAT1的压缩数据时，管理模块310可以解压缩第二数据DAT2以获得解压缩数据。当第二数据DAT2是第一数据DAT1的奇偶校验数据时，管理模块310可以将第一数据DAT1的奇偶校验数据与已经被读取的第二数据DAT2进行比较，并且当第一数据DAT1的奇偶校验数据与第二数据DAT2相同时，可以将第一数据DAT1作为读取数据RDAT传输到主机200。
图13是用于解释根据本发明构思的一些实施例的数据处理系统的多读取操作的示图。在图13所示的实施例中，N-Read可以包括地址列表Add_list，所述地址列表Add_list包括三个不同物理地址。
响应于N-Read，数据存储设备300的管理模块310可以从分别具有三个不同的物理地址的NVM设备410-1b、410-2b和410-3b中分别读取第一至第三数据DAT1、DAT2和DAT3。三个NVM设备可以是不同类型的设备。例如，NVM设备410-1b可以是三级单元(TLC)NAND；NVM设备410-2b可以是单级单元(SLC)NAND；NVM设备410-3b可以是多级单元(MLC)NAND。
管理模块310可以将第一至第三数据DAT1、DAT2和DAT3的组合传输到主机200。可替代地，管理模块310可以将第一至第三数据DAT1、DAT2和DAT3中的一个发送到主机200。
在图7和图9至图13中所示的实施例中，数据经由管理模块310在主机200和NVM设备之间传递。然而，在其它实施例中，数据可以不通过管理模块310而直接在主机200和NVM设备之间直接传递。
图14是用于解释根据本发明构思的一些实施例的数据处理系统的多擦除方法的示图。参考图1至图14，在操作S310中，主机200向数据存储设备300发送多擦除命令(N-Erase)，并且数据存储设备300的管理模块310在操作S310中从主机200接收N-Erase。N-Erase指定至少两个物理块地址，使得使用单个命令在所述至少两个物理块地址上执行擦除操作。如上所述的类似的转换和标志可用于N-Erase。根据本发明构思的实施例，使用最初在主机200和数据存储设备300之间定义的N-Erase，使得使用单个命令在至少两个不同的物理块地址上能够执行擦除操作。
N-Erase可以类似于图8A或8B中所示的N-Write。类似于图8A或8B中所示的N-Write 40a或40b，N-Erase可以包括命令标识符41、操作码42和地址列表44和45。然而，如同N-Read，N-Erase可以不包括数据指针43和将要被写入数据存储设备300的数据46，并且还可以不包括复制/拆分标志47和压缩/解压缩标志。
数据存储设备300的管理模块310可以接收N-Erase并将其存储在缓冲器360中。管理模块310可以将N-Erase转换为适合于NVM设备(例如，NAND闪存器件)的擦除命令NVM_Erase。
当第一和第二物理地址PBA1和PBA2包括在N-Erase的地址列表Add_list中时，在操作S320中，管理模块310可以生成并向第一NVM设备发送包括第一物理地址PBA1的第一擦除命令NVM_Erase，并且可以在操作S330中生成并向第二NVM设备发送包括第二物理地址PBA2的第二擦除命令NVM_Erase。第一和第二NVM设备可以是分别连接到不同通道(例如，如图2中所示的CHA和CHB)的NVM设备，例如410-1和410-2。因此，操作S320和S330可以并行(例如，同时)执行。
响应于第一擦除命令NVM_Erase，第一NVM装置可以擦除对应于第一物理地址PBA1的块。响应于第二擦除命令NVM_Erase，第二NVM设备可以擦除对应于第二物理地址PBA2的块。
在操作S320中将第一擦除命令NVM_Erase发送到第一NVM设备以及在操作S330中将第二擦除命令NVM_Erase发送到第二NVM设备之后，在操作S340中，管理模块310可以将N-Erase的确认ACK发送到主机200。
根据上述实施例，数据存储设备可以从数据存储设备外部的设备接收外部多访问命令。所述外部多访问命令可以包括第一地址和第二地址。可以基于所述外部多访问命令向数据存储设备的第一非易失性存储器提供第一访问命令(例如，由所述数据存储设备生成)。例如，第一访问命令可以包括第一地址。之后，使用第一访问命令和第一地址在第一非易失性存储器设备上运行第一访问操作。可以基于所述外部多访问命令向第二非易失性存储器提供第二访问命令(例如，由所述数据存储设备生成)。例如，第二访问命令可以包括第二地址。使用第二访问命令和第二地址在第二非易失性存储器设备上运行第二访问操作。所述多访问命令可以包括单个命令标识符。此外，可以同时运行第一访问操作和第二访问操作。
如上所述，可以利用从主机200发送到数据存储设备300的单个多访问命令将数据写入到至少两个存储区域、从其中读取数据或从其中擦除数据。因此，与通常需要至少两次命令传输的常规数据处理系统相比，根据本发明的一些实施例的数据处理系统能够有效地使用带宽，从而降低功耗。
图15是根据本发明构思的某些实施例的数据处理系统500的框图。参考图1至图15，数据处理系统500可以包括数据库520、数据库服务器530、第二网络540以及多个客户端计算机550和551。数据库520和数据库服务器530可以包括在数据中心510。数据中心510可以是因特网数据中心或云数据中心。
数据库520可以包括多个数据存储设备300。数据存储设备300可以安装在机架中。数据存储设备300的结构和操作基本上与上面结合图1至11所描述的数据存储设备300的结构和操作大体相同或类似。
数据库服务器530可以控制每个数据存储设备300的操作。数据库服务器530可以执行图1中所示的主机200的功能。数据库服务器530可以通过第一网络535，例如，局域网(LAN)，连接到第二网络540，例如，因特网或Wi-Fi。客户端计算机550和551可以经由第二网络540连接到数据库服务器530。
图16和图17是包括根据本发明构思的一些实施例的包括数据存储设备300的数据处理系统900和900’的框图。参考图16，数据处理系统900可以包括数据存储设备300、电源910、CPU 920、RAM 930、用户接口940和系统总线950，所述系统总线与元件300、910、920、930和940彼此电连接。
CPU 920控制数据处理系统900的整体操作。RAM 930存储数据处理系统900的操作所需的信息。用户接口940提供数据处理系统900和用户之间的接口。电源910向内部元件，即CPU 920、RAM 930、用户接口940和数据存储设备300供电。
CPU 920可以对应于主机200，数据存储设备300可以响应于来自主机200的多访问命令(N-Access)而在不同的物理地址上执行访问操作。
图17中所示的数据处理系统900’类似于图16中所示的数据处理系统900；因此将主要描述其间的差异以避免冗余。与图16中所示的数据处理系统900相比，图17中所示的数据处理系统900’还包括独立冗余磁盘阵列(RAID)控制卡960。多个数据存储设备300-1至300-k(其中“k”是至少为2的整数)可以不直接与主机(即CPU 920)接口，但是它们可以安装在RAID控制卡960上，并且可以经由RAID控制卡960与主机920对接。
分别在图16和17中所分别示出的数据处理系统900和900’的每一个可以是计算机、PDA、蜂窝电话、智能电话、MP3播放器、PMP、汽车导航系统或MID，但不限于这些示例。
如上所述，根据本发明构思的一些实施例，最初在主机和数据存储设备之间定义的多访问命令用于使用单个命令传输多个地址和数据，使得数据存储设备的数据处理效率增加，并且主机和数据存储设备之间的数据传输效率也提高。结果，降低了数据存储设备和包括数据存储设备的数据处理系统的功耗。
尽管已经参考本发明的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解，可以在形式和细节上进行各种改变，而不脱离附加的权利要求精神和范围。

Claims (27)

1.一种数据存储设备，包括：
第一非易失性存储器设备；
第二非易失性存储器设备；以及
管理电路，连接到所述第一非易失性存储器设备和所述第二非易失性存储器设备，
其中，所述管理电路被配置为：
接收外部多访问命令，所述外部多访问命令从所述数据存储设备的外部接收，并且包括第一地址和第二地址，
基于所述外部多访问命令和所述第一地址，生成第一内部访问命令，并且将所述第一内部访问命令和所述第一地址提供给所述第一非易失性存储器设备，以及
基于所述外部多访问命令和所述第二地址，生成第二内部访问命令，并且将所述第二内部访问命令和所述第二地址提供给所述第二非易失性存储器设备。
2.如权利要求1所述的数据存储设备，其中，所述数据存储设备是固态驱动器(SSD)。
3.如权利要求1所述的数据存储设备，其中，所述第一非易失性存储器设备是半导体芯片或半导体封装，而所述第二非易失性存储器设备是半导体芯片或半导体封装。
4.如权利要求1所述的数据存储设备，其中：
所述多访问命令是多写入命令。
5.如权利要求4所述的数据存储设备，其中：
所述数据存储设备被配置为，响应于所述外部多访问命令是多写入命令，在将数据写入所述第二非易失性存储器设备的所述第二地址的同时，将数据写入所述第一非易失性存储器设备的所述第一地址。
6.如权利要求4所述的数据存储设备，其中：
所述管理电路包括缓冲器；并且
所述管理电路被配置为：
接收写入数据并将其存储在所述缓冲器中，以及
将存储在所述缓冲器中的所述写入数据的第一部分提供给所述第一非易失性存储器设备，以及将存储在所述缓冲器中的所述写入数据的第二部分而不是所述第一部分提供给所述第二非易失性存储器设备。
7.根据权利要求4所述的数据存储设备，其中：
所述第一非易失性存储器设备和所述第二非易失性存储器设备中的每一个被配置为从主机接收与所述写入命令相关联的数据，而所述数据不被存储在所述管理电路的缓冲器中。
8.如权利要求4所述的数据存储设备，其中，所述多写入命令包括写入数据，并且所述多写入命令指示所述管理电路将与所述多写入命令相关联的所有写入数据写入所述第一非易失性存储器设备和所述第二非易失性存储器设备两者。
9.如权利要求4所述的数据存储设备，其中，所述多写入命令包括写入数据，并且所述多写入命令指示所述管理电路将所述写入数据的第一部分写入所述第一非易失性存储器设备，并且将所述写入数据的第二部分而不是所述第一部分写入所述第二非易失性存储器设备。
10.如权利要求4所述的数据存储设备，其中：
所述第一地址和第二地址是由主机根据映射表生成的物理地址；以及
所述第一非易失性存储器设备和第二非易失性存储器设备被配置为将数据写入与各自的第一物理地址和第二物理地址相对应的位置。
11.如权利要求10所述的数据存储设备，其中：
所述管理电路被配置为：
接收包括写入数据的外部写入命令，并将所述写入数据存储在缓冲器中；
生成包括所述第一物理地址和所述写入数据的至少一部分的第一内部写入命令；
生成包括所述第二物理地址和所述写入数据的至少一部分的第二内部写入命令。
12.如权利要求10所述的数据存储设备，其中：
所述管理电路被配置为接收写入数据并将其存储在缓冲器中，然后将所述写入数据提供给所述第一非易失性存储器设备和所述第二非易失性存储器设备两者。
13.如权利要求10所述的数据存储设备，其中，所述第一非易失性存储器设备和所述第二非易失性存储器设备中的每一个被配置为从主机接收与所述写入命令相关联的数据，而所述数据不被存储在所述管理电路的缓冲器中。
14.如权利要求10所述的数据存储设备，其中：
所述管理电路被配置为接收包括所述第一物理地址和所述第二物理地址的多访问命令，然后从所述第一非易失性存储器设备读取与所述第一物理地址相对应的第一数据，并且从所述第二非易失性存储器设备读取与所述第二物理地址相对应的第二数据。
15.如权利要求14所述的数据存储设备，其中：
所述管理电路被配置为组合所述第一读取数据和所述第二读取数据，并且将所组合的数据发送到所述主机。
16.如权利要求14所述的数据存储设备，其中：
所述管理电路被配置为，当所述第一读取数据与所述第二读取数据相同时，将所述第一读取数据或所述第二读取数据发送到所述主机。
17.如权利要求10所述的数据存储设备，其中：
所述管理电路被配置为接收包括所述第一物理地址和所述第二物理地址的多访问命令，然后基于所述第一地址向所述第一非易失性存储器设备发送第一擦除命令，以及基于所述第二地址向所述第二非易失性存储器设备发送第二擦除命令。
18.如权利要求1所述的数据存储设备，其中：
所述外部多访问命令是多读取命令；
所述第一内部访问命令是第一读取命令；以及
所述第二内部访问命令是第二读取命令，
其中，所述管理电路被配置为响应于所述第一读取命令从所述第一非易失性存储器设备读取第一数据，以及响应于所述第二读取命令从所述第二非易失性存储器设备读取第二数据。
19.如权利要求18所述的数据存储设备，其中：
所述数据存储设备被配置为响应于所述外部多访问命令是多读取命令，在所述第二非易失性存储器设备上对于所述第二数据执行读取操作的同时，在所述第一非易失性存储器设备上对于所述第一数据执行读取操作。
20.如权利要求18所述的数据存储设备，其中，所述管理电路被配置为将从所述第一非易失性存储器设备读取的所述第一数据与从所述第二非易失性存储器设备读取的所述第二数据组合，并将所组合的数据发送到主机。
21.如权利要求18所述的数据存储设备，其中，所述管理电路被配置为，当所述第一数据与所述第二数据相同时，将从所述第一非易失性存储器设备读取的所述第一数据和从所述第二非易失性存储器设备读取的所述第二读取数据中的一个发送到主机。
22.如权利要求21所述的数据存储设备，其中，所述管理电路被配置为基于所述第一非易失性存储器设备的数据读取速度和所述第二非易失性存储器设备的数据读取速度，在将从所述第一非易失性存储器设备读取的所述第一数据发送到所述主机和将从所述第二非易失性存储器设备读取的所述第二数据发送到所述主机之间进行选择。
23.如权利要求1所述的数据存储设备，其中：
所述外部多访问命令包括多擦除命令；
所述第一内部访问命令包括第一擦除命令；以及
所述第二内部访问命令包括第二擦除命令，
其中，所述第一非易失性存储器设备被配置为响应于所述第一擦除命令擦除与所述第一地址相关联的数据，以及
其中，所述第二非易失性存储器设备被配置为响应于所述第二擦除命令擦除与所述第二地址相关联的数据。
24.如权利要求23所述的数据存储设备，其中：
所述数据存储设备被配置为，响应于所述外部多访问命令是多擦除命令，在从所述第二非易失性存储器设备擦除与所述第二地址相关联的数据的同时，从所述第一非易失性存储器设备擦除与所述第一地址相关联的数据。
25.如权利要求1所述的数据存储设备，其中：
所述第一地址是第一物理地址；以及
所述第二地址是第二物理地址。
26.如权利要求1所述的数据存储设备，其中：
所述第一非易失性存储器设备是NAND存储器；以及
所述管理电路是NAND管理电路。
27.如权利要求26所述的数据存储设备，其中：
所述NAND管理电路不包括闪存转换层。
CN201710189503.1A 2016-03-25 2017-03-27 数据存储设备及其操作方法 Active CN107229417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160036386 2016-03-25
KR10-2016-0036386 2016-03-25

Publications (2)

Publication Number Publication Date
CN107229417A true CN107229417A (zh) 2017-10-03
CN107229417B CN107229417B (zh) 2022-03-22

Family

ID=59814261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710189503.1A Active CN107229417B (zh) 2016-03-25 2017-03-27 数据存储设备及其操作方法

Country Status (4)

Country Link
US (2) US10481799B2 (zh)
KR (1) KR102387968B1 (zh)
CN (1) CN107229417B (zh)
DE (1) DE102017104448A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109840050A (zh) * 2017-11-24 2019-06-04 三星电子株式会社 存储设备及其操作方法，控制存储设备的主机设备
CN110007853A (zh) * 2019-01-30 2019-07-12 青岛镕铭半导体有限公司 一种Nandflash命令处理方法、装置、终端及存储介质
CN110392092A (zh) * 2018-04-17 2019-10-29 三星电子株式会社 与网络结构连接的网络存储设备
CN110389904A (zh) * 2018-04-20 2019-10-29 北京忆恒创源科技有限公司 具有压缩的ftl表的存储设备
CN110858126A (zh) * 2018-08-23 2020-03-03 爱思开海力士有限公司 数据存储设备及其操作方法和具有该设备的存储系统
CN111143254A (zh) * 2018-11-05 2020-05-12 爱思开海力士有限公司 存储系统
CN111414133A (zh) * 2018-12-19 2020-07-14 三星电子株式会社 操作存储器控制器和存储器系统的方法以及存储器系统
WO2020192343A1 (zh) * 2019-03-25 2020-10-01 深圳忆联信息系统有限公司 基于硬件的端对端数据保护方法、装置及计算机设备
WO2020224662A1 (zh) * 2019-05-09 2020-11-12 北京忆芯科技有限公司 使用cmb提供开放通道存储设备
CN112306378A (zh) * 2019-08-01 2021-02-02 北京兆易创新科技股份有限公司 用户数据搬移的恢复方法、装置、电子设备及存储介质

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10248330B2 (en) * 2017-05-30 2019-04-02 Seagate Technology Llc Data storage device with buffer tenure management
US11592991B2 (en) 2017-09-07 2023-02-28 Pure Storage, Inc. Converting raid data between persistent storage types
US11593036B2 (en) 2017-06-12 2023-02-28 Pure Storage, Inc. Staging data within a unified storage element
US10552090B2 (en) * 2017-09-07 2020-02-04 Pure Storage, Inc. Solid state drives with multiple types of addressable memory
US11609718B1 (en) 2017-06-12 2023-03-21 Pure Storage, Inc. Identifying valid data after a storage system recovery
EP3612922A1 (en) 2017-06-12 2020-02-26 Pure Storage, Inc. Accessible fast durable storage integrated into a bulk storage device
US10459809B2 (en) * 2017-06-30 2019-10-29 Intel Corporation Stacked memory chip device with enhanced data protection capability
WO2020026030A2 (en) * 2018-08-03 2020-02-06 Mobileye Vision Technologies Ltd. Accessing a dynamic memory module
KR20200100309A (ko) 2019-02-18 2020-08-26 삼성전자주식회사 메모리 장치 및 시스템
CN113424144A (zh) * 2019-03-12 2021-09-21 英特尔公司 计算数据存储系统
US11017842B2 (en) 2019-08-29 2021-05-25 Micron Technology, Inc. Copy data in a memory system with artificial intelligence mode
US11720413B2 (en) * 2020-06-08 2023-08-08 Samsung Electronics Co., Ltd. Systems and methods for virtualizing fabric-attached storage devices
DE102021004288A1 (de) * 2020-09-15 2022-03-17 Löwenstein Medical Technology S.A. Verfahren und System zur Datenübertragung bei Beatmungsgeräten
US20230153037A1 (en) * 2021-11-17 2023-05-18 Microchip Technology Incorporated System and Method for a Storage Controller Card with Redundant Boot Storage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017460A (zh) * 2005-12-28 2007-08-15 硅存储技术公司 统一的存储器和控制器
US20100229032A1 (en) * 2009-03-06 2010-09-09 Samsung Electronics Co., Ltd. Solid state disk device and related data storing and reading methods
US20120173792A1 (en) * 2010-12-30 2012-07-05 Lassa Paul A Controller and Method for Performing Background Operations
CN103176746A (zh) * 2011-09-06 2013-06-26 西部数据技术公司 用于数据存储系统中增强的控制器架构的系统和方法
CN103942010A (zh) * 2013-01-22 2014-07-23 Lsi公司 用于写入非易失性存储器的管理及区域选择
CN105339913A (zh) * 2013-03-15 2016-02-17 威瑞登特系统公司 管理不对称存储器系统的写性能

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505268B1 (en) 1996-12-20 2003-01-07 Compaq Computer Corporation Data distribution in a disk array
US6317805B1 (en) 1998-12-18 2001-11-13 Emc Corporation Data transfer interface having protocol conversion device and upper, lower, middle machines: with middle machine arbitrating among lower machine side requesters including selective assembly/disassembly requests
US8341332B2 (en) * 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US20050289218A1 (en) 2004-06-28 2005-12-29 Rothman Michael A Method to enable remote storage utilization
US7319612B2 (en) * 2005-05-18 2008-01-15 Intel Corporation Performing multiple read operations via a single read command
US20090006745A1 (en) 2007-06-28 2009-01-01 Cavallo Joseph S Accessing snapshot data image of a data mirroring volume
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8966580B2 (en) 2008-05-01 2015-02-24 Sandisk Il Ltd. System and method for copying protected data from one secured storage device to another via a third party
KR101070511B1 (ko) 2009-03-20 2011-10-05 (주)인디링스 Ｓｓｄ 컨트롤러 및 ｓｓｄ 컨트롤러의 동작 방법
US8650362B2 (en) 2009-04-17 2014-02-11 Violin Memory Inc. System for increasing utilization of storage media
KR101594029B1 (ko) 2009-07-06 2016-02-16 삼성전자주식회사 데이터 조작 방법 및 그 방법을 이용하는 시스템 장치
US20110022783A1 (en) * 2009-07-24 2011-01-27 Stec, Inc. Flash storage with increased throughput
KR101574207B1 (ko) * 2009-10-16 2015-12-14 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 저장 방법
US8307151B1 (en) 2009-11-30 2012-11-06 Micron Technology, Inc. Multi-partitioning feature on e-MMC
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8595414B2 (en) * 2010-09-30 2013-11-26 Apple Inc. Selectively combining commands for a system having non-volatile memory
JP2012119038A (ja) * 2010-12-02 2012-06-21 Toshiba Corp 不揮発性半導体メモリ及び記憶装置
JP2013069171A (ja) * 2011-09-22 2013-04-18 Toshiba Corp メモリシステムとその制御方法
KR20140031515A (ko) * 2012-09-03 2014-03-13 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치
KR20140114515A (ko) 2013-03-15 2014-09-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 중복 데이터 제거 방법
KR101632002B1 (ko) 2014-09-25 2016-06-21 엘지전자 주식회사 이동단말기 및 그 제어방법
US9952784B2 (en) * 2015-03-11 2018-04-24 Sandisk Technologies Llc Multichip dual write
KR102615659B1 (ko) * 2016-07-08 2023-12-20 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017460A (zh) * 2005-12-28 2007-08-15 硅存储技术公司 统一的存储器和控制器
US20100229032A1 (en) * 2009-03-06 2010-09-09 Samsung Electronics Co., Ltd. Solid state disk device and related data storing and reading methods
US20120173792A1 (en) * 2010-12-30 2012-07-05 Lassa Paul A Controller and Method for Performing Background Operations
CN103176746A (zh) * 2011-09-06 2013-06-26 西部数据技术公司 用于数据存储系统中增强的控制器架构的系统和方法
CN103942010A (zh) * 2013-01-22 2014-07-23 Lsi公司 用于写入非易失性存储器的管理及区域选择
CN105339913A (zh) * 2013-03-15 2016-02-17 威瑞登特系统公司 管理不对称存储器系统的写性能

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109840050B (zh) * 2017-11-24 2023-11-14 三星电子株式会社 存储设备及其操作方法，控制存储设备的主机设备
CN109840050A (zh) * 2017-11-24 2019-06-04 三星电子株式会社 存储设备及其操作方法，控制存储设备的主机设备
CN110392092A (zh) * 2018-04-17 2019-10-29 三星电子株式会社 与网络结构连接的网络存储设备
CN110389904A (zh) * 2018-04-20 2019-10-29 北京忆恒创源科技有限公司 具有压缩的ftl表的存储设备
CN110858126B (zh) * 2018-08-23 2023-03-17 爱思开海力士有限公司 数据存储设备及其操作方法和具有该设备的存储系统
CN110858126A (zh) * 2018-08-23 2020-03-03 爱思开海力士有限公司 数据存储设备及其操作方法和具有该设备的存储系统
CN111143254A (zh) * 2018-11-05 2020-05-12 爱思开海力士有限公司 存储系统
CN111143254B (zh) * 2018-11-05 2023-08-04 爱思开海力士有限公司 存储系统
CN111414133A (zh) * 2018-12-19 2020-07-14 三星电子株式会社 操作存储器控制器和存储器系统的方法以及存储器系统
CN110007853A (zh) * 2019-01-30 2019-07-12 青岛镕铭半导体有限公司 一种Nandflash命令处理方法、装置、终端及存储介质
WO2020192343A1 (zh) * 2019-03-25 2020-10-01 深圳忆联信息系统有限公司 基于硬件的端对端数据保护方法、装置及计算机设备
WO2020224662A1 (zh) * 2019-05-09 2020-11-12 北京忆芯科技有限公司 使用cmb提供开放通道存储设备
CN112306378A (zh) * 2019-08-01 2021-02-02 北京兆易创新科技股份有限公司 用户数据搬移的恢复方法、装置、电子设备及存储介质
CN112306378B (zh) * 2019-08-01 2024-04-09 兆易创新科技集团股份有限公司 用户数据搬移的恢复方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN107229417B (zh) 2022-03-22
US11182078B2 (en) 2021-11-23
DE102017104448A1 (de) 2017-09-28
US10481799B2 (en) 2019-11-19
KR20170114255A (ko) 2017-10-13
US20170277432A1 (en) 2017-09-28
KR102387968B1 (ko) 2022-04-20
US20200050363A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
CN107229417A (zh) 数据存储设备及其操作方法
US10579279B2 (en) Data storage device and data processing system having the same
CN107193486B (zh) 数据存储设备和包括该数据存储设备的数据处理系统
US11914531B2 (en) Host controller interface using multiple circular queue, and operating method thereof
US10534738B2 (en) Host bus adaptor with configurable interface
CN108804023A (zh) 数据存储装置及其操作方法
CN110083545A (zh) 数据存储装置及其操作方法
US10635350B2 (en) Task tail abort for queued storage tasks
US20160291869A1 (en) Data storage device and data processing system including the same
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN109240937A (zh) 数据存储装置及其操作方法
US10416886B2 (en) Data storage device that reassigns commands assigned to scale-out storage devices and data processing system having the same
KR20210018570A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
US20230154529A1 (en) Storage controller and storage device including the same
US11836117B2 (en) Storage device, storage system, and method of operating the storage system
US20230325093A1 (en) Storage device and operating method thereof
US20230146540A1 (en) Storage device and an operating method of a storage controller thereof
EP4246330A1 (en) Storage device and operating method thereof
US11921625B2 (en) Storage device for graph data
US20170031633A1 (en) Method of operating object-oriented data storage device and method of operating system including the same
US20240143509A1 (en) Data Storage Device and Method for Handling Write Commands in Zoned Storage
US20230153238A1 (en) Method of operating a storage device using multi-level address translation and a storage device performing the same
CN110196817A (zh) 数据存储装置及该数据存储装置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant